JP2010124572A - スイッチング電源装置 - Google Patents

Abstract

【課題】１次側が少ない部品で構成でき、高精度に２次側出力の過負荷を検出することができるスイッチング電源装置を提供する。
【解決手段】２次電流オン期間Ｔ２ｏｎが、あらかじめ設定された最大２次電流オン期間に達すると、過負荷を検出し、出力電力を小さくするように制御し、また、前記最大２次電流オン期間信号が、出力電圧が定電圧制御されているときの２次電流オン期間に該当するように設定される。
【選択図】図１

Description

本発明は、電源装置でありその負荷に対する２次側出力の過負荷保護機能を有するスイッチング電源装置に関するものである。

近年では、電子機器等の電源装置として用いられるスイッチング電源において、その負荷に対する２次側出力の過負荷保護機能は、必須技術となっている。
２次側出力の過負荷保護技術としては、２次側に検出抵抗などを用いて負荷への電流をモニタし、２次側の検出用ＩＣなどで過負荷を検出した後、過負荷信号出力用のフォトカプラ等で直接的に過負荷信号を１次側にフィードバックする方法が知られている。

しかし、上記のような２次側の検出用ＩＣや過負荷信号出力用のフォトカプラは電源部品としては高価であり、スイッチング電源のコストアップと、さらには、スイッチング電源の小型化の妨げにもなっていた。そこで、これら２次側の検出用ＩＣや過負荷信号出力用のフォトカプラを廃し、フォトカプラを利用して２次側出力情報を１次側へフィードバックすることにより、２次側出力の過負荷を検出する技術が、特許文献１に紹介されている。

特許文献１に紹介されたスイッチング電源装置は、フィードバック信号に応じてスイッチング素子の素子電流を制御して、出力電圧を制御する電流モードＰＷＭ制御のスイッチング電源装置であって、スイッチング素子の素子電流が最大素子電流ＩＬＩＭＩＴに達したときのフィードバック信号レベルを、過負荷検出レベルとし、このときに過負荷検出信号を生成して、スイッチング素子のスイッチング動作用発振を停止するなどして、出力を低減させることにより、一つのフィードバック信号で、通常負荷時の素子電流制御と、過負荷時の過負荷検出信号の生成を兼ねている。

図１１は特許文献１に紹介されている従来のスイッチング電源装置を示す。また、図５において、点線で示す特性Ａ１は特許文献１のスイッチング電源装置による過負荷保護機能がある場合の出力電流−出力電圧特性であり、破線で示す特性Ａ２は過負荷保護機能がない場合の出力電流−出力電圧特性である。

特許文献１のスイッチング電源装置では、過負荷検出される時の出力電流（過負荷検出ポイント）は、図５中のＡ点となり、この点は、スイッチング素子の素子電流が最大値ＩＬＩＭＩＴとなる点と同一である。
特開２００６−０３４０４５号公報 ＵＳ６７８１３５７

しかしながら、図５に示すように、従来技術では、スイッチング素子の素子電流ピークが、制御回路２０によって設定される最大値ＩＬＩＭＩＴになったときに、フォトカプラからのフィードバック信号がほぼゼロになることを利用して、２次側の過負荷状態を検出している。

したがって、過負荷検出時の出力電流（最大出力電流）Ｉｏは、２次側の出力電圧（負荷への供給電圧）をＶｏ、最大素子電流をＩＬＩＭＩＴ、スイッチング素子のスイッチング周波数（発振器の発振周波数）をｆｏｓｃとしてスイッチング素子のスイッチング周期（発振器の発振周期）をＴ＝１／ｆｏｓｃ、トランスの１次側のインダクタンス値をＬとすると、式（１）のように表される。

従来の技術では、式（１）に表されるように、最大出力電流Ｉｏは、最大素子電流ＩＬＩＭＩＴの二乗に比例する。最大素子電流ＩＬＩＭＩＴは、制御回路２０の遅れ時間により、入力電圧依存性があることが知られている。

また、特許文献２には、入力電圧依存性を低減する手段が紹介されているが、すべての電源仕様に対し同様の効果を得るような汎用性があるわけではなく、結果、この技術を用いたとしても、電源仕様によっては、過負荷検出時の出力電流には、ある程度の入力電圧依存性が生じてしまう。

このようなスイッチング電源装置では、例えばワールドワイド仕様の電源に用いた場合、負荷である電気機器の回路部品の定格を大きくするなどの対策が必要になり、その結果、部品コストの上昇を招くことになる。

本発明は、上記従来の問題点に鑑み、過負荷検出用のフォトカプラや、過負荷検出機能を備えた２次側出力電圧検出用ＩＣを用いることなく、１次側で入力電圧依存性の小さい過負荷検出を行うことができるスイッチング電源装置を提供する。

上記の課題を解決するために、本発明の請求項１記載のスイッチング電源装置は、１次巻線と２次巻線と補助巻線とを有するトランスと、前記１次巻線に接続され前記１次巻線に供給される第１の直流電圧をスイッチングするスイッチング素子と、前記スイッチング素子のスイッチング動作を制御する制御回路と、前記スイッチング素子のスイッチング動作によって前記２次巻線に発生する交流電圧を第２の直流電圧に変換して負荷に供給する出力電圧生成回路と、前記出力電圧生成回路からの前記第２の直流電圧を検出し、前記第２の直流電圧に応じて変化する伝達信号を生成して前記制御回路へ伝達する出力電圧伝達回路とを備え、前記制御回路による前記スイッチング素子におけるスイッチング動作の制御により、前記出力電圧生成回路からの第２の直流電圧を定電圧制御するスイッチング電源装置であって、前記制御回路は、前記スイッチング素子を流れる電流を検出し、素子電流検出信号として出力する素子電流検出回路と、前記出力電圧伝達回路からの伝達信号と基準レベルとを比較し、その誤差をフィードバック信号として出力するフィードバック信号制御回路と、前記素子電流検出回路からの素子電流検出信号と前記フィードバック信号制御回路からのフィードバック信号とに基づいて、前記スイッチング素子のスイッチング動作をオン／オフするスイッチング信号を制御することにより、前記出力電圧生成回路からの第２の直流電圧を制御するスイッチング信号制御回路と、前記スイッチング素子がターンオフして前記２次巻線を流れる２次電流が流れ終わるタイミングを、前記スイッチング素子のスイッチング動作により前記補助巻線に発生する電圧から検出し、前記２次電流のオフタイミングを示す信号を生成し、前記スイッチング素子のターンオフから前記２次電流のオフタイミングまでの時間を２次電流オン期間として検出し、電圧信号もしくは電流信号に変換して出力する２次電流オン期間検出回路と、前記２次電流オン期間検出回路の出力信号と、あらかじめ設定された最大２次電流オン期間を示す信号とを比較し、前記２次電流オン期間検出回路の出力信号のほうが、前記最大２次電流オン期間信号よりも大きい場合に、負荷への電力供給を低下もしくは停止させる出力電力制限信号を前記スイッチング信号制御回路に出力する出力電力制限回路とを備え、前記最大２次電流オン期間信号は、前記スイッチング素子のスイッチング動作により前記出力電圧生成回路からの第２の直流電圧が定電圧制御されているときの２次電流オン期間に該当するように設定されたことを特徴とする。

また、本発明の請求項２記載のスイッチング電源装置は、請求項１記載のスイッチング電源装置であって、前記出力電力制限回路は、前記２次電流オン期間があらかじめ設定された前記最大２次電流オン期間に達してから一定期間、前記２次電流オン期間が前記最大２次電流オン期間よりも大きい状態を維持している場合に、前記出力電力制限信号を前記スイッチング信号制御回路に出力することを特徴とする。

また、本発明の請求項３記載のスイッチング電源装置は、請求項１記載のスイッチング電源装置であって、前記制御回路は、前記スイッチング素子がスイッチング動作するための発振開始後の一定期間は前記出力電力制限回路を動作禁止にするタイマー回路を備えたことを特徴とする。

また、本発明の請求項４記載のスイッチング電源装置は、請求項１記載のスイッチング電源装置であって、前記制御回路は、前記最大２次電流オン期間を外部調整するための最大２次電流オン期間制御端子を備えたことを特徴とする。

また、本発明の請求項５記載のスイッチング電源装置は、請求項１記載のスイッチング電源装置であって、前記出力電力制限回路は、前記２次電流オン期間検出回路からの出力信号と前記スイッチング素子の駆動信号とから、前記スイッチング素子のスイッチング動作状態を、連続モードであるか非連続モードであるか区別し、それぞれのモードに応じて前記最大２次電流オン期間を異なる値に設定することを特徴とする。

以上のように本発明によれば、スイッチング電源装置の１次側入力電圧である第１の直流電圧が変動しても、入力電圧に依存しない２次電流オン期間によって２次側の過負荷を検出することにより、安定した過負荷保護が可能となる。

さらには、トランスの補助巻線電圧により２次電流オン期間を検出するように構成することにより、２次側の過負荷検出用のフォトカプラや２次側出力電流検出用ＩＣといった高価な部品を使用することなく電源装置の回路を構成することもでき、電源装置の更なる低コスト化および小型化を実現することができる。

以下、本発明の実施の形態を示すスイッチング電源装置について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１のスイッチング電源装置を説明する。

図１は本実施の形態１のスイッチング電源装置の構成を示す回路ブロック図である。図１に示すように、電力変換トランス１５０は１次巻線Ｔ１、２次巻線Ｔ２および補助巻線Ｔ３を有する。２次巻線Ｔ２の極性は１次巻線Ｔ１の極性と逆になっており、当該スイッチング電源装置はフライバック型となっている。

電力変換トランス１５０の１次巻線Ｔ１の一方の端子は、当該スイッチング電源装置の入力側（１次側）の正端子に接続し、他方の端子は、高耐圧の半導体素子であるスイッチング素子１を介して、当該スイッチング電源装置の入力側（１次側）の負端子に接続している。

スイッチング素子１は入力端子、出力端子および制御端子を有し、入力端子を１次巻線Ｔ１に接続し、出力端子を当該スイッチング電源装置の入力側の負端子に接続している。また、スイッチング素子１は、制御端子に印加される制御信号に応答して入力端子と出力端子とを電気的に結合、あるいは分離するようにスイッチング（発振）する。スイッチング素子１には、例えばパワーＭＯＳＦＥＴを使用する。

このスイッチング素子１のスイッチング動作（発振動作）により、当該スイッチング電源装置の入力側の端子から１次巻線Ｔ１へ供給される直流電圧（第１の直流電圧）ＶＩＮがパルス電圧（高周波電圧）に変換されるとともに、そのパルス電圧が２次巻線Ｔ２および補助巻線Ｔ３へ転送される。補助巻線Ｔ３の極性は２次巻線Ｔ２の極性と同一となっており、補助巻線Ｔ３に発生するパルス電圧は、２次巻線Ｔ２に発生するパルス電圧に比例する。

このように、直流電圧ＶＩＮが供給される１次巻線Ｔ１に接続するスイッチング素子１のスイッチング動作により、電力変換トランス１５０の２次巻線Ｔ２および補助巻線Ｔ３に、それぞれの１次巻線Ｔ１との巻き数比に応じた電圧が発生する。

電力変換トランス１５０の２次巻線Ｔ２は、出力電圧生成回路１２０に接続している。この出力電圧生成回路１２０は、２次巻線Ｔ２に発生する交流電圧から２次側の出力電圧（第２の直流電圧）Ｖｏを生成する。具体的には、出力電圧生成回路１２０は、整流ダイオード１２１と平滑コンデンサ１２２を備え、それら整流ダイオード１２１と平滑コンデンサ１２２により、２次巻線Ｔ２に発生するパルス電圧を整流且つ平滑化して出力電圧Ｖｏを生成する。この出力電圧Ｖｏは、当該スイッチング電源装置の出力側（２次側）の端子に接続される負荷１４０へ供給される。

さらに出力電圧生成回路１２０には、出力電圧伝達回路１３０が接続される。具体的には、出力電圧伝達回路１３０は、フォトカプラ２５ａと電圧検出回路２６を備え、それらフォトカプラ２５ａと電圧検出回路２６により、出力電圧生成回路１２０が生成した出力電圧レベルを検出し、光信号に変換して、１次側に備えられたフォトカプラ２５ｂに伝達する。

電力変換トランス１５０の補助巻線Ｔ３は、補助電源生成回路１２５に接続される。具体的には、補助電源生成回路１２５は、整流ダイオード２７と、平滑コンデンサ２８を備え、補助巻線Ｔ３の発生電圧より補助電源電圧ＶＣＣを生成して、ＶＣＣ端子から制御回路２０の回路電流を供給する。

スイッチング素子１のスイッチング動作は制御回路２０により制御される。制御回路２０は、同一半導体基板上に形成された半導体装置（スイッチング電源用半導体装置）からなり、外部接続端子として、ＤＲＡＩＮ端子、ＶＣＣ端子、ＦＢ端子、ＴＲ端子およびＳＯＵＲＣＥ端子の５端子を有する。

ＤＲＡＩＮ端子は電力変換トランス１５０の１次巻線Ｔ１に接続しており、スイッチング素子１の入力端子はＤＲＡＩＮ端子を介して１次巻線Ｔ１に接続する。ＶＣＣ端子は補助電源生成回路１２５に接続しており、補助電源電圧ＶＣＣが印加される。ＳＯＵＲＣＥ端子は当該スイッチング電源装置の入力側の負端子に接続しており、スイッチング素子１の出力端子はＳＯＵＲＣＥ端子を介して当該スイッチング電源装置の入力側の負端子に接続する。

制御回路２０は、ＶＣＣ端子の電圧（補助電源電圧ＶＣＣ）を基にスイッチング素子１の制御端子に印加する制御信号を生成して、スイッチング素子１のスイッチング動作を制御する。

以下、制御回路２０の内部構成について説明する。
制御回路２０において、レギュレータ７は、ＶＣＣ端子とＤＲＡＩＮ端子に接続する。レギュレータ７は、ＤＲＡＩＮ端子もしくはＶＣＣ端子のいずれか一方の端子から制御回路２０の内部回路用電源ＶＤＤへ電流を供給し、内部回路用電源ＶＤＤの電圧を一定値に安定化する。

すなわち、レギュレータ７は、スイッチング素子１のスイッチング動作開始前には、ＤＲＡＩＮ端子から内部回路用電源ＶＤＤへ電流を供給するとともに、ＶＣＣ端子を介して平滑コンデンサ２８へも電流を供給して、補助電源電圧ＶＣＣおよび内部回路用電源ＶＤＤの電圧を上昇させる。

また、レギュレータ７は、スイッチング素子１のスイッチング動作開始後は、ＤＲＡＩＮ端子からＶＣＣ端子への電流供給を停止する。つまり、補助電源電圧ＶＣＣが一定値以上になると、レギュレータ７は、ＶＣＣ端子から補助電源電圧ＶＣＣに基づく電流を内部回路用電源ＶＤＤへ供給する。このように制御回路２０の回路電流を補助巻線Ｔ３から供給することは消費電力削減に有効である。

ＦＢ端子にはフォトカプラ２５ｂが接続されており、このＦＢ端子はフィードバック制御の制御端子として機能する。
フィードバック信号制御回路３は、ＦＢ端子を通じてフォトカプラ２５ｂへ流れる電流値（信号レベル）を検出し、その検出された電流値に応じたフィードバック制御信号ＶＥＡＯを生成する。

以上のように構成されたフィードバック信号制御回路３の出力信号であるフィードバック制御信号ＶＥＡＯは、スイッチング制御回路４のドレイン電流制御回路８へ供給される。

発振器（発振回路）１０は、スイッチング素子１をターンオンさせるためのクロック信号を一定周期で発振する。このクロック信号は、スイッチング信号制御回路４のＲＳラッチ回路９のセット端子へ入力される。

スイッチング信号制御回路４は、発振器１０により発振される信号に応じたタイミングでスイッチング素子１をターンオンさせ、フィードバック信号制御回路３からのフィードバック制御信号ＶＥＡＯの信号レベルに応じたタイミングでスイッチング素子１をターンオフさせる。

具体的には、スイッチング信号制御回路４は、ドレイン電流制御回路８、ＲＳラッチ回路９、ドライブ回路１１からなる。
ドレイン電流検出回路（素子電流検出回路）２は、ＤＲＡＩＮ端子とスイッチング素子１の入力端子との間に配置されて、スイッチング素子１に流れる電流（ドレイン電流）ＩＤの電流値を検出し、その電流値に応じた電圧値のドレイン電流検出信号（素子電流検出信号）ＶＣＬを生成する。このドレイン電流検出信号ＶＣＬは、スイッチング信号制御回路４内のドレイン電流制御回路８へ供給される。

ドレイン電流制御回路８には、過電流保護基準電圧ＶＬＩＭＩＴとフィードバック信号制御回路３からのフィードバック制御信号ＶＥＡＯが基準電圧として供給される。ドレイン電流制御回路８は、ドレイン電流検出信号ＶＣＬが過電流保護基準電圧ＶＬＩＭＩＴとフィードバック制御信号ＶＥＡＯのうちのいずれか低い方に達すると、スイッチング素子１をターンオフさせるための信号を生成する。この信号は、ＲＳラッチ回路９のリセット端子Ｒに入力される。

ＲＳラッチ回路９は、発振器１０からのクロック信号をセット端子Ｓへの入力とし、ドレイン電流制御回路８からの信号をリセット端子Ｒへの入力として、セット状態となってからリセット状態となるまでの間、スイッチング素子１をオンするための信号を生成する。つまり、スイッチング素子１のターンオンは発振１０からのクロック信号により制御され、スイッチング素子１のターンオフはドレイン電流制御回路８からの信号により制御される。

ドライブ回路１１は、ＲＳラッチ回路９において生成されたＱ端子の信号と出力電力制限回路６において生成された出力電力制限信号ＶＯＰを基に、スイッチング素子１のスイッチング動作を駆動制御するための制御信号を生成する。

そして、ＲＳラッチ回路９がクロック信号とドレイン電流制御回路による基本制御信号を出力し、通常時は、出力電力制限回路６の出力信号は、Ｌｏｗレベルを出力しているが、過負荷が検出され一定時間が経過して、出力電力制限信号ＶＯＰとしてＨｉｇｈレベルが出力されると、ドライブ回路１１がＬｏｗを出力し、発振が停止する。ここでは、わかりやすくするためにＮＡＮＤ記号で表している。なお、実際には、ドライブ回路１１は、例えばラッチ回路で構成される。

ＴＲ端子には、補助巻線Ｔ３が直列分割抵抗２９、３０を介して接続され、制御回路２０内では２次電流オン期間検出回路５が接続される。
２次電流オン期間検出回路５は、ドライブ回路１１にも接続され、補助巻線Ｔ３に現れるパルス電圧と、ドライブ回路１１の出力信号ＶＧＡＴＥから、トランス１５０の２次巻線Ｔ２に電流が流れている時間（２次電流オン期間）を検出し、これを電圧レベルに変換して２次電流オン期間信号Ｖ２ｏｎを生成し、出力電力制限回路６に出力する。

出力電力制限回路６は、タイマー回路１２と、２次電流オン期間比較器１３を備え、２次電流オン期間信号Ｖ２ｏｎが、最大２次電流オン期間信号Ｖ２ｏｎｍａｘに達すると、２次電流オン期間比較器１３の出力が反転し、タイマー回路１２が動作を開始する。タイマー回路１２は、２次電流オン期間比較器１３の出力が反転してから、ある一定時間（タイマー時間）、２次電流オン期間比較器１３の出力が、保持されている場合に、出力電力制限信号ＶＯＰをドライブ回路１１に出力する。

つまり、２次側の過負荷時には、補助巻線Ｔ３と２次電流オン期間検出回路５によって、過負荷が検出され、過負荷が検出された後、さらに、一定時間（タイマー時間）過負荷状態が保持されている場合には、出力電力制限信号ＶＯＰにより本スイッチング電源装置は安全に停止する。

ここで、過負荷保護機能として動作するタイマー回路１２の動作には、間欠制御方式と、タイマーラッチ方式が一般的に知られている。
間欠制御方式では、一定時間、ＲＳラッチ回路９の信号を無効にし、スイッチング素子１のスイッチング動作を停止するが、その後、比較的短い時間、ＲＳラッチ回路９の信号を有効にし、スイッチング動作を許可する。このＲＳラッチ回路９の信号を有効にしている時間内で過負荷状態が解除されていれば、正常動作に復帰する。ＲＳラッチ回路９の信号を有効にしている時間内に過負荷状態が解除されていなければ、再び、一定時間、ＲＳラッチ回路９の信号を無効にして、スイッチング動作を停止する。すなわち、過負荷状態が解除されるか、入力が切り離されるまでは、このサイクルが維持される。

また、タイマーラッチ方式の場合には、出力電力制限信号ＶＯＰによりＲＳラッチ回路９の信号を無効となった後、入力を切り離すなど、外部的な操作をしない限りは、ＲＳラッチ回路９の無効状態は解除されない。

また、レギュレータ７は、制御回路２０の起動／停止をコントロールしており、その起動／停止信号が、タイマー回路１２に接続されており、タイマー回路１２は、制御回路２０の起動時、一定期間、その動作が無効となる。

これにより、起動時に、出力が立ち上がる前に過負荷を御検出して、起動不良となる不具合を防ぐことができる。
図４は、本実施の形態１のスイッチング電源装置において、負荷を徐々に大きくしていったときのスイッチング素子１の素子電流Ｉｄｓと、２次巻線Ｔ２に流れる電流Ｉ２ｐと、ＴＲ端子の入力電圧ＶＴＲと、２次電流オン期間信号Ｖ２ｏｎのタイムチャートを示す。図４において、素子電流Ｉｄｓが、最大素子電流ＩＬＩＭＩＴに到達する前に２次電流オン期間信号Ｖ２ｏｎが、最大２次電流オン期間信号Ｖ２ｏｎｍａｘに達している。

図５は本実施の形態１のスイッチング電源装置における出力電流−出力電圧特性を示す。図５において、実線で示す特性Ｂ１が本実施の形態１（本発明）のスイッチング電源装置の場合であり、同時に点線で示す従来例の出力特性Ａ１と比較している。

図５に示すように、特性Ａ１で示す従来例においては、素子電流Ｉｄｓが最大素子電流ＩＬＩＭＩＴに到達するポイントが過負荷検出ポイント（Ａ点）となっていたが、本発明においては、図４にも示したように、素子電流Ｉｄｓが最大素子電流ＩＬＩＭＩＴに到達するポイントよりも低いポイント（Ｂ点）に対応する小さな負荷のときの２次電流オン期間が、最大２次電流オン期間になるように設定されている。

このような設定にすることにより、非連続モードで動作している場合において、出力電流Ｉｏは、２次巻線の電流の平均値と等しくなるので、２次電流オン期間をＴ２ｏｎ、発振器１０によって制御される発振周期（スイッチング素子のスイッチング周期）をＴとすると、

と表され、次に、トランスの２次巻線Ｔ２のインダクタンスをＬ２とすると、２次巻線Ｔ２に流れる電流Ｉ２ｐは、

で表される。ただし、ここでは簡単のため、２次側の整流ダイオードや、出力ケーブル等による電圧降下は無視されている。

式（２）、（３）より更に、出力電流Ｉｏは、

と表される。

式（４）より、最大２次電流オン期間信号Ｖ２ｏｎｍａｘに対応する２次電流オン期間をＴ２ｏｎｍａｘとすると、本発明の過負荷検出時の出力電流は、

と表される。

式（５）を従来例の最大出力電流である式（１）と比較すると、式（５）には、ＩＬＩＭＩＴが含まれていないことがわかる。
前にも述べたようにＩＬＩＭＩＴは、制御回路２０内の遅れ時間等により、必ずしも一定ではなく、トランスのＬ値や、入力電圧に大きく依存することがわかっている。

したがって、本発明によれば、式（５）に示すように、過負荷検出時の出力電流がＩＬＩＭＩＴを含んでいないことにより、入力電圧依存性を理論上はゼロにできることがわかる。

また、図１では、トランス１５０の補助巻線Ｔ３を用いて２次電流オン期間を検出しているが、スイッチング素子１のＤＲＡＩＮ端子の電圧を監視し、２次電流オン期間を検出することも可能である。

図２は、図１の実施の形態１の別の構成例として、補助巻線Ｔ３を用いずにＤＲＡＩＮ端子から２次電流オン期間の信号を検出するスイッチング電源装置を示す。
図２のように、直接Ｄｒａｉｎ端子から検出する場合、２次電流オン期間検出回路の入力端子の高耐圧化が必要になり、また、比較的低電圧のＶＣＣではなく、高電圧のＤｒａｉｎ端子からの電源供給は１次側消費電力の増加といったデメリットがあるが、外付け回路部品を削減して電源のトータルコストを削減できるという効果がある。

この場合、２次電流オン期間検出回路５に高耐圧素子が必要になるが、トランスの補助巻線Ｔ３を削除することができ、トランスの小型化が期待できる。
図３は本実施の形態１のスイッチング電源装置における２次電流オン期間検出回路５の一構成例を示す。

この２次電流オン期間検出回路５は、パルス発生器１０６、１０８、１１２と、ＲＳラッチ回路１０７と、比較器１０９と、ＮｃｈＭＯＳＦＥＴ１０３、１０５と、ＰｃｈＭＯＳＦＥＴ１０４と、容量（コンデンサ）１０１、１０２と、定電流源１１１よりなる。

比較器１０９のマイナス入力には、基準電圧Ｖｔｒ１が入力され、プラス入力には、ＴＲ端子からＶＴＲが入力され、出力は、パルス発生器１０８を介して、ＲＳラッチ回路１０７のＲ（リセット）端子に入力される。ＴＲ端子に入力された補助巻線Ｔ３のフライバック電圧波形ＶＴＲは、比較器１０９と、パルス発生器１０８によって、ＶＴＲが、Ｖｔｒ１よりも小さくなるときにパルス信号Ｖｒｅｓｅｔを生成する。

また、スイッチング素子１への入力信号であるＶＧＡＴＥは、パルス発生器１０６を介して、ＲＳラッチ回路１０７のＳ（セット）端子に入力され、パルス発生器１０６は、スイッチング素子１がオフとなるタイミングでパルス信号Ｖｓｅｔを生成する。

すなわち、これらＶｓｅｔ信号、Ｖｒｅｓｅｔ信号を受けて、ＲＳラッチ回路１０７は、スイッチング素子１がオフし、２次電流が流れきるのをＴＲ端子が検出するまでの時間、Ｈｉｇｈとなる信号ＶＱを出力する。

ＲＳラッチ回路１０７の出力ＶＱは、ＮｃｈＭＯＳＦＥＴ１０５のゲートと、ＰｃｈＭＯＳＦＥＴ１０４のゲートに接続され、さらにパルス発生器１１２を介して、ＮｃｈＭＯＳＦＥＴ１０３のゲートに接続される。

パルス発生器１１２は、入力信号ＶＱがＨｉｇｈからＬｏｗになるタイミングで凸パルス信号を発生し、つまり、スイッチング素子１がターンオフするごとにＮｃｈＭＯＳＦＥＴ１０３をオンさせる。

ＮｃｈＭＯＳＦＥＴ１０３、１０５のドレイン端子は、容量１０１に接続され、さらにＮｃｈＭＯＳＦＥＴ１０５のソース端子は、容量１０２に接続されている。さらに、容量１０１は、ＰｃｈＭＯＳＦＥＴ１０４を介して、定電流源１１１に接続される。

このように構成された２次電流オン期間検出回路５において、各部の動作波形が図４に図示されている。
図４によると、ＮｃｈＭＯＳＦＥＴ１０３は、スイッチング素子１がターンオフするたびごとに一瞬だけオンし、容量１０１に充電された電荷を毎パルス放電する。

ＰｃｈＭＯＳＦＥＴ１０４は、２次電流オン期間にオンし、その間、容量１０１が定電流源１１１によって充電される。
ＮｃｈＭＯＳＦＥＴ１０５は、ＰｃｈＭＯＳＦＥＴ１０４とは逆に、２次側トランスに電流が流れていない期間のみオンし、充電された容量１０１の電圧信号を容量１０２に転送する。

つまり、容量１０１の電位レベルは、毎パルス、２次電流オン期間に比例して上下し、２次電流が流れ終わると、容量１０２に転送され、容量１０２の電位（Ｖ２ｏｎ）は、次の２次電流オン期間が終わるまでは保持される。

このようにして、本実施の形態１のスイッチング電源装置における２次電流オン期間検出回路５は、パルス毎に変化する２次電流オン期間Ｔ２ｏｎを、パルスバイパルスで電圧信号に変換させる。
（実施の形態２）
本発明の実施の形態２のスイッチング電源装置を説明する。

図６は本実施の形態２のスイッチング電源装置の一構成例を示すブロック図である。但し、前述した実施の形態１において説明した部材に対応する部材には同一の符号を付して、説明を省略する。

このスイッチング電源装置の制御回路２０は、外部端子ＯＬと、最大２次電流オン期間調整回路１５を備え、最大２次電流オン期間調整回路１５は、外部端子ＯＬを入力とし、２次電流オン期間比較器１３に最大２次電流オン期間信号Ｖ２ｏｎｍａｘを供給する。

最大２次電流オン期間調整回路１５は、ＯＬ端子の電流もしくは電圧に応じて、最大２次電流オン期間信号Ｖ２ｏｎｍａｘを制御する。
このような構成において、例えば、ＯＬ端子に外部素子として抵抗３１が接続することにより、最大２次電流オン期間信号Ｖ２ｏｎｍａｘを外部調整することができる。

以上のように、最大２次電流オン期間信号Ｖ２ｏｎｍａｘを外部調整する手段を備えたことにより、制御回路２０が同一の半導体チップ内に構成されている場合などは、前述の実施の形態１に比べ、スイッチング電源の設計自由度を向上させることができる。
（実施の形態３）
本発明の実施の形態３のスイッチング電源装置を説明する。

図７は本実施の形態３のスイッチング電源装置の一構成例を示すブロック図である。但し、前述した実施の形態１において説明した部材に対応する部材には同一の符号を付して、説明を省略する。

このスイッチング電源装置では、制御回路２０内に、最大２次電流オン期間調整回路１５と、連続／非連続判定回路１６を備えている。最大２次電流オン期間調整回路１５は連続／非連続判定回路１６に接続され、さらに連続／非連続判定回路１６は２次電流オン期間検出回路５に接続される。

連続／非連続判定回路１６は、ドライブ回路１１の出力信号ＶＧＡＴＥと、２次電流オン期間検出回路５の出力信号の一つである信号ＶＱより、本スイッチング電源装置が連続モードであるのか非連続モードであるのかを判定し、連続モードと判定された場合には、最大２次電流オン期間調整回路１５に、最大２次電流オン期間信号Ｖ２ｏｎｍａｘを小さくするような制御信号Ｖｑ１を出力する。

具体的には、ＶＧＡＴＥとＶＱの反転信号ＶＱＢを比較し、ＶＧＡＴＥとＶＱＢが同時にオンとなる期間がある一定時間以上であると、連続モードと判定する。
図８は本実施の形態３のスイッチング電源装置における連続／非連続判定回路１６の構成例の一つを示す。

図８に示すように、連続／非連続判定回路１６は、インバータ５０とＡＮＤ回路５１と、パルス発生器５２、５３とＲＳラッチ回路５４よりなる。パルス発生器５２は、入力信号がＬｏｗからＨｉｇｈになるときに、信号Ｖｓ１として凸パルスを生成し、パルス発生器５３は、入力信号がＨｉｇｈからＬｏｗになるときに、信号Ｖｒ１として凸パルスを生成する。

図９は、図８の連続／非連続判定回路１６の動作を説明する各部波形のタイミングチャートで、連続モードと非連続モードのときの、スイッチング素子１のゲート電圧ＶＧＡＴＥ、素子電流Ｉｄｓと、２次巻線Ｔ２に流れる電流Ｉ２ｐと、ＴＲ端子の入力電圧ＶＴＲと、連続／非連続判定回路１６のＡＮＤ回路５１の出力ＡＮＤ、ＲＳラッチ回路５４の入力信号Ｖｒ１、Ｖｓ１と出力信号Ｖｑ１、そして、２次電流オン期間検出回路５の容量１０１の電圧信号ＶＣ１、ＲＳラッチ回路１０７の出力ＶＱのタイムチャートを示す。

このように、スイッチング素子１の駆動信号ＶＧＡＴＥと、２次電流オン期間検出回路５による２次電流オン期間を示す信号ＶＱから、連続モードと非連続モードを判別する信号Ｖｑ１が得られる。このＶｑ１は、毎パルス、スイッチング素子１がターンオンするたびごとにリセットされ、一瞬Ｌｏｗに落ちるが、連続モードが検出されている間は、すぐにＨｉｇｈに戻る。

Ｖｑ１がＨｉｇｈになっている間、２次電流オン期間検出回路５の定電流源１１１の電流を小さくすることにより、２次電流オン期間検出回路５の２次電流オン期間−電圧の変換率が小さくなり、過負荷を検出するための基準値である最大２次電流オン期間は、大きくなる。

前述の実施の形態１では、非連続モードで制御している限りは高精度に過負荷検出時の出力電流を制御することができるが、入力電圧によって連続モードと非連続モードが生じる場合には、非連続モードに対し、連続モードの過負荷検出時の出力電流が大きくなってしまう。

本実施の形態３では、入力電圧に依存して、非連続モードと、連続モードが生じるスイッチング電源装置においても、制御回路２０が連続モードと非連続モードを判別し、それぞれに応じて適切な過負荷検出レベルを設けることによって、過負荷検出時の出力電流の差を小さくすることができる。
（実施の形態４）
本発明の実施の形態４のスイッチング電源装置を説明する。

図１０は本実施の形態４のスイッチング電源装置の一構成例を示すブロック図である。但し、前述した実施の形態１において説明した部材に対応する部材には同一の符号を付して、説明を省略する。

このスイッチング電源装置では、２次側にフォトカプラや制御用ＩＣを備えず、ＦＢ端子がＶＣＣ端子に接続されている。つまり、前述の実施の形態１〜３のスイッチング電源装置におけるフィードバック信号制御回路３が、ＦＢ端子を通じてフォトカプラ２５ｂへ流れる電流信号を用いてフィードバック制御を行っているのに対し、本実施の形態４のスイッチング電源装置におけるフィードバック信号制御回路３は、トランス１５０の補助巻線Ｔ３からＦＢ端子を通じて印加される電圧信号を用いてフィードバック制御を行っている。

図１０の構成によると、定電圧制御時の出力電圧制御精度は低下するが、２次側のフォトカプラや制御用ＩＣを不要にできるので、低コストで小スペースのスイッチング電源装置が得られる。

本発明のスイッチング電源装置は、入力電圧依存性の小さい高精度な過負荷保護機能を実現でき、また、過負荷時の出力電流を高精度に制御することにより、本スイッチング電源装置を例えばワールドワイド仕様の電源装置に用いた場合、負荷である電気機器の回路部品の定格を小さくすることができるため、電気機器の低コスト化に貢献でき、さらには、２次側の過負荷検出用のフォトカプラや２次側出力電流検出用ＩＣといった高価な部品を使用することなく電源装置の回路を構成することもでき、電源装置の更なる低コスト化および小型化を実現することができるもので、電気機器の電源アダプター回路など定電圧制御機能と過負荷保護機能を要求される電源装置に有用である。

本発明の実施の形態１のスイッチング電源装置の構成を示す回路ブロック図 同実施の形態１のスイッチング電源装置の別の構成例を示す回路ブロック図 同実施の形態１のスイッチング電源装置における２次電流オン期間検出回路の構成例を示す回路図 同実施の形態１のスイッチング電源装置の動作を示す各部の波形図 同実施の形態１のスイッチング電源装置における出力電流−出力電圧特性の従来例との比較図 本発明の実施の形態２のスイッチング電源装置の構成を示す回路ブロック図 本発明の実施の形態３のスイッチング電源装置の構成を示す回路ブロック図 同実施の形態３のスイッチング電源装置における連続／非連続判定回路の構成例を示す回路図 同実施の形態３のスイッチング電源装置の動作を示す各部の波形図 本発明の実施の形態４のスイッチング電源装置の構成を示す回路ブロック図 従来のスイッチング電源装置の構成を示す回路ブロック図

符号の説明

１ スイッチング素子
２ ドレイン電流検出回路（素子電流検出回路）
３ フィードバック信号制御回路
４ スイッチング信号制御回路
５ ２次電流オン期間検出回路
６ 出力電力制限回路
７ レギュレータ
８ ドレイン電流制御回路
９、５４ ＲＳラッチ回路
１０ 発振器
１１ ドライブ回路
１２ タイマー回路
１３ ２次電流オン期間比較器
１５ 最大２次電流オン期間調整回路
１６ 連続／非連続判定回路
１７ 起動停止回路
１８ フィードバック電圧検出回路
２０ 制御回路
２５ａ、２５ｂ フォトカプラ
２６ 電圧検出回路
２７、１２１ 整流ダイオード
２８、１２２ 平滑コンデンサ
２９、３０ 抵抗
５０ インバータ
５１ ＡＮＤ回路
５２、５３、１０６、１０８、１１２ パルス生成器
１０１、１０２ 容量（コンデンサ）
１０３、１０５ ＮｃｈＭＯＳＦＥＴ
１０４ ＰｃｈＭＯＳＦＥＴ
１２０ 出力電圧生成回路
１２５ 補助電源生成回路
１３０ 出力電圧伝達回路
１４０ 負荷
１５０ 電力変換トランス

Claims (5)

1. １次巻線と２次巻線と補助巻線とを有するトランスと、
   前記１次巻線に接続され前記１次巻線に供給される第１の直流電圧をスイッチングするスイッチング素子と、
   前記スイッチング素子のスイッチング動作を制御する制御回路と、
   前記スイッチング素子のスイッチング動作によって前記２次巻線に発生する交流電圧を第２の直流電圧に変換して負荷に供給する出力電圧生成回路と、
   前記出力電圧生成回路からの前記第２の直流電圧を検出し、前記第２の直流電圧に応じて変化する伝達信号を生成して前記制御回路へ伝達する出力電圧伝達回路とを備え、
   前記制御回路による前記スイッチング素子におけるスイッチング動作の制御により、前記出力電圧生成回路からの第２の直流電圧を定電圧制御するスイッチング電源装置であって、
   前記制御回路は、
   前記スイッチング素子を流れる電流を検出し、素子電流検出信号として出力する素子電流検出回路と、
   前記出力電圧伝達回路からの伝達信号と基準レベルとを比較し、その誤差をフィードバック信号として出力するフィードバック信号制御回路と、
   前記素子電流検出回路からの素子電流検出信号と前記フィードバック信号制御回路からのフィードバック信号とに基づいて、前記スイッチング素子のスイッチング動作をオン／オフするスイッチング信号を制御することにより、前記出力電圧生成回路からの第２の直流電圧を制御するスイッチング信号制御回路と、
   前記スイッチング素子がターンオフして前記２次巻線を流れる２次電流が流れ終わるタイミングを、前記スイッチング素子のスイッチング動作により前記補助巻線に発生する電圧から検出し、前記２次電流のオフタイミングを示す信号を生成し、前記スイッチング素子のターンオフから前記２次電流のオフタイミングまでの時間を２次電流オン期間として検出し、電圧信号もしくは電流信号に変換して出力する２次電流オン期間検出回路と、
   前記２次電流オン期間検出回路の出力信号と、あらかじめ設定された最大２次電流オン期間を示す信号とを比較し、前記２次電流オン期間検出回路の出力信号のほうが、前記最大２次電流オン期間信号よりも大きい場合に、負荷への電力供給を低下もしくは停止させる出力電力制限信号を前記スイッチング信号制御回路に出力する出力電力制限回路とを備え、
   前記最大２次電流オン期間信号は、前記スイッチング素子のスイッチング動作により前記出力電圧生成回路からの第２の直流電圧が定電圧制御されているときの２次電流オン期間に該当するように設定された
   ことを特徴とするスイッチング電源装置。
2. 前記出力電力制限回路は、
   前記２次電流オン期間があらかじめ設定された前記最大２次電流オン期間に達してから一定期間、前記２次電流オン期間が前記最大２次電流オン期間よりも大きい状態を維持している場合に、前記出力電力制限信号を前記スイッチング信号制御回路に出力する
   ことを特徴とする請求項１記載のスイッチング電源装置。
3. 前記制御回路は、
   前記スイッチング素子がスイッチング動作するための発振開始後の一定期間は前記出力電力制限回路を動作禁止にするタイマー回路を備えた
   ことを特徴とする請求項１記載のスイッチング電源装置。
4. 前記制御回路は、
   前記最大２次電流オン期間を外部調整するための最大２次電流オン期間制御端子を備えた
   ことを特徴とする請求項１記載のスイッチング電源装置。
5. 前記出力電力制限回路は、
   前記２次電流オン期間検出回路からの出力信号と前記スイッチング素子の駆動信号とから、前記スイッチング素子のスイッチング動作状態を、連続モードであるか非連続モードであるか区別し、それぞれのモードに応じて前記最大２次電流オン期間を異なる値に設定する
   ことを特徴とする請求項１記載のスイッチング電源装置。

Images