JP2011014809A - Stack type circuit board and method of manufacturing the same - Google Patents
Stack type circuit board and method of manufacturing the same Download PDFInfo
- Publication number
- JP2011014809A JP2011014809A JP2009159442A JP2009159442A JP2011014809A JP 2011014809 A JP2011014809 A JP 2011014809A JP 2009159442 A JP2009159442 A JP 2009159442A JP 2009159442 A JP2009159442 A JP 2009159442A JP 2011014809 A JP2011014809 A JP 2011014809A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- substrate material
- bent portion
- bent
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims description 107
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 45
- 239000011889 copper foil Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000005452 bending Methods 0.000 abstract description 9
- 238000009434 installation Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、半導体装置等の回路部品を搭載するための回路基板に係わり、特に実装面積を小型にするために複数の回路基板を積層した積層型回路基板に関する。 The present invention relates to a circuit board for mounting a circuit component such as a semiconductor device, and more particularly to a stacked circuit board in which a plurality of circuit boards are stacked in order to reduce the mounting area.
近年の技術の発展に伴い電気機器は、小型化のために半導体装置等の回路部品を搭載した回路基板が多く採用されている。これらの回路基板には、いろんな部品が搭載されたモジュールとして構成されることで、電気機器はより小型化される。例えば、車載の電子制御ユニット(Electronic Control Unit;以下ECUと略記する)は、従来のようにECU単体が車のボディの一部に格納されるような構成ではなく、モーターやアクチュエーターと一体化したモジュールの構成に変わりつつある。このような構成における基板は、大電流をスイッチングする素子とマイコンとが共存しつつ、更なる高密度実装が要求される。また、例えばカメラモジュールには、撮像用レンズと撮像素子としてのCMOS(Complementary Metal Oxide Semiconductor)受光素子とが一体として搭載されることで、さらに小型化されている。 Along with the development of technology in recent years, circuit boards on which circuit components such as semiconductor devices are mounted are often used in electrical equipment for miniaturization. These circuit boards are configured as modules on which various components are mounted, so that electric devices are further miniaturized. For example, an in-vehicle electronic control unit (Electronic Control Unit; hereinafter abbreviated as “ECU”) is not configured so that the ECU alone is stored in a part of the body of the car, but is integrated with a motor or an actuator. The module structure is changing. The board in such a configuration is required to be mounted with higher density while an element that switches a large current and a microcomputer coexist. Further, for example, the camera module is further miniaturized by integrally mounting an imaging lens and a CMOS (Complementary Metal Oxide Semiconductor) light receiving element as an imaging element.
このように回路基板には回路部品のみならず、その他の構成部品が一体化されて搭載されたモジュール構成となり、より高密度実装されることで、電気機器全体が小型化される。そのために、近年は、より高密度実装に適し、実装面積が小型な回路基板、及びその製造方法が望まれている。 As described above, the circuit board has a module configuration in which not only circuit components but also other components are integrated and mounted, and the whole electrical device is reduced in size by being mounted with higher density. Therefore, in recent years, a circuit board suitable for higher density mounting and having a small mounting area and a manufacturing method thereof are desired.
電気機器全体の低コスト化、小型化する先行文献として、例えば、特許文献1(再公表1996―10326号公報)がある。特許文献1では、折り目に沿って基板材を部分的に削除し、導体パターンから形成された折り目に沿って分割された基板を折り曲げ、その基板材を接着する。折り曲げられ、接着された基板は、折り曲げられることで面積が小さくなり、かつスルホールを設けることなく、折り目を超えて基板材の両面には連続する導体パターンが形成される。この折り曲げられた導体パターンを用いて、他の基板に接続することを可能としている。
For example, Patent Document 1 (Republished 1996-10326) is a prior art document for reducing the cost and size of the entire electrical equipment. In
また特許文献2(特開昭59−220989号公報)には、表面に電気回路を形成せる銅箔の裏面に間隔を介して基板を貼り付け、銅箔の表面に回路部品を実装し、銅箔を折り曲げて基板を重合わせる技術が開示されている。特許文献3(特開昭61―208890号公報)には、表面に絶縁フィルム、導電路及び回路素子を備えた金属基板の折り曲げ部に2本のスリットを設け、導電路及び回路素子が相対向するようにスリットを折り曲げ、回路素子を金属基板で囲う混成集積回路が開示されている。これらの特許文献においては、基板を折り曲げることで実装面積を小さくできる。 Further, in Patent Document 2 (Japanese Patent Laid-Open No. 59-220989), a substrate is attached to the back surface of a copper foil for forming an electric circuit on the surface with a gap, circuit components are mounted on the surface of the copper foil, A technique for folding a foil to overlap substrates is disclosed. In Patent Document 3 (Japanese Patent Laid-Open No. 61-208890), two slits are provided in a bent portion of a metal substrate having an insulating film, a conductive path, and a circuit element on the surface, and the conductive path and the circuit element face each other. Therefore, a hybrid integrated circuit is disclosed in which a slit is bent and a circuit element is surrounded by a metal substrate. In these patent documents, the mounting area can be reduced by bending the substrate.
上記したように実装面積を小型化するためには、回路基板を折り曲げるという手法がある。しかし特許文献1は片面実装で、基板の端部を折り曲げ、対向する基板を接着するものであり、実装面積の小型化は基板端部の接続領域に限定されている。また特許文献2は銅箔の裏面に基板を貼り付けるものであり、特許文献3は金属基板で回路素子を囲うものであり一般的な技術ではなく、一般的に広い分野には適用できないという問題がある。
As described above, in order to reduce the mounting area, there is a method of bending the circuit board. However,
さらに、基板を折り曲げて小型化する技術として、フレキシブル基板を使用する方法がある。この場合、フレキシブル基板は強度が弱く、それを補強する部材が必要であり、更に反る、耐熱性が悪いなどの問題により実装できる部品が限られており、また、大電流を流す回路には適用が難しい。さらに、リジットフレキ基板のように有機基板とフレキシブル基板を重ね合わせて折り曲げ可能とする構成もあるが、工法が複雑になり高価となるという問題がある。 Furthermore, there is a method of using a flexible substrate as a technique for bending the substrate to reduce the size. In this case, the flexible substrate is weak and requires a member that reinforces it, and there are limited parts that can be mounted due to problems such as warpage and poor heat resistance. Difficult to apply. Further, there is a configuration in which an organic substrate and a flexible substrate can be folded and folded, such as a rigid flexible substrate, but there is a problem that the construction method becomes complicated and expensive.
本発明は、上述した課題を解決するためになされたものであり、特に実装面積が小さな積層型回路基板、及びその製造方法を提供するものである。 The present invention has been made to solve the above-described problems, and in particular, provides a multilayer circuit board having a small mounting area and a method for manufacturing the same.
本発明の1つの観点によれば、基板材と導電パターンを備えた回路基板は、その基板材の一部又は全部が取り除かれた折り曲げ部を境界として分割され、分割された回路基板が対向するように折り曲げ部の導電パターンを用いて折り曲げられ、折り曲げられることで積層された前記分割された回路基板間の距離が一定になるように固定手段で固定されている積層型回路基板が得られる。 According to one aspect of the present invention, a circuit board having a substrate material and a conductive pattern is divided with a bent portion from which part or all of the substrate material is removed as a boundary, and the divided circuit boards face each other. In this way, a laminated circuit board is obtained which is fixed by a fixing means so that the distance between the divided circuit boards which are bent by using the conductive pattern of the bent portion and bent is fixed.
また本発明の別の観点によれば、回路基板は基板材と導電パターンを備え、折り曲げ部において前記基板材の一部又は全部を取り除くことで前記回路基板を分割し、前記折り曲げ部の導電パターンを用いて、前記回路基板を折り曲げ、折り曲げられて対向するように積層されている前記分割された回路基板の間隔を一定になるように固定手段で固定する積層型回路基板の製造方法が得られる。 According to another aspect of the present invention, the circuit board includes a substrate material and a conductive pattern, and the circuit board is divided by removing a part or all of the substrate material in the bent portion, and the conductive pattern of the bent portion. Can be used to bend the circuit board, and to obtain a method of manufacturing a laminated circuit board that is fixed by a fixing means so that the interval between the divided circuit boards that are folded so as to face each other is constant. .
本発明によれば、折り曲げ部において回路基板が対向するように折り曲げられ、折り曲げられて対向する回路基板の間隔が一定になるように固定される。複数の回路基板が対向して、積層されることから、1枚の回路基板の設置面積に複数枚の回路基板を配置することができ、基板実装面積を小型化することができる。 According to the present invention, the circuit board is bent so as to face each other at the bent portion, and the circuit board is bent and fixed so that the distance between the circuit boards is constant. Since a plurality of circuit boards are opposed to each other and stacked, a plurality of circuit boards can be arranged in the installation area of one circuit board, and the board mounting area can be reduced.
(第1の実施例)
本発明の第1の実施例について図面を参照して詳細に説明する。図1は、本実施例における積層型回路基板の製造方法を工程順に示す断面図である。図2に積層型回路基板の折り曲げ部の詳細を示す断面図を示す。図1に示す回路基板の基板材1は、例えばFR−4等の絶縁性の有機基板材からなるリジット基板材である。しかし本発明は、特に基板の材質に限定されるものではなく、いろんな基板材からなる基板に対して適用できるものである。
(First embodiment)
A first embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a cross-sectional view showing a method of manufacturing a multilayer circuit board in this embodiment in the order of steps. FIG. 2 is a cross-sectional view showing details of the bent portion of the multilayer circuit board. The
図1(A)に示す回路基板は、基板材1の両面には回路部品2が搭載され、銅箔パターン3により接続され、電気回路を形成している。回路基板の中央部を境界として、基板の左右側にそれぞれ、回路部品が配置されている。左右に分割する回路は製品に応じて様々な構成が考えられるが、例えばアナログ回路とデジタル回路のように回路ブロックとして、切り離しやすい回路単位で分けるものとする。
In the circuit board shown in FIG. 1A,
次に図1(B)に示すように、銅箔パターン3を残して中央部の基板材1を取り去る。基板材が取り去られた領域が折り曲げ部4となる。この折り曲げ部4は、基板材1が取り去られており銅箔パターン3のみから形成されている。このように折り曲げ部4を境界として、左右の回路基板に分割される。さらに分割された左右の回路基板は折り曲げ部4を介して、左右の基板が対向するように折り曲げられることになる。本発明では、基板材が削り取られることで、左右の回路基板は銅箔パターン3で接続されているが、左右の回路部品が搭載された領域を、それぞれ分割された回路基板と表すことにする。従って、当初の1枚の回路基板は折り曲げ部4を境界として、左右2つの小さな回路基板に分割され、左右の分割された回路基板が、それぞれ新たに1つの回路基板となる。
Next, as shown in FIG. 1B, the central portion of the
図1(C)に示すように、折り曲げ部4の銅箔パターン3を折り曲げ、分割された回路基板の基板面同士が図面の上下方向に向かい合うように対向させる。以下の説明においては、図1(C)に示すように基板面を対向させるように配置することを、回路基板を対向させる、又は回路基板を積層すると表す。さらに図1(D)に示すように、相対向する基板を一定間隔になるように上下の基板を、ネジ5を用いて固定する。更にむき出しの銅箔パターン3を保護するためにシリコン系樹脂6で銅箔パターン3を覆う。このようにして分割した回路基板のそれぞれが対向するように積層した積層型回路基板が得られる。図においては、折り曲げ部を最初の回路基板の中央部に設けているため、約半分の面積を有する2枚の回路基板に分割される。そのため実装面積が半分に小さくなる。しかしながら、分割する回路基板の面積比は特に限定されるものではなく、任意の面積比に設定することができる。
As shown in FIG. 1 (C), the
また、図1(D)では、ネジ5を用いて固定したが、ネジ5による固定する方法は一例であり、特に固定方法は限定されることなく、基板を固定する筐体との関係により、どのような方法で固定しても構わない。また、固定したときに相対向する上下の基板の回路部品同士が接触しないように、適正な距離を保つことを考慮して、折り曲げ部4としての取り去る基板の幅を決める。
In FIG. 1D, the
さらに図2を参照して、折り曲げ部について説明する。図2に折り曲げ部4を説明する回路基板断面図を示す。基板材1の両面には銅箔パターン3がパターン接着用樹脂7を介して配線されている。基板材1を取り去る折り曲げ部4の基板材1と銅箔パターン3の間には、このパターン接着用樹脂7をあらかじめ塗布しないようにしておく。さらに、基板材1を取り去る個所には切り込み8が形成されている。この切り込み8に沿って、基板材を取り去る。その際に取り去られる基板材と銅箔パターンとの間にはパターン接着用樹脂が無いため、銅箔パターンを残して基板材を簡単に取り去ることが可能となる。また、実施例では両面基板を例にしているが、多層基板であっても構わない。その際には構成の都合により残す銅箔パターンは表層の銅箔パターンでなくても、内層の銅箔パターンを残す構造にすることも可能である。
Furthermore, with reference to FIG. 2, a bending part is demonstrated. FIG. 2 shows a cross-sectional view of the circuit board for explaining the
本実施例では、基板に回路部品を実装する時点では、一枚の回路基板であり、従来の表面実装と全く同じ方法で実装可能である。部品実装終了後に、基板材の切り込みに沿って、折り曲げ部の基板材を取り去り、回路基板を分割する。折り曲げ部の銅箔パターンを折り曲げ、分割した回路基板同士を上下基板として対向させるように積層する。さらに、相対向する基板を一定間隔になるように固定し、折り曲げ部の銅箔パターンをシリコン樹脂で覆う。このように分割した複数の基板同士を対向させ、上下縦方向に積層させることで、1枚の基板面積に複数の基板を設置することが可能になり、実装面積を小型化できる。 In this embodiment, when circuit components are mounted on the board, it is a single circuit board and can be mounted in exactly the same manner as conventional surface mounting. After completing the component mounting, the board material at the bent portion is removed along the notch of the board material, and the circuit board is divided. The copper foil pattern in the bent portion is bent and laminated so that the divided circuit boards face each other as upper and lower substrates. Further, the opposing substrates are fixed at a constant interval, and the copper foil pattern of the bent portion is covered with a silicon resin. By making the plurality of substrates thus divided face each other and stacking in the vertical and vertical directions, it becomes possible to install a plurality of substrates on one substrate area, and the mounting area can be reduced.
(第2の実施例)
本発明の第2の実施例について図面を参照して詳細に説明する。本実施例は、銅箔パターンの折り返しを複数回実施した実施例であり、図3に、第2の実施例における積層型回路基板の断面図を示す。
(Second embodiment)
A second embodiment of the present invention will be described in detail with reference to the drawings. The present embodiment is an embodiment in which the copper foil pattern is folded a plurality of times, and FIG. 3 shows a cross-sectional view of the multilayer circuit board in the second embodiment.
図3に示す積層型回路基板は、折り曲げ部を2つ備えている。図において、下段と中段の基板は、図2と同様に、銅箔パターン3とシリコン系樹脂6からなる第1の折り曲げ部で折り曲げられている。さらに中段と上段の基板は、銅箔パターン3−2とシリコン系樹脂6−2からなる第2の折り曲げ部で、折り曲げられている。このように図の上下縦方向に順に複数の回路基板を積層した積層型回路基板が得られる。下段と中段の基板、及び中段と上段の基板のそれぞれの構成、及びその製造方法は、第1の実施例と同様であり、その説明は省略する。
The multilayer circuit board shown in FIG. 3 includes two bent portions. In the drawing, the lower and middle substrates are bent at the first bent portion made of the
それぞれ回路部品2を搭載した下段、中段、上段の3枚の回路基板が、2つの折り曲げ部の銅箔パターンにより折り曲げられ、立体的に3次元の積層型回路基板を構成している。図3では、回路基板を2つの折り曲げ部で折り曲げることで、3枚の分割された回路基板が積層されている。このように積層することで、1枚の回路基板の設置面積に3枚の回路基板を設置することが可能となり、基板の設置表面積を約1/3に小さくすることができる。また、図3においては、対向するそれぞれの回路基板を、同じ基板面積として示しているが、同じ基板面積に限定されることはなく、任意の基板面積とすることができる。この場合には、固定する位置をそれぞれの基板面積に応じて設けるようにする。また、折り曲げ部に距離は、特に限定されることなく、固定したときに相対向する下段と中段、中段と上段の上下のそれぞれの回路基板の回路部品同士が接触しないように、それぞれの適正な距離とすることができる。
The lower, middle, and upper stage circuit boards each mounting the
このように、銅箔パターンの折り曲げ部をN(Nは自然数)個設けた場合には、(N+1)枚の回路基板のそれぞれが対向するように立体的に積層することができる。そのため1枚の基板面積に(N+1)枚の基板を設置することが可能になり、実装面積をさらに小型化できる。 As described above, when N (N is a natural number) bent portions of the copper foil pattern are provided, the (N + 1) circuit boards can be three-dimensionally stacked so that the circuit boards face each other. Therefore, it becomes possible to install (N + 1) substrates on one substrate area, and the mounting area can be further reduced.
(第3の実施例)
本発明の第3の実施例について図面を参照して詳細に説明する。本実施例は、第1の実施例に比較して、折り曲げ部の基板材を全部取り去るのではなく、その一部を薄く残す実施例である。図4に、回路基板の折り曲げ部を説明する断面図である。図5に積層型回路基板の断面図を示す。
(Third embodiment)
A third embodiment of the present invention will be described in detail with reference to the drawings. Compared with the first embodiment, this embodiment is an embodiment in which a portion of the substrate material in the bent portion is not removed, but a part thereof is left thin. FIG. 4 is a cross-sectional view illustrating a bent portion of the circuit board. FIG. 5 shows a cross-sectional view of the multilayer circuit board.
図4の基板材1の両面には銅箔パターン3がパターン接着用樹脂7を介して配線されている。回路基板の上面側の折り曲げ部4には、銅箔パターン3とパターン接着用樹脂7を備えている。一方基板の下面側の折り曲げ部4には、銅箔パターン3とパターン接着用樹脂7はともに設けられていない。回路基板の下側から基板材を削り取り、銅箔パターン3側に基板材1の厚みを少しだけ残すように凹部9を形成する。この凹部9が形成された薄い部分の基板材を基板材1Aとする。この基板材1Aの厚さは、銅箔パターンと基板材が折り曲げ可能な厚さである。本実施例においては、折り曲げ部の銅箔パターン3側に基板材を薄く残すことから、基板材1の上面側の折り曲げ部にはパターン接着用樹脂7を備えている。
次に、折り曲げ部4の銅箔パターン3と薄い基板材1Aを折り曲げ、回路基板同士が上下に向かい合うようにする。さらに、相対向する上下の回路基板を一定間隔になるように、ネジ5を用いて固定する。更に銅箔パターン3を保護するためにシリコン系樹脂6で銅箔パターン3を覆う。ここで、銅箔パターン3は薄い基板材1Aで補強されていることからシリコン系樹脂6で覆うことを省くこともできる。本実施例においては、折り曲げ部4は銅箔パターン3と薄い基板材1Aから形成され、基板材1と薄い基板材1Aとは連続している。しかし、折り曲げ部4を介して、左右の回路基板が対向するように折り曲げられることから、第1に実施例と同じく、折り曲げ部4を境界として、左右2つの回路基板に分割されたとし、左右の回路基板をそれぞれの分割された回路基板とする。すなわち、折り曲げ部4により折り曲げられ、対向するように配置された回路基板を、それぞれ1枚の回路基板とする。
Next, the
本実施例においても、基板を折り曲げ、2つの回路基板を対向するように立体的に積層した積層型回路基板が得られる。このように、1枚の基板設置面積に2枚の基板を配置でき、基板実装面積を小型化することが可能となる。 Also in the present embodiment, a laminated circuit board is obtained in which the board is bent and two circuit boards are three-dimensionally laminated so as to face each other. In this way, two substrates can be arranged in one substrate installation area, and the substrate mounting area can be reduced.
本発明の積層型回路基板は、基板に回路部品の実装を行った後、基板の任意の位置において銅箔パターンを残した状態で基板材を取り除く。これにより2つの基板が銅箔パターンを介して接続された状態になる。その後に銅箔パターンを折り曲げ、2つの回路基板が向かい合う状態にして固定する。基板を折り曲げ、2つの基板を相対向させる。このようにして、1枚の基板の設置面積に2枚の基板を配置でき、基板実装面積を小型化することが可能となる。 In the multilayer circuit board of the present invention, after the circuit components are mounted on the board, the board material is removed with the copper foil pattern remaining at an arbitrary position on the board. As a result, the two substrates are connected via the copper foil pattern. Thereafter, the copper foil pattern is bent and fixed so that the two circuit boards face each other. The substrates are bent so that the two substrates face each other. In this manner, two substrates can be arranged in the installation area of one substrate, and the substrate mounting area can be reduced.
本発明の方法では、一般的な材料の基板を使用しながら、上記のような構成にすることにより部品実装後にフレキシブル基板のように折り曲ることが可能となる。強度は用途に応じて使用する基板材料を変えることにより調整可能であり、銅箔パターンの幅、厚さを変えることで流す電流容量も調整できる。 In the method of the present invention, it is possible to bend like a flexible substrate after mounting a component by using the above-described configuration while using a substrate of a general material. The strength can be adjusted by changing the substrate material to be used according to the application, and the current capacity flowing can be adjusted by changing the width and thickness of the copper foil pattern.
本発明から得られる第1の効果は、基板の材料を問わず、基板を折りたたみ、実装面積を小型化することが可能であることである。さらに第2の効果は、銅箔パターンで折り曲げることで、2枚の基板が銅箔パターンで接続した構成であり、半田付けのような接続工程が不要であり、更にコネクタのような余分な部品も不要なので、接続の信頼性が極めて高いことである。第3の効果は、フレキシブル基板を用いた製品と異なり、基板の材料、銅箔パターンの厚さ等を自由に変更できるために小型でありながら耐熱性が高く、大電流化も可能であることである。第4の効果は、基板の部品構成は折り曲げない基板と変わらないため、フレキシブル基板を用いた構成と比較してもコストが安く出来ることである。 The first effect obtained from the present invention is that the board can be folded and the mounting area can be reduced regardless of the material of the board. Further, the second effect is that the two substrates are connected by the copper foil pattern by bending with a copper foil pattern, so that a connection process such as soldering is unnecessary, and an extra component such as a connector. Connection reliability is extremely high. The third effect is that unlike a product using a flexible substrate, the material of the substrate, the thickness of the copper foil pattern, etc. can be freely changed. It is. The fourth effect is that since the component configuration of the substrate is the same as that of a substrate that is not bent, the cost can be reduced even when compared with a configuration using a flexible substrate.
以上、実施例に従って本願発明を詳細に説明したが、本願発明は上記の実施形態例に限定されるものではない。本願発明の構成や詳細は、本願発明のスコープ内で様々な変更をすることができる。 Although the present invention has been described in detail according to the embodiments, the present invention is not limited to the above-described embodiments. Various changes and modifications can be made to the configuration and details of the present invention within the scope of the present invention.
1 基板材
2 回路部品
3 銅箔パターン
4 折り曲げ部
5 ネジ
6 シリコン系樹脂
7 パターン接着用樹脂
8 切り込み
9 凹部
DESCRIPTION OF
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009159442A JP5041379B2 (en) | 2009-07-06 | 2009-07-06 | Multilayer circuit board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009159442A JP5041379B2 (en) | 2009-07-06 | 2009-07-06 | Multilayer circuit board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011014809A true JP2011014809A (en) | 2011-01-20 |
JP5041379B2 JP5041379B2 (en) | 2012-10-03 |
Family
ID=43593399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009159442A Expired - Fee Related JP5041379B2 (en) | 2009-07-06 | 2009-07-06 | Multilayer circuit board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5041379B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160045383A (en) * | 2014-10-17 | 2016-04-27 | 엘지이노텍 주식회사 | Camera module using for automobile |
KR20210052419A (en) * | 2014-10-17 | 2021-05-10 | 엘지이노텍 주식회사 | Camera module using for automobile |
US11483938B2 (en) * | 2018-09-29 | 2022-10-25 | Avary Holding (Shenzhen) Co., Limited. | Method for connecting stacked circuit boards |
JP2023051987A (en) * | 2013-03-07 | 2023-04-11 | 株式会社半導体エネルギー研究所 | Display device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60242693A (en) * | 1984-05-17 | 1985-12-02 | 松下電器産業株式会社 | Printed circuit board and method of producing same |
JPS61168990A (en) * | 1985-01-22 | 1986-07-30 | 松下電器産業株式会社 | Printed circuit board |
JPH08148835A (en) * | 1994-11-15 | 1996-06-07 | Toshiba Chem Corp | Manufacture of multilayered flexrigid wiring board |
-
2009
- 2009-07-06 JP JP2009159442A patent/JP5041379B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60242693A (en) * | 1984-05-17 | 1985-12-02 | 松下電器産業株式会社 | Printed circuit board and method of producing same |
JPS61168990A (en) * | 1985-01-22 | 1986-07-30 | 松下電器産業株式会社 | Printed circuit board |
JPH08148835A (en) * | 1994-11-15 | 1996-06-07 | Toshiba Chem Corp | Manufacture of multilayered flexrigid wiring board |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023051987A (en) * | 2013-03-07 | 2023-04-11 | 株式会社半導体エネルギー研究所 | Display device |
JP7377944B2 (en) | 2013-03-07 | 2023-11-10 | 株式会社半導体エネルギー研究所 | display device |
US11950474B2 (en) | 2013-03-07 | 2024-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
KR20160045383A (en) * | 2014-10-17 | 2016-04-27 | 엘지이노텍 주식회사 | Camera module using for automobile |
US10805513B2 (en) | 2014-10-17 | 2020-10-13 | Lg Innotek Co., Ltd. | Camera module for use in automobile |
KR102248085B1 (en) * | 2014-10-17 | 2021-05-04 | 엘지이노텍 주식회사 | Camera module using for automobile |
KR20210052419A (en) * | 2014-10-17 | 2021-05-10 | 엘지이노텍 주식회사 | Camera module using for automobile |
KR102330674B1 (en) | 2014-10-17 | 2021-11-24 | 엘지이노텍 주식회사 | Camera module using for automobile |
US11418688B2 (en) | 2014-10-17 | 2022-08-16 | Lg Innotek Co., Ltd. | Camera module for use in automobile |
US11483938B2 (en) * | 2018-09-29 | 2022-10-25 | Avary Holding (Shenzhen) Co., Limited. | Method for connecting stacked circuit boards |
KR20210143697A (en) * | 2021-04-28 | 2021-11-29 | 엘지이노텍 주식회사 | Camera module using for automobile |
KR102526064B1 (en) * | 2021-04-28 | 2023-04-26 | 엘지이노텍 주식회사 | Camera module using for automobile |
Also Published As
Publication number | Publication date |
---|---|
JP5041379B2 (en) | 2012-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6508399B2 (en) | Heat dissipation board for mounting electronic parts | |
CA2616793C (en) | Bending-type rigid printed wiring board and process for producing the same | |
KR20140088000A (en) | Multilayered substrate and method of manufacturing the same | |
JP5041379B2 (en) | Multilayer circuit board and manufacturing method thereof | |
CN111656868A (en) | Electronic control device | |
US20140117524A1 (en) | Power semiconductor module and manufacturing method thereof | |
JP2022168758A (en) | Flexible wiring boards, modules, and electronics | |
CN112425018B (en) | Electrical junction box | |
WO2019073630A1 (en) | Semiconductor module unit | |
JP2009182228A (en) | Wiring circuit board and its manufacturing method | |
KR20190099709A (en) | Printed circuit board | |
KR101352519B1 (en) | Flexible printed circuit and manufacturing method of the same | |
JPH08130351A (en) | Multilayer flexible wiring board | |
JP2008311553A (en) | Method for manufacturing compound multilayer printed-wiring board | |
JP5651096B2 (en) | Flexible printed circuit board and flat display device | |
JP2008311544A (en) | Method for manufacturing compound multilayer printed-wiring board | |
JP2008271706A (en) | Electrical junction box | |
WO2012172890A1 (en) | Printed-wiring board, electronic-component mounting structure, and method for manufacturing electronic-component mounting structure | |
US10615092B2 (en) | Electronic device | |
US20070120266A1 (en) | Chip resistor | |
JP2009246081A (en) | Terminal structure using flexible circuit board | |
CN104284529A (en) | Rigid-flex circuit board and manufacturing method thereof | |
KR102745197B1 (en) | The FPCB And The Method For Manufacturing Thereof | |
WO2012129118A1 (en) | Circuit protection device | |
JP4902060B2 (en) | Wiring board for liquid crystal panel and its mounting structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120613 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120703 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5041379 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |