[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2011097019A - 電子素子内蔵型印刷回路基板 - Google Patents

電子素子内蔵型印刷回路基板 Download PDF

Info

Publication number
JP2011097019A
JP2011097019A JP2010174591A JP2010174591A JP2011097019A JP 2011097019 A JP2011097019 A JP 2011097019A JP 2010174591 A JP2010174591 A JP 2010174591A JP 2010174591 A JP2010174591 A JP 2010174591A JP 2011097019 A JP2011097019 A JP 2011097019A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
electronic element
built
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010174591A
Other languages
English (en)
Other versions
JP5154611B2 (ja
Inventor
Jung-Soo Byun
ビュン ジョン−ス
Yul Kyo Chung
チュン ユル−キョ
Hwa Sun Park
パク ファ−スン
Kyung-Min Lee
リー キュン−ミン
Moon-Il Kim
キム ムーン−イル
Doo-Hwan Lee
リー ドゥー−ファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2011097019A publication Critical patent/JP2011097019A/ja
Application granted granted Critical
Publication of JP5154611B2 publication Critical patent/JP5154611B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】電子素子内蔵型印刷回路基板を提供する。
【解決手段】本発明に係る印刷回路基板は、コア基板に電子素子が内蔵される印刷回路基板であって、電子素子はシリコン層と、シリコン層の一面に形成されたパッシベーション膜と、を含み、この場合、シリコン層の中心線とコア基板の中心線はほぼ同一線上に位置することを特徴とする。
【選択図】図１

Description

本発明は電子素子内蔵型印刷回路基板に関する。
最近、次世代の多機能性、小型パッケージ技術の一環として電子素子内蔵型印刷回路基板の開発が注目されている。電子素子内蔵型印刷回路基板はこのような多機能性、小型化の長所とともに高機能化という側面もある程度含んでいるが、これはフリップチップ（flip chip）やボールグリッドアレイ（ＢＧＡ；ball grid array）で使用されるワイヤーボンディング（wire bonding）またはハンダボール（solder ball）を用いて電子素子を連結する際の信頼性の改善を図るのに好適であるとされている。
従来のＩＣなどの電子素子内蔵においては、コア基板の片面やビルドアップ（build-up）層の片面にのみ電子素子が内蔵される構造を採用したため、熱応力環境下で反りに弱いという非対称構造となって、熱応力環境下で電子素子が位置した方向に、基板に反りが発生するという問題点があり、そのため、所定厚さ以下の電子素子に対しては内蔵できないという限界があった。しかも、印刷回路基板に用いられる積層資材は電気的な絶縁性のために所定厚さ以下には製作できないという限界があり、この場合、反りを防止するための臨界厚さは材料の特性から本質的に制限を受けることになる。
従来技術に係る印刷回路基板は、内蔵される素子の位置及び厚さが基板全体の厚さや形状に対して非対称型であるため、繰り返される熱応力、特に半田付け（soldering）のように２００℃以上の高温で行われる工程から熱応力を受けることになり、このため、反りが発生するおそれがある。このような反りの問題のために、通常、電子素子の厚さを所定厚さ以上に維持しなければならず、これにより内蔵基板全体の厚さが厚くなることを避けることができないという問題点があった。
本発明は、印刷回路基板の薄型化により、電子素子を実装する際に発生する反りを最小化するために、熱膨張係数を考慮して対称構造に形成する電子素子内蔵型印刷回路基板を提供することを目的とする。
本発明の一実施形態によれば、コア基板に電子素子が内蔵される印刷回路基板であって、上記電子素子は、シリコン層と、上記シリコン層の一面に形成されたパッシベーション膜と、を含み、上記シリコン層の中心線と上記コア基板の中心線が同一線上に位置することを特徴とする電子素子内蔵型印刷回路基板が提供される。
上記電子素子の他面には補強層を積層することが可能である。この場合、上記コア基板に樹脂層が積層されてもよく、補強層は上記樹脂層とほぼ同一の熱膨張係数を有してもよい。
一方、上記補強層は上記パッシベーション膜と同一の材質からなることができる。
本発明の実施形態によれば、電子素子内蔵型印刷回路基板を熱膨張係数を考慮して対称構造に形成することにより、薄型素子を薄型印刷回路基板に内蔵する場合にもおいても反りを低減することができる。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一実施例に係る電子素子内蔵型印刷回路基板を示す断面図である。 本発明の他の実施例に係る電子素子内蔵型印刷回路基板を示す断面図である。
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明の説明において、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明瞭にすると判断される場合、その詳細な説明を省略する。
以下、本発明に係る電子素子内蔵型印刷回路基板の好ましい実施例を添付図面を参照して詳しく説明するが、添付図面を参照して説明することにおいて、同一かつ対応する構成要素は同一の図面番号を付し、これに対する重複説明は省略する。
近来、電子素子を内蔵する印刷回路基板において、電子素子の厚さが薄型化されることにより基板全体の厚さを低減しようとしても、そのときに発生する反りが問題となる。これを解決するためには電子素子を基板の絶縁層に対して中央に位置させることにより幾何学的対称性を付与して反りを最小化することができる。
一例として、内蔵される電子素子の中心と印刷回路基板の中心を一致させる方法が研究されている。しかし、この方法によれば、電子素子２０そのものが、シリコン層２２とその上のパッシベーション膜２４及び電極２６から構成されるなど、それ自体が非対称構造を有しており、シリコン層２２の熱膨張係数が残りの部分の熱膨張係数と特に異なるため、電子素子２０とコア基板１０が非対称的に配置される結果となる。結局、反りの発生を防止することはできなくなる。
本実施例によれば、図１に示すように、シリコン層２２とパッシベーション膜２４とを含む電子素子２０が内蔵された印刷回路基板であって、シリコン層２２の中心線とコア基板１０の中心線が同一線上に位置する構造の電子素子内蔵型印刷回路基板１００を提示する。すなわち、熱膨張係数を考慮して、反り発生において最も重要な因子として作用するシリコン層２２の中心線とコア基板１０の中心線、具体的に、コア基板の絶縁体の中心線と一致させることにより、理想的な対称構造に、より近づいた構造を有するようにする。
ここで、「同一」とは、数学的な意味で正確に同一の寸法を意味するものではなく、設計誤差、製造誤差、測定誤差などを鑑みて実質的に同一であることを意味する。以下、本明細書における「同一」は、上述したように実質的に同一であることを意味する。
電子素子２０が内蔵されたコア基板１０の上下面には樹脂層３０が積層され、その表面には回路パターン３２ａ，３２ｂが形成される。コア基板１０の上下面に積層される樹脂層３０はキャビティ１４の内部に流入されて電子素子２０とキャビティ１４の内壁との間の空間を満たす。
このとき、樹脂層３０の表面に形成される回路パターン３２ａ，３２ｂは、ビア３４ａ，３４ｂを介してコア基板１０の表面に形成された回路パターン１４ａ，１４ｂと電気的に接続され、コア基板１０の上下面に形成された回路パターン１４ａ，１４ｂはコア基板１０を貫通する貫通ビア１２により互いに接続される。
図２には本発明の他の実施例に係る電子素子内蔵型印刷回路基板が示されている。本実施例に係る電子素子内蔵型印刷回路基板を上述した実施例と比較すると、電子素子２０の後面に補強層２８が積層される点に差がある。具体的に、後面に補強層２８をさらに備えた電子素子２０を用いることである。このように、後面に補強層２８を備えた電子素子２０を用いると、電子素子２０とコア基板１０との間の構造的な対称性を確保するのに有利となり得る。図２に示すように、補強層２８を含む電子素子２０の厚さと回路パターン１４ａ，１４ｂを含むコア基板１０の厚さは同一である。
補強層２８としては、シリコン層２２とは熱膨張係数が異なり、かつ樹脂層３０とは同一または類似した熱膨張係数を有する材料を用いることができる。
また、電子素子２０のシリコン層２２の後面を、所望の水準にラッピング（lapping）した後、前面のパッシベーション膜２４と同一の材料を用いてシリコン層２２の後面に再びパッシベーション膜を形成し、これを補強層２８として用いてもよい。この場合、電子素子２０自体の上下対称性を確保できるようになり、反りを防止するための理想的な対称構造に、より近づくことになる。
上述した実施例によれば、熱膨張係数が特に異なるため、反り（warpage）を誘発するシリコン層２２の中心線を、コア基板１０の中心線と一致させることにより、根本的に反りの問題を解決することができる。さらに、上記効果により、従来方式では製作が不可能であった、大面積の電子素子２０を相対的に小面積の基板に内蔵することが可能となる。
また、反りを抑制するために厚くしなければならなかった電子素子２０の厚さあるいはコア基板１０の厚さを相対的に薄くすることができるようになり、最終的には電子素子内蔵型印刷回路基板を用いるパッケージの厚さを薄くすることができるであろう。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
１０ コア基板
１２ 貫通ビア
１４ キャビティ
１４ａ，１４ｂ，３２ａ，３２ｂ 回路パターン
２０ 電子素子
２２ シリコン層
２４ パッシベーション膜
２６ 電極
２８ 補強層
３０ 樹脂層

Claims (4)

  1. コア基板に電子素子が内蔵された印刷回路基板であって、
    前記電子素子は、シリコン層と、前記シリコン層の一面に形成されたパッシベーション膜（passivation layer）と、を含み、
    前記シリコン層の中心線と前記コア基板の中心線が同一線上に位置することを特徴とする電子素子内蔵型印刷回路基板。
  2. 前記電子素子の他面には補強層が積層されることを特徴とする請求項１に記載の電子素子内蔵型印刷回路基板。
  3. 前記コア基板に積層される樹脂層をさらに含み、
    前記補強層が前記樹脂層と同一の熱膨張係数を有することを特徴とする請求項２に記載の電子素子内蔵型印刷回路基板。
  4. 前記補強層が前記パッシベーション膜と同一の材質からなることを特徴とする請求項２記載の電子素子内蔵型印刷回路基板。
JP2010174591A 2009-10-29 2010-08-03 電子素子内蔵型印刷回路基板 Expired - Fee Related JP5154611B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090103766A KR101047485B1 (ko) 2009-10-29 2009-10-29 전자소자 내장형 인쇄회로기판
KR10-2009-0103766 2009-10-29

Publications (2)

Publication Number Publication Date
JP2011097019A true JP2011097019A (ja) 2011-05-12
JP5154611B2 JP5154611B2 (ja) 2013-02-27

Family

ID=43924187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010174591A Expired - Fee Related JP5154611B2 (ja) 2009-10-29 2010-08-03 電子素子内蔵型印刷回路基板

Country Status (5)

Country Link
US (1) US8618421B2 (ja)
JP (1) JP5154611B2 (ja)
KR (1) KR101047485B1 (ja)
CN (1) CN102056407B (ja)
TW (1) TW201117687A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101874992B1 (ko) * 2011-12-30 2018-07-06 삼성전기주식회사 부품 내장형 인쇄회로기판 및 이의 제조방법
US9204547B2 (en) 2013-04-17 2015-12-01 The United States of America as Represented by the Secratary of the Army Non-planar printed circuit board with embedded electronic components
US9308596B2 (en) * 2014-01-17 2016-04-12 Alcatel Lucent Method and assembly including a connection between metal layers and a fusible material
JP2015228455A (ja) * 2014-06-02 2015-12-17 株式会社東芝 半導体装置及びその製造方法
KR102139755B1 (ko) 2015-01-22 2020-07-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9837484B2 (en) 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
KR102494332B1 (ko) 2015-07-15 2023-02-02 삼성전기주식회사 전자소자 패키지
KR101922884B1 (ko) 2017-10-26 2018-11-28 삼성전기 주식회사 팬-아웃 반도체 패키지
KR20200102729A (ko) * 2019-02-22 2020-09-01 삼성전기주식회사 인쇄회로기판 및 이를 구비한 카메라 모듈

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044641A (ja) * 1999-07-30 2001-02-16 Kyocera Corp 半導体素子内蔵配線基板およびその製造方法
WO2006070652A1 (ja) * 2004-12-27 2006-07-06 Nec Corporation 半導体装置およびその製造方法と、配線基板およびその製造方法と、半導体パッケージ並びに電子機器
JP2007088009A (ja) * 2005-09-20 2007-04-05 Cmk Corp 電子部品の埋め込み方法及び電子部品内蔵プリント配線板
JP2007294984A (ja) * 2000-12-15 2007-11-08 Ibiden Co Ltd 多層プリント配線板
JP2009231752A (ja) * 2008-03-25 2009-10-08 Shinko Electric Ind Co Ltd 配線基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313350A (ja) 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP2009231725A (ja) 2008-03-25 2009-10-08 Toshiba Corp 半導体製造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044641A (ja) * 1999-07-30 2001-02-16 Kyocera Corp 半導体素子内蔵配線基板およびその製造方法
JP2007294984A (ja) * 2000-12-15 2007-11-08 Ibiden Co Ltd 多層プリント配線板
WO2006070652A1 (ja) * 2004-12-27 2006-07-06 Nec Corporation 半導体装置およびその製造方法と、配線基板およびその製造方法と、半導体パッケージ並びに電子機器
JP2007088009A (ja) * 2005-09-20 2007-04-05 Cmk Corp 電子部品の埋め込み方法及び電子部品内蔵プリント配線板
JP2009231752A (ja) * 2008-03-25 2009-10-08 Shinko Electric Ind Co Ltd 配線基板の製造方法

Also Published As

Publication number Publication date
JP5154611B2 (ja) 2013-02-27
CN102056407B (zh) 2016-01-20
US20110100689A1 (en) 2011-05-05
US8618421B2 (en) 2013-12-31
TW201117687A (en) 2011-05-16
CN102056407A (zh) 2011-05-11
KR101047485B1 (ko) 2011-07-08
KR20110047016A (ko) 2011-05-06

Similar Documents

Publication Publication Date Title
JP5154611B2 (ja) 電子素子内蔵型印刷回路基板
KR101067109B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
US7989959B1 (en) Method of forming stacked-die integrated circuit
US9385098B2 (en) Variable-size solder bump structures for integrated circuit packaging
JP2011082496A (ja) 貫通電極基板及びその製造方法
JP2009004744A (ja) プリント基板
WO2010050087A1 (ja) 積層型半導体装置及びその製造方法
JP2009147165A (ja) 半導体装置
JP2010140981A (ja) チップ構造、チップ積層構造、半導体パッケージ構造、およびメモリ。
US9041180B2 (en) Semiconductor package and method of manufacturing the semiconductor package
JP2010245509A (ja) 半導体装置
US8525355B2 (en) Semiconductor device, electronic apparatus and semiconductor device fabricating method
JP2011187913A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP2017224672A (ja) 半導体パッケージ基板、半導体パッケージ、およびその製造方法
KR101043328B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
WO2011021364A1 (ja) 半導体装置およびその製造方法
JP2011077492A (ja) パッケージ基板
JP5891707B2 (ja) 半導体装置とその製造方法
JP4291729B2 (ja) 基板及び半導体装置
KR101061175B1 (ko) 반도체 패키지용 기판
KR20090070917A (ko) 반도체 장치 및 그 제조방법
KR102494332B1 (ko) 전자소자 패키지
JP2008205290A (ja) 部品内蔵基板及びその製造方法
US8603911B2 (en) Semiconductor device and fabrication method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5154611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees