[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2011048756A - メモリモジュール - Google Patents

メモリモジュール Download PDF

Info

Publication number
JP2011048756A
JP2011048756A JP2009198373A JP2009198373A JP2011048756A JP 2011048756 A JP2011048756 A JP 2011048756A JP 2009198373 A JP2009198373 A JP 2009198373A JP 2009198373 A JP2009198373 A JP 2009198373A JP 2011048756 A JP2011048756 A JP 2011048756A
Authority
JP
Japan
Prior art keywords
connector
controller
memory module
test pad
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009198373A
Other languages
English (en)
Inventor
Yasuyuki Nagahara
靖幸 長原
Isao Ozawa
勲 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009198373A priority Critical patent/JP2011048756A/ja
Priority to TW099129054A priority patent/TWI482153B/zh
Priority to PCT/JP2010/065078 priority patent/WO2011025060A1/en
Publication of JP2011048756A publication Critical patent/JP2011048756A/ja
Priority to US13/406,892 priority patent/US9173293B2/en
Priority to US14/850,616 priority patent/US20150380062A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】コントローラとコネクタが実装された同一の実装基板上に実装可能なメモリの容量を増大させることが可能なメモリモジュールを提供する。
【解決手段】実装基板９の両面にＮＡＮＤメモリ用ＢＧＡ１１ａ〜１１ｄを実装し、実装基板９の裏面にコントローラ用半導体チップ１６をＣＯＢ実装し、コントローラ用半導体チップ１６と重ならないように横方向にずらされた状態でコネクタ３を実装基板９上に実装する。
【選択図】 図２

Description

本発明はメモリモジュールに関し、特に、ＮＡＮＤメモリとコントローラとコネクタとを同一の実装基板上に実装する方法に適用して好適なものである。
メモリモジュールの小型化に伴って、外部との接続に用いられるコネクタのピンピッチが狭くなってきている。このため、メモリモジュールのテストを行うために、テスト用ケーブルをコネクタに何度も抜き差しすると、コネクタが磨耗したり、金属屑がコネクタに付着したりすることがあり、接触不良の要因になることがあった。
また、例えば、特許文献１には、半導体メモリカードのベース基板の主面にメモリ用半導体チップおよびコントローラ用半導体チップを実装し、ベース基板の配線を通じてメモリ用半導体チップにテストパッドを電気的に接続する方法が開示されている。
特開２００６−３０２２７８号公報
しかしながら、特許文献１に開示された方法では、外部端子とテストパッドとがベース基板の両端にそれぞれ配置されている。このため、外部端子とテストパッドとをコントローラ用半導体チップに接続する配線が複雑化し、ベース基板上に実装可能なメモリ用半導体チップの容量が小さくなるという問題があった。
本発明の目的は、コントローラとコネクタが実装された同一の実装基板上に実装可能なメモリの容量を増大させることが可能なメモリモジュールを提供することである。
本発明の一態様によれば、実装基板の両面に実装された半導体メモリと、前記半導体メモリに対して奥行き方向に並べて前記実装基板上または前記実装基板の裏面に実装され、前記半導体メモリの読み書き制御を行うコントローラと、前記コントローラと重ならないように横方向にずらされた状態で前記実装基板上または前記実装基板の裏面に実装され、前記コントローラと外部との間でやり取りされる信号を受け渡すコネクタとを備えることを特徴とするメモリモジュールを提供する。
本発明によれば、コントローラとコネクタが実装された同一の実装基板上に実装可能なメモリの容量を増大させることが可能なメモリモジュールを提供することが可能となる。
図１は、本発明の第１実施形態に係るメモリモジュールの概略構成を示すブロック図。 図２は、図１のメモリモジュール２の外観構成を示す図。 図３は、図２のメモリモジュール２の内部配線層の概略構成を示す断面図。 図４は、図２のコネクタ３の各ピンに伝えられる信号の名称の一例を示す図。 図５は、図２の各テストパッド４に伝えられる信号の名称の一例を示す図。 図６は、図１のメモリモジュール２のテスト時の状態を示す断面図。 図７は、本発明の第２実施形態に係るメモリモジュール３１の概略構成を示すブロック図。
以下、本発明の実施形態に係るメモリモジュールについて図面を参照しながら説明する。
（第１実施形態）
図１は、本発明の第１実施形態に係るメモリモジュールの概略構成を示すブロック図である。
図１において、メモリモジュール２には、コネクタ３、テストパッド４、ダンピング抵抗５、コントローラ６およびＮＡＮＤメモリ７ａ〜７ｄが設けられている。そして、コネクタ３は、ダンピング抵抗５を介してコントローラ６に接続され、コネクタ３とダンピング抵抗５との結線からはテストパッド４が引き出されている。また、コントローラ６はＮＡＮＤメモリ７ａ〜７ｄに接続されている。
なお、ＮＡＮＤメモリ７ａ〜７ｄとしては、ＮＡＮＤフラッシュメモリを用いることができ、ユニットセルアレイ、デコーダ、センスアンプ、チャージポンプ回路およびページバッファなどを設けることができる。コネクタ３は、コントローラ６と外部との間でやり取りされる制御信号やデータ信号などを受け渡すことができる。テストパッド４は、コントローラ６と外部との間でやり取りされるテスト信号を受け渡すことができる。ダンピング抵抗５は、コネクタ３またはテストパッド４を介してコントローラ６に入力される信号に含まれるスパイク状の波形を減衰させることができる。ＮＡＮＤメモリ７ａ〜７ｄ内には、複数のＮＡＮＤフラッシュメモリチップを積層して収納しても良い、例えば、４枚のＮＡＮＤメモリチップを積層して収納することで、１枚のときと較べてメモリ容量をほぼ同一の占有面積で４倍に増大させることができる。
コントローラ６は、ＮＡＮＤメモリ７ａ〜７ｄとの間で読み書き制御を行うことができる。特に、ＮＡＮＤメモリ７ａ〜７ｄに特有な処理として、ウエアレベリングまたは不良ブロック処理を行うことができる。また、誤り検出訂正を行うＥＣＣ機能を持たせるようにしてもよい。さらに、ＮＡＮＤメモリ７ａ〜７ｄへの実質的な書き込み可能回数を増加させるため、書き込みデータをある程度まとめてからＮＡＮＤメモリ７ａ〜７ｄに１度に書き込むためのＤＲＡＭなどを設けるようにしてもよい。
そして、メモリモジュール２のテストを行う場合、テストパッド４を介してテスト信号をコントローラ６に入力する。ここで、テスト信号がテストパッド４に入力されると、ダンピング抵抗５にてスパイク状のノイズが減衰され、コントローラ６に入力される。そして、テスト信号をコントローラ６に入力した時の応答をテストパッド４を介して取得し、ＮＡＮＤメモリ７ａ〜７ｄの読み書きが正常に行われているかどうかを判定することで、メモリモジュール２の良否を判断する。
一方、メモリモジュール２をホストコンピュータ１の外部記憶装置として使用する場合、ケーブル８をコネクタ３に差し込み、ホストコンピュータ１とメモリモジュール２とを接続する。そして、書き込みデータがホストコンピュータ１からメモリモジュール２に送られると、コネクタ３およびダンピング抵抗５を介してコントローラ６に送られ、コントローラ６を介してＮＡＮＤメモリ７ａ〜７ｄに書き込みが行われる。
図２（ａ）は、図１のメモリモジュール２の外観構成を示す平面図、図２（ｂ）は、図１のメモリモジュール２の外観構成を示す裏面図、図２（ｃ）は、図１のメモリモジュール２をＮＡＮＤメモリ７ａ〜７ｄの部分で切断した断面図である。
図２において、実装基板９上には、ハンダボール１２ａ、１２ｂをそれぞれ介してＮＡＮＤメモリ用ＢＧＡ１１ａ、１１ｂが実装されるとともに、実装基板９の裏面には、ハンダボール１２ｃ、１２ｄをそれぞれ介してＮＡＮＤメモリ用ＢＧＡ１１ｃ、１１ｄが実装されている。なお、ＮＡＮＤメモリ用ＢＧＡ１１ａ、１１ｂは、ＮＡＮＤメモリ用ＢＧＡ１１ｃ、１１ｄと対向するようにして実装基板９の両面にそれぞれ実装することができる。また、ＮＡＮＤメモリ用ＢＧＡ１１ａ〜１１ｄには、図１のＮＡＮＤメモリ７ａ〜７ｄをそれぞれ搭載することができる。また、実装基板９の材料は、例えば、ＰＣＢ（ポリ塩化ビフェニル）を用いることができる。
また、実装基板９上には、コネクタ３が実装されるとともに、テストパッド４が形成されている。なお、テストパッド４の表面には、金メッキを施すことが好ましい。また、コネクタ３のピン数は３９以上、コネクタ３のピンピッチは、０．３ｍｍ以上かつ０．５ｍｍ以下の範囲に設定することが好ましい。また、実装基板９の裏面には、コントローラ用半導体チップ１６が実装され、封止樹脂１０にて封止されることで、ＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）実装されている。なお、コントローラ用半導体チップ１６には、図１のコントローラ６を搭載することができる。ここで、コントローラ用半導体チップ１６は、ＮＡＮＤメモリ１１ｃ、１１ｄに対して奥行き方向に並べて実装基板９の裏面に実装されている。
また、コネクタ３は、コントローラ用半導体チップ１６と重ならないように横方向にずらされた状態で実装基板９上に実装されている。また、テストパッド４は、コネクタ３に対して横方向に並べて実装基板９上に配置されている。
なお、例えば、ＮＡＮＤメモリ用ＢＧＡ１１ａ〜１１ｄの奥行きＡ１は１４ｍｍ、横幅Ｂ１は１８ｍｍに設定することができる。また、例えば、実装基板９の奥行きＡ２は２８ｍｍ、横幅Ｂ２は３９ｍｍ、厚さＣ１は０．６ｍｍに設定することができる。また、例えば、ＮＡＮＤメモリ用ＢＧＡ１１ａ、１１ｃと実装基板９との合計の厚さＣ２は、３．７ｍｍ以下に設定することができる。そして、例えば、ＮＡＮＤメモリ７ａ〜７ｄの容量を１２８Ｇバイトに設定し、メモリモジュール２はＳＤカードと互換性を保つことができる。
また、コネクタ３に抜き差し可能なケーブル８は、配線８ｂがキャリアテープ８ａにて保持されている。そして、キャリアテープ８ａの両端には、配線８ｂに接続された外部端子８ｃが形成されている。なお、例えば、キャリアテープ８ａの材料はポリイミドを用いることができ、配線８ｂおよび外部端子８ｃの材料はＣｕを用いることができる。また、外部端子８ｃの表面には、金メッキを施すことが好ましい。また、キャリアテープ８ａはフレキシブル性を持たせることができる。
ここで、コネクタ３と重ならないように横方向にずらされた状態でコントローラ用半導体チップ１６をＣＯＢ実装するとともに、コネクタ３およびコントローラ用半導体チップ１６に対して奥行き方向に並べてＮＡＮＤメモリ用ＢＧＡ１１ａ〜１１ｄを両面実装することにより、実装基板９に搭載可能なメモリ容量を増大させることができ、メモリモジュール２を小型化することができる。また、ＮＡＮＤメモリ用ＢＧＡ１１ａ〜１１ｄを実装基板９上に両面実装することにより、ＮＡＮＤメモリ７ａ〜７ｄを実装基板９上に搭載する前に、図１のＮＡＮＤメモリ７ａ〜７ｄ単体でテストを行うことができる。このため、良品のＮＡＮＤメモリ７ａ〜７ｄのみを実装基板９上に搭載することができ、メモリモジュール２の製造歩留まりを向上させることができる。
また、実装基板９上にテストパッド４を形成することにより、メモリモジュール２をテストする際にコネクタ３にケーブル８を抜き差しする必要がなくなる。このため、コネクタ３が磨耗したり金属屑がコネクタ３に付着したりするのを防止することができ、コネクタ３のピンピッチを狭くした場合においても、接触不良を低減することができる。
なお、図２の実施形態では、コネクタ３の実装面と反対側の面にコントローラ用半導体チップ１６を実装する方法について説明したが、コネクタ３の実装面と同一の面にコントローラ用半導体チップ１６を実装するようにしてもよい。また、図２の実施形態では、コネクタ３の実装面と同一の面にテストパッド４を形成する方法について説明したが、テストパッド４を省略するようにしてもよい。また、図２の実施形態では、コネクタ３の実装面と同一の面にダンピング抵抗５を実装する方法について説明したが、コネクタ３の実装面と反対側の面にダンピング抵抗５を実装するようにしてもよい。また、図２の実施形態では、図１のＮＡＮＤメモリ７ａ〜７ｄをＢＧＡ化して実装基板９に実装する方法について説明したが、図１のＮＡＮＤメモリ７ａ〜７ｄがそれぞれ形成された半導体チップをＣＯＢ実装するようにしてもよい。また、上述した実施形態では、ＮＡＮＤメモリ７ａ〜７ｄを実装基板９上に搭載する方法について説明したが、ＮＡＮＤメモリ７ａ〜７ｄの代わりに、ＲｅＲＡＭまたはＰＣＲＡＭなどの半導体メモリを実装基板９上に搭載するようにしてもよい。
図３は、図２のメモリモジュール２の内部配線層の概略構成を示す断面図である。
図３において、図２の実装基板９は、例えば、４層基板にて構成することができる。この場合、例えば、第１層目および第４層目は配線層、第２層目はグランド層、第３層目は電源層として使用することができる。また、テストパッド４とコネクタ３の結線は第２層目に形成することができる。また、ダンピング抵抗５およびＮＡＮＤメモリ７ａ、７ｂは、実装基板９に形成されたスルーホールを介してコントローラ６に接続し、ＮＡＮＤメモリ７ｃ、７ｄは、第４層目に形成された配線層を介してコントローラ６に接続することができる。
ここで、第２層目をグランド層、第３層目を電源層として使用することにより、グランド層および電源層を配線層の間に配置することができ、電源電位を安定化させることが可能となる。
また、テストパッド４とコネクタ３の結線を第２層目に形成することにより、グランド層の一部を用いてテストパッド４とコネクタ３とを接続することができる。このため、テストパッド４とコネクタ３とをコントローラ６に接続する配線が複雑化するのを防止することができ、実装基板９に搭載可能なメモリ容量を増大させることができる。
図４は、図２のコネクタ３の各ピンに伝えられる信号の名称の一例を示す図である。
図４において、図２のコネクタ３には、例えば、４１個のピンＰ１〜Ｐ４１を設けることができる。ここで、ピンＰ１、Ｐ２、Ｐ４、Ｐ１３、Ｐ２２、Ｐ２５、Ｐ２７、Ｐ２９、Ｐ３、Ｐ３８はグランドに接続することができる。ピンＰ４０、Ｐ４１は電源に接続することができる。ピンＰ３、Ｐ２４、Ｐ２６、Ｐ２８、Ｐ３０、Ｐ３２、Ｐ３４〜Ｐ３６には、システム動作を制御する信号を入力することができる。ピンＰ５〜Ｐ２１は、データ信号を入出力することができる。
図５は、図２の各テストパッド４に伝えられる信号の名称の一例を示す図である。
図５において、図２のテストパッド４には、例えば、３０個のテストパッドＴＰ１〜ＴＰ３０を設けることができる。ここで、テストパッドＴＰ１は図４のピンＰ２０に接続し、テストパッドＴＰ１はピンＰ１８に接続し、テストパッドＴＰ３はピンＰ１６に接続し、テストパッドＴＰ４はピンＰ１４に接続し、テストパッドＴＰ５はピンＰ１１に接続し、テストパッドＴＰ６はピンＰ９に接続し、テストパッドＴＰ７はピンＰ７に接続し、テストパッドＴＰ８はピンＰ５に接続し、テストパッドＴＰ９はピンＰ６に接続し、テストパッドＴＰ１０はピンＰ８に接続し、テストパッドＴＰ１１はピンＰ１０に接続し、テストパッドＴＰ１２はピンＰ１２に接続し、テストパッドＴＰ１３はピンＰ１５に接続し、テストパッドＴＰ１４はピンＰ１７に接続し、テストパッドＴＰ１５はピンＰ１９に接続し、テストパッドＴＰ１６はピンＰ２１に接続し、テストパッドＴＰ１７はピンＰ３４に接続し、テストパッドＴＰ１８はピンＰ３２に接続し、テストパッドＴＰ１９はピンＰ３５に接続し、テストパッドＴＰ２０はピンＰ３に接続し、テストパッドＴＰ２１はピンＰ２６に接続し、テストパッドＴＰ２２はピンＰ２４に接続し、テストパッドＴＰ２３はピンＰ３６に接続し、テストパッドＴＰ２４はピンＰ３７に接続し、テストパッドＴＰ２５はピンＰ３０に接続し、テストパッドＴＰ２６はピンＰ２３に接続し、テストパッドＴＰ２７はピンＰ３１に接続し、テストパッドＴＰ２８はピンＰ２８に接続し、テストパッドＴＰ２９は電源に接続し、テストパッドＴＰ３０はグランドに接続することができる。
図６は、図１のメモリモジュール２のテスト時の状態を示す断面図である。
図６において、実装基板９の裏面には、コントローラ用半導体チップ１６が実装されている。そして、コントローラ用半導体チップ１６は、ボンディングワイヤ１３を介して実装基板９と電気的に接続され、ボンディングワイヤ１３とともに封止樹脂１０にて封止されている。
また、ステージ２２上にはプローブ２３が立設され、プローブ２３はステージ２２を介してテスタ２１に接続されている。なお、プローブ２３は、図２のテストパッド４に位置に対応するように配置することができる。
そして、メモリモジュール２のテストを行う場合、プローブ２３をテストパッド４に接触させる。そして、テスタ２１からテスト信号がコントローラ６に入力され、コントローラ６からの応答がテスタ２１にて判定される。
なお、メモリモジュール２は、テスタ２１を交換して何種類かのテストを行うことができる。例えば、コントローラ６のテストやＮＡＮＤメモリ７ａ〜７ｄ全体のテストなどに分けて行うことができる。
ここで、実装基板９上にテストパッド４を形成することにより、プローブ２３をテストパッド４に接触させることでメモリモジュール２のテストを行うことができ、メモリモジュール２をテストする際にコネクタ３にケーブル８を抜き差しする必要がなくなる。このため、コネクタ３が磨耗したり金属屑がコネクタ３に付着したりするのを防止することができ、コネクタ３のピンピッチを狭くした場合においても、接触不良を低減することができる。
図７は、本発明の第２実施形態に係るメモリモジュール３１の概略構成を示すブロック図である。
図７において、このメモリモジュール３１には、図１のメモリモジュール２のテストパッド４の代わりに、テストパッド３２が実装基板９上に設けられている。ここで、テストパッド３２は、コネクタ３とダンピング抵抗５との間に直列に接続されている。これにより、テストパッド３２を実装基板９上に設けた場合においても、１００Ｍビット／ｓｅｃ以上の高速伝送に対応させることができる。
１ ホストコンピュータ、２、３１ メモリモジュール、３ コネクタ、４、３２ テストパッド、５ ダンピング抵抗、６ コントローラ、７ａ〜７ｄ ＮＡＮＤメモリ、８ ケーブル、８ａ キャリアテープ、８ｂ 配線、８ｃ 外部端子、９ 実装基板、１０ 封止樹脂、１１ａ〜１１ｂ ＮＡＮＤメモリ用ＢＧＡ、１２ａ〜１２ｂ ハンダボール、１３ ボンディングワイヤ、１６ コントローラ用半導体チップ、２１ テスタ、２２ ステージ、２３ プローブ

Claims (9)

  1. 実装基板の両面に実装された半導体メモリと、
    前記半導体メモリに対して奥行き方向に並べて前記実装基板上または前記実装基板の裏面に実装され、前記半導体メモリの読み書き制御を行うコントローラと、
    前記コントローラと重ならないように横方向にずらされた状態で前記実装基板上または前記実装基板の裏面に実装され、前記コントローラと外部との間でやり取りされる信号を受け渡すコネクタとを備えることを特徴とするメモリモジュール。
  2. 前記コネクタのピン数は３９以上、前記コネクタのピンピッチは、０．３ｍｍ以上かつ０．５ｍｍ以下の範囲であることを特徴とする請求項１に記載のメモリモジュール。
  3. 前記半導体メモリは、前記実装基板の両面に２個ずつ実装されていることを特徴とする請求項１または２に記載のメモリモジュール。
  4. 前記コネクタに対して横方向に並べて前記実装基板上に配置され、前記コントローラと外部との間でやり取りされるテスト信号を受け渡すテストパッドをさらに備えることを特徴とする請求項１から３のいずれか１項に記載のメモリモジュール。
  5. 前記テストパッドは、前記コネクタと前記コントローラとの結線から引き出されていることを特徴とする請求項４に記載のメモリモジュール。
  6. 前記テストパッドは、前記コネクタと前記コントローラとの間に直列に接続されていることを特徴とする請求項４に記載のメモリモジュール。
  7. 前記テストパッドと前記コントローラとの間に接続されたダンピング抵抗をさらに備えることを特徴とする請求項４から６のいずれか１項に記載のメモリモジュール。
  8. 前記実装基板は４層基板にて構成され、前記実装基板の第１層目および第４層目は配線層、第２層目はグランド層、第３層目は電源層として使用され、前記テストパッドと前記コネクタの結線は前記第２層目に形成されていることを特徴とする請求項４から７のいずれか１項に記載のメモリモジュール。
  9. 前記半導体メモリはＢＧＡ化され、前記コントローラは前記実装基板上にＣＯＢ実装されていることを特徴とする請求項１から８のいずれか１項に記載のメモリモジュール。
JP2009198373A 2009-08-28 2009-08-28 メモリモジュール Pending JP2011048756A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009198373A JP2011048756A (ja) 2009-08-28 2009-08-28 メモリモジュール
TW099129054A TWI482153B (zh) 2009-08-28 2010-08-27 記憶體模組
PCT/JP2010/065078 WO2011025060A1 (en) 2009-08-28 2010-08-27 Memory module and video camera
US13/406,892 US9173293B2 (en) 2009-08-28 2012-02-28 Memory module and video camera
US14/850,616 US20150380062A1 (en) 2009-08-28 2015-09-10 Memory module and video camera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009198373A JP2011048756A (ja) 2009-08-28 2009-08-28 メモリモジュール

Publications (1)

Publication Number Publication Date
JP2011048756A true JP2011048756A (ja) 2011-03-10

Family

ID=43628145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009198373A Pending JP2011048756A (ja) 2009-08-28 2009-08-28 メモリモジュール

Country Status (4)

Country Link
US (2) US9173293B2 (ja)
JP (1) JP2011048756A (ja)
TW (1) TWI482153B (ja)
WO (1) WO2011025060A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9460813B2 (en) 2013-03-14 2016-10-04 Kabushiki Kaisha Toshiba Memory system
JP6235423B2 (ja) 2014-06-30 2017-11-22 東芝メモリ株式会社 半導体装置
KR102412790B1 (ko) * 2018-01-30 2022-06-23 주식회사 엘지에너지솔루션 테스트포인트를 가지는 인쇄회로기판의 제조 방법 및 이를 통해 제조되는 인쇄회로기판

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0393308A (ja) * 1989-09-06 1991-04-18 Matsushita Electric Ind Co Ltd デジタル信号処理装置
US5663901A (en) * 1991-04-11 1997-09-02 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
JPH0898398A (ja) * 1994-09-28 1996-04-12 Mitsubishi Electric Corp 半導体装置
JP3640155B2 (ja) * 1999-01-26 2005-04-20 セイコーエプソン株式会社 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置、回路基板並びに電子機器
US6683372B1 (en) * 1999-11-18 2004-01-27 Sun Microsystems, Inc. Memory expansion module with stacked memory packages and a serial storage unit
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
US20020006032A1 (en) * 2000-05-23 2002-01-17 Chris Karabatsos Low-profile registered DIMM
US7252240B1 (en) * 2000-07-06 2007-08-07 Onspec Electronics, Inc. Memory module which includes a form factor connector
US6757751B1 (en) * 2000-08-11 2004-06-29 Harrison Gene High-speed, multiple-bank, stacked, and PCB-mounted memory module
JP3681636B2 (ja) * 2000-12-27 2005-08-10 サンユレック株式会社 電子部品の製造方法及び装置
US7352199B2 (en) * 2001-02-20 2008-04-01 Sandisk Corporation Memory card with enhanced testability and methods of making and using the same
JP2006302278A (ja) 2001-04-02 2006-11-02 Renesas Technology Corp メモリカード
CN100501767C (zh) 2001-04-02 2009-06-17 株式会社日立制作所 存储卡
US20030090879A1 (en) * 2001-06-14 2003-05-15 Doblar Drew G. Dual inline memory module
JP2003197753A (ja) * 2001-12-26 2003-07-11 Elpida Memory Inc メモリ装置及びメモリバス伝送システム
US6661690B2 (en) * 2002-02-19 2003-12-09 High Connection Density, Inc. High capacity memory module with built-in performance enhancing features
US6597062B1 (en) * 2002-08-05 2003-07-22 High Connection Density, Inc. Short channel, memory module with stacked printed circuit boards
JP3093308U (ja) * 2002-10-08 2003-05-09 アルプス電気株式会社 カードコネクタ構造
US8037229B2 (en) * 2002-11-21 2011-10-11 Sandisk Technologies Inc. Combination non-volatile memory and input-output card with direct memory access
US7069370B2 (en) * 2003-01-31 2006-06-27 Toshiba Corporation USB memory storage apparatus with integrated circuit in a connector
KR100505697B1 (ko) * 2003-07-23 2005-08-02 삼성전자주식회사 메모리 카드 및 ｕｓｂ 연결을 위한 커넥터 및 연결 시스템
KR100951357B1 (ko) * 2003-08-19 2010-04-08 삼성전자주식회사 액정 표시 장치
US7535718B2 (en) * 2003-08-20 2009-05-19 Imation Corp. Memory card compatible with multiple connector standards
US7352601B1 (en) * 2003-11-24 2008-04-01 Michael Paul Minneman USB flash memory device
US8102657B2 (en) * 2003-12-02 2012-01-24 Super Talent Electronics, Inc. Single shot molding method for COB USB/EUSB devices with contact pad ribs
TW200606731A (en) * 2004-06-18 2006-02-16 Matsushita Electric Ind Co Ltd IC card
US7423885B2 (en) * 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7324352B2 (en) * 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
JP2006172122A (ja) * 2004-12-15 2006-06-29 Toshiba Corp カード状記憶装置
US20070086035A1 (en) 2005-10-19 2007-04-19 Wheless Thomas O Jr Printer controller apparatus implemented as a system in a package
JP2007172574A (ja) * 2005-11-25 2007-07-05 Seiko Epson Corp 集積回路装置及び電子機器
US8806116B2 (en) * 2008-02-12 2014-08-12 Virident Systems, Inc. Memory modules for two-dimensional main memory
US7675802B2 (en) * 2006-09-29 2010-03-09 Sandisk Corporation Dual voltage flash memory card
US20090063895A1 (en) * 2007-09-04 2009-03-05 Kurt Smith Scaleable and maintainable solid state drive
JP2009157628A (ja) * 2007-12-26 2009-07-16 Toshiba Corp 半導体メモリカード
JP4372189B2 (ja) * 2007-12-27 2009-11-25 株式会社東芝 情報処理装置及び不揮発性半導体メモリドライブ
JP2009206429A (ja) 2008-02-29 2009-09-10 Toshiba Corp 記憶媒体
US20110019370A1 (en) * 2009-07-27 2011-01-27 Gainteam Holdings Limited Flexible circuit module
US8259483B1 (en) * 2009-12-30 2012-09-04 Mark Ayers Non-volatile memory module
US20150094875A1 (en) * 2013-09-30 2015-04-02 Yacov Duzly Temperature-Controlled Storage Module that Cools Memory Prior to a Data Burst

Also Published As

Publication number Publication date
US20120210049A1 (en) 2012-08-16
WO2011025060A1 (en) 2011-03-03
US9173293B2 (en) 2015-10-27
TWI482153B (zh) 2015-04-21
TW201117208A (en) 2011-05-16
US20150380062A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
US7541680B2 (en) Semiconductor device package
US10204661B2 (en) Semiconductor device
US20130099235A1 (en) Semiconductor wafer and method for manufacturing stack package using the same
JP4299760B2 (ja) 半導体装置のテスト方法
US20140014958A1 (en) Semiconductor chip module and semiconductor package having the same
JP2014022652A (ja) 半導体装置及びそのテスト装置、並びに、半導体装置のテスト方法
KR20080080296A (ko) 고밀도 3차원 반도체 다이 패키지
US20210159137A1 (en) Semiconductor packages and methods of forming the semiconductor packages
JP2007183164A (ja) 半導体集積回路装置及びその試験方法
US20210167017A1 (en) Semiconductor package including an interposer
US9425111B2 (en) Semiconductor package
JP2011048756A (ja) メモリモジュール
JP2002074985A (ja) メモリモジュールおよびその製造方法ならびにそれに使用するテストコネクタ
US9396765B2 (en) Stacked semiconductor package
US8586983B2 (en) Semiconductor chip embedded with a test circuit
US8159244B2 (en) Method and system for testing a semiconductor package
KR102432739B1 (ko) 다층 인쇄회로기판을 구비한 usb 메모리 장치의 데이터 복구 방법
JP2006351664A (ja) 半導体装置
TWI856525B (zh) 半導體記憶裝置及其製造方法
JP5638738B2 (ja) 半導体装置
US20240339435A1 (en) Semiconductor package including control chip including chip enable signal control circuit
US8228746B2 (en) Semiconductor memory apparatus
CN113437041A (zh) 半导体基板、包括其的半导体封装件及其测试方法
US9646895B2 (en) Semiconductor package and manufacturing method thereof
JP2003139820A (ja) マルチチップモジュール及びそのチップ間接続テスト方法