JP2011041418A - 電源回路及び電子機器 - Google Patents

Abstract

【課題】基準電圧の急変に伴って出力に発生するオーバーシュートを軽減することが可能な電源回路及びそれを備える電子機器を提供すること。
【解決手段】入力電圧から負荷に供給する出力電圧を生成し、基準電圧に基づいて出力電圧を調整する電源回路において、誤差電圧を生成する誤差増幅器と、誤差電圧と出力インダクタに流れる電流に応じた検出電圧とを比較するコンパレータと、コンパレータの出力信号に基づいて出力トランジスタをオンオフ制御するスイッチング制御部と、クランプ電圧に基づいて誤差電圧の上限値を設定するクランプ回路と、クランプ電圧を生成するクランプ電圧生成回路と、を備える。クランプ電圧生成回路は、クランプ電圧を入力電圧に応じて変化させる。これにより、オーバーシュートを軽減することができる。
【選択図】図１

Description

本願は、ＬＥＤ等の負荷に電力を供給する電源回路及び電子機器に関する。

従来、入力電圧から所望の出力電圧を生成し、ＬＥＤ（Light Emitting Diode、発光ダイオード）等の負荷に供給する電源回路がある。このような電源回路は、一般に、出力電圧に応じた帰還電圧と基準電圧との差分を増幅する誤差増幅器を備える。誤差増幅器が出力する誤差電圧を用いて、出力トランジスタのオンオフ制御を行う構成である。

これに関連して、誤差増幅器が出力する誤差電圧の上限値を設定するクランプ回路を設けることで出力電流を制限し、起動時の特性を改善する技術が知られている。

特開２００７−１８５０６５ 特開２００８−１７８２５７

上記の構成を有する電源回路では、基準電圧を変化させることで、出力電圧を調整することができる。しかしながら、基準電圧を急峻に変化させた場合、出力にオーバーシュートが発生し、デバイスの耐圧を超えた電圧が出力されるおそれがある。また、負荷としてＬＥＤを駆動する場合、出力電流の変動によってちらつきが発生することも考えられ、問題である。このような問題について、上記の特許文献１、２では、触れられていない。

本発明は、上記の課題に鑑み提案されたものであって、基準電圧の急変に伴って出力に発生するオーバーシュートを軽減することが可能な電源回路及びそれを備える電子機器を提供することを目的とする。

本願に開示されている電源回路は、出力トランジスタのオンオフ制御によって出力インダクタを駆動して入力電圧から負荷に供給する出力電圧を生成し、基準電圧に基づいて前記出力電圧を調整する電源回路において、前記出力電圧に応じた帰還電圧と前記基準電圧との差分を増幅して誤差電圧を生成する誤差増幅器と、前記誤差電圧と前記出力インダクタに流れる電流に応じた検出電圧とを比較するコンパレータと、前記コンパレータの出力信号に基づいて前記出力トランジスタをオンオフ制御するスイッチング制御部と、クランプ電圧に基づいて前記誤差電圧の上限値を設定するクランプ回路と、前記クランプ電圧を生成するクランプ電圧生成回路と、を備え、前記クランプ電圧生成回路は、前記クランプ電圧を前記入力電圧に応じて変化させる。また、本願に開示されている電子機器は、当該電源回路と、前記入力電圧を供給するバッテリと、前記負荷としてのＬＥＤと、を備える。

開示の電源回路、電子機器によれば、誤差増幅器が出力する誤差電圧の上限値を設定するクランプ回路のクランプ電圧を、入力電圧に応じて変化させることで、基準電圧の急変に伴って出力に発生するオーバーシュートを軽減することが可能である。

第１実施形態の回路ブロック図である。 クランプ回路の具体例を示す回路ブロック図である。 検出電圧ＳＬＯＰＥＯＵＴの波形の概要図である。 オーバーシュート発生の概要図である。 クランプ電圧調整による効果の概要図である。 クランプ電圧生成回路の具体例１を示す回路ブロック図である。 クランプ電圧生成回路の具体例２を示す回路ブロック図である。 クランプ電圧生成回路の具体例３を示す回路ブロック図である。 クランプ電圧生成回路の具体例４を示す回路ブロック図である。 クランプ電圧生成回路の具体例５を示す回路ブロック図である。 入力電圧ＶＩＮ＝２．５［Ｖ］時における基準電圧Ｖｒｅｆの急変シミュレーション結果を示す波形図である。 入力電圧ＶＩＮ＝５．５［Ｖ］時における基準電圧Ｖｒｅｆの急変シミュレーション結果を示す波形図である。 第２実施形態の回路ブロック図である。

図１は、第１実施形態の回路ブロック図を示す。誤差増幅器ＥＲＲＡＭＰの非反転入力端子には、基準電圧Ｖｒｅｆが入力される。誤差増幅器ＥＲＲＡＭＰの反転入力端子には、ＬＥＤ４０に直列に接続された抵抗Ｒ１とＬＥＤ４０に流れる電流ＩＬＥＤとで決まる電圧が、抵抗Ｒ２を介して、帰還電圧として入力される。また、誤差増幅器ＥＲＲＡＭＰの反転入力端子と出力端子との間に、抵抗Ｒ３、コンデンサＣ２が直列に接続される。抵抗Ｒ２、Ｒ３によって増幅率が調整され、コンデンサＣ２と合わせて位相補償が行われる。誤差増幅器ＥＲＲＡＭＰが出力する誤差電圧ＥＲＲＯＵＴは、コンパレータＩＣＯＭＰの反転入力端子に入力される。

スロープ補償回路３０は、ｎチャネルＭＯＳトランジスタＮ１のオン・デューティが５０％以上となると生ずる発振を防止する回路である。スロープ補償回路３０には、インダクタＬ１に流れる電流が検出されて入力される。ここで、インダクタＬ１に流れる電流の検出は、例えば、ｎチャネルＭＯＳトランジスタＮ１と直列に検出抵抗を設け、検出抵抗に生ずる電圧降下を検出することで行われる。スロープ補償回路３０から出力される検出電圧ＳＬＯＰＥＯＵＴは、コンパレータＩＣＯＭＰの非反転入力端子に入力される。

ＲＳフリップフロップ１０のセット端子には、クロック信号ＣＬＫが入力される。ＲＳフリップフロップ１０のリセット端子には、コンパレータＩＣＯＭＰの出力信号が入力される。ＲＳフリップフロップ１０の出力信号は、ドライバ回路２０を介して、ｎチャネルＭＯＳトランジスタＮ１のゲートに入力される。

上記の構成は、ピーク電流モード制御と呼ばれる。誤差増幅器ＥＲＲＡＭＰは、出力電圧ＶＯＵＴに応じた帰還電圧と基準電圧Ｖｒｅｆとの差分を増幅して誤差電圧ＥＲＲＯＵＴを出力する。コンパレータＩＣＯＭＰは、誤差電圧ＥＲＲＯＵＴと検出電圧ＳＬＯＰＥＯＵＴとを比較して、検出電圧ＳＬＯＰＥＯＵＴが誤差電圧ＥＲＲＯＵＴよりも低い場合にＬレベルを出力し、検出電圧ＳＬＯＰＥＯＵＴが誤差電圧ＥＲＲＯＵＴに到達するとＨレベルを出力する。また、ＲＳフリップフロップ１０の出力信号は、クロック信号ＣＬＫの立上りエッジでＨレベルとなり、コンパレータＩＣＯＭＰの出力信号の立上りエッジでＬレベルとなる。したがって、固定周波数のクロック信号ＣＬＫの立上りでＲＳフリップフロップ１０がセットされると、ｎチャネルＭＯＳトランジスタＮ１はオン状態となる。ｎチャネルＭＯＳトランジスタＮ１がオン状態となるとインダクタＬ１に流れる電流が増加し、検出電圧ＳＬＯＰＥＯＵＴが上昇する。そして、検出電圧ＳＬＯＰＥＯＵＴが誤差電圧ＥＲＲＯＵＴと等しくなるまで、ｎチャネルＭＯＳトランジスタＮ１はオン状態を保ち、検出電圧ＳＬＯＰＥＯＵＴが誤差電圧ＥＲＲＯＵＴと等しくなると、ｎチャネルＭＯＳトランジスタＮ１は固定周期の残りの期間、オフ状態となる。

ｎチャネルＭＯＳトランジスタＮ１のドレインは、インダクタＬ１の一端に接続されるとともに、ダイオードＤ１のアノードに接続される。インダクタＬ１の他端には、入力電圧ＶＩＮが印加される。ダイオードＤ１のカソードは、ＬＥＤ４０に接続されるとともに、コンデンサＣ１を介してグランドに接続される。

ｎチャネルＭＯＳトランジスタＮ１がオン状態になると、インダクタＬ１に入力電圧ＶＩＮからのエネルギーが蓄積される。そして、ｎチャネルＭＯＳトランジスタＮ１がオフ状態になると、インダクタＬ１に蓄積されたエネルギーが放出され、電流はダイオードＤ１を介してコンデンサＣ１及びＬＥＤ４０に流れる。再度ｎチャネルＭＯＳトランジスタＮ１がオン状態になると、インダクタＬ１に再びエネルギーが蓄積される。このとき、ＬＥＤ４０にはコンデンサＣ１に蓄積されたエネルギーによって電流が流れ、ダイオードＤ１は逆流を防止する。第１実施形態の電源回路は、上記のピーク電流モード制御によりｎチャネルＭＯＳトランジスタＮ１をオンオフ制御し、入力電圧ＶＩＮより高い出力電圧ＶＯＵＴをＬＥＤ４０に供給する。また、基準電圧Ｖｒｅｆを変化させることで、出力電圧ＶＯＵＴを調整し、ＬＥＤ４０の調光を行うことができる。

クランプ回路５０について、図２を参照して説明する。図２は、クランプ回路５０の具体例を示す回路ブロック図である。クランプ回路５０は、演算増幅器５１、ｎチャネルＭＯＳトランジスタＮ５１を含む。演算増幅器５１の反転入力端子には、クランプ電圧ＶＣＬＭが入力され、非反転入力端子には、誤差電圧ＥＲＲＯＵＴが入力される。演算増幅器５１の出力端子は、ｎチャネルＭＯＳトランジスタＮ５１のゲートに接続される。ｎチャネルＭＯＳトランジスタＮ５１のソースはグランドに接続され、ドレインは誤差増幅器ＥＲＲＡＭＰの出力端子に接続される。これにより、クランプ回路５０は、誤差増幅器ＥＲＲＡＭＰが出力する誤差電圧ＥＲＲＯＵＴの上限値を、クランプ電圧生成回路６０から出力されるクランプ電圧ＶＣＬＭに設定する。

上記の電源回路における入力電圧ＶＩＮと誤差電圧ＥＲＲＯＵＴとの関係について、図３を参照して説明する。図３は、スロープ補償回路３０から出力される検出電圧ＳＬＯＰＥＯＵＴの波形の概要図である。入力電圧ＶＩＮが変化すると、出力電圧ＶＯＵＴを一定に保つようにデューティ比が変化する。デューティ比が５０％以上となると、スロープ補償回路３０によってスロープ補償が加えられるため、検出電圧ＳＬＯＰＥＯＵＴの波形は傾斜がきつくなる。ここで、図３に示されるように、入力電圧ＶＩＮが低い場合と比較して、入力電圧ＶＩＮが高い場合には、誤差電圧ＥＲＲＯＵＴは、より低いところで安定することになる。また、前述のように、誤差増幅器ＥＲＲＡＭＰは、出力電圧ＶＯＵＴに応じた帰還電圧と基準電圧Ｖｒｅｆとの差分を増幅して誤差電圧ＥＲＲＯＵＴを出力する。そのため、誤差電圧ＥＲＲＯＵＴは、基準電圧Ｖｒｅｆが高くなるにつれて上昇し、基準電圧Ｖｒｅｆが低くなるにつれて低下する。

従来、誤差電圧ＥＲＲＯＵＴの上限値であるクランプ電圧ＶＣＬＭは、入力電圧ＶＩＮが低い場合において目標とする出力電流ＩＬＥＤを引けるようにするため、入力電圧ＶＩＮが低い場合を基準に、一定値に設定されていた。そのため、入力電圧ＶＩＮが低い場合において基準電圧Ｖｒｅｆを急峻に変化させた際には出力のオーバーシュートは小さいが、入力電圧ＶＩＮが高い場合において基準電圧Ｖｒｅｆを急峻に変化させた際には出力のオーバーシュートは大きくなる。

図４は、このオーバーシュート発生の概要を示す。ここで、図４の縦軸はそれぞれ基準電圧Ｖｒｅｆ、誤差電圧ＥＲＲＯＵＴ、出力電圧ＶＯＵＴ、出力電流ＩＬＥＤの挙動を示し、横軸は時間ｔの経過を示す。また、図４において、実線は入力電圧ＶＩＮが低い場合の挙動を示し、破線は入力電圧ＶＩＮが高い場合の挙動を示す。

基準電圧Ｖｒｅｆ＝Ｖ１のとき、誤差増幅器ＥＲＲＡＭＰは、誤差電圧ＥＲＲＯＵＴを、入力電圧ＶＩＮに応じて基準電圧Ｖｒｅｆ＝Ｖ１に対する所定電圧１になるように制御する。その結果、出力電圧ＶＯＵＴ、出力電流ＩＬＥＤは、基準電圧Ｖｒｅｆ＝Ｖ１における目標値に保たれる。そして、基準電圧ＶｒｅｆがＶ１からＶ２へ急峻に上昇すると、誤差増幅器ＥＲＲＡＭＰは、基準電圧Ｖｒｅｆの変動に追従して、誤差電圧ＥＲＲＯＵＴを上げる。最終的に、誤差電圧ＥＲＲＯＵＴは、クランプ電圧ＶＣＬＭまで上昇する。そして、出力電圧ＶＯＵＴが基準電圧Ｖｒｅｆ＝Ｖ２における目標値に到達すると、誤差増幅器ＥＲＲＡＭＰは、誤差電圧ＥＲＲＯＵＴを下げる。誤差増幅器ＥＲＲＡＭＰは、誤差電圧ＥＲＲＯＵＴを、入力電圧ＶＩＮに応じて基準電圧Ｖｒｅｆ＝Ｖ２に対する所定電圧２になるように制御する。しかし、誤差電圧ＥＲＲＯＵＴがクランプ電圧ＶＣＬＭから所定電圧２に戻るまでのリカバリタイムＴＲ１、ＴＲ２の間に出力電流ＩＬＥＤが余分に供給され、出力電圧ＶＯＵＴにオーバーシュートが発生する。

図３で説明したように、誤差電圧ＥＲＲＯＵＴは入力電圧ＶＩＮに依存し、入力電圧ＶＩＮが高いほど誤差電圧ＥＲＲＯＵＴは低くなる。そのため、従来のように、入力電圧ＶＩＮが低い場合を基準にしてクランプ電圧ＶＣＬＭが一定値に設定されていると、入力電圧ＶＩＮが低い場合のリカバリタイムＴＲ１と比較して、入力電圧ＶＩＮが高い場合のリカバリタイムＴＲ２はより長くなる。したがって、入力電圧ＶＩＮが高い場合、オーバーシュートはより顕著になる。特に、誤差増幅器ＥＲＲＡＭＰの帯域が狭い場合、誤差電圧ＥＲＲＯＵＴの応答速度が低下するため、オーバーシュートは顕著になる。

そこで、第１実施形態の電源回路では、クランプ電圧生成回路６０を設け、入力電圧ＶＩＮによってクランプ電圧ＶＣＬＭを調整する。また、前述のように、誤差電圧ＥＲＲＯＵＴは基準電圧Ｖｒｅｆによっても変化し、基準電圧Ｖｒｅｆが高いほど誤差電圧ＥＲＲＯＵＴは高くなる。そのため、第１実施形態の電源回路では、入力電圧ＶＩＮとともに基準電圧Ｖｒｅｆによってクランプ電圧ＶＣＬＭを調整する。図１に示されるように、クランプ電圧生成回路６０には、入力電圧ＶＩＮと基準電圧Ｖｒｅｆとが入力される。クランプ電圧生成回路６０は、入力電圧ＶＩＮと基準電圧Ｖｒｅｆとに応じてクランプ電圧ＶＣＬＭを変化させ、クランプ回路５０に出力する。

図５は、クランプ電圧ＶＣＬＭの調整による効果の概要を示す。ここで、図５の縦軸、横軸は図４と同様である。また、図５においても、実線は入力電圧ＶＩＮが低い場合の挙動を示し、破線は入力電圧ＶＩＮが高い場合の挙動を示す。図５に示されるように、第１実施形態の電源回路では、入力電圧ＶＩＮが低い場合と比較して、入力電圧ＶＩＮが高い場合にはクランプ電圧ＶＣＬＭを低くする。これにより、入力電圧ＶＩＮが高い場合のリカバリタイムＴＲ２を、入力電圧ＶＩＮが低い場合のリカバリタイムＴＲ１と同程度に短くすることができる。このように、第１実施形態の電源回路は、入力電圧ＶＩＮによってクランプ電圧ＶＣＬＭを調整することで、リカバリタイムを短くし、オーバーシュートを軽減することができる。また、前述のように、第１実施形態の電源回路では、入力電圧ＶＩＮとともに基準電圧Ｖｒｅｆによってもクランプ電圧ＶＣＬＭを調整する。具体的には、基準電圧Ｖｒｅｆが高くなると、クランプ電圧ＶＣＬＭを高くする。これにより、クランプ電圧ＶＣＬＭを低くし過ぎることを防止している。したがって、目標とする出力電流ＩＬＥＤを流すことを困難にするほど低いクランプ電圧ＶＣＬＭで誤差電圧ＥＲＲＯＵＴを頭打ちさせることがなくなり、目標とする出力電流ＩＬＥＤを流すことができる。

続いて、上記のクランプ電圧ＶＣＬＭの調整を実現するためのクランプ電圧生成回路６０の具体例を説明する。図６は、クランプ電圧生成回路６０の具体例１を示す。図６において、破線で囲まれた回路が基準電圧Ｖｒｅｆに応じてクランプ電圧ＶＣＬＭを調整する部分であり、それ以外の回路が入力電圧ＶＩＮに応じてクランプ電圧ＶＣＬＭを調整する部分である。

ｐチャネルＭＯＳトランジスタＰ６１のゲートに基準電圧Ｖｒｅｆが印加される。ｐチャネルＭＯＳトランジスタＰ６１のドレインはグランドに接続され、ソースは抵抗Ｒ６１を介してｐチャネルＭＯＳトランジスタＰ６２のドレインに接続される。ｐチャネルＭＯＳトランジスタＰ６２は、ｐチャネルＭＯＳトランジスタＰ６３とともにカレントミラー回路を構成する。ｐチャネルＭＯＳトランジスタＰ６３のドレインは、ｎチャネルＭＯＳトランジスタＮ６１のドレインに接続される。ｎチャネルＭＯＳトランジスタＮ６１は、ｎチャネルＭＯＳトランジスタＮ６２とともにカレントミラー回路を構成する。また、ｎチャネルＭＯＳトランジスタＮ６３のドレインには、抵抗Ｒ６２を介して入力電圧ＶＩＮが印加される。ｎチャネルＭＯＳトランジスタＮ６３は、ｎチャネルＭＯＳトランジスタＮ６４とともにカレントミラー回路を構成する。そして、ｎチャネルＭＯＳトランジスタＮ６２、Ｎ６４のドレインは共通に接続され、抵抗Ｒ６３を介して、所定の定電圧の電源ラインに接続される。ｎチャネルＭＯＳトランジスタＮ６２、Ｎ６４と抵抗Ｒ６３との接続点がクランプ電圧ＶＣＬＭの出力端となる。

基準電圧Ｖｒｅｆが高くなると、抵抗Ｒ６１を流れる電流が減少する。ｐチャネルＭＯＳトランジスタＰ６２、Ｐ６３を含むカレントミラー回路と、ｎチャネルＭＯＳトランジスタＮ６１、Ｎ６２を含むカレントミラー回路とを介して、抵抗Ｒ６３を流れる電流が減少する。その結果、クランプ電圧ＶＣＬＭが上昇する。一方、入力電圧ＶＩＮが高くなると、抵抗Ｒ６２を流れる電流が増加する。ｎチャネルＭＯＳトランジスタＮ６３、Ｎ６４を含むカレントミラー回路を介して、抵抗Ｒ６３を流れる電流が増加する。その結果、クランプ電圧ＶＣＬＭが低下する。このように、クランプ電圧生成回路６０の具体例１によれば、入力電圧ＶＩＮが高い場合にクランプ電圧ＶＣＬＭを低くし、基準電圧Ｖｒｅｆが高い場合にクランプ電圧ＶＣＬＭを高くすることができ、クランプ電圧ＶＣＬＭの調整を実現することができる。

図７は、クランプ電圧生成回路６０の具体例２を示す。差動増幅器７１の非反転入力端子、反転入力端子には、それぞれ基準電圧Ｖｒｅｆ、入力電圧ＶＩＮが適当な係数α、β倍されて、入力される。ここで、係数α、βは、分圧等により適宜、設定される。これにより、差動増幅器７１の出力端子からは、入力電圧ＶＩＮが高い場合に低く調整され、基準電圧Ｖｒｅｆが高い場合に高く調整されたクランプ電圧ＶＣＬＭが得られる。

図８は、クランプ電圧生成回路６０の具体例３を示す。図７の差動増幅器７１と同様に、ｇｍアンプ８１の非反転入力端子、反転入力端子には、それぞれ基準電圧Ｖｒｅｆ、入力電圧ＶＩＮが適当な係数α、β倍されて、入力される。また、ｇｍアンプ８１の出力端子とグランド間に抵抗Ｒ８１が接続される。ｇｍアンプ８１は、β倍された入力電圧ＶＩＮとα倍された基準電圧Ｖｒｅｆとの差分に応じた電流を出力する。ｇｍアンプ８１の出力電流は、抵抗Ｒ８１によって電圧に変換される。これにより、入力電圧ＶＩＮが高い場合に低く調整され、基準電圧Ｖｒｅｆが高い場合に高く調整されたクランプ電圧ＶＣＬＭが得られる。

図９は、クランプ電圧生成回路６０の具体例４を示す。ｐチャネルＭＯＳトランジスタＰ９１のゲートに基準電圧Ｖｒｅｆが印加される。ｐチャネルＭＯＳトランジスタＰ９１のドレインはグランドに接続され、ソースは抵抗Ｒ９１を介してｐチャネルＭＯＳトランジスタＰ９２のドレインに接続される。ｐチャネルＭＯＳトランジスタＰ９２は、ｐチャネルＭＯＳトランジスタＰ９３とともにカレントミラー回路を構成し、ｐチャネルＭＯＳトランジスタＰ９２、Ｐ９３のソースには入力電圧ＶＩＮが印加される。ｐチャネルＭＯＳトランジスタＰ９３のドレインは、ｎチャネルＭＯＳトランジスタＮ９１のドレインに接続される。ｎチャネルＭＯＳトランジスタＮ９１は、ｎチャネルＭＯＳトランジスタＮ９２とともにカレントミラー回路を構成する。ｎチャネルＭＯＳトランジスタＮ９２のドレインは、抵抗Ｒ９２を介して、所定の定電圧の電源ラインに接続される。ｎチャネルＭＯＳトランジスタＮ９２と抵抗Ｒ９２との接続点がクランプ電圧ＶＣＬＭの出力端となる。

基準電圧Ｖｒｅｆが高くなると、抵抗Ｒ９１を流れる電流が減少する。ｐチャネルＭＯＳトランジスタＰ９２、Ｐ９３を含むカレントミラー回路と、ｎチャネルＭＯＳトランジスタＮ９１、Ｎ９２を含むカレントミラー回路とを介して、抵抗Ｒ９２を流れる電流が減少する。その結果、クランプ電圧ＶＣＬＭが上昇する。一方、入力電圧ＶＩＮが高くなると、抵抗Ｒ９１を流れる電流が増加する。ｐチャネルＭＯＳトランジスタＰ９２、Ｐ９３を含むカレントミラー回路と、ｎチャネルＭＯＳトランジスタＮ９１、Ｎ９２を含むカレントミラー回路とを介して、抵抗Ｒ９２を流れる電流が増加する。その結果、クランプ電圧ＶＣＬＭが低下する。このように、クランプ電圧生成回路６０の具体例４によれば、入力電圧ＶＩＮが高い場合にクランプ電圧ＶＣＬＭを低くし、基準電圧Ｖｒｅｆが高い場合にクランプ電圧ＶＣＬＭを高くすることができ、クランプ電圧ＶＣＬＭの調整を実現することができる。

図１０は、クランプ電圧生成回路６０の具体例５を示す。演算増幅器１０１、１０２の反転入力端子には、それぞれ基準電圧Ｖｒｅｆ、入力電圧ＶＩＮが適当な係数α、β倍されて、入力される。演算増幅器１０１、１０２の出力端子はそれぞれｎチャネルＭＯＳトランジスタＮ１０１、ｐチャネルＭＯＳトランジスタＰ１０１のゲートに接続され、各演算増幅器の非反転入力端子はそれぞれｎチャネルＭＯＳトランジスタＮ１０１、ｐチャネルＭＯＳトランジスタＰ１０１のドレインに接続される。また、ｎチャネルＭＯＳトランジスタＮ１０１、ｐチャネルＭＯＳトランジスタＰ１０１のドレインは抵抗Ｒ１０１を介して互いに接続され、各トランジスタのソースはそれぞれグランド、所定の定電圧の電源ラインに接続される。ｎチャネルＭＯＳトランジスタＮ１０２は、ゲートがｎチャネルＭＯＳトランジスタＮ１０１と共通に接続され、ソースがグランドに接続され、ドレインが抵抗Ｒ１０２を介して、所定の定電圧の電源ラインに接続される。ｎチャネルＭＯＳトランジスタＮ１０２と抵抗Ｒ１０２との接続点がクランプ電圧ＶＣＬＭの出力端となる。

基準電圧Ｖｒｅｆが高くなると、演算増幅器１０１の出力が下がるため、抵抗Ｒ１０２を流れる電流が減少する。その結果、クランプ電圧ＶＣＬＭが上昇する。一方、入力電圧ＶＩＮが高くなると、演算増幅器１０２の出力が下がるため、演算増幅器１０１の非反転入力端子に入力される電圧は上がる。したがって、演算増幅器１０１の出力が上がるため、抵抗Ｒ１０２を流れる電流が増加する。その結果、クランプ電圧ＶＣＬＭが低下する。このように、クランプ電圧生成回路６０の具体例５によれば、入力電圧ＶＩＮが高い場合にクランプ電圧ＶＣＬＭを低くし、基準電圧Ｖｒｅｆが高い場合にクランプ電圧ＶＣＬＭを高くすることができ、クランプ電圧ＶＣＬＭの調整を実現することができる。

ここまでに説明したクランプ電圧生成回路６０の各具体例の特徴を説明する。図６の具体例１は、基準電圧Ｖｒｅｆに応じてクランプ電圧ＶＣＬＭを調整する部分と、入力電圧ＶＩＮに応じてクランプ電圧ＶＣＬＭを調整する部分とを個別に備えるため、回路の合わせ込みが比較的容易である。図７の具体例２と図８の具体例３とは、他の具体例を網羅し、包括的に表現した具体例であると言える。図９の具体例４は、回路規模を抑えることができる。また、図１０の具体例５は、演算増幅器１０１、１０２を用いて制御するため、精度が良い。

図１１、図１２は、それぞれ入力電圧ＶＩＮが２．５［Ｖ］の場合と５．５［Ｖ］の場合とについて、基準電圧Ｖｒｅｆを１５０［ｍＶ］と３００［ｍＶ］との間で急変させたときの基準電圧Ｖｒｅｆ、誤差電圧ＥＲＲＯＵＴ、出力電圧ＶＯＵＴ、出力電流ＩＬＥＤのシミュレーション結果を示す。なお、図１１（Ａ）、図１２（Ａ）は、ここまでに説明したクランプ電圧生成回路６０の具体例を用いて、上記のクランプ電圧ＶＣＬＭの調整を行った場合の回路特性を示す。図１１（Ｂ）、図１２（Ｂ）は、比較のため、従来のように、入力電圧ＶＩＮが低い場合（すなわち、ここでは入力電圧ＶＩＮ＝２．５［Ｖ］の場合）を基準にしてクランプ電圧ＶＣＬＭを一定値に設定した場合の回路特性を示す。

図１１に示されるように、入力電圧ＶＩＮ＝２．５［Ｖ］のとき、今回のクランプ電圧ＶＣＬＭの調整を行ったケースと従来のケースとは、ともに出力電圧ＶＯＵＴのオーバーシュートは０．２３３［Ｖ］であり、同等である。一方、図１２に示されるように、入力電圧ＶＩＮ＝５．５［Ｖ］のとき、従来のケースでは出力電圧ＶＯＵＴのオーバーシュートは１．０９５［Ｖ］であるのに対して、今回のクランプ電圧ＶＣＬＭの調整を行ったケースでは出力電圧ＶＯＵＴのオーバーシュートは０．２０２［Ｖ］であり、オーバーシュートが約１／５に軽減される。

ここで、特許請求の範囲との対応は以下の通りである。
ｎチャネルＭＯＳトランジスタＮ１は出力トランジスタの一例である。インダクタＬ１は出力インダクタの一例である。ＬＥＤ４０は負荷の一例である。ＲＳフリップフロップ１０、ドライバ回路２０はスイッチング制御部の一例である。また、抵抗Ｒ６１、Ｒ６２、Ｒ６３はそれぞれ第１の抵抗、第２の抵抗、出力抵抗の一例である。ｐチャネルＭＯＳトランジスタＰ６２とｐチャネルＭＯＳトランジスタＰ６３、ｎチャネルＭＯＳトランジスタＮ６１とｎチャネルＭＯＳトランジスタＮ６２、ｎチャネルＭＯＳトランジスタＮ６３とｎチャネルＭＯＳトランジスタＮ６４、はそれぞれ第１、第２、第３のカレントミラー回路の一例である。

以上、詳細に説明したように、前記実施形態によれば、クランプ電圧生成回路６０は、誤差増幅器ＥＲＲＡＭＰが出力する誤差電圧ＥＲＲＯＵＴの上限値を設定するクランプ回路５０のクランプ電圧ＶＣＬＭを、入力電圧ＶＩＮに応じて変化させ、入力電圧ＶＩＮが高い場合にクランプ電圧ＶＣＬＭを低くする。これにより、基準電圧Ｖｒｅｆの急変に伴って出力に発生するオーバーシュートを軽減することができる。また、クランプ電圧生成回路６０は、入力電圧ＶＩＮとともに基準電圧Ｖｒｅｆに応じてクランプ電圧ＶＣＬＭを変化させ、基準電圧Ｖｒｅｆが高い場合にクランプ電圧ＶＣＬＭを高くする。これにより、クランプ電圧ＶＣＬＭを低くし過ぎることを防止し、目標とする出力電流ＩＬＥＤを確実に流すことができる。

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。

例えば、第１実施形態はピーク電流モード制御の電源回路であるが、図１３に第２実施形態として示されるように、電圧モード制御の電源回路であってもよい。ここで、図１３において図１と対応する部分には同一の符号を付して、説明を省略する。コンパレータＣＯＭＰの２つの非反転入力端子には、誤差電圧ＥＲＲＯＵＴ、クランプ電圧ＶＣＬＭ、がそれぞれ入力される。コンパレータＣＯＭＰの反転入力端子には、最大値及び最小値の間で周期的に変化する周期電圧として、三角波電圧が入力される。コンパレータＣＯＭＰの出力信号は、ドライバ回路２０を介して、ｎチャネルＭＯＳトランジスタＮ１のゲートに入力される。

コンパレータＣＯＭＰは、誤差電圧ＥＲＲＯＵＴ及びクランプ電圧ＶＣＬＭのいずれか低い方と、三角波電圧とを比較して、誤差電圧ＥＲＲＯＵＴ及びクランプ電圧ＶＣＬＭのいずれか低い方が三角波電圧よりも高い場合にＨレベルを出力し、低い場合にＬレベルを出力する。したがって、クランプ電圧ＶＣＬＭにより、ｎチャネルＭＯＳトランジスタＮ１の最大オン・デューティが設定される。クランプ電圧ＶＣＬＭを、第１実施形態で説明したクランプ電圧生成回路６０を用いて、入力電圧ＶＩＮ、基準電圧Ｖｒｅｆによって調整することで、第２実施形態の電圧モード制御の電源回路においても、同様の効果が得られる。

また、クランプ電圧ＶＣＬＭの調整は、入力電圧ＶＩＮと基準電圧Ｖｒｅｆとに応じて行うとしたが、入力電圧ＶＩＮのみによってクランプ電圧ＶＣＬＭを調整してもよい。その場合は、例えば、図６のクランプ電圧生成回路６０の具体例１において、破線で囲まれていない回路のみを用いればよい。入力電圧ＶＩＮのみによってクランプ電圧ＶＣＬＭを調整しても、オーバーシュート軽減の効果は得られる。

その他、前記実施形態は昇圧型の電源回路であるが、クランプ電圧ＶＣＬＭを入力電圧ＶＩＮ、基準電圧Ｖｒｅｆに応じて変化させることによってオーバーシュートを軽減するという本発明の趣旨は、降圧型、あるいは昇降圧型の電源回路にも適用することができる。

なお、上述した電源回路と、入力電圧ＶＩＮを供給するバッテリと、負荷としてのＬＥＤと、を備える電子機器を構成してもよい。

１０ ＲＳフリップフロップ
２０ ドライバ回路
３０ スロープ補償回路
４０ ＬＥＤ（負荷）
５０ クランプ回路
６０ クランプ電圧生成回路
ＣＯＭＰ コンパレータ
ＥＲＲＡＭＰ 誤差増幅器
ＥＲＲＯＵＴ 誤差電圧
ＩＣＯＭＰ コンパレータ
Ｌ１ インダクタ（出力インダクタ）
Ｎ１ ｎチャネルＭＯＳトランジスタ（出力トランジスタ）
Ｒ６１ 抵抗（第１の抵抗）
Ｒ６２ 抵抗（第２の抵抗）
Ｒ６３ 抵抗（出力抵抗）
ＳＬＯＰＥＯＵＴ 検出電圧
ＶＣＬＭ クランプ電圧
ＶＩＮ 入力電圧
ＶＯＵＴ 出力電圧
Ｖｒｅｆ 基準電圧

Claims (7)

1. 出力トランジスタのオンオフ制御によって出力インダクタを駆動して入力電圧から負荷に供給する出力電圧を生成し、基準電圧に基づいて前記出力電圧を調整する電源回路において、
   前記出力電圧に応じた帰還電圧と前記基準電圧との差分を増幅して誤差電圧を生成する誤差増幅器と、
   前記誤差電圧と前記出力インダクタに流れる電流に応じた検出電圧とを比較するコンパレータと、
   前記コンパレータの出力信号に基づいて前記出力トランジスタをオンオフ制御するスイッチング制御部と、
   クランプ電圧に基づいて前記誤差電圧の上限値を設定するクランプ回路と、
   前記クランプ電圧を生成するクランプ電圧生成回路と、
   を備え、
   前記クランプ電圧生成回路は、前記クランプ電圧を前記入力電圧に応じて変化させる
   ことを特徴とする電源回路。
2. 前記クランプ電圧生成回路は、前記クランプ電圧を前記入力電圧とともに前記基準電圧に応じて変化させる
   ことを特徴とする請求項１に記載の電源回路。
3. 前記クランプ電圧生成回路は、
   前記入力電圧が高くなると前記クランプ電圧を低くし、
   前記基準電圧が高くなると前記クランプ電圧を高くする
   ことを特徴とする請求項２に記載の電源回路。
4. 前記クランプ電圧生成回路は、
   前記入力電圧に応じた電圧と前記基準電圧に応じた電圧とを差動入力とする差動増幅器を備える
   ことを特徴とする請求項３に記載の電源回路。
5. 前記クランプ電圧生成回路は、
   ゲートに前記基準電圧が印加されるｐチャネルＭＯＳトランジスタと、
   前記ｐチャネルＭＯＳトランジスタのソースに接続される第１の抵抗と、
   前記第１の抵抗に流れる電流と同じ値の電流を、出力抵抗に中継する第１及び第２のカレントミラー回路と、
   一端に前記入力電圧が印加される第２の抵抗と、
   前記第２の抵抗に流れる電流と同じ値の電流を、前記出力抵抗に中継する第３のカレントミラー回路と、
   を備え、
   前記出力抵抗に生ずる電圧降下に基づいて前記クランプ電圧を生成する
   ことを特徴とする請求項３に記載の電源回路。
6. 出力トランジスタのオンオフ制御によって出力インダクタを駆動して入力電圧から負荷に供給する出力電圧を生成し、基準電圧に基づいて前記出力電圧を調整する電源回路において、
   前記出力電圧に応じた帰還電圧と前記基準電圧との差分を増幅して誤差電圧を生成する誤差増幅器と、
   前記出力トランジスタの最大オン・デューティを設定するクランプ電圧を生成するクランプ電圧生成回路と、
   前記誤差電圧及び前記クランプ電圧のいずれか低い方と、最大値及び最小値の間で周期的に変化する所定の周期電圧とを比較するコンパレータと、
   前記コンパレータの出力信号に基づいて前記出力トランジスタをオンオフ制御するスイッチング制御部と、
   を備え、
   前記クランプ電圧生成回路は、前記クランプ電圧を前記入力電圧に応じて変化させる
   ことを特徴とする電源回路。
7. 請求項１乃至６のいずれかに記載の電源回路と、
   前記入力電圧を供給するバッテリと、
   前記負荷としてのＬＥＤと、
   を備えることを特徴とする電子機器。

Images