[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2010532924A - 多層基板及びその製造方法 - Google Patents

多層基板及びその製造方法 Download PDF

Info

Publication number
JP2010532924A
JP2010532924A JP2010515333A JP2010515333A JP2010532924A JP 2010532924 A JP2010532924 A JP 2010532924A JP 2010515333 A JP2010515333 A JP 2010515333A JP 2010515333 A JP2010515333 A JP 2010515333A JP 2010532924 A JP2010532924 A JP 2010532924A
Authority
JP
Japan
Prior art keywords
multilayer substrate
layers
dielectric layer
metal line
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010515333A
Other languages
English (en)
Inventor
楊之光
張振義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Princo Corp
Original Assignee
Princo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princo Corp filed Critical Princo Corp
Publication of JP2010532924A publication Critical patent/JP2010532924A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/016Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0759Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本発明は、基板を利用して、この基板に複数の誘電層及び複数の金属ライン層を形成する。誘電層をお互いに接着して、金属ライン層がそれぞれ対応する誘電層に埋め込まれる。誘電層は塗布方式で形成される。従来の技術では異なる材料層をホットスタンプ、付着する時は必ずプリプレグを使用することに比べ、本発明の多層基板の製作は、プロセスの数が少ないし、材料が単純とともにプリプレグを使用する必要がなくて、多層基板全体の製造品質と良率を向上することができ、多層基板の機械特性を満足し、プロセスコストを低減する。且つ本発明の薄い誘電層を備えた多層基板は、多層基板のインピーダンス整合の検討を満たすことができ、クロストーク(Crosstalk)の影響を減らして、信号の完全性を保持する。

Description

本発明は、多層基板及びその製造方法に関し、特にフレキシブル多層基板及びその製造方法に関する。
図1は、従来の技術におけるホットスタンプ、付着方式で多層基板を製造する簡単な概略図である。従来の技術は主に両面ホットスタンプ、付着方式によって多層基板を製造する。まず、従来の技術は表層に銅箔層102を備えたコア100(core)を提供するが、銅箔層102に対して露光、現像等のプロセスを行ってパターンを備えた銅箔層102(信号の伝送に使用される金属ライン層)を形成する。その後、また一つのプリプレグ(prepreg)104を交互に貼り付け、金属ラインのまた一つのコア100及びまた一つのプリプレグ104を形成する。このプリプレグ104に最外層のまた一つの銅箔層102を貼り付けた後、多層基板に対して高温ホットスタンプをする。最外層の銅箔層102に対して露光、現像などのプロセスを行って、最外層の銅箔層102に金属路線のパターンを形成する。その後、またその上に塗布方式ではんだマスク層106(solder mask)を形成する。
上述のホットスタンプ、付着方式によって多層基板を製造する従来の技術は、異なる材料層の間にはプリプレグ104を必要として交互に貼り付けられる。且つ従来の回路設計の複雑性のために、さまざまなマッチング作業、例えば、穿孔、めっきスルーホール、エッチング、クリーニング、スコアリング、黒化処理などのさまざまなプロセス、及び上記のさまざまなプロセスに必要な前処理などを必要とする。従って、従来のプロセスは多数で、且つ多種類の複合材料を利用する必要があるが、例えば、銅箔層102を備えたコア100、プリプレグ104及びはんだマスク層106がある。従って、その中の一つのプロセスの失敗のために、多層基板の総体的な製造の良率の低減を生み出し易いだけでなく、さらに材料が雑多なために、プロセスの品質と製造のコストの抑制が困難になる。
その他、近年電子製品の小型化の傾向は避けられなくて必然的な発展であるが、上記のホットスタンプ、付着方式によって製造する多層基板は逆にサイズの縮小に極限を有する。従来の技術において、コアの厚さが約100μmで、プリプレグの厚さが約50μmであることに従って、8層の多層基板の完成品の厚さは大略600μm前後である。且つ従来の技術は、誘電層(その定義は、二つの銅箔層の間のあらゆる物質である)の材料が雑多で、コア及びプリプレグの材料が複合材料であり、電気的特性(例えば、誘電率Dk)、機械的特性(例えば、熱膨張係数CTE)等には整合しにくい問題がある。
且つ、従来の技術における誘電層の厚さも、その間の金属ラインが信号を伝送する時、それに隣接する金属ラインとの距離と参考電位層(Reference Plane)との距離が相当するため、恐らくもっと近い(理論的に、いかなる金属ラインも隣接する金属ラインと遠いほど、参考電位層との距離が近いことが好ましい)であるためで、他の金属ラインの信号伝送の混信を受けやすくなって、お互いに隣接する金属ラインが信号を伝送する電場、電気的特性がお互いに影響する。従って、信号の完全性が悪くなるが、例えば、高密度のストリップライン(Stripline)が高周波信号を伝送する時のクロストーク、ビア(Via)のスプリアス電波障害と容量が引き起こす高周波ノイズ及び逆行性結合(Backward Coupling)などのひどい問題がある。
高周波信号の伝送において、薄層の誘電層を製造する本発明の目的は主に三つがある。(1)信号伝送のパス及び回流のパスが形成する回路の面積が小さくて、他の信号の混信を受けにくい。(2)高密度のストリップラインが高周波信号を伝送する時のクロストークを減らして、配線密度を向上する。(3)ビアを縮めて、そのスプリアス電波障害と容量が引き起こす高周波ノイズを減らすことができる。
業界では多層基板を製造する時、異なる製品の間にお互いに信号を伝送する時は、それぞれの製品の信号を伝送する金属ラインが同じ抵抗を有すること、即ち、いわゆる「インピーダンスマッチング」を検討することが好ましい。それは、異なる製品の金属ラインが異なる抵抗を備えると、伝送する信号が異なる抵抗の金属ライン接続口に会う時、反射成分及び入射成分を生み出して、信号の完全性が壊されるようになる。従って、多層基板を製造する時に予設したインピーダンスマッチングがある。
図2及び図3を参照すると、図2は、金属ラインが薄誘電層の内に位置するプロファイルを図示する。図3は、図2の多層基板において、隣接する金属層を接地とする金属ラインの整合抵抗値、及び金属ラインと接地面の距離/金属ラインの幅(H1/W)の関係図を図示する。図2における金属ライン201は誘電層の内に位置し、誘電層の誘電係数をεrと仮定し、金属ライン201の幅はW、高さはTで、上下に隣接する的金属層(下側に隣接する金属層を接地と見ることができる)との距離は分かれてH2及びH1である。図3は、図2の金属ライン201の整合抵抗に関する数値 と比例値H1/Wの間の関係を示す。従って、上記の予め設置された整合の抵抗値と予定のH1/H2値とを整合する時、H1/Wは必ずただ一つの解答を有りする。
従って、サイズがもっと小さい多層基板を製造するために、ただ相変わらず予設された整合抵抗を満たすことを前提とする時、H1値が小さいほど、誘電層の厚さも薄い。
図4及び図5を参照すると、図4は、平行する複数の金属ラインが薄誘電層の内に位置するプロファイルを図示する。図5は、図4に設計された多層基板及び金属ラインが高周波信号を伝送する時、信号クロストークの逆行性結合、及び金属ラインと接地面の距離/金属ラインの厚さ(H1/S)の関係図を図示する。図4における金属ライン401、402、403は誘電層の内に位置し、誘電層の誘電係数をεrと仮定し、金属ライン402を例とする時、その幅はW、厚さはT、行間はSで、上下に隣接する金属層(接地と見なす)の距離は分かれてH2及びH1である。C10、C20、C30、-C12、-C13、-C23は金属ラインの間のスプリアス容量を示す。金属ライン401が伝送する信号が、金属ライン402の末端の近くに対して生み出す上記の逆行性結合は、下記の近似公式のように示すことができる。
[式1]
Figure 2010532924

[式2]
Figure 2010532924
V0(t)は金属ライン401の末端に入力される信号電圧であり、τDは信号が金属ライン401を通過した距離を示し、L21及びL11はスプリアスを示す。式1は、生み出される可能性があるクロストーク信号及び逆行性結合の代表値V21は、大略係数b21と正比例することを示す。図3は、b21と比例値H1/Sとの間の正比例の関係を示す。従って、行間Sと線幅Wがデフォルト値であることを前提とする時、H1値が小さいほど(即ち、誘電層の厚さが薄いほど)b21が小さくなる、即ち、信号クロストーク及び逆行性結合の影響も小さくなり、金属ライン402が伝送する信号ももっと完全になる。このクロストーク、逆行性結合及びビアのスプリアス電波障害及び容量が高周波ノイズを生み出すことにおいては、IBM J. RES. DEVELOP. VOL. 32 NO. 5 SEPTEMBER 1988の集成から更に詳しい論述を見ることができる。
総じて、誘電層の厚さが薄いほど、多層基板のインピーダンス整合の要求を満たす時に、多層基板が高周波信号を伝送する時の信号クロストーク及び逆行性結合の影響を更に一層減らすだけでなく、同時に誘電層が薄いため、ビアも縮めることができて、そのスプリアス電波障害と容量が引き起こす高周波ノイズを減らす。
また、高密度、更にはフレキシブル多層基板を製造する時、機械的特性(例えば、熱膨張係数CTE)、ワープ、内外の応力等の多層基板に対して生み出す影響及び厚さの制限に対して重点をおいて一層検討する必要があるが、従来の技術種類における層の材料が相違しており、非常に多いため、機械的特性のお互いの整合が困難であり、更には最終的な製品の厚さが厚すぎるためにフレキシブルの性質に影響する。
従って、プリプレグ無しを開発できたら、プロセスの数、材料の種類が従来の技術より少なくなり、且つ金属ラインの厚さとマッチングする薄層の誘電層を備えた多層基板を製造することができる。即ち、上記した従来の技術の欠点を解决でき、多層基板の全体製造の品質と良率を向上し、プロセスコストを低減する。同時に、電気的特性の需要を満たすことができる、即ち、多層基板の小型化、特にフレキシブル多層基板の小型化の時に、信号の完全性を良好に保持する。
本発明の主な目的は、その材料の種類が少なくて、材料の電気的特性と、機械的特性とがマッチングし、且つプロセスが単純で、フレキシブル多層基板の製造にさらに適用する多層基板及びその製造方法を提供することを課題とする。
本発明のまた一つの目的は、その材料の種類が少なくて、誘電層が薄くて、インピーダンスの整合の検討を前提とする時、多層基板の金属ラインが信号の完全性を良好に保持する特性を備える多層基板及びその製造方法を提供することを課題とする。
本発明の上記目的を達成するために、本発明の多層基板は基板を利用して、この基板に複数の誘電層及び複数の金属ライン層を形成する。誘電層はお互いに接着して、金属ライン層がそれぞれ対応する前記複数の誘電層に埋め込まれる。本発明の誘電層は塗布方式で形成し、エッチング、電鋳又はフォトレジスト剥離方法で形成する複数の金属ライン層は、信号の伝送に用いる。且つ予定位置で誘電層に対してエッチング又は他の開孔プロセスを行ってビアを製造して、隣接する金属ライン層を接続する。そして、多層基板の表面に位置する誘電層はビアを製造した後、はんだマスク層として使用することができる。従来の技術であるホットスタンプ、付着方式は、お互いに付着するために層間毎にプリプレグを必要とすることに比べ、本発明を通して製造する多層基板は、プロセスの数が少なくて、材料が単純で、且つプリプレグを使用する必要がないため、多層基板の全体の製造品質と良率を向上し、プロセスコストを低減することができる。
本発明における多層基板の製造方法は、形成する誘電層の厚さは従来の技術と比べても大幅縮小することができ、従来の技術によって製造する8層の多層基板の完成品の厚さが大略600μmであることに比べ、本発明の多層基板の単層誘電層は10μm以下に達することができて、8層の多層基板の完成品の厚さはただ大略80〜90μmだけで、さらにはもっと小さい。且つ、本発明の多層基板はサイズが縮小されるとともに、製造する薄層の誘電層が、多層基板インピーダンスに整合する検討を満たせるだけでなく、さらに高密度のストリップライン(Stripline)が高周波信号を伝送する時の信号クロストークを減らすことができるため、伝送する信号の完全性を保持し、配線密度を向上する。
従来の技術におけるホットスタンプ、付着方式で多層基板を製造する簡単な概略図である。 金属ラインが薄誘電層の内に位置するプロファイルを図示する。 図2の多層基板において、隣接する金属層を接地とする金属ラインの整合抵抗値、及び金属ラインと接地面の距離/金属ラインの幅(H1/W)の関係図を図示する。 平行する複数の金属ラインが薄誘電層の内に位置するプロファイルを図示する。 図4に設計された多層基板及び金属ラインが高周波信号を伝送する時、信号クロストーク(crosstalk)の逆行性結合(Backward Coupling)、及び金属ラインと接地面の距離/金属ラインの厚さ(H1/S)の関係図を図示する。 本発明における多層基板の製造方法のフローチャートを図示する。 本発明における多層基板の製造方法のフローチャートを図示する。
以下、本発明の上記目的と特徴と効果が更に明らかに理解できるように、添付図面を参照して詳しく説明する。
図6Aから図6Dを参照すると、本発明における多層基板の製造方法のフローチャートである。図6Aは、基板600を提供し、且つ基板600に第一誘電層602を形成することを示す。図6Bは、第一誘電層602に金属ライン層604を形成し、且つこれに対してパターン作製のプロセスを行い、その後前記複数の金属ライン604に第二誘電層606を形成し、且つ第二誘電層606にビア612を形成することを示す。図6Cは、第二誘電層606にまた一つの金属ライン層604を形成し、且つこれに対してパターン作製のプロセスを行い、その後この金属ライン604にまた一つの第二誘電層606とビア614を形成して、多層基板を構成することを示す。図6Dは、基板600と前記多層基板を分離して、本発明の多層基板の製造を完成することを示す。
本発明の多層基板の表面に位置する第一誘電層602は、多層基板の設計の必要によって、基板600と前記多層基板を分離した後、ビア616、618を形成すると、第一誘電層602ははんだマスク層として使用することができる。その他、ビア614を備えた第二誘電層606もはんだマスク層として使用することができる。また、基板600に第一誘電層602を形成した後、即ち、まず第一誘電層602を開孔して、ビア616、618を形成した後、また第一誘電層602の上側の金属ライン層604を形成することもできる。基板600と前記多層基板を分離した後、第一誘電層602をはんだマスク層として使用することができる。
本発明は塗布方式で第一誘電層602及び前記複数の第二誘電層606を形成した後、前記複数の誘電層をベーキングして、それを硬化する。本発明の好ましい塗布プロセスは、例えば、回転塗布法(spin coating)、押出ダイ塗布法(Extrusion Die Coating)、ロール塗布法(Roll Coating)等がある。回転塗布法のぬれ膜の厚さは約1〜50μmであり、押出ダイ塗布法のぬれ膜の厚さは約10〜1000μmであり、ロール塗布法のぬれ膜の厚さは約5〜500μmである。しかしながら、実際のぬれ膜厚さは塗布物の物理的特性(例えば、粘度、表面張力など)とプロセスのパラメーター(例えば、回転速度、押出量、塗布速度など)によって決められる。しかし、一番重要なベーキングと硬化プロセスは、第一誘電層602及び前記複数の第二誘電層606の最終の膜厚に影響する。第一誘電層602及び前記複数の第二誘電層606の固形分と硬化収縮率が最終の膜厚を決めるようになり、一般的に最終の膜厚はただぬれ膜厚さの30〜50%だけである。
したがって、本発明は、塗布方式を選択し、塗布物の物理的特性を変え、及び塗布プロセス、ベーキングと硬化プロセスのさまざまなパラメーターを調整することを通して、第一誘電層602及び前記複数の第二誘電層606を形成するに必要な厚さを決めることができる。説明すべきことは、本発明は主に二種類の主材を利用して多層基板を製造することができるため、例えば、本発明の第一、第二誘電層はポリイミド(polyidmide)又はビスベンゾシクロブテン(Bisbenzocyclobutene)等でよい、又は第一、第二誘電層は異なる材料でもよいし、金属ライン層は銅又はアルミノウムでよい。だから、材料の種類が少なくて、材料の機械的特性が整合し易くて、且つプロセスが単純で、従来の技術に比べて、フレキシブル多層基板の製造にさらに好ましい。且つ、多層基板の全体製造の品質と良率を向上し、プロセスコストを低減することができる。
また、本発明は塗布方式を利用して前記複数の第二誘電層606を形成するため、前記複数の金属ライン層604を覆って、本発明の前記複数の金属ライン層604が対応する前記複数の第二誘電層606に埋め込まれるようにしており、即ち、前記複数の金属ライン層604はそれぞれ前記複数の第二誘電層606に埋め込まれる。そのうえ、第一誘電層602及び前記複数の第二誘電層606は同じ材料でお互いに接着することができ、従来の技術のホットスタンプ、付着方式によって製造する時のように、層毎のホットスタンプ、付着にプリプレグを使用しなくてもでき、さらには、第一誘電層602及前記複数の第二誘電層606の間に界面接着強化の処理、例えば、プラズマ・プロセスの処理をすることができ、それぞれの誘電層の間の付着強度をさらに増加する。
また、塗布方式で前記複数の第二誘電層606を形成するため、本発明の金属ライン層の側面は対応する第二誘電層と密接に接合する。その他、隣接する金属ライン層を接続するために、第一誘電層602及び前記複数の第二誘電層606にビア612、614、616、618を製作することもできる。
従って、8層の多層基板を例とすると、上記のように従来の技術における完成品の厚さが大略600μm前後であることに比べて、本発明は誘電層の厚さを大幅に縮小して、8層の多層基板の完成品の厚さが約80〜90μmである。
インピーダンス整合の検討を前提とすると、本発明の多層基板は、高密度のストリップライン(Stripline)が高周波信号を伝送する時、信号のクロストーク(Crosstalk)及び逆行性結合(Backward Coupling)の影響を減らすことができ、同時に薄い誘電層を備えるため、ビア(Via)を縮め、そのスプリアス電波障害と容量が引き起こす高周波ノイズも減らすことができて、配線密度を提升し、同時に信号の完全性を相変わらず良好に保持する。
102銅箔層、100コア、104プリプレグ、106はんだマスク層、201、401、402、403金属ライン、600基板、602第一誘電層、606第二誘電層、604金属ライン層、612、614、616、618ビア

Claims (21)

  1. 多層基板であって、
    複数の誘電層と、複数の金属ライン層とを含み、前記複数の誘電層及び前記複数の金属ライン層を交互に積み重ねて、前記複数の誘電層はお互いに接着することにより、前記複数の金属ライン層がそれぞれ対応する前記複数の誘電層に埋め込まれることを特徴とする多層基板。
  2. 前記複数の誘電層の材料が同じであることを特徴とする請求項1に記載の多層基板。
  3. 前記複数の誘電層の材料がポリイミドであることを特徴とする請求項1に記載の多層基板。
  4. 前記複数の誘電層の材料がベンゾシクロブテンであることを特徴とする請求項1に記載の多層基板。
  5. 前記多層基板は、前記複数の誘電層に設けられて、前記複数の金属ライン層を接続する複数のビアをさらに含むことを特徴とする請求項1に記載の多層基板。
  6. 前記多層基板の表面に設けられた前記複数の誘電層がはんだマスク層として使用されることを特徴とする請求項5に記載の多層基板。
  7. 前記複数の誘電層の間に界面接着強化の処理をして、前記複数の誘電層の間の付着強度を増加することを特徴とする請求項1に記載の多層基板。
  8. 前記界面接着強化の処理はプラズマ・プロセスの処理であることを特徴とする請求項7に記載の多層基板。
  9. 前記複数の金属ライン層の側面は対応する前記複数の誘電層と密接に接合することを特徴とする請求項1に記載の多層基板。
  10. 前記複数の誘電層の一つの厚さは100μmより小さいであることを特徴とする請求項1に記載の多層基板。
  11. 前記複数の誘電層は塗布方式で形成することを特徴とする請求項1に記載の多層基板。
  12. 多層基板の製造方法であって、
    (a)基板を提供する工程と、
    (b)塗布方式で前記基板に第一誘電層を形成する工程と、
    (c)前記第一誘電層をベーキングして、前記第一誘電層を硬化する工程と、
    (d)前記第一誘電層に金属ライン層を形成する工程と、
    (e)塗布方式で前記金属ライン層に第二誘電層を形成する工程と、
    (f)前記第二誘電層をベーキングして、前記第二誘電層を硬化する工程と、
    (g) 前記多層基板を前記基板から分離する工程と
    を含むことを特徴とする多層基板の製造方法。
  13. 工程(f)の後に、工程(d)から工程(f)を繰り返して、交互に積み重ねた前記複数の第二誘電層及び前記複数の金属ライン層を形成し、前記複数の第二誘電層をお互いに接着して、前記複数の金属ライン層がそれぞれ対応する前記複数の第二誘電層に埋め込まれる工程をさらに含むことを特徴とする請求項12に記載の多層基板。
  14. 工程(f)後毎に、前記第二誘電層に少なくとも一つのビアを製造して、前記複数の金属ライン層を接続する工程をさらに含むことを特徴とする請求項13に記載の多層基板。
  15. 工程(e)前毎に、界面接着強化の処理をして、前記複数の第二誘電層の間の付着強度を増加する工程をさらに含むことを特徴とする請求項13に記載の多層基板。
  16. 前記界面接着強化の処理はプラズマ・プロセスの処理であることを特徴とする請求項15に記載の多層基板。
  17. 工程(e)の前に、界面接着強化の処理をして、前記第一誘電層と前記第二誘電層の間の付着強度を増加する工程をさらに含むことを特徴とする請求項12に記載の多層基板。
  18. 前記界面接着強化の処理がプラズマ・プロセスの処理であることを特徴とする請求項17に記載の多層基板。
  19. 工程(c)の後に、前記第一誘電層に少なくとも一つのビアを製造して、前記第一誘電層をはんだマスク層とする工程をさらに含むことを特徴とする請求項12に記載の多層基板。
  20. 工程(g)の後に、前記第一誘電層に少なくとも一つのビアを製作して、前記第一誘電層をはんだマスク層とするために用いられる工程をさらに含むことを特徴とする請求項12に記載の多層基板。
  21. 工程(e)において、塗布方式で前記金属ライン層に前記第二誘電層を形成して、前記金属ライン層の側面と対応する前記第二誘電層とが密接することを特徴とする請求項12に記載の多層基板。
JP2010515333A 2007-07-12 2007-07-12 多層基板及びその製造方法 Pending JP2010532924A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2007/002143 WO2009006762A1 (fr) 2007-07-12 2007-07-12 Substrat multicouche et son procédé de fabrication

Publications (1)

Publication Number Publication Date
JP2010532924A true JP2010532924A (ja) 2010-10-14

Family

ID=40228154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010515333A Pending JP2010532924A (ja) 2007-07-12 2007-07-12 多層基板及びその製造方法

Country Status (4)

Country Link
EP (1) EP2170023A4 (ja)
JP (1) JP2010532924A (ja)
KR (1) KR20100049065A (ja)
WO (1) WO2009006762A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002335082A (ja) * 2001-05-07 2002-11-22 Sony Corp 多層プリント配線基板及び多層プリント配線基板の製造方法
JP2003282773A (ja) * 2002-03-25 2003-10-03 Sumitomo Bakelite Co Ltd 多層配線板およびその製造方法ならびに半導体装置
JP2004193295A (ja) * 2002-12-11 2004-07-08 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
WO2005099328A1 (ja) * 2004-03-31 2005-10-20 Zeon Corporation 回路基板及びその製造方法
JP2006210622A (ja) * 2005-01-27 2006-08-10 Toshiba Corp 多層配線基板および半導体装置
JP2006310627A (ja) * 2005-04-28 2006-11-09 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2007088058A (ja) * 2005-09-20 2007-04-05 Denso Corp 多層基板、及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6036809A (en) * 1999-02-16 2000-03-14 International Business Machines Corporation Process for releasing a thin-film structure from a substrate
KR100570856B1 (ko) * 2003-04-02 2006-04-12 삼성전기주식회사 병렬적 다층 인쇄회로기판 제조 방법
US7537668B2 (en) * 2004-07-21 2009-05-26 Samsung Electro-Mechanics Co., Ltd. Method of fabricating high density printed circuit board
US20060145350A1 (en) * 2004-12-30 2006-07-06 Harald Gross High frequency conductors for packages of integrated circuits
JP4671829B2 (ja) * 2005-09-30 2011-04-20 富士通株式会社 インターポーザ及び電子装置の製造方法
JP2007109825A (ja) * 2005-10-12 2007-04-26 Nec Corp 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
CN1996582B (zh) * 2006-01-06 2012-02-15 巨擘科技股份有限公司 包含多层内连线结构的载板及其制造、回收以及应用方法
CN100485909C (zh) * 2006-08-18 2009-05-06 巨擘科技股份有限公司 结合ic整合基板与载板的结构及其与电子装置的制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002335082A (ja) * 2001-05-07 2002-11-22 Sony Corp 多層プリント配線基板及び多層プリント配線基板の製造方法
JP2003282773A (ja) * 2002-03-25 2003-10-03 Sumitomo Bakelite Co Ltd 多層配線板およびその製造方法ならびに半導体装置
JP2004193295A (ja) * 2002-12-11 2004-07-08 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
WO2005099328A1 (ja) * 2004-03-31 2005-10-20 Zeon Corporation 回路基板及びその製造方法
JP2006210622A (ja) * 2005-01-27 2006-08-10 Toshiba Corp 多層配線基板および半導体装置
JP2006310627A (ja) * 2005-04-28 2006-11-09 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2007088058A (ja) * 2005-09-20 2007-04-05 Denso Corp 多層基板、及びその製造方法

Also Published As

Publication number Publication date
WO2009006762A1 (fr) 2009-01-15
EP2170023A1 (en) 2010-03-31
KR20100049065A (ko) 2010-05-11
EP2170023A4 (en) 2011-07-20

Similar Documents

Publication Publication Date Title
US9326377B2 (en) Printed wiring board
TWI710301B (zh) 薄型天線電路板的製作方法
EP1443811A2 (en) High speed circuit board and method for fabrication
US8266797B2 (en) Method of manufacturing a multi-layer substrate
CN104902696A (zh) 一种基于埋线结构在印制电路板上制作铜柱的方法
CN101588680A (zh) 印刷线路板制造方法
US10667391B2 (en) Printed wiring board
WO2006080073A1 (ja) 多層回路基板の製造方法、多層回路基板
TWI578873B (zh) 高密度增層多層板之製造方法
JPH07106766A (ja) フレックスリジッド多層板及びその製造方法
JP2022008960A (ja) 回路基板の製造方法
US20140059852A1 (en) Multi-layer printed circuit board comprising film and method for fabricating the same
JP2010532924A (ja) 多層基板及びその製造方法
CN101346037B (zh) 多层基板及其制造方法
US20140110023A1 (en) Printed circuit board and method of manufacturing the same
CN101394713B (zh) 光电线路板及其制作方法
TWI501706B (zh) 線路板及其製作方法
US8125074B2 (en) Laminated substrate for an integrated circuit BGA package and printed circuit boards
JP4161577B2 (ja) 電気配線板
KR20100110008A (ko) 개별 차폐 구조와 임피던스 매칭된 고속전송용 신호 라인을 갖는 연성 플랫 케이블 및 그 제조방법
JP3226494U (ja) 多層フレキシブル回路基板及びその埋め込み回路層
US20230380076A1 (en) Wiring substrate
TWI833341B (zh) 電路板及其製備方法
US20230380055A1 (en) Wiring substrate
JP4825012B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130514