[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2010238833A - Package for optical semiconductor device, and optical semiconductor device - Google Patents

Package for optical semiconductor device, and optical semiconductor device Download PDF

Info

Publication number
JP2010238833A
JP2010238833A JP2009083824A JP2009083824A JP2010238833A JP 2010238833 A JP2010238833 A JP 2010238833A JP 2009083824 A JP2009083824 A JP 2009083824A JP 2009083824 A JP2009083824 A JP 2009083824A JP 2010238833 A JP2010238833 A JP 2010238833A
Authority
JP
Japan
Prior art keywords
optical semiconductor
resin
die pad
lead frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009083824A
Other languages
Japanese (ja)
Inventor
Sukeyuki Sakamoto
祐之 阪本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009083824A priority Critical patent/JP2010238833A/en
Publication of JP2010238833A publication Critical patent/JP2010238833A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress the occurrence of air bubbles or unfilled parts in a resin, thereby improving the accuracy of forming the resin, even if an optical semiconductor device is miniaturized and thinned. <P>SOLUTION: Each groove 10 is provided so as to connect each through-hole 9 formed in a half-etched region 8 on the backside of a lead frame 2 with the half-etched region. Consequently, it is possible to improve the accuracy of forming the resin, even if the optical semiconductor device is miniaturized and thinned. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、リードフレームを樹脂封止してなる光半導体装置用パッケージおよびそれを用いる光半導体装置に関する。   The present invention relates to an optical semiconductor device package in which a lead frame is sealed with a resin and an optical semiconductor device using the same.

光半導体装置は、光半導体装置用パッケージに光半導体素子を搭載し、光半導体素子と光半導体装置用パッケージとの電気的接続の後、光半導体素子を透光性樹脂で封止することにより形成される。また、従来の光半導体装置用パッケージは、リードフレームにおける光半導体素子搭載領域の周囲に発光効率を向上させるためのリフレクターを備えており、樹脂で形成されたリフレクターをリードフレームに保持するために、樹脂をリードフレームの光半導体素子搭載面に対する裏面にも形成している。   An optical semiconductor device is formed by mounting an optical semiconductor element in a package for an optical semiconductor device, and sealing the optical semiconductor element with a light-transmitting resin after electrical connection between the optical semiconductor element and the optical semiconductor device package. Is done. Further, the conventional package for optical semiconductor devices includes a reflector for improving the light emission efficiency around the optical semiconductor element mounting region in the lead frame, and in order to hold the reflector formed of resin on the lead frame, Resin is also formed on the back surface of the lead frame with respect to the optical semiconductor element mounting surface.

その反面、光半導体装置用パッケージの低背化を実現する方法の一つとして、リードフレーム裏面の樹脂を薄くすることを求められており、リードフレーム裏面の外部端子と放熱領域を除く部分のリードフレームを薄くし、薄くしたハーフエッチ領域にのみ樹脂を形成する構造が用いられている。   On the other hand, as one of the methods to reduce the height of the package for optical semiconductor devices, it is required to thin the resin on the back surface of the lead frame. A structure is used in which the frame is thinned and a resin is formed only in the thinned half-etched region.

以下、図7を用いて、従来の光半導体装置用パッケージの構成について説明する。
図7は従来の光半導体装置用パッケージの構造を示す図であり、図7(a)はチップ搭載面に対する裏面を示す図、図7(b)は図7(a)のE−E断面図、図7(c)はリードフレームの裏面を示す図である。
Hereinafter, the configuration of a conventional package for an optical semiconductor device will be described with reference to FIG.
FIG. 7 is a view showing the structure of a conventional package for an optical semiconductor device, FIG. 7 (a) is a view showing a back surface with respect to the chip mounting surface, and FIG. 7 (b) is a cross-sectional view taken along line EE in FIG. FIG. 7C is a view showing the back surface of the lead frame.

図7において、従来の光半導体装置用パッケージ71は、リードフレーム72上に樹脂73形成される構造であり、樹脂73からなるリフレクター74に囲まれたダイパッド75と、ダイパッド75が形成された面(以下、表面と称す)に対する裏面に露出した外部端子76を備える。外部端子76はリードフレーム72の裏面に露出しており、基板への実装時において面実装端子として機能する。また、リードフレーム72の裏面には、放熱領域77も露出しており、ヒートシンク等を取り付けることなく、低背型で放熱効率の高い構造を実現している。   In FIG. 7, a conventional optical semiconductor device package 71 has a structure in which a resin 73 is formed on a lead frame 72, and a die pad 75 surrounded by a reflector 74 made of the resin 73 and a surface on which the die pad 75 is formed ( Hereinafter, the external terminal 76 exposed on the back surface with respect to the front surface) is provided. The external terminal 76 is exposed on the back surface of the lead frame 72 and functions as a surface mounting terminal when mounted on the substrate. Further, the heat radiation area 77 is also exposed on the back surface of the lead frame 72, and a low profile and high heat radiation efficiency structure is realized without attaching a heat sink or the like.

リードフレーム72の裏面には外部端子76および放熱領域77を除く領域にハーフエッチ領域78が形成され、ハーフエッチ領域78内部にのみ樹脂73が形成されている。そして、樹脂73の表面はリードフレーム72と概ね面一になるように形成される構成である。
特開2005−79372号公報
On the back surface of the lead frame 72, a half-etched region 78 is formed in a region excluding the external terminal 76 and the heat dissipation region 77, and the resin 73 is formed only inside the half-etched region 78. The surface of the resin 73 is configured to be substantially flush with the lead frame 72.
JP 2005-79372 A

従来の光半導体装置用パッケージ71では、樹脂73を形成する際に、リードフレーム表面側から樹脂を供給し、穴81やスリット82を介してハーフエッチ領域78に樹脂73を形成する。   In the conventional package 71 for optical semiconductor devices, when the resin 73 is formed, the resin is supplied from the lead frame surface side, and the resin 73 is formed in the half-etched region 78 through the holes 81 and the slits 82.

しかしながら、従来の光半導体装置用パッケージ71の構造では、複数の穴81から供給される樹脂73の合流地点において樹脂73に気泡が形成される場合があるという問題点があった。また、ハーフエッチ領域78形状によっては樹脂73が十分に回り込まず、樹脂73が充填されない領域が生じる場合があると言う問題点があった。特に、ハーフエッチ領域78形状における角部では樹脂73の未充填が生じやすくなる。   However, the structure of the conventional package 71 for optical semiconductor devices has a problem that bubbles may be formed in the resin 73 at the junction of the resin 73 supplied from the plurality of holes 81. Further, depending on the shape of the half-etched region 78, there is a problem that the resin 73 does not sufficiently wrap around and a region where the resin 73 is not filled may occur. In particular, unfilled resin 73 is likely to occur at the corners in the half-etched region 78 shape.

さらに、光半導体装置用パッケージ特有の問題として、光半導体素子を収容する為の樹脂73から成るリフレクター74で囲まれ、ダイパッド75を底面に露出させた中空部を設ける必要が有り、この中空部の存在が上記問題点に対していっそう不利な要因となっている。   Further, as a problem peculiar to the package for an optical semiconductor device, it is necessary to provide a hollow portion surrounded by a reflector 74 made of a resin 73 for accommodating an optical semiconductor element and exposing the die pad 75 on the bottom surface. Existence is a more disadvantageous factor for the above problems.

本発明の光半導体装置用パッケージおよび光半導体装置は、上記問題点を解決するために、樹脂に形成される気泡や未充填部分の発生を抑制し、小型化,薄型化された光半導体装置であっても、その形態に制約を受ける事なく樹脂の形成精度を向上させて製造が可能なものを提供することを目的とする。   In order to solve the above problems, an optical semiconductor device package and an optical semiconductor device according to the present invention are small and thin optical semiconductor devices that suppress the generation of bubbles and unfilled portions formed in a resin. Even if it exists, it aims at providing what can manufacture by improving the formation precision of resin, without being restrict | limited to the form.

上記目的を達成するために、本発明の光半導体装置用パッケージは、ダイパッドおよび外部端子を備えるリードフレームと、前記リードフレームの前記ダイパッドが形成される面に対する裏面に前記リードフレームの厚みを薄くして形成される複数のハーフエッチ領域と、前記リードフレームに前記ダイパッドが形成される面から前記裏面まで貫通して形成される樹脂供給用の複数の穴と、前記ハーフエッチ領域に前記ダイパッドが形成される面まで貫通して形成される1または複数の貫通穴と、前記ハーフエッチ領域間に形成される1または複数の溝と、前記ダイパッドの周囲と前記ハーフエッチ領域中に形成される樹脂とを有することを特徴とする。   In order to achieve the above object, a package for an optical semiconductor device according to the present invention includes a lead frame including a die pad and an external terminal, and a thickness of the lead frame on a back surface of the lead frame with respect to a surface on which the die pad is formed. A plurality of half-etched regions formed in the lead frame, a plurality of holes for resin supply formed through the lead frame from the surface on which the die pad is formed to the back surface, and the die pad formed in the half-etched region One or a plurality of through holes formed penetrating to the surface to be formed, one or a plurality of grooves formed between the half-etched regions, a resin formed around the die pad and in the half-etched regions It is characterized by having.

また、ダイパッドおよび2つの外部端子を備えるリードフレームと、前記リードフレームの前記ダイパッドが形成される面に対する裏面に前記リードフレームの厚みを薄くして形成される複数のハーフエッチ領域と、前記リードフレームに前記ダイパッドが形成される面から前記裏面まで貫通して形成される樹脂供給用の複数の穴と、前記ハーフエッチ領域に前記ダイパッドが形成される面まで貫通して形成される1または複数の貫通穴と、前記ハーフエッチ領域間に形成される1または複数の溝と、前記ダイパッドの周囲と前記ハーフエッチ領域中に形成される樹脂とを有し、前記裏面に露出する前記2つの外部端子の面積が略同一であることを特徴とする。   A lead frame including a die pad and two external terminals; a plurality of half-etched regions formed by reducing the thickness of the lead frame on a back surface of the lead frame with respect to a surface on which the die pad is formed; and the lead frame A plurality of holes for resin supply formed through the surface from the surface where the die pad is formed to the back surface, and one or a plurality of holes formed through the surface where the die pad is formed in the half-etched region The two external terminals having a through hole, one or a plurality of grooves formed between the half-etched regions, a resin formed in the periphery of the die pad and in the half-etched region, and exposed on the back surface The areas are substantially the same.

また、前記貫通穴のうちのいくつかが2つの前記穴の間に形成されることを特徴とする。
また、前記貫通穴のうちのいくつかが前記ハーフエッチ領域によって形成される表面形状の角部の近傍に形成されることを特徴とする。
In addition, some of the through holes are formed between the two holes.
Further, some of the through holes are formed in the vicinity of a corner portion of a surface shape formed by the half-etched region.

また、前記ダイパッドの周囲に形成される樹脂の外周部に前記ダイパッドが形成される面と垂直方向の厚みが薄い部分を形成することを特徴とする。
また、前記ダイパッドの周囲の樹脂または前記厚みが薄い部分の樹脂の厚みが0.3mm以下であることを特徴とする。
In addition, a portion having a thin thickness in a direction perpendicular to a surface on which the die pad is formed is formed on an outer peripheral portion of the resin formed around the die pad.
Further, the thickness of the resin around the die pad or the resin in the thin portion is 0.3 mm or less.

また、前記裏面に露出する前記外部端子の前記リードフレームの外周辺を形成する角部に切り欠きを形成し、前記裏面に露出した前記外部端子と前記切り欠き面とに表面処理を施すことを特徴とする。   Further, a notch is formed in a corner portion forming the outer periphery of the lead frame of the external terminal exposed on the back surface, and surface treatment is performed on the external terminal exposed on the back surface and the cut surface. Features.

また、前記リードフレームの側面の一部に、前記リードフレームが前記ダイパッド方向に凹む凹部を形成し、前記裏面に露出した前記外部端子と前記外部端子から連続する前記凹部の側面とに表面処理を施すことを特徴とする。   Further, a recess is formed in the side surface of the lead frame where the lead frame is recessed in the die pad direction, and surface treatment is performed on the external terminal exposed on the back surface and the side surface of the recess continuous from the external terminal. It is characterized by giving.

さらに、本発明の光半導体装置は、前記光半導体装置用パッケージと、前記ダイパッドに搭載される光半導体素子と、前記光半導体素子と前記外部端子とを電気的に接続するワイヤと、前記ダイパッドの周囲に形成される樹脂中を前記光半導体素子を含んで封止する透光性樹脂とを有することを特徴とする。   Furthermore, the optical semiconductor device of the present invention includes the optical semiconductor device package, an optical semiconductor element mounted on the die pad, a wire for electrically connecting the optical semiconductor element and the external terminal, and the die pad. It has translucent resin which seals the resin formed in circumference | surroundings including the said optical semiconductor element, It is characterized by the above-mentioned.

以上により、小型化,薄型化された光半導体装置であっても、樹脂の形成精度を向上することができる。   As described above, even if the optical semiconductor device is reduced in size and thickness, the resin formation accuracy can be improved.

以上のように、本発明の光半導体装置用パッケージおよび光半導体装置は、リードフレーム裏面のハーフエッチ領域に形成される貫通穴とハーフエッチ領域間を接続する溝を備えることにより、小型化,薄型化された光半導体装置であっても、樹脂の形成精度を向上することができ、その形態に制約を受ける事なく製造が可能なものとすることが出来る。   As described above, the package for an optical semiconductor device and the optical semiconductor device of the present invention include a through hole formed in the half-etched region on the back surface of the lead frame and a groove connecting the half-etched region, thereby reducing the size and thickness. Even an optical semiconductor device can be improved in resin formation accuracy, and can be manufactured without being restricted by its form.

(実施の形態1)
まず、図1を用いて実施の形態1における光半導体装置用パッケージについて説明する。
(Embodiment 1)
First, the package for an optical semiconductor device according to the first embodiment will be described with reference to FIG.

図1は実施の形態1における光半導体装置用パッケージの構造を示す図であり、図1(a)はチップ搭載面に対する裏面を示す図、図1(b)は図1(a)のA−A断面図、図1(c)はリードフレームの裏面を示す図である。   1A and 1B are diagrams showing the structure of an optical semiconductor device package according to the first embodiment. FIG. 1A is a diagram showing a back surface with respect to a chip mounting surface, and FIG. FIG. 1A is a cross-sectional view of the lead frame, and FIG.

図1において、本発明の光半導体装置用パッケージ1は、リードフレーム2上にエポキシやシリコン等の熱硬化性の樹脂3が形成される構造であり、樹脂3からなるリフレクター4に囲まれたダイパッド5と、ダイパッド5が形成された面(以下、表面と称す)に対する裏面に露出した外部端子6を備える。外部端子6はリードフレーム2の裏面に露出しており、基板への実装時において面実装端子として機能する。ここで、図1では外部端子6を2つ備える例を示しているが、端子数は任意であり、光半導体装置以外にも適用可能である。   In FIG. 1, an optical semiconductor device package 1 of the present invention has a structure in which a thermosetting resin 3 such as epoxy or silicon is formed on a lead frame 2, and a die pad surrounded by a reflector 4 made of the resin 3. 5 and an external terminal 6 exposed on the back surface with respect to the surface on which the die pad 5 is formed (hereinafter referred to as the front surface). The external terminal 6 is exposed on the back surface of the lead frame 2 and functions as a surface mounting terminal when mounted on the substrate. Here, FIG. 1 shows an example in which two external terminals 6 are provided, but the number of terminals is arbitrary, and the present invention can be applied to devices other than optical semiconductor devices.

リードフレーム2の裏面には外部端子6および放熱領域7を除く領域にハーフエッチ領域8が形成され、ハーフエッチ領域8内部にのみ樹脂3が形成されている。そして、樹脂3の表面はリードフレーム2と概ね面一になるように形成される。   On the back surface of the lead frame 2, a half-etched region 8 is formed in a region excluding the external terminal 6 and the heat dissipation region 7, and the resin 3 is formed only inside the half-etched region 8. The surface of the resin 3 is formed so as to be substantially flush with the lead frame 2.

本発明の光半導体装置用パッケージでは、ハーフエッチング領域8にリードフレーム2の表面に達する貫通穴9や、隣接するハーフエッチング領域8間に形成される溝10を形成することを特徴とする。このような、貫通穴9や溝10を形成することにより、異なる流通経路で流通する樹脂3の合流地点で発生する気泡や、ハーフエッチング領域8の形状によって生じる樹脂3の未充填等を防止することができる。   The optical semiconductor device package of the present invention is characterized in that a through hole 9 reaching the surface of the lead frame 2 and a groove 10 formed between adjacent half etching regions 8 are formed in the half etching region 8. By forming the through hole 9 and the groove 10 as described above, bubbles generated at the joining point of the resin 3 flowing in different flow paths, unfilling of the resin 3 caused by the shape of the half-etching region 8 and the like are prevented. be able to.

例えば、図1(c)に示すように、リードフレーム2には、放熱領域7と外部端子6として外部端子6a,外部端子6bが設けられている。また、リードフレーム2表面から樹脂を供給するための穴11がこれらのまわりに形成されている。また、外部端子6bを電気的に独立させるために、スリット12が形成されている。樹脂形成の際には、リードフレーム2の表面から供給される樹脂3がこれらの穴11,スリット12等からリードフレーム2の裏面に回りこみハーフエッチング領域8に樹脂3を形成する。この時、異なる穴11から供給される樹脂3が合流する領域13では、樹脂3に気泡が形成されやすくなる。また、外部端子6の形状によっては、領域14のように樹脂3の回り込みが困難となる箇所があり、領域14の角部では樹脂3が充填されない場合が生じる。そこで、気泡の発生や樹脂3の未充填を防止するために、領域13や領域14の近傍に貫通穴9を設ける。さらに、外部端子6aの周囲に形成されるハーフエッチング領域8および外部端子6bの周囲に形成されるハーフエッチング領域8をつなぐ溝10を設けることにより、樹脂3の流通がさらに容易になり、小型化,薄型化された光半導体装置であっても、樹脂3の形成精度が向上する。   For example, as shown in FIG. 1C, the lead frame 2 is provided with an external terminal 6 a and an external terminal 6 b as the heat dissipation area 7 and the external terminal 6. Further, holes 11 for supplying resin from the surface of the lead frame 2 are formed around these. In addition, a slit 12 is formed in order to make the external terminal 6b electrically independent. At the time of resin formation, the resin 3 supplied from the front surface of the lead frame 2 wraps around the back surface of the lead frame 2 from these holes 11, slits 12, etc., and forms the resin 3 in the half-etched region 8. At this time, bubbles are easily formed in the resin 3 in the region 13 where the resin 3 supplied from different holes 11 merges. Further, depending on the shape of the external terminal 6, there is a portion where it is difficult for the resin 3 to wrap around like the region 14, and the resin 3 may not be filled at the corners of the region 14. Therefore, in order to prevent generation of bubbles and unfilling of the resin 3, the through holes 9 are provided in the vicinity of the regions 13 and 14. Furthermore, by providing a groove 10 that connects the half-etched region 8 formed around the external terminal 6a and the half-etched region 8 formed around the external terminal 6b, the resin 3 can be more easily distributed and downsized. , Even in the thinned optical semiconductor device, the formation accuracy of the resin 3 is improved.

また、リードフレーム2裏面の樹脂3との接触面に貫通穴9や溝10を形成することにより、樹脂3とリードフレーム2との接触面積が増加し、樹脂3の密着性が向上する。そのため、リードの抜けや樹脂3の剥離が防止できると共に、後に形成する透光性樹脂の漏れを防止することができる。   Further, by forming the through holes 9 and the grooves 10 in the contact surface with the resin 3 on the back surface of the lead frame 2, the contact area between the resin 3 and the lead frame 2 is increased, and the adhesion of the resin 3 is improved. Therefore, it is possible to prevent the lead from being removed and the resin 3 from being peeled off, and to prevent leakage of the translucent resin to be formed later.

ここで、ダイパッド5が形成される面上に形成される樹脂3の厚みを0.3mm以下にすることが望ましい。このように、ダイパッド5が形成される面上に形成される樹脂3の厚みを薄くすることにより、熱膨張係数の差を緩和することができ、リードフレーム2の反りを抑制することができる。
(実施の形態2)
次に、図2を用いて実施の形態2における光半導体装置用パッケージについて説明する。
Here, it is desirable that the thickness of the resin 3 formed on the surface on which the die pad 5 is formed be 0.3 mm or less. Thus, by reducing the thickness of the resin 3 formed on the surface on which the die pad 5 is formed, the difference in thermal expansion coefficient can be reduced, and the warpage of the lead frame 2 can be suppressed.
(Embodiment 2)
Next, an optical semiconductor device package according to the second embodiment will be described with reference to FIG.

図2は実施の形態2におけるリードフレームの構造を示す図であり、ダイパッド領域に対する裏面を示している。このリードフレームを樹脂封止することにより本実施の形態の光半導体装置用パッケージを形成する。   FIG. 2 is a diagram showing the structure of the lead frame in the second embodiment, and shows the back surface with respect to the die pad region. The package for the optical semiconductor device of the present embodiment is formed by sealing the lead frame with resin.

実施の形態1におけるリードフレーム2では、外部端子6aと外部端子6b(図1参照)の面積が異なっている。実施の形態2の光半導体装置用パッケージでは、実施の形態1におけるリードフレームに対して、図2に示すように、リードフレーム22の外部端子26aと外部端子26bの面積を同一にする。外部端子26aと外部端子26bの面積が異なる場合、光半導体装置を基板に実装した場合に、外部端子26aと外部端子26bとにかかる応力がばらつくため、接着力の差により一方の外部端子が立ち上がることになる。外部端子26aと外部端子26bの面積が同じにすることにより応力がばらつかず、外部端子の立ち上がりを抑制しながら樹脂の形成精度を向上することができる。ここで言う面積同一とは、完全に面積が一致することは要さず、応力のばらつきが許容範囲に収まるような概ね一致する範囲を含む。
(実施の形態3)
次に、図3を用いて実施の形態3における光半導体装置用パッケージについて説明する。
In the lead frame 2 in the first embodiment, the areas of the external terminals 6a and the external terminals 6b (see FIG. 1) are different. In the optical semiconductor device package of the second embodiment, the area of the external terminal 26a and the external terminal 26b of the lead frame 22 is made the same as that of the lead frame in the first embodiment, as shown in FIG. When the areas of the external terminal 26a and the external terminal 26b are different, the stress applied to the external terminal 26a and the external terminal 26b varies when the optical semiconductor device is mounted on the substrate, so that one of the external terminals rises due to the difference in adhesive force. It will be. By making the area of the external terminal 26a and the external terminal 26b the same, the stress does not vary, and the resin formation accuracy can be improved while suppressing the rising of the external terminal. Here, the same area does not require that the areas completely coincide with each other, but includes a substantially coincident range in which variations in stress fall within an allowable range.
(Embodiment 3)
Next, the package for an optical semiconductor device according to the third embodiment will be described with reference to FIG.

図3は実施の形態3における光半導体装置用パッケージの構造を示す断面図である。
実施の形態1および実施の形態2における光半導体装置用パッケージにおいて、図3に示すように、リフレクターの外周部に段差を設けてリフレクターの外周部の厚みを薄くすることを特徴とする。リフレクター34のように外周部の厚みを薄くすることにより、リードフレーム32に形成される樹脂33の厚みを部分的に薄くできるため、熱膨張係数の差を緩和することができ、さらに、リードフレーム32の反りを抑制しながら樹脂の形成精度を向上することができる。ここで、外周部の厚みを薄くした樹脂33の部分の厚みを0.3mm以下にすることが好ましい。
(実施の形態4)
次に、図4,図5を用いて実施の形態4における光半導体装置用パッケージについて説明する。
FIG. 3 is a cross-sectional view showing the structure of the optical semiconductor device package in the third embodiment.
In the package for optical semiconductor devices according to the first and second embodiments, as shown in FIG. 3, a step is provided in the outer peripheral portion of the reflector to reduce the thickness of the outer peripheral portion of the reflector. By reducing the thickness of the outer peripheral portion like the reflector 34, the thickness of the resin 33 formed on the lead frame 32 can be partially reduced, so that the difference in thermal expansion coefficient can be alleviated. The resin formation accuracy can be improved while suppressing the warpage of 32. Here, it is preferable that the thickness of the portion of the resin 33 in which the thickness of the outer peripheral portion is reduced is 0.3 mm or less.
(Embodiment 4)
Next, the package for an optical semiconductor device according to the fourth embodiment will be described with reference to FIGS.

図4は実施の形態4における光半導体装置用パッケージの構造を示す図であり、図4(a)はチップ搭載面に対する裏面を示す図、図4(b)は図4(a)のB−B断面図である。図5は実施の形態4における外部端子の一部に凹部を設ける光半導体装置用パッケージの構造を示す図であり、図5(a)はチップ搭載面に対する裏面を示す図、図5(b)は図5(a)のC−C断面図である。   4A and 4B are diagrams showing the structure of the package for an optical semiconductor device according to the fourth embodiment. FIG. 4A is a diagram showing the back surface with respect to the chip mounting surface, and FIG. It is B sectional drawing. FIG. 5 is a view showing the structure of an optical semiconductor device package in which a recess is formed in a part of the external terminal according to the fourth embodiment. FIG. 5 (a) is a view showing the back surface with respect to the chip mounting surface, and FIG. These are CC sectional drawing of Fig.5 (a).

本実施の形態では、実施の形態1〜実施の形態3に示す光半導体装置用パッケージにおいて、外部端子の実装面となる角部に切り欠きや凹部を形成することを特徴とする。
例えば、図4に示すように、外部端子46a,外部端子46bの露出する面における外周部の角部分に、角部分が形成される辺全長にわたって切り欠き47を設ける。そして、切り欠き47の断面を図4(b)に示すように階段状にする。あるいは、図5に示すように、リードフレーム52の側面における外部端子56a,外部端子56bが形成された領域に、側面の一部が凹む凹部57を設ける。
The present embodiment is characterized in that in the package for an optical semiconductor device described in any of Embodiments 1 to 3, a notch or a recess is formed in a corner portion serving as a mounting surface of an external terminal.
For example, as shown in FIG. 4, a notch 47 is provided in the corner portion of the outer peripheral portion of the exposed surface of the external terminal 46a and the external terminal 46b over the entire side where the corner portion is formed. Then, the cross section of the notch 47 is stepped as shown in FIG. Alternatively, as shown in FIG. 5, a concave portion 57 in which a part of the side surface is recessed is provided in a region where the external terminal 56 a and the external terminal 56 b are formed on the side surface of the lead frame 52.

そして、このような切り欠き47の底面及び側面,凹部57の側面にも、外部端子46a,外部端子46b,外部端子56a,外部端子56bと同様に表面にめっきを施す。
このように、外部端子に切り欠きや凹部を設け、切り欠きや凹部以外の側面で隣接するリードフレームと接続した状態で、切り欠きや凹部にも表面処理を施すことにより、光半導体装置を基板にはんだ実装する際の濡れ広がり領域が大きくなり、はんだ実装に問題がないことを容易に視認することができる。また、実装面積が大きくなるため、実装時の固着強度が向上する。したがって、実施の形態4の光半導体装置用パッケージによって、樹脂の形成精度を向上させながら、はんだ実装検査の視認性と実装強度の向上を図ることができる。
(実施の形態5)
次に、図6を用いて実施の形態5における光半導体装置について説明する。
Further, the bottom surface and the side surface of the notch 47 and the side surface of the recess 57 are plated on the surface in the same manner as the external terminal 46a, the external terminal 46b, the external terminal 56a, and the external terminal 56b.
In this way, a notch or a recess is provided in the external terminal, and the notch or the recess is subjected to a surface treatment in a state where it is connected to the adjacent lead frame on the side surface other than the notch or the recess, whereby the optical semiconductor device is mounted on the substrate. In this case, the wet spreading area when soldering is increased, and it can be easily recognized that there is no problem in solder mounting. Further, since the mounting area is increased, the fixing strength at the time of mounting is improved. Therefore, with the optical semiconductor device package of the fourth embodiment, it is possible to improve the solder mounting inspection visibility and mounting strength while improving the resin formation accuracy.
(Embodiment 5)
Next, the optical semiconductor device according to the fifth embodiment will be described with reference to FIG.

図6は本発明の半導体装置の構造を示す図であり、図6(a)は光半導体素子搭載面を示す図、図6(b)は図6(a)のD−D断面図である。
図6においては、図4に示す光半導体装置用パッケージに光半導体素子60を搭載する光半導体装置を示しているが、実施の形態1〜実施の形態4に示す各光半導体装置用パッケージに光半導体素子60を搭載する光半導体装置でも同様に適応可能である。
6A and 6B are views showing the structure of the semiconductor device of the present invention. FIG. 6A is a view showing an optical semiconductor element mounting surface, and FIG. 6B is a cross-sectional view taken along the line DD in FIG. .
FIG. 6 shows an optical semiconductor device in which the optical semiconductor element 60 is mounted on the optical semiconductor device package shown in FIG. 4, but the optical semiconductor device package shown in the first to fourth embodiments has an optical signal. The same applies to an optical semiconductor device in which the semiconductor element 60 is mounted.

図6に示すように、本発明の光半導体装置は、光半導体装置用パッケージのダイパッド65上に光半導体素子60が搭載され、光半導体素子60と外部電極66a,外部電極66bとがそれぞれワイヤ61を用いて電気的に接続される。さらに、光半導体素子60を搭載した状態で、リフレクター64中を透光性樹脂62で封止される。   As shown in FIG. 6, in the optical semiconductor device of the present invention, the optical semiconductor element 60 is mounted on the die pad 65 of the package for the optical semiconductor device, and the optical semiconductor element 60, the external electrode 66a, and the external electrode 66b are respectively connected to the wire 61. Are electrically connected. Further, the reflector 64 is sealed with a translucent resin 62 in a state where the optical semiconductor element 60 is mounted.

このように、実施の形態1〜実施の形態4に示す光半導体装置用パッケージを用いて光半導体装置を形成するため、樹脂の形成精度を向上させることができる。
以上の各実施の形態において、貫通穴の数や形状は任意であり、円形でも楕円形でもトラック形状でもかまわない。また、スリット形状にすることもできる。同様に溝の数や形状も任意である。
As described above, since the optical semiconductor device is formed using the optical semiconductor device package described in Embodiments 1 to 4, the resin formation accuracy can be improved.
In each of the above embodiments, the number and shape of the through holes are arbitrary, and may be circular, elliptical, or track-shaped. Moreover, it can also be made into a slit shape. Similarly, the number and shape of the grooves are arbitrary.

本発明は、樹脂の形成精度を向上することができ、リードフレームを樹脂封止してなる光半導体装置用パッケージおよびそれを用いる光半導体装置等に有用である。   INDUSTRIAL APPLICABILITY The present invention can improve resin formation accuracy, and is useful for an optical semiconductor device package in which a lead frame is sealed with a resin, an optical semiconductor device using the same, and the like.

実施の形態1における光半導体装置用パッケージの構造を示す図The figure which shows the structure of the package for optical semiconductor devices in Embodiment 1 実施の形態2におけるリードフレームの構造を示す図The figure which shows the structure of the lead frame in Embodiment 2. 実施の形態3における光半導体装置用パッケージの構造を示す断面図Sectional drawing which shows the structure of the package for optical semiconductor devices in Embodiment 3 実施の形態4における光半導体装置用パッケージの構造を示す図The figure which shows the structure of the package for optical semiconductor devices in Embodiment 4 実施の形態4における外部端子の一部に凹部を設ける光半導体装置用パッケージの構造を示す図The figure which shows the structure of the package for optical semiconductor devices which provides a recessed part in a part of external terminal in Embodiment 4 本発明の半導体装置の構造を示す図The figure which shows the structure of the semiconductor device of this invention 従来の光半導体装置用パッケージの構造を示す図The figure which shows the structure of the conventional package for optical semiconductor devices

1 光半導体装置用パッケージ
2 リードフレーム
3 樹脂
4 リフレクター
5 ダイパッド
6 外部端子
6a 外部端子
6b 外部端子
7 放熱領域
8 ハーフエッチ領域
9 貫通穴
10 溝
11 穴
12 スリット
13 領域
14 領域
22 リードフレーム
26a 外部端子
26b 外部端子
32 リードフレーム
33 樹脂
46a 外部端子
46b 外部端子
47 切り欠き
52 リードフレーム
56a 外部端子
56b 外部端子
57 凹部
34 リフレクター
60 光半導体素子
61 ワイヤ
62 透光性樹脂
66a 外部端子
66b 外部端子
71 光半導体装置用パッケージ
72 リードフレーム
73 樹脂
74 リフレクター
75 ダイパッド
76 外部端子
77 放熱領域
78 ハーフエッチ領域
81 穴
82 スリット
DESCRIPTION OF SYMBOLS 1 Package for optical semiconductor devices 2 Lead frame 3 Resin 4 Reflector 5 Die pad 6 External terminal 6a External terminal 6b External terminal 7 Heat dissipation area 8 Half-etched area 9 Through hole 10 Groove 11 Hole 12 Slit 13 Area 14 Area 22 Lead frame 26a External terminal 26b External terminal 32 Lead frame 33 Resin 46a External terminal 46b External terminal 47 Notch 52 Lead frame 56a External terminal 56b External terminal 57 Recess 34 Reflector 60 Optical semiconductor element 61 Wire 62 Translucent resin 66a External terminal 66b External terminal 71 Optical semiconductor Device Package 72 Lead Frame 73 Resin 74 Reflector 75 Die Pad 76 External Terminal 77 Heat Dissipation Area 78 Half Etch Area 81 Hole 82 Slit

Claims (9)

ダイパッドおよび外部端子を備えるリードフレームと、
前記リードフレームの前記ダイパッドが形成される面に対する裏面に前記リードフレームの厚みを薄くして形成される複数のハーフエッチ領域と、
前記リードフレームに前記ダイパッドが形成される面から前記裏面まで貫通して形成される樹脂供給用の複数の穴と、
前記ハーフエッチ領域に前記ダイパッドが形成される面まで貫通して形成される1または複数の貫通穴と、
前記ハーフエッチ領域間に形成される1または複数の溝と、
前記ダイパッドの周囲と前記ハーフエッチ領域中に形成される樹脂と
を有することを特徴とする光半導体装置用パッケージ。
A lead frame comprising a die pad and external terminals;
A plurality of half-etched regions formed by reducing the thickness of the lead frame on the back surface of the lead frame with respect to the surface on which the die pad is formed;
A plurality of holes for resin supply formed through the lead frame from the surface on which the die pad is formed to the back surface;
One or more through holes formed through the half-etched region up to the surface on which the die pad is formed;
One or more grooves formed between the half-etched regions;
A package for an optical semiconductor device, comprising: a resin formed in a periphery of the die pad and in the half-etched region.
ダイパッドおよび2つの外部端子を備えるリードフレームと、
前記リードフレームの前記ダイパッドが形成される面に対する裏面に前記リードフレームの厚みを薄くして形成される複数のハーフエッチ領域と、
前記リードフレームに前記ダイパッドが形成される面から前記裏面まで貫通して形成される樹脂供給用の複数の穴と、
前記ハーフエッチ領域に前記ダイパッドが形成される面まで貫通して形成される1または複数の貫通穴と、
前記ハーフエッチ領域間に形成される1または複数の溝と、
前記ダイパッドの周囲と前記ハーフエッチ領域中に形成される樹脂と
を有し、前記裏面に露出する前記2つの外部端子の面積が略同一であることを特徴とする請求項1記載の光半導体装置用パッケージ。
A lead frame comprising a die pad and two external terminals;
A plurality of half-etched regions formed by reducing the thickness of the lead frame on the back surface of the lead frame with respect to the surface on which the die pad is formed;
A plurality of holes for resin supply formed through the lead frame from the surface on which the die pad is formed to the back surface;
One or more through holes formed through the half-etched region up to the surface on which the die pad is formed;
One or more grooves formed between the half-etched regions;
2. The optical semiconductor device according to claim 1, further comprising: a resin formed in a periphery of the die pad and in the half-etched region, wherein the areas of the two external terminals exposed on the back surface are substantially the same. For package.
前記貫通穴のうちのいくつかが2つの前記穴の間に形成されることを特徴とする請求項1または請求項2のいずれかに記載の光半導体装置用パッケージ。   The optical semiconductor device package according to claim 1, wherein some of the through holes are formed between the two holes. 前記貫通穴のうちのいくつかが前記ハーフエッチ領域によって形成される表面形状の角部の近傍に形成されることを特徴とする請求項1〜請求項3のいずれかに記載の光半導体装置用パッケージ。   4. The optical semiconductor device according to claim 1, wherein some of the through holes are formed in the vicinity of a corner portion of a surface shape formed by the half-etched region. 5. package. 前記ダイパッドの周囲に形成される樹脂の外周部に前記ダイパッドが形成される面と垂直方向の厚みが薄い部分を形成することを特徴とする請求項1〜請求項4のいずれかに記載の光半導体装置用パッケージ。   The light according to any one of claims 1 to 4, wherein a portion having a thin thickness in a direction perpendicular to a surface on which the die pad is formed is formed on an outer peripheral portion of the resin formed around the die pad. Package for semiconductor devices. 前記ダイパッドの周囲の樹脂または前記厚みが薄い部分の樹脂の厚みが0.3mm以下であることを特徴とする請求項1〜請求項5のいずれかに記載の光半導体装置用パッケージ。   6. The package for an optical semiconductor device according to claim 1, wherein a thickness of a resin around the die pad or a resin in the thin portion is 0.3 mm or less. 前記裏面に露出する前記外部端子の前記リードフレームの外周辺を形成する角部に切り欠きを形成し、前記裏面に露出した前記外部端子と前記切り欠き面とに表面処理を施すことを特徴とする請求項1〜請求項6のいずれかに記載の光半導体装置用パッケージ。   A notch is formed in a corner portion forming the outer periphery of the lead frame of the external terminal exposed on the back surface, and the external terminal exposed on the back surface and the cut surface are subjected to surface treatment. The package for optical semiconductor devices according to any one of claims 1 to 6. 前記リードフレームの側面の一部に、前記リードフレームが前記ダイパッド方向に凹む凹部を形成し、前記裏面に露出した前記外部端子と前記外部端子から連続する前記凹部の側面とに表面処理を施すことを特徴とする請求項1〜請求項6のいずれかに記載の光半導体装置用パッケージ。   A recess is formed in a part of the side surface of the lead frame so that the lead frame is recessed in the die pad direction, and surface treatment is performed on the external terminal exposed on the back surface and the side surface of the recess continuous from the external terminal. The package for an optical semiconductor device according to claim 1, wherein: 請求項1〜請求項8のいずれかに記載の光半導体装置用パッケージと、
前記ダイパッドに搭載される光半導体素子と、
前記光半導体素子と前記外部端子とを電気的に接続するワイヤと、
前記ダイパッドの周囲に形成される樹脂中を前記光半導体素子を含んで封止する透光性樹脂と
を有することを特徴とする光半導体装置。
The package for optical semiconductor devices according to any one of claims 1 to 8,
An optical semiconductor element mounted on the die pad;
A wire for electrically connecting the optical semiconductor element and the external terminal;
An optical semiconductor device comprising: a translucent resin that seals the resin formed around the die pad including the optical semiconductor element.
JP2009083824A 2009-03-31 2009-03-31 Package for optical semiconductor device, and optical semiconductor device Pending JP2010238833A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009083824A JP2010238833A (en) 2009-03-31 2009-03-31 Package for optical semiconductor device, and optical semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009083824A JP2010238833A (en) 2009-03-31 2009-03-31 Package for optical semiconductor device, and optical semiconductor device

Publications (1)

Publication Number Publication Date
JP2010238833A true JP2010238833A (en) 2010-10-21

Family

ID=43092921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009083824A Pending JP2010238833A (en) 2009-03-31 2009-03-31 Package for optical semiconductor device, and optical semiconductor device

Country Status (1)

Country Link
JP (1) JP2010238833A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195361A (en) * 2011-03-15 2012-10-11 Sanken Electric Co Ltd Light emitting diode and manufacturing method of the same
CN103928596A (en) * 2013-01-14 2014-07-16 Lg伊诺特有限公司 Light Emitting Diode Device
JP2014146763A (en) * 2013-01-30 2014-08-14 Dainippon Printing Co Ltd Lead frame, lead fame with resin, multifaceted body of lead frame, multifaceted body of lead frame with resin, optical semiconductor device, multifaceted body of optical semiconductor device
JP2015041722A (en) * 2013-08-23 2015-03-02 株式会社東芝 Semiconductor light-emitting device
EP2610933A3 (en) * 2011-12-28 2015-11-25 Nichia Corporation Molded package for light emitting device
EP2595205A3 (en) * 2011-11-16 2015-12-02 LG Innotek Co., Ltd. Light emitting diode device
JP2016181683A (en) * 2015-03-23 2016-10-13 エスアイアイ・セミコンダクタ株式会社 Optical sensor device and manufacturing method thereof
JP2018022930A (en) * 2010-11-19 2018-02-08 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. Light emitting device and manufacturing method of the same
JP2018074066A (en) * 2016-11-01 2018-05-10 旭化成エレクトロニクス株式会社 Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110145A (en) * 2001-09-27 2003-04-11 Harvatek Corp Airfoil surface-mount package for light-emitting diode
JP2004335740A (en) * 2003-05-07 2004-11-25 Citizen Electronics Co Ltd Light emitting diode and its package structure
JP2007134376A (en) * 2005-11-08 2007-05-31 Akita Denshi Systems:Kk Light emitting diode, and method of manufacturing same
JP2010123908A (en) * 2008-11-18 2010-06-03 Seoul Semiconductor Co Ltd Light-emitting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110145A (en) * 2001-09-27 2003-04-11 Harvatek Corp Airfoil surface-mount package for light-emitting diode
JP2004335740A (en) * 2003-05-07 2004-11-25 Citizen Electronics Co Ltd Light emitting diode and its package structure
JP2007134376A (en) * 2005-11-08 2007-05-31 Akita Denshi Systems:Kk Light emitting diode, and method of manufacturing same
JP2010123908A (en) * 2008-11-18 2010-06-03 Seoul Semiconductor Co Ltd Light-emitting device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022930A (en) * 2010-11-19 2018-02-08 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. Light emitting device and manufacturing method of the same
JP2012195361A (en) * 2011-03-15 2012-10-11 Sanken Electric Co Ltd Light emitting diode and manufacturing method of the same
EP2595205A3 (en) * 2011-11-16 2015-12-02 LG Innotek Co., Ltd. Light emitting diode device
US9231166B2 (en) 2011-11-16 2016-01-05 Lg Innotek Co., Ltd. Light emitting device and lighting apparatus having the same
US10128423B2 (en) 2011-11-16 2018-11-13 Lg Innotek Co., Ltd. Light emitting device and lighting apparatus having the same
US10297728B2 (en) 2011-12-28 2019-05-21 Nichia Corporation Molded package for light emitting device
EP2610933A3 (en) * 2011-12-28 2015-11-25 Nichia Corporation Molded package for light emitting device
CN103928596A (en) * 2013-01-14 2014-07-16 Lg伊诺特有限公司 Light Emitting Diode Device
JP2014135489A (en) * 2013-01-14 2014-07-24 Lg Innotek Co Ltd Light emitting element
US9136452B2 (en) 2013-01-14 2015-09-15 Lg Innotek Co., Ltd. Light emitting device and lighting apparatus having the same
US9564564B2 (en) 2013-01-14 2017-02-07 Lg Innotek Co., Ltd. Light emitting device and lighting apparatus having the same
JP2014146763A (en) * 2013-01-30 2014-08-14 Dainippon Printing Co Ltd Lead frame, lead fame with resin, multifaceted body of lead frame, multifaceted body of lead frame with resin, optical semiconductor device, multifaceted body of optical semiconductor device
JP2015041722A (en) * 2013-08-23 2015-03-02 株式会社東芝 Semiconductor light-emitting device
JP2016181683A (en) * 2015-03-23 2016-10-13 エスアイアイ・セミコンダクタ株式会社 Optical sensor device and manufacturing method thereof
JP2018074066A (en) * 2016-11-01 2018-05-10 旭化成エレクトロニクス株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
JP2010238833A (en) Package for optical semiconductor device, and optical semiconductor device
JP2006318996A (en) Lead frame and resin sealed semiconductor device
JP2007180227A (en) Optical semiconductor device and its manufacturing method
JPWO2017209149A1 (en) Light emitting device
JP2006310630A (en) Optical semiconductor device, and its manufacturing method
JP6092645B2 (en) Semiconductor device
JP2010245468A (en) Mounting structure and mounting method of mold package
JP4767277B2 (en) Lead frame and resin-encapsulated semiconductor device
JP4489791B2 (en) QFN package
JP5405602B2 (en) LED package and frame for LED package
JP2016146458A (en) Semiconductor device
JP5121421B2 (en) Optical semiconductor device package and optical semiconductor device
JP5359135B2 (en) Light emitting device
JP4458260B2 (en) Hollow package manufacturing method and semiconductor package manufacturing method
JP2010118712A (en) Method of manufacturing qfn package
JP2008288493A (en) Semiconductor device
JP4408931B2 (en) Semiconductor light emitting device
JP2011187546A (en) Semiconductor device
JP2009158825A (en) Semiconductor device
JP6543391B2 (en) Semiconductor device
JP2010040846A (en) Semiconductor device and method of manufacturing the same
JP2009238804A (en) Semiconductor device
JP2015191988A (en) semiconductor module
JP5106451B2 (en) Optical semiconductor device package and optical semiconductor device
JP2012186387A (en) Manufacturing method of led package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130917