[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2010214480A - Method of manufacturing microstructure - Google Patents

Method of manufacturing microstructure Download PDF

Info

Publication number
JP2010214480A
JP2010214480A JP2009061162A JP2009061162A JP2010214480A JP 2010214480 A JP2010214480 A JP 2010214480A JP 2009061162 A JP2009061162 A JP 2009061162A JP 2009061162 A JP2009061162 A JP 2009061162A JP 2010214480 A JP2010214480 A JP 2010214480A
Authority
JP
Japan
Prior art keywords
substrate
residue
sacrificial layer
hydrogen fluoride
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009061162A
Other languages
Japanese (ja)
Other versions
JP5341579B2 (en
Inventor
Kazuhiko Takakawara
和彦 高河原
Hiroshi Kuwabara
啓 桑原
Tomomi Sakata
知巳 阪田
Hitoshi Ishii
仁 石井
Yasuhiro Sato
康博 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2009061162A priority Critical patent/JP5341579B2/en
Publication of JP2010214480A publication Critical patent/JP2010214480A/en
Application granted granted Critical
Publication of JP5341579B2 publication Critical patent/JP5341579B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To more easily remove residue generated when forming a structure by using a sacrifice layer made of organic resin. <P>SOLUTION: After removing the sacrifice layer 105, a substrate 101 formed with a lower electrode 141 and an upper electrode structure 171 is arranged in hydrogen fluoride gas for a prescribed time. For instance, if the substrate 101 is arranged in a sealable prescribed container and hydrogen fluoride gas is introduced into the container, the residue 111 stuck to the lower electrode 141 and the upper electrode structure 171, etc. formed on the substrate 101 can be exposed to hydrogen fluoride gas. As a result, hydrogen fluoride gas is acted on the residue 111 and the residue 111 is removed by etching. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、可動部および可動空間を備えるなど、微細な構造体の間に空間を備えた微細構造体の製造方法に関するものである。   The present invention relates to a method for manufacturing a fine structure having a space between fine structures, such as a movable portion and a movable space.

シリコンなどの半導体基板上やガラスなどの絶縁体基板上などに、微細な構造を作製するMEMS(Micro Electro Mechanical System)技術が開発されている。MEMSは、各種センサー分野、医療分野、無線通信分野など、様々な分野で利用されるようになりつつある。一例として、マイクロマシン技術により作製された微細スイッチ構造を有するMEMSスイッチは、高周波スイッチとして優れた特性を有している(非特許文献1参照)。   2. Description of the Related Art MEMS (Micro Electro Mechanical System) technology for producing a fine structure on a semiconductor substrate such as silicon or an insulating substrate such as glass has been developed. MEMS are being used in various fields such as various sensor fields, medical fields, and wireless communication fields. As an example, a MEMS switch having a fine switch structure manufactured by micromachine technology has excellent characteristics as a high-frequency switch (see Non-Patent Document 1).

MEMSスイッチは、固定電極と可動電極を備え、例えば静電力により可動電極を変位させ、可動電極に固定された接点電極と固定電極とが接触することで、電気的なスイッチ動作を実現させるものである。このようなスイッチでは、接触する部分が良好な接点であることが重要となる。例えば、金属材料から各電極を構成する場合、各電極の表面には金属面が露出し、なおかつ接触抵抗が小さいことが要求される。   The MEMS switch includes a fixed electrode and a movable electrode. For example, the movable electrode is displaced by an electrostatic force, and the contact electrode fixed to the movable electrode and the fixed electrode are brought into contact with each other, thereby realizing an electrical switch operation. is there. In such a switch, it is important that the contact portion is a good contact. For example, when each electrode is made of a metal material, it is required that the metal surface be exposed on the surface of each electrode and that the contact resistance be small.

上述したような電極構造の間に空間を有する微細構造は、一般に、犠牲層を用いて製造されている。例えば、下側の電極の上に犠牲層を形成し、この上に上側の電極を形成し、この後、犠牲層を選択的に除去する。これらのことにより、互いに離間して配置される2つの電極構造を形成することができる。犠牲層の材料としては、一般には有機樹脂が用いられている。有機樹脂は低温で成膜可能であり、パターニングも容易に行えるなどの特徴がある。従って、有機樹脂を犠牲層に用いれば、例えばCMOS−LSI上に、熱によるLSIの特性劣化を引き起こすことなく、低コストで微細構造体を作製することが可能となる。   A microstructure having a space between the electrode structures as described above is generally manufactured using a sacrificial layer. For example, a sacrificial layer is formed on the lower electrode, an upper electrode is formed on the sacrificial layer, and then the sacrificial layer is selectively removed. As a result, two electrode structures that are spaced apart from each other can be formed. As a material for the sacrificial layer, an organic resin is generally used. An organic resin can be formed at a low temperature and can be easily patterned. Therefore, if an organic resin is used for the sacrificial layer, for example, a microstructure can be manufactured at low cost on a CMOS-LSI without causing deterioration of LSI characteristics due to heat.

ところで、上述したように、犠牲層は除去することになる。有機樹脂の犠牲層を除去する方法には、酸素プラズマによるアッシング(非特許文献2参照)や、犠牲層を加熱するとともにオゾン雰囲気に晒すことによるアッシング(特許文献1参照)などがある。しかしながらこれらの方法では、電極の表面に重合膜や微粒子などが残渣となり、微細構造の動作を妨げるという問題がある。なお、上述したアッシング後の残渣は、主として有機樹脂と基板との密着性を高めるために添加されている密着助剤に由来するものである。   By the way, as described above, the sacrificial layer is removed. Methods for removing the sacrificial layer of the organic resin include ashing using oxygen plasma (see Non-Patent Document 2) and ashing by heating the sacrificial layer and exposing it to an ozone atmosphere (see Patent Document 1). However, these methods have a problem that polymer films, fine particles, and the like become residues on the surface of the electrode and hinder the operation of the fine structure. In addition, the residue after ashing mentioned above originates in the adhesion | attachment adjuvant added mainly in order to improve the adhesiveness of organic resin and a board | substrate.

このようなアッシング後の残渣を除去する方法として、ウエット処理により洗浄して残渣を除去する方法が提案されている。ウエット処理により電極表面を洗浄することで、残渣が除去されて清浄な表面が得られるようになる。しかしながらこの方法では、微細な寸法の電極構造では、ウエット処理に用いる溶液の表面張力により、ウエット処理後の乾燥工程などで電極同士が張り付き、また、破壊されるなどの問題が発生する(非特許文献3参照)。   As a method of removing such a residue after ashing, a method of removing the residue by washing by a wet process has been proposed. By cleaning the electrode surface by wet treatment, the residue is removed and a clean surface can be obtained. However, in this method, in the case of an electrode structure with a fine dimension, problems such as the electrodes sticking to each other in the drying process after the wet treatment or the like are broken due to the surface tension of the solution used in the wet treatment (non-patent). Reference 3).

ここで、液処理における表面張力の問題を解消するため、ウエット処理により洗浄した後に、超臨界流体を用いて乾燥する方法が提案されている(非特許文献3参照)。しかしながら、超臨界流体を用いる処理では、まず、高い圧力に耐えられる専用の特殊な洗浄装置が必要となる。また、加圧,加熱,減圧,置換などの処理を複数回繰り返す必要がある。このように、超臨界流体を用いた処理では、適用が容易ではなく、また、洗浄処理に多くの時間を必要とするため、製造プロセスの低コスト化や大量生産への対応が容易ではない(特許文献2参照)。   Here, in order to solve the problem of surface tension in the liquid treatment, a method of drying using a supercritical fluid after washing by a wet treatment has been proposed (see Non-Patent Document 3). However, in a process using a supercritical fluid, first, a special cleaning device that can withstand high pressure is required. In addition, it is necessary to repeat the processes such as pressurization, heating, decompression, and replacement a plurality of times. As described above, in the process using the supercritical fluid, the application is not easy, and the cleaning process requires a lot of time, so it is not easy to reduce the manufacturing process and cope with mass production ( Patent Document 2).

特開2002−219695号公報JP 2002-219695 A 特開2001−176837号公報JP 2001-176837 A

G.M.Rebeiz and J.B.Muldavin, “RF MEMS switches and switch circuits", IEEE Microwave Magazine, Vol.2, No.4, pp.59-70, Dec.2001.G.M.Rebeiz and J.B.Muldavin, “RF MEMS switches and switch circuits”, IEEE Microwave Magazine, Vol.2, No.4, pp.59-70, Dec.2001. D.Hah, E.Yoon, and S.Hong, "A low-voltage actuated micromachined microwave switch using torsion springs and leverge", IEEE Trans. Microwave Theory and Techniques, Vol.48, No.12 , pp.2540-2545, Dec.2000.D. Hah, E. Yoon, and S. Hong, "A low-voltage actuated micromachined microwave switch using torsion springs and leverge", IEEE Trans. Microwave Theory and Techniques, Vol. 48, No. 12, pp. 2540-2545 , Dec. 2000. 嵯峨、国安、服部、「高アスペクト比微細構造におけるウエット洗浄の限界とパターン破壊フリー洗浄技術」、信学技報、SDM2003−172、pp。15−20、2003年10月。Tsuji, Kuniyasu, Hattori, “Limits of wet cleaning in high-aspect-ratio fine structures and pattern destruction-free cleaning technology”, IEICE Technical Report, SDM 2003-172, pp. 15-20, October 2003.

以上に説明したように、従来では、MEMSなどの可動部を有する微細な構造体を製造するなど、有機樹脂の犠牲層を用いて所望とする構造体を作製する場合、犠牲層を除去した後の残渣が問題となり、この残渣を除去することが容易ではないという問題があった。   As described above, conventionally, when a desired structure is manufactured using a sacrificial layer of an organic resin, such as manufacturing a fine structure having a movable part such as MEMS, the sacrificial layer is removed. There was a problem that the residue was not easy to remove.

本発明は、以上のような問題点を解消するためになされたものであり、有機樹脂からなる犠牲層を用いて構造体を形成する場合に発生する残渣を、より容易に除去できるようにすることを目的とする。   The present invention has been made to solve the above-described problems, and makes it possible to more easily remove residues generated when a structure is formed using a sacrificial layer made of an organic resin. For the purpose.

本発明に係る微細構造体の製造方法は、基板の上に有機樹脂からなる犠牲層を用いて構造体を形成する第1工程と、活性な酸素を用いて犠牲層を除去する第2工程と、フッ化水素ガスを含む雰囲気に基板を晒す第3工程とを少なくとも備えるものである。なお、例えば、第1工程では、犠牲層を形成した後に、犠牲層の上に構造体を形成すればよい。   The method for manufacturing a microstructure according to the present invention includes a first step of forming a structure using a sacrificial layer made of an organic resin on a substrate, and a second step of removing the sacrificial layer using active oxygen. And a third step of exposing the substrate to an atmosphere containing hydrogen fluoride gas. For example, in the first step, after forming the sacrificial layer, a structure may be formed on the sacrificial layer.

上記微細構造体の製造方法において、第3工程の前に、基板の上にシリコン化合物からなる構造体を形成する工程を含む場合、第3工程では、処理温度を40℃以上にするとよい。また、この場合、第3工程では、フッ化水素ガスの分圧を10kPa以上とするとよい。また、第3工程の後に、基板を活性な酸素を含む雰囲気に晒す第4工程を備えるようにしてもよい。   In the method for manufacturing a fine structure, in the case where a step of forming a structure made of a silicon compound on a substrate is included before the third step, the processing temperature is preferably set to 40 ° C. or higher in the third step. In this case, the partial pressure of the hydrogen fluoride gas is preferably 10 kPa or more in the third step. Further, after the third step, a fourth step of exposing the substrate to an atmosphere containing active oxygen may be provided.

以上説明したように、本発明によれば、活性な酸素を用いて犠牲層を除去した後、フッ化水素ガスを含む雰囲気に基板を晒すようにしたので、有機樹脂からなる犠牲層を用い、基板の上に離間して配置される可撓性を有する構造体を有する微細構造体を製造するときに発生する残渣を、より容易に除去できるようになるという優れた効果が得られる。   As described above, according to the present invention, after removing the sacrificial layer using active oxygen, the substrate is exposed to an atmosphere containing hydrogen fluoride gas, so the sacrificial layer made of an organic resin is used, An excellent effect is obtained in that a residue generated when manufacturing a microstructure having a flexible structure that is spaced apart from the substrate can be more easily removed.

本発明の実施の形態1における製造方法を説明するための各工程における断面状態を示す工程図である。It is process drawing which shows the cross-sectional state in each process for demonstrating the manufacturing method in Embodiment 1 of this invention. 本発明の実施の形態1における製造方法を説明するための各工程における断面状態を示す工程図である。It is process drawing which shows the cross-sectional state in each process for demonstrating the manufacturing method in Embodiment 1 of this invention. 本発明の実施の形態1における製造方法を説明するための各工程における断面状態を示す工程図である。It is process drawing which shows the cross-sectional state in each process for demonstrating the manufacturing method in Embodiment 1 of this invention. 本発明の実施の形態1における製造方法を説明するための各工程における断面状態を示す工程図である。It is process drawing which shows the cross-sectional state in each process for demonstrating the manufacturing method in Embodiment 1 of this invention. 本発明の実施の形態1における製造方法を説明するための各工程における断面状態を示す工程図である。It is process drawing which shows the cross-sectional state in each process for demonstrating the manufacturing method in Embodiment 1 of this invention. 本発明の実施の形態1における製造方法を説明するための各工程における平面を示す工程図である。It is process drawing which shows the plane in each process for demonstrating the manufacturing method in Embodiment 1 of this invention. 本発明の実施の形態1における製造方法を説明するための各工程における断面状態を示す工程図である。It is process drawing which shows the cross-sectional state in each process for demonstrating the manufacturing method in Embodiment 1 of this invention. 本発明の実施の形態1における製造方法を説明するための各工程における断面状態を示す工程図である。It is process drawing which shows the cross-sectional state in each process for demonstrating the manufacturing method in Embodiment 1 of this invention. 本発明の実施の形態1における製造方法を説明するための各工程における断面状態を示す工程図である。It is process drawing which shows the cross-sectional state in each process for demonstrating the manufacturing method in Embodiment 1 of this invention. 本発明の実施の形態2における製造方法を説明するための各工程における断面状態を示す工程図である。It is process drawing which shows the cross-sectional state in each process for demonstrating the manufacturing method in Embodiment 2 of this invention. 本発明の実施の形態2における製造方法を説明するための各工程における断面状態を示す工程図である。It is process drawing which shows the cross-sectional state in each process for demonstrating the manufacturing method in Embodiment 2 of this invention. 本発明の実施の形態2における製造方法を説明するための各工程における断面状態を示す工程図である。It is process drawing which shows the cross-sectional state in each process for demonstrating the manufacturing method in Embodiment 2 of this invention. 本発明の実施の形態2における製造方法を説明するための各工程における断面状態を示す工程図である。It is process drawing which shows the cross-sectional state in each process for demonstrating the manufacturing method in Embodiment 2 of this invention. 本発明の実施の形態2における製造方法を説明するための各工程における断面状態を示す工程図である。It is process drawing which shows the cross-sectional state in each process for demonstrating the manufacturing method in Embodiment 2 of this invention. 本発明の実施の形態2における製造方法を説明するための各工程における断面状態を示す工程図である。It is process drawing which shows the cross-sectional state in each process for demonstrating the manufacturing method in Embodiment 2 of this invention. 本発明の実施の形態2における製造方法を説明するための各工程における断面状態を示す工程図である。It is process drawing which shows the cross-sectional state in each process for demonstrating the manufacturing method in Embodiment 2 of this invention. 本発明の実施の形態2における製造方法を説明するための各工程における断面状態を示す工程図である。It is process drawing which shows the cross-sectional state in each process for demonstrating the manufacturing method in Embodiment 2 of this invention. 本発明の実施の形態2における製造方法を説明するための各工程における断面状態を示す工程図である。It is process drawing which shows the cross-sectional state in each process for demonstrating the manufacturing method in Embodiment 2 of this invention. 酸化シリコンのフッ化水素ガスによるエッチングレートと基板温度との関係を示す相関図である。It is a correlation diagram which shows the relationship between the etching rate by the hydrogen fluoride gas of silicon oxide, and substrate temperature. 本発明の実施の形態2により製造した微細構造体の構成を模式的に示す断面図である。It is sectional drawing which shows typically the structure of the fine structure manufactured by Embodiment 2 of this invention. 本発明が適用可能な微細構造体の製造途中の状態を模式的に示す断面図である。It is sectional drawing which shows typically the state in the middle of manufacture of the microstructure which can apply this invention.

以下、本発明の実施の形態について図を参照して説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

[実施の形態1]
始めに、本発明の実施の形態1について説明する。まず、図1Aに示すように、例えばシリコンからなる基板101の上に、めっき法で金属膜を形成するために必要となるシード層102を形成する。例えば、スパッタ法および蒸着法などにより、チタン層および金層をこの順に積層し、これら積層膜をシード層102とすればよい。このときのチタン層の層厚は、0.1μm程度、金層の層厚は0.1μm程度とすればよい。
[Embodiment 1]
First, the first embodiment of the present invention will be described. First, as shown in FIG. 1A, a seed layer 102 necessary for forming a metal film by plating is formed on a substrate 101 made of, for example, silicon. For example, a titanium layer and a gold layer may be stacked in this order by a sputtering method, an evaporation method, or the like, and these stacked films may be used as the seed layer 102. At this time, the thickness of the titanium layer may be about 0.1 μm, and the thickness of the gold layer may be about 0.1 μm.

次に、図1Bに示すように、まず、シード層102の上に開口部103aを備えるレジストパターン103を形成する。例えば、よく知られたフォトレジスト材料をシード層の上に塗布してレジスト膜を形成する。次いで、開口部103aに対応するパターンを備えるフォトマスクを用いた公知のフォトリソグラフィ技術によりレジスト膜をパターニングすることで、レジストパターン103が形成できる。レジストパターン103の膜厚は1μm程度とする。   Next, as shown in FIG. 1B, first, a resist pattern 103 having an opening 103 a is formed on the seed layer 102. For example, a well-known photoresist material is applied on the seed layer to form a resist film. Next, the resist pattern 103 can be formed by patterning the resist film by a known photolithography technique using a photomask having a pattern corresponding to the opening 103a. The film thickness of the resist pattern 103 is about 1 μm.

次に、開口部103aに露出するシード層102の上に、電解めっき法により金を堆積することで金属パターン104が形成された状態とする。金属パターン104は、膜厚0.3μm程度とすればよい。金属パターン104は、後述する下部電極の一部を構成するものである。このようにして金属パターン104を形成した後、レジストパターン103は除去する。   Next, the metal pattern 104 is formed by depositing gold by electrolytic plating on the seed layer 102 exposed in the opening 103a. The metal pattern 104 may be about 0.3 μm thick. The metal pattern 104 constitutes a part of the lower electrode described later. After the metal pattern 104 is thus formed, the resist pattern 103 is removed.

次に、金属パターン104をマスクとしてシード層102を選択的にエッチング除去し、図1Cに示すように、基板101の上に下部電極141が形成された状態とする。金属パターン104の周囲のシード層102のエッチングでは、まず、上層の金層は、ヨウ素、ヨウ化アンモニウム、水、エタノールからなるエッチング液を用いたウエットエッチングにより除去できる。なお、このエッチングでは、金属パターン104の一部もエッチングされる。また、下層のチタン層は、フッ化水素水溶液を用いたウエットエッチングにより除去できる。   Next, the seed layer 102 is selectively removed by etching using the metal pattern 104 as a mask, so that the lower electrode 141 is formed on the substrate 101 as shown in FIG. 1C. In etching the seed layer 102 around the metal pattern 104, first, the upper gold layer can be removed by wet etching using an etchant composed of iodine, ammonium iodide, water, and ethanol. In this etching, a part of the metal pattern 104 is also etched. The lower titanium layer can be removed by wet etching using an aqueous hydrogen fluoride solution.

次に、図1Dに示すように、下部電極141を覆うように基板101の上に有機樹脂からなる犠牲層105を形成し、また、犠牲層105に開口部105aを形成する。例えば、PBO(ポリベンザオキサゾール)により構成された感光性を有する有機樹脂を、基板101の上に塗布して塗布膜を形成する。次いで、形成した塗布膜を公知のリソグラフィ技術によりパターニングすれば、開口部105aを備える犠牲層105が形成できる。犠牲層105のパターニング処理では、前処理として、塗布膜に対して120℃のプリベーク処理を4分程度行う。また、パターニングした後には、310℃程度の加熱処理を行い、硬化させる。なお、犠牲層105に用いる有機樹脂としては、例えば、住友ベークライト社製のCRC8300を用いればよい。   Next, as shown in FIG. 1D, a sacrificial layer 105 made of an organic resin is formed on the substrate 101 so as to cover the lower electrode 141, and an opening 105 a is formed in the sacrificial layer 105. For example, a photosensitive organic resin composed of PBO (polybenzoxazole) is applied onto the substrate 101 to form a coating film. Next, the sacrificial layer 105 having the opening 105a can be formed by patterning the formed coating film by a known lithography technique. In the patterning process of the sacrificial layer 105, a prebaking process at 120 ° C. is performed on the coating film for about 4 minutes as a pre-process. Further, after the patterning, a heat treatment at about 310 ° C. is performed and cured. In addition, as an organic resin used for the sacrificial layer 105, for example, CRC8300 manufactured by Sumitomo Bakelite may be used.

次に、図1Eに示すように、まず、開口部105a内を含めた犠牲層105の上に、シード層106を形成する。また、開口部105a(図1D)の一部から下部電極141の上部にあたる領域に渡る金属パターン107を形成する。なお、金属パターン107の一端側には、開口部105bが形成される。金属パターン107は、図1Fの断面図に示すように、支持部108,連結部109,および上部電極110となる部分から構成されている。開口部105bは、支持部108に隣接する。なお、図1Eは、図1Fのee’線の断面を示している。   Next, as shown in FIG. 1E, first, a seed layer 106 is formed on the sacrificial layer 105 including the inside of the opening 105a. Further, a metal pattern 107 is formed from a part of the opening 105a (FIG. 1D) to a region corresponding to the upper part of the lower electrode 141. Note that an opening 105 b is formed on one end side of the metal pattern 107. As shown in the cross-sectional view of FIG. 1F, the metal pattern 107 includes a support portion 108, a connection portion 109, and portions that become the upper electrode 110. The opening 105b is adjacent to the support portion 108. FIG. 1E shows a cross section taken along line ee ′ of FIG. 1F.

ここで、シード層106は、前述したシード層102と同様に形成すればよい。また、金属パターン107は、上述した金属パターン104と同様に、所望とする領域が開口したレジストパターンを用い、この開口部に露出するシード層106の上に、選択的に金をめっきすることで形成すればよい。この場合においても、レジストパターンの膜厚は1μm程度とすればよい。また、金属パターン107のめっき厚は0.3μm程度とすればよい。   Here, the seed layer 106 may be formed in the same manner as the seed layer 102 described above. Similarly to the metal pattern 104 described above, the metal pattern 107 is a resist pattern in which a desired region is opened, and gold is selectively plated on the seed layer 106 exposed in the opening. What is necessary is just to form. Even in this case, the film thickness of the resist pattern may be about 1 μm. The plating thickness of the metal pattern 107 may be about 0.3 μm.

次いで、金属パターン107をマスクとしてシード層106を選択的にエッチング除去し、図1Gに示すように、上部電極110が下部電極141の上方に対向して配置される上部電極構造体171が形成された状態とする。上部電極構造体171は、基板101に接続する支持部108と、支持部108と上部電極110とを連結する連結部109とを備える。シード層106のエッチングは、前述したシード層102のエッチングと同様である。   Next, the seed layer 106 is selectively removed by etching using the metal pattern 107 as a mask to form an upper electrode structure 171 in which the upper electrode 110 is disposed to face the upper side of the lower electrode 141 as shown in FIG. 1G. State. The upper electrode structure 171 includes a support portion 108 that is connected to the substrate 101, and a connecting portion 109 that connects the support portion 108 and the upper electrode 110. The etching of the seed layer 106 is the same as the etching of the seed layer 102 described above.

次に、例えば酸素プラズマやオゾン雰囲気を用いたアッシングにより犠牲層105を除去することで、図1Hに示すように、下部電極141と上部電極110とが離間した状態とする。ここで、上述したような有機樹脂である犠牲層105の活性な酸素を用いた除去では、犠牲層105が接していた領域に残渣111が形成される。このようなアッシング処理では、有機樹脂を完全に除去することが容易ではなく、エッチングしきれずに残る部分や再付着により発生する微量子などより残渣111が形成される。上部電極構造体171は、例えば連結部109が変形する(撓む)ことで、下部電極141に対して上部電極110を変位させる微細構造体である。ところが、残渣111は、上部電極構造体171の上述した動作を阻害するものとなる。   Next, the sacrificial layer 105 is removed by, for example, ashing using oxygen plasma or an ozone atmosphere, so that the lower electrode 141 and the upper electrode 110 are separated from each other as shown in FIG. 1H. Here, in the removal using the active oxygen of the sacrificial layer 105 which is an organic resin as described above, a residue 111 is formed in a region where the sacrificial layer 105 is in contact. In such an ashing process, it is not easy to completely remove the organic resin, and a residue 111 is formed from a portion that remains unetched or a tracer generated by redeposition. The upper electrode structure 171 is a microstructure that displaces the upper electrode 110 with respect to the lower electrode 141, for example, when the connecting portion 109 is deformed (bent). However, the residue 111 hinders the above-described operation of the upper electrode structure 171.

残渣111は、犠牲層105の基板との密着性を高めるために有機樹脂に添加されている助剤に由来するものであり、シリコンサブオキサイドを主成分とするものである。このため、上述したような活性酸素を用いた処理では完全に除去することが容易ではない。これに対し、残渣111は、フッ化水素ガスによって除去することができる。従って、上述したように犠牲層105を除去した後、下部電極141および上部電極構造体171が形成されている基板101を、フッ化水素ガス中に所定の時間配置する。   The residue 111 is derived from an auxiliary agent added to the organic resin in order to improve the adhesion of the sacrificial layer 105 to the substrate, and is mainly composed of silicon suboxide. For this reason, it is not easy to remove completely by the treatment using active oxygen as described above. On the other hand, the residue 111 can be removed with hydrogen fluoride gas. Therefore, after removing the sacrificial layer 105 as described above, the substrate 101 on which the lower electrode 141 and the upper electrode structure 171 are formed is placed in hydrogen fluoride gas for a predetermined time.

例えば、密閉可能な所定の容器内に基板101を配置し、この容器にフッ化水素ガスを導入すれば、基板101の上に形成された下部電極141および上部電極構造体171などに付着している残渣111を、フッ化水素ガスに晒すことができる。これにより、フッ化水素を残渣111に作用させ、残渣111をエッチング除去することで、図1Iに示すように、残渣などがない状態で、基板101の上に、下部電極141および上部電極構造体171が形成できる。   For example, if the substrate 101 is placed in a predetermined container that can be sealed and hydrogen fluoride gas is introduced into the container, the substrate 101 adheres to the lower electrode 141 and the upper electrode structure 171 formed on the substrate 101. The remaining residue 111 can be exposed to hydrogen fluoride gas. As a result, hydrogen fluoride is allowed to act on the residue 111 and the residue 111 is removed by etching, so that the lower electrode 141 and the upper electrode structure are formed on the substrate 101 without any residue as shown in FIG. 1I. 171 can be formed.

上述したように、本実施の形態では、有機樹脂からなる犠牲層の除去をドライエッチングによって行い、さらに犠牲層を除去した後に電極表面に形成される残渣を、フッ化水素ガスを用いたドライエッチングで除去する。このように、本実施の形態によれば、例えば、2つの電極構造体により可動構造を形成し、形成した電極構造体の表面について十分な清浄化処理を行うことができる。このため、残渣による電極同士の貼りつきなどの問題は生じることが無く、残渣に駆動を阻害されることのない微小な可動構造を作製することができるようになる。また、本実施の形態によれば、表面張力が問題となる液処理を行うことなく、残渣を除去している。このため、表面張力による微細なパターンの変形や固着などの破損が発生しない。   As described above, in this embodiment, the sacrificial layer made of an organic resin is removed by dry etching, and the residue formed on the electrode surface after the sacrificial layer is further removed is dry-etched using hydrogen fluoride gas. Remove with. Thus, according to the present embodiment, for example, a movable structure can be formed by two electrode structures, and the surface of the formed electrode structure can be sufficiently cleaned. For this reason, problems such as sticking of electrodes due to the residue do not occur, and a minute movable structure that does not impede driving by the residue can be manufactured. Moreover, according to this Embodiment, the residue is removed, without performing the liquid process from which surface tension becomes a problem. For this reason, damage such as fine pattern deformation or fixation due to surface tension does not occur.

なお、上述したようにフッ化水素ガスによる処理をした後に、オゾンガスや酸素ガスのプラズマなど活性な酸素を用いた雰囲気に基板を晒すアッシング処理を行うようにしてもよい。フッ化水素ガスによる処理の後、電極などの構造体の表面に炭素を含む残渣が残る場合、活性な酸素を用いたアッシング処理によりこの残渣を除去することができる。   Note that after the treatment with hydrogen fluoride gas as described above, an ashing treatment may be performed in which the substrate is exposed to an atmosphere using active oxygen such as ozone gas or oxygen gas plasma. When a residue containing carbon remains on the surface of a structure such as an electrode after the treatment with hydrogen fluoride gas, the residue can be removed by an ashing treatment using active oxygen.

[実施の形態2]
次に、本発明の実施の形態2について説明する。まず、図2Aに示すように、例えばシリコンからなる基板201の上に、めっき法で金属膜を形成するために必要となるシード層202を形成する。例えば、スパッタ法および蒸着法などにより、チタン層および金層をこの順に積層し、これら積層膜をシード層202とすればよい。このときのチタン層の層厚は、0.1μm程度、金層の層厚は0.1μm程度とすればよい。
[Embodiment 2]
Next, a second embodiment of the present invention will be described. First, as shown in FIG. 2A, a seed layer 202 necessary for forming a metal film by plating is formed on a substrate 201 made of, for example, silicon. For example, a titanium layer and a gold layer may be stacked in this order by a sputtering method, a vapor deposition method, or the like, and these stacked films may be used as the seed layer 202. At this time, the thickness of the titanium layer may be about 0.1 μm, and the thickness of the gold layer may be about 0.1 μm.

次に、図2Bに示すように、まず、シード層202の上に開口部203aを備えるレジストパターン203を形成する。例えば、よく知られたフォトレジスト材料をシード層の上に塗布してレジスト膜を形成する。次いで、開口部203aに対応するパターンを備えるフォトマスクを用いた公知のフォトリソグラフィ技術によりレジスト膜をパターニングすることで、レジストパターン203が形成できる。レジストパターン203の膜厚は1μm程度とする。   Next, as shown in FIG. 2B, first, a resist pattern 203 having an opening 203 a is formed on the seed layer 202. For example, a well-known photoresist material is applied on the seed layer to form a resist film. Next, the resist pattern 203 can be formed by patterning the resist film by a known photolithography technique using a photomask having a pattern corresponding to the opening 203a. The film thickness of the resist pattern 203 is about 1 μm.

次に、開口部203aに露出するシード層202の上に、電解めっき法により金を堆積することで金属パターン204が形成された状態とする。金属パターン204は、膜厚0.3μm程度とすればよい。金属パターン204は、後述する下部電極の一部を構成するものである。このようにして金属パターン204を形成した後、レジストパターン203は除去する。   Next, a metal pattern 204 is formed by depositing gold on the seed layer 202 exposed in the opening 203a by electrolytic plating. The metal pattern 204 may have a thickness of about 0.3 μm. The metal pattern 204 constitutes a part of the lower electrode described later. After the metal pattern 204 is thus formed, the resist pattern 203 is removed.

次に、金属パターン204をマスクとしてシード層202を選択的にエッチング除去し、図2Cに示すように、基板201の上に下部電極(第1電極)241が形成された状態とする。金属パターン204の周囲のシード層202のエッチングでは、まず、上層の金層は、ヨウ素、ヨウ化アンモニウム、水、エタノールからなるエッチング液を用いたウエットエッチングにより除去できる。なお、このエッチングでは、金属パターン204の一部もエッチングされる。また、下層のチタン層は、フッ化水素水溶液を用いたウエットエッチングにより除去できる。   Next, the seed layer 202 is selectively removed by etching using the metal pattern 204 as a mask, so that a lower electrode (first electrode) 241 is formed on the substrate 201 as shown in FIG. 2C. In the etching of the seed layer 202 around the metal pattern 204, first, the upper gold layer can be removed by wet etching using an etchant composed of iodine, ammonium iodide, water, and ethanol. In this etching, part of the metal pattern 204 is also etched. The lower titanium layer can be removed by wet etching using an aqueous hydrogen fluoride solution.

次に、図2Dに示すように、下部電極241の上に絶縁膜241aを形成する。例えば、酸化シリコンを堆積して酸化シリコン膜を形成し、これを公知のフォトリソグラフィ技術およびエッチング技術によりパターニングすることで、下部電極241の上に絶縁膜241aが形成できる。絶縁膜241aは、例えば、膜厚0.1μm程度に形成すればよい。   Next, as illustrated in FIG. 2D, an insulating film 241 a is formed on the lower electrode 241. For example, the insulating film 241a can be formed on the lower electrode 241 by depositing silicon oxide to form a silicon oxide film and patterning the silicon oxide film by a known photolithography technique and etching technique. The insulating film 241a may be formed with a film thickness of about 0.1 μm, for example.

次に、図2Eに示すように、絶縁膜241aが形成された下部電極241を覆うように基板201の上に有機樹脂からなる犠牲層205を形成し、また、犠牲層205に開口部205aを形成する。例えば、PBOにより構成された感光性を有する有機樹脂を、基板201の上に塗布して塗布膜を形成する。次いで、形成した塗布膜を公知のリソグラフィ技術によりパターニングすれば、開口部205aを備える犠牲層205が形成できる。   Next, as shown in FIG. 2E, a sacrificial layer 205 made of an organic resin is formed on the substrate 201 so as to cover the lower electrode 241 on which the insulating film 241a is formed, and an opening 205a is formed in the sacrificial layer 205. Form. For example, a photosensitive organic resin composed of PBO is applied onto the substrate 201 to form a coating film. Next, the sacrificial layer 205 having the opening 205a can be formed by patterning the formed coating film by a known lithography technique.

犠牲層205のパターニング処理では、前処理として、塗布膜に対して120℃のプリベーク処理を4分程度行う。また、パターニングした後には、310℃程度の加熱処理を行い、硬化させる。なお、犠牲層205に用いる有機樹脂としては、例えば、住友ベークライト社製のCRC8300を用いればよい。   In the patterning process of the sacrificial layer 205, a prebaking process at 120 ° C. is performed on the coating film for about 4 minutes as a pre-process. Further, after the patterning, a heat treatment at about 310 ° C. is performed and cured. As an organic resin used for the sacrificial layer 205, for example, CRC8300 manufactured by Sumitomo Bakelite may be used.

次に、図2Fに示すように、まず、開口部205a内を含めた犠牲層205の上に、シード層206を形成する。また、開口部205a(図2F)の一部から下部電極241の上部にあたる領域に渡る金属パターン207を形成する。なお、金属パターン207の一端側には、開口部205bが形成される。金属パターン207は、前述した実施の形態1における金属パターン107と同様に、支持部208,連結部209,および上部電極210となる部分から構成されている。開口部205bは、支持部208に隣接する。   Next, as shown in FIG. 2F, first, a seed layer 206 is formed on the sacrificial layer 205 including the inside of the opening 205a. Further, a metal pattern 207 is formed over a region corresponding to the upper portion of the lower electrode 241 from a part of the opening 205a (FIG. 2F). Note that an opening 205 b is formed on one end side of the metal pattern 207. Similarly to the metal pattern 107 in the first embodiment described above, the metal pattern 207 includes a portion that becomes the support portion 208, the connecting portion 209, and the upper electrode 210. The opening 205b is adjacent to the support 208.

ここで、シード層206は、前述したシード層202と同様に形成すればよい。また、金属パターン207は、上述した金属パターン204と同様に、所望とする領域が開口したレジストパターンを用い、この開口部に露出するシード層206の上に、選択的に金をめっきすることで形成すればよい。この場合においても、レジストパターンの膜厚は1μm程度とすればよい。また、金属パターン207のめっき厚は0.3μm程度とすればよい。   Here, the seed layer 206 may be formed in the same manner as the seed layer 202 described above. Similarly to the metal pattern 204 described above, the metal pattern 207 is a resist pattern in which a desired region is opened, and gold is selectively plated on the seed layer 206 exposed in the opening. What is necessary is just to form. Even in this case, the film thickness of the resist pattern may be about 1 μm. Further, the plating thickness of the metal pattern 207 may be about 0.3 μm.

次いで、金属パターン207をマスクとしてシード層206を選択的にエッチング除去し、図2Gに示すように、上部電極210が下部電極241の上方に対向して配置される上部電極構造体271が形成された状態とする。上部電極構造体271は、基板201に接続する支持部208と、支持部208と上部電極210とを連結する連結部209とを備える。シード層206のエッチングは、前述したシード層202のエッチングと同様である。   Next, the seed layer 206 is selectively removed by etching using the metal pattern 207 as a mask, thereby forming an upper electrode structure 271 in which the upper electrode 210 is disposed to face the lower electrode 241 as shown in FIG. 2G. State. The upper electrode structure 271 includes a support portion 208 that is connected to the substrate 201 and a connecting portion 209 that connects the support portion 208 and the upper electrode 210. The etching of the seed layer 206 is the same as the etching of the seed layer 202 described above.

次に、例えば酸素プラズマやオゾン雰囲気を用いたアッシングにより犠牲層205を除去することで、図2Hに示すように、下部電極241と上部電極210とが離間した状態とする。ここで、上述したような有機樹脂である犠牲層205の活性な酸素を用いた除去では、犠牲層205が接していた領域に残渣211が形成される。このようなアッシング処理では、有機樹脂を完全に除去することが容易ではなく、エッチングしきれずに残る部分や再付着により発生する微量子などより残渣211が形成される。上部電極構造体271は、例えば連結部209が変形する(撓む)ことで、下部電極241に対して上部電極210を変位させる微細構造体である。ところが、残渣211は、上部電極構造体271の上述した動作を阻害するものとなる。   Next, the sacrificial layer 205 is removed by, for example, ashing using oxygen plasma or an ozone atmosphere, so that the lower electrode 241 and the upper electrode 210 are separated from each other as shown in FIG. 2H. Here, when the sacrificial layer 205 which is an organic resin as described above is removed using active oxygen, a residue 211 is formed in a region where the sacrificial layer 205 is in contact. In such an ashing process, it is not easy to completely remove the organic resin, and a residue 211 is formed from a portion that remains unetched or a trace element generated by reattachment. The upper electrode structure 271 is a microstructure that displaces the upper electrode 210 with respect to the lower electrode 241 when the connecting portion 209 is deformed (bends), for example. However, the residue 211 hinders the above-described operation of the upper electrode structure 271.

残渣211は、犠牲層205の基板との密着性を高めるために有機樹脂に添加されている助剤に由来するものであり、シリコンサブオキサイドを主成分とするものである。このため、上述したような活性酸素を用いた処理では完全に除去することが容易ではない。これに対し、残渣211は、フッ化水素ガスによって除去することができる。ところで、本実施の形態では、下部電極241の上に絶縁膜(シリコン化合物からなる構造体)241aを備えている。酸化シリコンから構成されている絶縁膜241aは、フッ化水素ガスによりある程度エッチングされる。このため、フッ化水素ガスを用いて残渣211を除去するためには、フッ化水素ガスにより絶縁膜241aが除去されないようにすることが重要となる。   The residue 211 is derived from an auxiliary agent added to the organic resin in order to improve the adhesion of the sacrificial layer 205 to the substrate, and is mainly composed of silicon suboxide. For this reason, it is not easy to remove completely by the treatment using active oxygen as described above. On the other hand, the residue 211 can be removed with hydrogen fluoride gas. By the way, in this embodiment mode, an insulating film (a structure made of a silicon compound) 241 a is provided on the lower electrode 241. The insulating film 241a made of silicon oxide is etched to some extent by hydrogen fluoride gas. Therefore, in order to remove the residue 211 using hydrogen fluoride gas, it is important that the insulating film 241a is not removed by the hydrogen fluoride gas.

ここで、発明者らの研究により、フッ化水素ガスを用いる場合の処理温度の制御およびフッ化水素ガスの分圧の制御により、残渣211および酸化シリコンのエッチングレートを制御できることが見いだされた。   Here, the inventors' research has found that the etching rate of the residue 211 and the silicon oxide can be controlled by controlling the processing temperature and the partial pressure of the hydrogen fluoride gas when using hydrogen fluoride gas.

まず、図3に示すように、フッ化水素ガスによる酸化シリコンのエッチングレートは、処理温度が高いほど低下することが判明した。図3は、シリコン基板の上に形成したシリコン熱酸化膜のフッ化水素ガスによるエッチレートの基板温度依存性を示している。シリコン基板の温度を25℃,40℃,70℃と変化させ、各温度において、飽和蒸気圧のフッ化水素ガスで基板表面のシリコン熱酸化膜をエッチングする。この結果、シリコン熱酸化膜のエッチレートは、基板温度条件25℃において180nm/分以上であるのに対し、40℃を超えると急激に低下し、70℃条件では3.5nm/分に低下する。   First, as shown in FIG. 3, it has been found that the etching rate of silicon oxide by hydrogen fluoride gas decreases as the processing temperature increases. FIG. 3 shows the substrate temperature dependence of the etching rate of the silicon thermal oxide film formed on the silicon substrate by the hydrogen fluoride gas. The temperature of the silicon substrate is changed to 25 ° C., 40 ° C., and 70 ° C., and the silicon thermal oxide film on the surface of the substrate is etched with hydrogen fluoride gas having a saturated vapor pressure at each temperature. As a result, the etch rate of the silicon thermal oxide film is 180 nm / min or more at the substrate temperature condition of 25 ° C., but rapidly decreases when the temperature exceeds 40 ° C., and decreases to 3.5 nm / min at the 70 ° C. condition. .

一方、シリコン基板に感光性有機樹脂膜を形成し、これをアッシングして残渣が形成されたものを試料とし、基板を70℃に加熱して飽和蒸気圧のフッ化水素ガスに暴露する。この処理では、膜厚160nmの残渣が1分以内で除去できる。従って、基板を加熱するなど処理温度を40℃以上、特に70℃にすることで、残渣と酸化シリコンとのエッチング選択比を大きくすることができる。なお、処理温度は、製造している微細構造体の耐熱温度より低くすることが重要である。   On the other hand, a photosensitive organic resin film is formed on a silicon substrate, and this is ashed to form a residue. The substrate is heated to 70 ° C. and exposed to hydrogen fluoride gas having a saturated vapor pressure. In this treatment, a residue having a thickness of 160 nm can be removed within 1 minute. Accordingly, the etching selectivity between the residue and silicon oxide can be increased by setting the processing temperature to 40 ° C. or higher, particularly 70 ° C., such as heating the substrate. It is important that the processing temperature is lower than the heat resistance temperature of the microstructure manufactured.

また、フッ化水素ガスの分圧を10kPa以上にすることにより、酸化シリコンに対して残渣のエッチング速度が上昇することも確認された。従って、フッ化水素ガスの分圧を10kPa以上にすることで、残渣と酸化シリコンとの選択比を大きくすることができる。なお、当然ではあるが、この処理におけるフッ化水素ガスの圧力(分圧)は、処理温度におけるフッ化水素ガスの飽和蒸気圧が最大となる。   It was also confirmed that the etching rate of the residue increased with respect to silicon oxide by setting the partial pressure of hydrogen fluoride gas to 10 kPa or more. Therefore, the selective ratio between the residue and silicon oxide can be increased by setting the partial pressure of hydrogen fluoride gas to 10 kPa or more. As a matter of course, the pressure (partial pressure) of hydrogen fluoride gas in this treatment is the maximum saturated vapor pressure of hydrogen fluoride gas at the treatment temperature.

従って、上述したように犠牲層205を除去した後、形成された残渣211を除去するためには、下部電極241および上部電極構造体271が形成されている基板201を、例えば基板温度を70℃とし、また分圧10kPa以上のフッ化水素ガス中に所定の時間配置すればよい。なお、温度条件および分圧条件について、各々個別に対応させてもよく、これら2つを組み合わせてもよい。このようなフッ化水素ガスの処理により、残渣211をエッチング除去することで、図2Iに示すように、残渣などがない状態で、基板201の上に、絶縁膜241aが形成された下部電極241および上部電極構造体271が形成できる。   Therefore, in order to remove the formed residue 211 after removing the sacrificial layer 205 as described above, the substrate 201 on which the lower electrode 241 and the upper electrode structure 271 are formed is changed to a substrate temperature of 70 ° C., for example. And may be placed in hydrogen fluoride gas having a partial pressure of 10 kPa or more for a predetermined time. In addition, about temperature conditions and partial pressure conditions, you may make it correspond respectively, and you may combine these two. By removing the residue 211 by etching using such a hydrogen fluoride gas treatment, as shown in FIG. 2I, the lower electrode 241 in which the insulating film 241a is formed on the substrate 201 without any residue. And the upper electrode structure 271 can be formed.

なお、上述では、絶縁膜241aを酸化シリコンから構成した場合について説明したが、これに限るものではない。酸化シリコンや窒化シリコンなどのシリコン化合物のように、フッ化水素ガスにエッチングされる材料より構成された構造体を、犠牲層を除去する前に形成しておく場合、上述同様にすればよい。   Although the case where the insulating film 241a is made of silicon oxide has been described above, the present invention is not limited to this. In the case where a structure formed of a material that is etched by hydrogen fluoride gas, such as a silicon compound such as silicon oxide or silicon nitride, is formed before the sacrifice layer is removed, the structure may be the same as described above.

また、本実施の形態においても、上述したようにフッ化水素ガスによる処理をした後に、オゾンガスや酸素ガスのプラズマなど活性な酸素の雰囲気に基板を晒すアッシング処理を行うようにしてもよい。フッ化水素ガスによる処理の後、電極などの構造体の表面に炭素を含む残渣が残る場合、活性な酸素を用いたアッシング処理によりこの残渣を除去することができる。   Also in this embodiment, after the treatment with hydrogen fluoride gas as described above, an ashing treatment may be performed in which the substrate is exposed to an active oxygen atmosphere such as plasma of ozone gas or oxygen gas. When a residue containing carbon remains on the surface of a structure such as an electrode after the treatment with hydrogen fluoride gas, the residue can be removed by an ashing treatment using active oxygen.

ところで、下部電極241の上に絶縁膜241aを形成しておくことで、図4に示すように、上部電極210が変位した際に、下部電極241と上部電極210との接触による短絡を防止することができる。絶縁膜241aにより、下部電極241と上部電極210とが直接接触することがない。   By the way, by forming the insulating film 241a on the lower electrode 241, as shown in FIG. 4, when the upper electrode 210 is displaced, a short circuit due to contact between the lower electrode 241 and the upper electrode 210 is prevented. be able to. The insulating film 241a prevents the lower electrode 241 and the upper electrode 210 from coming into direct contact.

なお、前述した実施の形態では、支持部、連結部、および上部電極を、めっき法により一体に形成したが、これに限るものではない。例えば、図5に示すように、基板501の上に、下部電極502と共に支持部503を形成し、この状態で、下部電極502を埋め込み支持部503の上面は露出する犠牲層504を形成する。この後、犠牲層504の上に、上部電極505を形成し、加えて、支持部503および上部電極505に接続する梁部506を形成してもよい。このように、支持部503,上部電極505,および梁部506を個別に形成してもよい。なお、支持部503および梁部506は、金属から構成されていてもよく、酸化シリコンや窒化シリコンなどの絶縁物から構成されていてもよい。   In the above-described embodiment, the support portion, the connecting portion, and the upper electrode are integrally formed by plating, but the present invention is not limited to this. For example, as shown in FIG. 5, a support portion 503 is formed on a substrate 501 together with the lower electrode 502, and in this state, a sacrificial layer 504 is formed by embedding the lower electrode 502 and exposing the upper surface of the support portion 503. Thereafter, the upper electrode 505 may be formed on the sacrificial layer 504, and in addition, the beam portion 506 connected to the support portion 503 and the upper electrode 505 may be formed. In this manner, the support portion 503, the upper electrode 505, and the beam portion 506 may be formed individually. In addition, the support part 503 and the beam part 506 may be comprised from the metal, and may be comprised from insulators, such as a silicon oxide and a silicon nitride.

以上に説明したように、本発明によれば、上下に離間して配置される2つの構造体(電極)を有する微細構造体を製造するなど、基板の上に有機樹脂からなる犠牲層を用いて構造体を形成するときに、犠牲層を除去した後に発生する残渣を、より容易に除去できるようになる。   As described above, according to the present invention, a sacrificial layer made of an organic resin is used on a substrate, such as manufacturing a microstructure having two structures (electrodes) that are spaced apart from each other in the vertical direction. Thus, when the structure is formed, residues generated after removing the sacrificial layer can be more easily removed.

リソグラフィ技術で用いられるレジストパターンを含む、有機樹脂からなる犠牲層を用いて構造体を形成する場合、犠牲層を除去した後の残渣が問題となる。例えば、上述した可動電極構造体の場合には、上部電極の動作に支障を来すようになる。また、LSIの多層配線構造などにおいては、レジストパターンを用いて配線構造などを形成した後、残渣が残っていると、次の配線形成工程に大きな影響を及ぼす。また、レジストパターンを用いてマイクロ流路などを形成した後、残渣などが残っていると、流路としての所期の性能を発揮することができないという問題が発生する。   When a structure is formed using a sacrificial layer made of an organic resin including a resist pattern used in a lithography technique, a residue after the sacrificial layer is removed becomes a problem. For example, in the case of the movable electrode structure described above, the operation of the upper electrode is hindered. In addition, in an LSI multilayer wiring structure or the like, if a residue remains after a wiring structure or the like is formed using a resist pattern, it greatly affects the next wiring formation process. Further, if a residue or the like remains after forming a micro flow path using a resist pattern, there arises a problem that the desired performance as the flow path cannot be exhibited.

このように、犠牲層を用いて構造体を形成するときに、犠牲層を除去した後の残渣は大きな問題となる。本発明によれば、この残渣を、超臨界流体を用いるなど、複雑な工程を経ることや複雑な装置を用いること無く、より容易に除去できるようなる。また、本発明によれば、酸化シリコンなどシリコン化合物を備えている場合においても、残渣を除去することが可能となる。   Thus, when forming a structure using a sacrificial layer, the residue after removing the sacrificial layer becomes a serious problem. According to the present invention, this residue can be removed more easily without using a complicated process such as using a supercritical fluid or using a complicated apparatus. Furthermore, according to the present invention, it is possible to remove residues even when a silicon compound such as silicon oxide is provided.

また、本発明によれば、例えば、静電容量式圧力センサー,加速度センサー,可変容量素子,可動ミラー構造,バイブレーター,メカニカルフィルター,およびスイッチなどの、2つの電極構造体の間に空間を有する他の微細構造においても、前述した実施の形態と同様の効果が得られる。   In addition, according to the present invention, for example, there is a space between two electrode structures such as a capacitive pressure sensor, an acceleration sensor, a variable capacitance element, a movable mirror structure, a vibrator, a mechanical filter, and a switch. Even in this fine structure, the same effect as the above-described embodiment can be obtained.

101…基板、102…シード層、103…レジストパターン、103a…開口部、104…金属パターン、105…犠牲層、105a…開口部、105b…開口部、106…シード層、107…金属パターン、108…支持部、109…連結部、110…上部電極、111…残渣、141…下部電極、171…上部電極構造体。   DESCRIPTION OF SYMBOLS 101 ... Substrate 102 ... Seed layer 103 ... Resist pattern 103a ... Opening 104 ... Metal pattern 105 ... Sacrificial layer 105a ... Opening 105b ... Opening 106 ... Seed layer 107 ... Metal pattern 108 DESCRIPTION OF SYMBOLS ... Support part, 109 ... Connection part, 110 ... Upper electrode, 111 ... Residue, 141 ... Lower electrode, 171 ... Upper electrode structure.

Claims (5)

基板の上に有機樹脂からなる犠牲層を用いて構造体を形成する第1工程と、
活性な酸素を用いて前記犠牲層を除去する第2工程と、
前記基板をフッ化水素ガスを含む雰囲気に晒す第3工程と
を少なくとも備えることを特徴とする微細構造体の製造方法。
A first step of forming a structure using a sacrificial layer made of an organic resin on a substrate;
A second step of removing the sacrificial layer using active oxygen;
And a third step of exposing the substrate to an atmosphere containing hydrogen fluoride gas.
請求項1記載の微細構造体の製造方法において、
前記第1工程では、前記犠牲層を形成した後に、前記犠牲層の上に前記構造体を形成することを特徴とする微細構造体の製造方法。
In the manufacturing method of the fine structure according to claim 1,
In the first step, after the sacrifice layer is formed, the structure is formed on the sacrifice layer.
請求項1または2記載の微細構造体の製造方法において、
前記第3工程の前に、前記基板の上にシリコン化合物からなる構造体を形成する工程を含み、前記第3工程では、処理温度を40℃以上にすることを特徴とする微細構造体の製造方法。
In the manufacturing method of the fine structure according to claim 1 or 2,
Before the third step, a step of forming a structure made of a silicon compound on the substrate is included, and in the third step, a processing temperature is set to 40 ° C. or more. Method.
請求項1または2記載の微細構造体の製造方法において、
前記第3工程の前に、前記基板の上にシリコン化合物からなる構造体を形成する工程を含み、前記第3工程では、フッ化水素ガスの分圧を10kPa以上とすることを特徴とする微細構造体の製造方法。
In the manufacturing method of the fine structure according to claim 1 or 2,
Before the third step, a step of forming a structure made of a silicon compound on the substrate is included, and in the third step, the partial pressure of hydrogen fluoride gas is 10 kPa or more. Manufacturing method of structure.
請求項1〜4のいずれか1項に記載の微細構造体の製造方法において、
前記第3工程の後に、前記基板を活性な酸素を含む雰囲気に晒す第4工程を備えることを特徴とする微細構造体の製造方法。
In the manufacturing method of the microstructure according to any one of claims 1 to 4,
After the third step, the method for manufacturing a microstructure includes a fourth step of exposing the substrate to an atmosphere containing active oxygen.
JP2009061162A 2009-03-13 2009-03-13 Manufacturing method of fine structure Active JP5341579B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009061162A JP5341579B2 (en) 2009-03-13 2009-03-13 Manufacturing method of fine structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009061162A JP5341579B2 (en) 2009-03-13 2009-03-13 Manufacturing method of fine structure

Publications (2)

Publication Number Publication Date
JP2010214480A true JP2010214480A (en) 2010-09-30
JP5341579B2 JP5341579B2 (en) 2013-11-13

Family

ID=42973877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009061162A Active JP5341579B2 (en) 2009-03-13 2009-03-13 Manufacturing method of fine structure

Country Status (1)

Country Link
JP (1) JP5341579B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134144A (en) * 2010-12-21 2012-07-12 General Electric Co <Ge> Composition and manufacturing method of the same
JP2018527206A (en) * 2015-09-03 2018-09-20 ゼネラル・エレクトリック・カンパニイ High melting point seed metal with electroplating MEMS structure
GB2598262A (en) * 2019-11-14 2022-02-23 Memsstar Ltd Method of manufacturing a microstructure

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5743143B2 (en) 2011-04-13 2015-07-01 株式会社リコー Method for producing electrophotographic carrier
JP5787214B2 (en) 2011-06-08 2015-09-30 株式会社リコー Method for producing electrophotographic carrier

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0432228A (en) * 1990-05-29 1992-02-04 Toshiba Corp Dry etching method and manufacture of semiconductor device using it
JPH0536653A (en) * 1991-07-25 1993-02-12 Toshiba Corp Substrate surface treatment method
JPH08116070A (en) * 1994-10-12 1996-05-07 Nippondenso Co Ltd Manufacture of semiconductor sensor
JP2005205511A (en) * 2004-01-20 2005-08-04 Icf Kk Sacrificial film etching method and its device
JP2006062016A (en) * 2004-08-26 2006-03-09 Nippon Telegr & Teleph Corp <Ntt> Manufacturing method of microstructure
JP2007144992A (en) * 2005-10-28 2007-06-14 Fujifilm Corp Recessed and projected structure and its manufacturing method, piezoelectric element, ink jet type recording head, ink jet type recording apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0432228A (en) * 1990-05-29 1992-02-04 Toshiba Corp Dry etching method and manufacture of semiconductor device using it
JPH0536653A (en) * 1991-07-25 1993-02-12 Toshiba Corp Substrate surface treatment method
JPH08116070A (en) * 1994-10-12 1996-05-07 Nippondenso Co Ltd Manufacture of semiconductor sensor
JP2005205511A (en) * 2004-01-20 2005-08-04 Icf Kk Sacrificial film etching method and its device
JP2006062016A (en) * 2004-08-26 2006-03-09 Nippon Telegr & Teleph Corp <Ntt> Manufacturing method of microstructure
JP2007144992A (en) * 2005-10-28 2007-06-14 Fujifilm Corp Recessed and projected structure and its manufacturing method, piezoelectric element, ink jet type recording head, ink jet type recording apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134144A (en) * 2010-12-21 2012-07-12 General Electric Co <Ge> Composition and manufacturing method of the same
JP2018527206A (en) * 2015-09-03 2018-09-20 ゼネラル・エレクトリック・カンパニイ High melting point seed metal with electroplating MEMS structure
GB2598262A (en) * 2019-11-14 2022-02-23 Memsstar Ltd Method of manufacturing a microstructure
GB2598262B (en) * 2019-11-14 2022-08-17 Memsstar Ltd Method of manufacturing a microstructure

Also Published As

Publication number Publication date
JP5341579B2 (en) 2013-11-13

Similar Documents

Publication Publication Date Title
US9938138B2 (en) MEMS device structure with a capping structure
US9511997B2 (en) MEMS device with a capping substrate
JP3616055B2 (en) Method for producing anti-adhesion microstructure
JP5341579B2 (en) Manufacturing method of fine structure
JP5768074B2 (en) Pattern formation method
US20100240215A1 (en) Multi-Sacrificial Layer and Method
KR100237000B1 (en) Method for fabricating microstructures by using sacrifical oxide
TWI274734B (en) Method for releasing a micromechanical structure
JP6151541B2 (en) MEMS device and manufacturing method thereof
JP2009279733A (en) Micro electric mechanical system device and manufacturing method for the same
US8232143B2 (en) Device formed using a hard mask and etch stop layer
JP2012086315A (en) Manufacturing method for minute movable structure, and minute movable structure
JP2006062016A (en) Manufacturing method of microstructure
JP5519402B2 (en) Manufacturing method of fine structure
JP5956299B2 (en) Manufacturing method of fine structure
JP4465090B2 (en) Manufacturing method of mask member
JP5294733B2 (en) Method for manufacturing mechanical parts and fine mechanical parts
JP2008155342A (en) Manufacturing method for micro structure
JP5172400B2 (en) Manufacturing method of fine structure
US6743731B1 (en) Method for making a radio frequency component and component produced thereby
CN108751123B (en) Method for forming contact window
WO2006134744A1 (en) Electronic component manufacturing method
JP2009016582A (en) Pattern formation method
CN104671196A (en) Etching method of tantalum nitride
JP2007111831A (en) Method for manufacturing mems element, and mems element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110223

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111115

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130808

R150 Certificate of patent or registration of utility model

Ref document number: 5341579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350