JP2010244596A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010244596A5 JP2010244596A5 JP2009089878A JP2009089878A JP2010244596A5 JP 2010244596 A5 JP2010244596 A5 JP 2010244596A5 JP 2009089878 A JP2009089878 A JP 2009089878A JP 2009089878 A JP2009089878 A JP 2009089878A JP 2010244596 A5 JP2010244596 A5 JP 2010244596A5
- Authority
- JP
- Japan
- Prior art keywords
- defective cell
- fuse
- information
- state
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (1)
- 複数のメモリセルと、
複数のヒューズと、
前記複数のヒューズのうち、対応するヒューズが第１の状態となることで、前記複数のメモリセルにある不良セルを救済する機能を有する冗長メモリと、を有する集積回路であって、
既に救済され、第１の不良セルに対応した前記第１の状態となっているヒューズの位置情報から、前記第１の不良セルの第１の情報を生成するヒューズデータ変換回路と、
前記複数のメモリセルのテスト結果により第２の不良セルを検出すると、その検出した第２の不良セルの第２の情報と、前記第１の不良セルの第１の情報とに応じて、前記第２の不良セルを救済するための救済情報を生成する救済データ生成回路と、
前記救済データ生成回路が生成した救済情報に応じて、前記複数のヒューズのうち、所定のヒューズを第１の状態とするヒューズ状態変更回路と、
を有する集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009089878A JP2010244596A (ja) | 2009-04-02 | 2009-04-02 | 集積回路 |
| US12/662,040 US8238177B2 (en) | 2009-04-02 | 2010-03-29 | Integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009089878A JP2010244596A (ja) | 2009-04-02 | 2009-04-02 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010244596A JP2010244596A (ja) | 2010-10-28 |
| JP2010244596A5 true JP2010244596A5 (ja) | 2012-04-05 |
Family
ID=42826081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009089878A Pending JP2010244596A (ja) | 2009-04-02 | 2009-04-02 | 集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8238177B2 (ja) |
| JP (1) | JP2010244596A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5664204B2 (ja) * | 2010-12-15 | 2015-02-04 | 富士通株式会社 | 半導体メモリ |
| JP6063679B2 (ja) * | 2012-09-10 | 2017-01-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR20150006167A (ko) * | 2013-07-08 | 2015-01-16 | 에스케이하이닉스 주식회사 | 반도체 시스템 및 그 리페어 방법 |
| KR20160048584A (ko) * | 2014-10-24 | 2016-05-04 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| KR20160138617A (ko) * | 2015-05-26 | 2016-12-06 | 에스케이하이닉스 주식회사 | 스마트 셀프 리페어 장치 및 방법 |
| KR20160148347A (ko) * | 2015-06-16 | 2016-12-26 | 에스케이하이닉스 주식회사 | 셀프 리페어 장치 및 방법 |
| KR102722985B1 (ko) * | 2017-01-11 | 2024-10-29 | 에스케이하이닉스 주식회사 | 이퓨즈 회로 |
| JP2018133764A (ja) * | 2017-02-17 | 2018-08-23 | 株式会社リコー | 冗長構成システム、切替方法、情報処理システムおよびプログラム |
| KR20220048735A (ko) * | 2020-10-13 | 2022-04-20 | 삼성전자주식회사 | 테스트 시간을 줄이는 메모리 장치의 테스트 방법, 메모리 빌트-인 셀프 테스트(mbist) 회로 및 메모리 장치 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5550394A (en) * | 1993-06-18 | 1996-08-27 | Texas Instruments Incorporated | Semiconductor memory device and defective memory cell correction circuit |
| US5657281A (en) * | 1996-03-11 | 1997-08-12 | Cirrus Logic, Inc. | Systems and methods for implementing inter-device cell replacements |
| JP2002109899A (ja) * | 2000-07-26 | 2002-04-12 | Mitsubishi Electric Corp | 半導体記憶装置およびそれを備える半導体集積回路装置 |
| JP2002150789A (ja) * | 2000-11-09 | 2002-05-24 | Hitachi Ltd | 不揮発性半導体記憶装置 |
| JP2003196995A (ja) * | 2001-12-26 | 2003-07-11 | Mitsubishi Electric Corp | 半導体記憶装置およびその試験方法 |
| JP2004234729A (ja) * | 2003-01-29 | 2004-08-19 | Renesas Technology Corp | 半導体記憶装置 |
| JP2007323726A (ja) | 2006-05-31 | 2007-12-13 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
2009
- 2009-04-02 JP JP2009089878A patent/JP2010244596A/ja active Pending
-
2010
- 2010-03-29 US US12/662,040 patent/US8238177B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010244596A5 (ja) | ||
| JP2010108585A5 (ja) | ||
| TWI553647B (zh) | 於具有第一磁穿隧接面及第二磁穿隧接面之位元晶胞產生一非可逆態 | |
| WO2007117790A3 (en) | Programmable cell | |
| US9183082B2 (en) | Error detection and correction of one-time programmable elements | |
| JP2006511904A5 (ja) | ||
| RU2015145289A (ru) | Полупроводниковое запоминающее устройство | |
| WO2003071554A3 (en) | Non-volatile redundancy adresses memory | |
| JP2010009674A5 (ja) | ||
| US8570821B2 (en) | Semiconductor memory device and method for repairing the same | |
| JP2010267310A5 (ja) | 半導体チップの救済設計方法 | |
| US8730743B2 (en) | Repair method and integrated circuit using the same | |
| JP2013145554A5 (ja) | ||
| JP2014053064A5 (ja) | ||
| IN2014CN00296A (ja) | ||
| JP2010244596A (ja) | 集積回路 | |
| TW201209840A (en) | Semiconductor memory device | |
| TW200634822A (en) | Repair control circuit of semiconductor memory device with reduced size | |
| WO2013111371A3 (en) | Flash nand memory device with stacked blocks and common wordlines | |
| US8713386B2 (en) | Device for increasing chip testing efficiency and method thereof | |
| US20150058664A1 (en) | Dynamic memory cell replacement using column redundancy | |
| JP2011034642A5 (ja) | メモリテスト回路 | |
| JP2008226389A5 (ja) | ||
| JP2008198355A5 (ja) | ||
| TWI732276B (zh) | 封裝後修復方法及封裝後修復裝置 |