JP5477699B2 - スイッチング電源装置 - Google Patents

Description

本発明は、電子機器などに使用されるスイッチング電源に関し、特に安定した電源の起動動作を得ることができるスイッチング電源装置に関する。

従来から、スイッチング素子をオン／オフ制御して出力電圧制御を行うスイッチング電源装置は、ＯＡ機器や民生機器等に利用されている。近年、環境への配慮及び省エネルギーの観点から、スイッチング電源装置の高効率化が求められている。スイッチング電源装置におけるスイッチング素子の損失を抑制するために、電圧共振又は電流共振を利用したものがあり、この共振動作を制御する制御回路は、通常、１チップの集積回路により構成されている。

図６は、従来のスイッチング電源装置の構成を示す回路図である。このスイッチング電源装置は、擬似共振型スイッチング電源装置であって、図６に示すように、交流電源１と、ブリッジ整流器ＤＢと、平滑用のコンデンサＣ１と、トランスＴと、スイッチング素子Ｑ１と、電流検出抵抗Ｒ１と、整流用のダイオードＤ１と、出力コンデンサＣ２と、エラーアンプ４と、フォトカプラＰＣａ，ＰＣｂと、コンデンサＣ９と、補助電源用コンデンサＣ１０と、ダイオードＤ１０と、スイッチング素子Ｑ１を制御するための制御部３ｂとを有する。

制御部３ｂは、外部入力端子として、スイッチング素子Ｑ１のドレイン端子に接続されたスタートアップ端子、電源の入力端子（Ｖｃｃ端子）、フィードバック信号入力端子（ＦＢ端子）、過電流保護端子（ＯＣ端子）、トランスＴの補助巻線Ｄの電圧検出端子（ＺＣ端子）、スイッチング素子Ｑ１に制御信号を出力するためのＤＲ端子、及び制御部３ｂのグランド端子（ＧＮＤ端子）を備えている。
トランスＴは、１次巻線Ｐと２次巻線Ｓと補助巻線Ｄとを有し、２次側回路へエネルギーを伝達する。また、スイッチング素子Ｑ１は、トランスＴの１次巻線Ｐに接続されている。
エラーアンプ４は、Ｖｏｕｔ−ＳＧ間に接続され、出力電圧Ｖｏｕｔと内部の基準電圧との差に応じて、フォトカプラＰＣａに流れる電流を制御する。フォトカプラＰＣａは、発光ダイオードにより構成され、基準電圧に対する誤差を１次側にフィードバックする。また、フォトカプラＰＣｂは、フォトカプラＰＣａの発光ダイオードの光に応じて動作するフォトトランジスタであり、コレクタが制御部３ｂのＦＢ端子に接続されるとともにエミッタがＧＮＤに接地されている。

制御部３ｂのための補助電源は、補助巻線ＤにダイオードＤ１０とコンデンサＣ１０とを接続して構成され、トランスＴの補助巻線Ｄに誘起される電圧を整流平滑するとともに、自己の有するコンデンサＣ１０に充電して制御部３ｂのＶｃｃ端子に電力を供給する。
スイッチング素子Ｑ１のオフ期間中に２次巻線Ｓに誘起される電圧は、整流用のダイオードＤ１と出力コンデンサＣ２とにより整流平滑され、２次側出力電圧としてＶｏｕｔから負荷に対して出力される。

また、制御部３ｂは、図６に示すように、スタートアップＳｔａｒｔＵｐ、内部電源Ｒｅｇ、論理回路ＮＯＲ１、ＯＲ１、コンパレータＢＤ、Ｆ、ＯＣＰ、フリップフロップＦＦ１、抵抗Ｒ４、Ｒ５、Ｒ６、ダイオードＤ３、基準電圧Ｖｚ、Ｖｏｃ、ドライブ回路ＢＦ、により構成される。

内部電源Ｒｅｇは、Ｖｃｃ端子から供給される電力に基づき、制御部３ｂを起動させるとともに、制御部３ｂ全体に対して動作に必要な電力を供給する。また、スタートアップＳｔａｒｔＵｐは、電源投入時に内部電源Ｖｃｃ端子へ所定の電圧まで供給し、制御部３ｂの発振開始後に供給を停止することで、トランスＴの補助巻線Ｄから整流して得られる補助電源に切替えられる。
内部電源Ｒｅｇの電圧Ｖｒｅｇは、外部でＦＢ端子に接続されたフォトカプラＰＣｂとコンデンサＣ９とにより、ＦＢ端子に２次側からのフィードバック電圧を生成する。
内部電源Ｒｅｇの電圧Ｖｒｅｇは、抵抗Ｒ４とダイオードＤ３と抵抗Ｒ５と抵抗Ｒ６を介してＧＮＤに接続され、抵抗Ｒ４とダイオードＤ３のアノードとにＦＢ端子が接続されている。また、コンパレータＦの反転端子には、抵抗Ｒ５と抵抗Ｒ６が接続され、ＦＢ端子電圧に比例した電圧が与えられる。
ＯＣ端子は、スイッチング素子Ｑ１のソース端子と抵抗Ｒ１に接続されており、スイッチング素子Ｑ１に流れる電流量に応じた電圧が印加され、コンパレータＦの非反転端子及びコンパレータＯＣＰの非反転端子に電圧信号を出力する。
コンパレータＦは、反転入力端子の電圧Ｖｆｂに対して、制御回路３のＯＣ端子から出力される、スイッチング素子Ｑ１に流れる電流量に応じた電圧信号が上回った場合にＨ信号を出力する。これにより、コンパレータＦは、ＦＢ端子に示される２次側からのフィードバック量に応じた電圧値ｖｆｂよりもＯＣ端子電圧信号の電圧値が超えた際に、Ｈレベルの信号を、ＯＲ回路ＯＲ１を介してフリップフロップＦＦ１のＳ端子に入力し、論理回路ＮＯＲ１とドライブ回路ＢＦを介してスイッチング素子Ｑ１をオフさせ、２次側の出力電圧値を一定に制御することができる。

コンパレータＯＣＰは、ＯＣ端子から出力される電圧信号が基準電圧値ｖｏｃを上回った場合に、スイッチング素子Ｑ１に流れる電流量が過電流であるとして、Ｈ信号を出力する。
論理回路ＯＲ１は、コンパレータＯＣＰ、コンパレータＦのうちいずれか１つによりＨ信号を入力された場合にＨ信号をフリップフロップＦＦ１のＳ端子に対して出力する。

コンパレータＢＤは、非反転端子がＺＣ端子に接続され、ＺＣ端子は抵抗Ｒ３を介して、トランスＴの補助巻線Ｄに接続されている。コンパレータＢＤの反転端子は、基準電圧Ｖｚに接続され、コンパレータＢＤの出力端子は、フリップフロップＦＦ１のＲ端子及び論理回路ＮＯＲ１の一方の入力端子に接続されている。
コンパレータＢＤは、補助巻線Ｄのフライバック電圧を基準電圧Ｖｚと比較し、トランスＴの蓄積エネルギーを２次巻線Ｓを介して２次側へエネルギーを放出し終え、巻線電圧の極性が反転したことを検出する。補助巻線Ｄの巻線電圧が、基準電圧Ｖｚより低下した時点で、コンパレータＢＤの出力端子は、Ｌ信号をフリップフロップＦＦ１のＲ端子と論理回路ＮＯＲ１へ出力し、ドライブ回路ＢＦを介してスイッチング素子Ｑ１をオフからオンにする。

フリップフロップＦＦ１は、Ｓ端子に入力された信号とＲ端子に入力された信号とに基づき、Ｑ端子から制御信号を出力する。フリップフロップＦＦ１のＱ端子は、論理回路ＮＯＲ１の他方の入力端子に接続されている。また、論理回路ＮＯＲ１の出力は、ドライブ回路ＢＦに接続されている。スイッチング素子Ｑ１は、論理回路ＮＯＲ１の出力に応じてオン／オフ制御される。

次に、従来のスイッチング電源装置の動作について説明する。まず、交流電源１により出力された正弦波電圧は、ブリッジ整流器ＤＢで整流され、平滑コンデンサＣ１を通して、トランスＴの１次巻線Ｐを介してスイッチング素子Ｑ１のドレイン端子に出力される。スイッチング素子Ｑ１は制御部３ｂによってオン・オフされ、トランスＴの各巻線にエネルギーが供給されるようになり、２次巻線Ｓ及び補助巻線Ｄに電流が流れる。
２次巻線Ｓに流れる電流は、ダイオードＤ１と出力コンデンサＣ２とにより整流平滑され直流電力となり、Ｖｏｕｔから外部の負荷に対して出力される。
スイッチング素子Ｑ１のオン・オフ動作が繰り返されることで、Ｖｏｕｔの出力電圧が徐々に上昇し、エラーアンプ４で設定された基準電圧に達すると、フォトカプラＰＣａのフォトダイオードに流れる電流が増加する。すると、フォトカプラＰＣｂのフォトトランジスタに流れる電流が増加するため、コンデンサＣ９が放電され、ＦＢ端子の電圧が低下する。これにより制御部３ｂは、上述したように、コンパレータＦ、論理回路ＯＲ１、フリップフロップＦＦ１、論理回路ＮＯＲ１、バッファ回路ＢＦを介してスイッチング素子Ｑ１を制御してＶｏｕｔの出力電圧を安定化させる。

補助巻線Ｄに流れる電流は、ダイオードＤ１０とコンデンサＣ１０とにより整流平滑されて、制御部３ｂの補助電源として活用され、Ｖｃｃ端子に電力を供給する。上述したように、Ｖｃｃ端子が一度起動電圧に達すると、スタートアップＳｔａｒｔＵｐからの電力供給はオフとなるため、起動後のＶｃｃ端子に対する電力供給は、補助巻線ＤとダイオードＤ１０とコンデンサＣ１０からなる補助電源回路により行われる。補助巻線Ｄの極性は、２次巻線Ｓと同一であるため、Ｖｃｃの電圧はＶｏｕｔの出力電圧に比例する。
ここで、スイッチング素子Ｑ１のオフからオンへの動作は、トランスＴの２次巻線Ｓの電力放出後に起こるトランスのリンギング波形を利用している。すなわち、トランスの補助巻線Ｄのリンギング波形のボトムに合わせてスイッチング素子Ｑ１をターンオンさせている。

また、誤動作防止のため、ターンオフ直後のリンギングによる再オンさせないための時間を持たせたり、さらに軽負荷時のスイッチング損失を低減するためにオフ時間を延長し、低スイッチング周波数とする手段なども講じられており、例えば、特開２００２−３１５３３０号公報に開示されている。

特開２００２−３１５３３０号公報

前述の擬似共振型リンギングチョークコンバータは自励発振であるために入力電圧及び負荷条件によって変動するが、効率向上と可聴周波数以上を鑑みて、前記条件の範囲内にて発振周波数を２０［ｋＨｚ］近傍に設定されることが多い。
図７に従来技術の擬似共振型リンギングチョークコンバータの動作波形の一部を示す。
図７の（ａ）にスイッチング素子Ｑ１に流れる電流波形、（ｂ）に２次側ダイオードＤ１に流れる電流波形、（ｃ）にスイッチング素子Ｑ１のドレインーソース間電圧波形を示す。
時刻ｔ１〜ｔ２が、スイッチング素子Ｑ１がオン状態、時刻ｔ２〜ｔ４がスイッチング素子Ｑ１のオフ状態、ここで時刻ｔ２〜ｔ３が２次巻線ＳからトランスＴの蓄積エネルギーが放出される期間であり、２次側ダイオードＤ１に電流が流れる期間となり、時刻ｔ３〜ｔ４はトランスＴがリンギングする１／２周期となる。
ここで、擬似共振型リンギングチョークコンバータの自励発振の周期は下式（４）で表される。
Ｔｏｎ＝スイッチングオン時間
Ｔｏｆｆ＝スイッチングオフ時間
Ｌｐ＝１次巻線Ｐのインダクタンス値
Ｖｉｎ＝入力電圧
Ｖｏ＝出力電圧
Ｉｐｐｋ＝１次巻線電流のピーク値
Ｉｓｐｋ＝２次巻線電流のピーク値
Ｖｆ＝２次側整流ダイオードの順方向電圧
Ｃｑｒ＝電圧共振コンデンサ容量
Ｃｍｏｓ＝スイッチング素子の主端子間容量
Ｔｏｎ＝（Ｌｐ／Ｖｉｎ）×Ｉｐｐｋ・・・（１）
Ｔｏｆｆ＝（Ｌｓ×Ｉｓｐｋ）／（Ｖｏ×Ｖｆ）・・・（２）
Ｔｌｃ＝２×Π×√（Ｌｐ×（Ｃｑｒ＋Ｃｍｏｓ））・・・（３）
リンギングチョークコンバータの周期＝Ｔｏｎ＋Ｔｏｆｆ＋Ｔｌｃ／２・・・（４）
（１）式から、入力電圧が低ければＴｏｎ時間が長くなる傾向にあり、また（２）式から、出力電圧が低ければＴｏｆｆ時間が長くなる傾向がわかる。
従って、電源起動時は入力電圧が低い状態から始まり、かつ出力電圧は０Ｖからスタートするので周期は長い時間となり、自励発振である擬似共振型リンギングチョークコンバータの電源起動時のスイッチング周波数は可聴域にまで低くなる問題点が内在している。これは、先行技術文献のようにオフ時間を設定したり、オフ時間を延長したりする手段では解決しない本質的な内容である。
また、民生機器においては、電源起動時に耳障りな音が発生する不具合・問題となっていた。

本発明の目的は、上記問題点に鑑み、安定した電源起動動作を達成できるスイッチング電源装置を提供することにある。

上記のような課題を解決するために、請求項１の発明は、
トランスの１次巻線に接続されたスイッチング素子を有し、前記トランスの１次側に電圧が入力された場合に制御回路が前記スイッチング素子をオン／オフ制御することにより前記トランスの２次巻線に誘起される電圧を整流平滑して負荷に出力するスイッチング電源装置であって、前記制御回路は、ソフトスタート機能を有し、ソフトスタートの期間はＰＷＭ制御によるオン／オフ制御をさせ、前記ソフトスタート期間後は周波数制御に切替えて負荷に出力する電圧を安定に制御し、前記ソフトスタート期間において、スイッチング素子に流れる電流を制限しながら段階的に増加させることを特徴とする。

本発明によれば、電源効率を低下させることなく、かつ安定した電源起動動作を達成できるスイッチング電源装置を提供することができる。

本発明に係る実施形態の、スイッチング電源装置の構成の概要である。 本発明に係る第１の実施形態の、スイッチング電源装置の起動時の動作を説明する図である。 本発明に係る第１の実施形態の、スイッチング電源装置における１次側制御回路を説明する図である。 本発明に係る第１の実施形態の、スイッチング電源装置の動作を説明するタイミングチャートである。 本発明に係る第２の実施形態の、スイッチング電源装置における１次側制御回路の構成図である。 従来技術のスイッチング電源装置の回路構成図である。 従来技術のスイッチング電源装置の動作波形の一部を示す図である。

以下、本発明を実施するための形態を、図面を参照して説明する。

図１は本発明によるスイッチング電源装置の構成図の概要である。
図１に示したスイッチング電源装置２の電力変換回路は擬似共振型リンギングチョークコンバータである。
交流電源１の交流電圧はブリッジ整流器ＤＢとコンデンサＣ１により直流電圧に整流平滑され、直流電圧はトランスＴの1次巻線Ｐを介してスイッチング素子Ｑ１のオン動作により電磁エネルギーを蓄え、スイッチング素子Ｑ１のオフ時にトランスＴの２次巻線Ｓに誘起される電圧をダイオードＤ１とコンデンサＣ２にて整流平滑し出力Ｖｏｕｔに電力を供給する。

ここで本発明の制御回路３は、スタートアップ１０、制御部１６、２次側出力電圧からの誤差信号を変換するフィードバック１１、電源起動時のソフトスタートを行うソフトスタート１４、スイッチＳＷ、周波数制御１２、ＰＷＭ制御１３、負荷短絡検知１５から構成されている。

図２は本発明によるスイッチング電源装置の起動時の動作を説明する図である。
電源起動時には、スタートアップ１０より制御回路３に電源電圧が供給され、次に、時刻ｔ０〜ｔ１において、ソフトスタート機能によりＰＷＭ制御にてスイッチング電源装置（リンギングチョークコンバータ）は制御され、負荷へ電力を供給し始める。 時刻ｔ１後は、制御回路のソフトスタート期間終了後は速やかにスイッチＳＷにより周波数制御に切替えられる。
また、負荷短絡検知１５を備えて、スイッチング素子Ｑ１に流れるドレイン電流は抵抗Ｒ３を介して負荷短絡検知１５へ信号として入力され、負荷短絡検知１５はドレイン電流の値から過負荷か否かを検知し、過負荷を検知すると、検知した時点でスイッチング素子Ｑ１のオンからオフへ移行させる。

次に、本発明を実施するための形態を、図面を参照して説明する。
図３は、本発明に係る第１の実施形態の、スイッチング電源装置における１次側制御回路の構成を示す図である。なお、本発明のスイッチング電源装置全体の構成は、図６を用いて説明した従来のスイッチング電源装置と同様であり、図６における制御回路３ｂを図２に記載した制御回路３に置き換えたものとする。
なお、図３及び図５の各実施形態を示す図において、図６における構成要素と同一ないし均等なものは、前記と同一符号を以って示し、重複した説明を省略する。

このスイッチング電源装置２は、図３に示すように、交流電源１と、ブリッジ整流器ＤＢと、平滑コンデンサＣ１と、トランスＴと、スイッチング素子Ｑ１と、スイッチング素子Ｑ１のドレイン電流検出用抵抗Ｒ１と、電圧共振コンデンサＣ３と、２次側整流用のダイオードＤ１と、出力平滑コンデンサＣ２と、エラーアンプ４と、フォトカプラＰＣａ、ＰＣｂと、コンデンサＣ９と、補助電源を構成するダイオードＤ１０と電解コンデンサＣ１０、スイッチング素子Ｑ１を制御するための制御回路３と、を有する。

交流電源１はブリッジ整流器ＤＢに接続され、交流電源１の交流電圧がブリッジ整流器ＤＢで直流電圧に変換される。 ブリッジ整流器ＤＢの直流出力電圧に含まれる脈流分は、ブリッジ整流器ＤＢの正極・負極両出力端子間に接続されたコンデンサＣ１により平滑され、脈流の少ない直流電圧にされる。
スイッチング電源装置２には１次巻線Ｐ、２次巻線Ｓ、補助巻線Ｄを有するトランスＴを備えている。ブリッジ整流器ＤＢの正極出力端子はトランスＴの１次巻線Ｐの一方の端子に接続され、１次巻線Ｐの他方の端子はスイッチング素子であるＭＯＳＦＥＴＱ１のドレイン端子に接続されている。また、ＭＯＳＦＥＴＱ１のソース端子は抵抗Ｒ１を介してブリッジ整流器ＤＢの負極出力端子（以下、ブリッジ整流器ＤＢの負極出力端子に接続されたラインを接地電位ＧＮＤ１とする。）に接続されている。
コンデンサＣ１０は、ダイオードＤ１０のカソード端子と制御回路３のＶｃｃ端子が接続され、ダイオードＤ１０のアノード端子はトランスＴの補助巻線Ｄの一方の端子と抵抗Ｒ３の一方の端子に接続され、抵抗Ｒ３の他方の端子は制御回路３のＺＣ端子に接続されている。コンデンサＣ９の一方の端子とフォトカプラＰＣｂのフォトトランジスタのコレクタと制御回路３のＦＢ端子は接続され、コンデンサＣ９の他方の端子と、フォトカプラＰＣｂのフォトトランジスタのエミッタ端子と、補助巻線Ｄの他方の端子と制御回路３のＧＮＤ端子と接地電位ＧＮＤは接続されている。また、スイッチング素子であるＭＯＳＦＥＴＱ１のドレイン端子には、電圧共振コンデンサＣ３の一方の端子と制御回路３のＤＶ端子が接続され、ＭＯＳＦＥＴＱ１のソース端子には、電圧共振コンデンサＣ３の他方の端子が接続され、さらに制御回路３のＯＣ端子が接続されている。
トランスＴの２次巻線Ｓの一方の端子にはダイオードＤ１のアノード端子が接続され、ダイオードＤ１のカソード端子とコンデンサＣ２の正極端子とフォトカプラＰＣａのフォトダイオードのアノード端子とエラーアンプ４の電圧検出端子と負荷への出力端子Ｖｏｕｔに接続され、フォトカプラＰＣａのフォトダイオードのカソード端子とエラーアンプ４の制御端子は接続され、トランスＴの２次巻線Ｓの他方の端子とコンデンサＣ２の負極端子とエラーアンプ４の負極端子と負荷への出力のＳＧ端子が接続されている。

次に、制御回路３の内部構成を詳細に説明する。
図３の制御回路３は、スタートアップＳｔａｒｔＵｐ、内部電源Ｒｅｇ、論理回路ＮＯＲ１、ＯＲ１、ＯＲ２、ＮＯＴ１、コンパレータＢＤ、Ｆ、ＯＣＰ、フリップフロップＦＦ１、抵抗Ｒ４、Ｒ５、Ｒ６、ダイオードＤ３、基準電圧Ｖｚ、Ｖｏｃ、ドライブ回路ＢＦ、ソフトスタートＳｏｆｔＳｔａｒｔ、発振器ＭａｘＯＮ、スイッチＳＷにより構成される。

発振器ＭａｘＯＮは、論理回路ＮＯＲ１の第２入力端子と論理回路ＯＲ１の第１入力端子に接続されている。
論理回路ＮＯＲ１の第１入力端子と論理回路ＯＲ１の第２入力端子とスイッチＳＷ１の一方の端子に接続されている。論理回路ＮＯＲ１の第３入力端子とフリップフロップＦＦ１の出力Ｑは接続され、フリップフロップＦＦ１のリセット端子Ｒは論理回路ＯＲ２の出力に接続され、フリップフロップＦＦ１のセット端子Ｓは論理回路ＯＲ１の出力に接続されている。論理回路ＮＯＲ１の出力は、バッファ回路ＢＦの入力端子とソフトスタートＳｏｆｔＳｔａｒｔの入力端子に接続され、ソフトスタートＳｏｆｔＳｔａｒｔの出力は、論理回路ＮＯＴ１の入力端子と、発振器ＭａｘＯＮのオンオフ端子に接続されている。論理回路ＮＯＴ１の出力は、スイッチＳＷ１のオンオフ制御端子に接続されている。
論理回路ＯＲ１の第1入力端子には、コンパレータＦの出力が接続され、第2入力端子には、コンパレータＯＣＰの出力が接続されている。コンパレータＯＣＰとＦの非反転端子同士は接続されて、制御回路端子ＯＣを介してスイッチング素子Ｑ１のソース端子と抵抗Ｒ１の一方の端子と電圧共振コンデンサＣ３の他方の端子に接続されている。コンパレータＯＣＰの反転端子には基準電圧Ｖｏｃが接続され、コンパレータＦの反転端子には抵抗Ｒ５の他端と抵抗Ｒ６の一方の端子に接続されている。
抵抗Ｒ５の一方の端子には、ダイオードＤ３のカソードが接続され、ダイオードＤ３のアノードには抵抗Ｒ４の他方の端子と制御回路３のＦＢ端子に接続されている。抵抗Ｒ４の一方の端子には、内部電源Ｒｅｇの電源電圧Ｖｒｅｇに接続されている。制御回路３のＦＢ端子には、従来技術と同様、フォトカプラＰＣｂのコレクタ端子とコンデンサＣ９の一方の端子が接続されている。
コンパレータＢＤの出力は、スイッチＳＷの他方の端子に接続され、コンパレータＢＤの反転入力端子には、基準電圧Ｖｚが接続され、非反転入力端子には制御回路３のＺＣ端子を介して抵抗Ｒ３の他方の端子に接続されている。抵抗Ｒ３の一方の端子は、トランスＴの補助巻線Ｄのドット極性の端子に接続されている。ここで、補助巻線Ｄのドット極性は、トランスＴの２次巻線Ｓの電力供給側の極性と同極になっている。
制御回路３のＧＮＤ端子には、各基準電圧Ｖｏｃ、Ｖｚの負極端子、抵抗Ｒ６の他方の端子が接続され、抵抗Ｒ１の他方の端子及びコンデンサＣ９、フォトカプラＰＣｂのトランジスタのエミッタ端子、平滑コンデンサＣ１の負極端子及びブリッジ整流器ＤＢの負極端子に接続されている。
バッファ回路ＢＦの出力は、制御回路３のＤＲ端子を介して、スイッチング素子Ｑ１のゲート端子に接続されている。

ここで、図３の1次側制御回路３の新たな内部構成について説明する。
ソフトスタート回路ＳｏｆｔＳｔａｒｔは、電源起動時から時間を計測し、所定の時間に達するとＬレベルの出力信号を送出し、論理回路ＮＯＴ１を介してスイッチＳＷをオンし、かつ、発振器ＭａｘＯｎの発振を停止させる。例えばソフトスタート回路ＳｏｆｔＳｔａｒｔの構成は、タイマ回路又は、論理回路ＮＯＲ１の出力信号パルスを所定の回数カウント後、出力するカウンタ回路で構成される。
発振器ＭａｘＯｎは、ＰＷＭ制御時の発振周波数を決定し、かつ、スイッチング素子の最大オン幅を制限するものである。発振器ＭａｘＯｎの出力は、前記ソフトスタート回路ＳｏｆｔＳｔａｒｔによりオンオフ制御され、オフ状態はＬレベルを保持する。
スイッチＳＷは、制御回路３の制御を、発振器ＭａｘＯｎによるＰＷＭ制御或いは、コンパレータＢＤ出力信号による周波数制御のいずれかを選択するスイッチであって、前記ソフトスタート回路ＳｏｆｔＳｔａｒｔによりオンオフ制御される。

図４は本発明に係る第１の実施形態のスイッチング電源装置の動作を説明するタイミングチャートである。
次に、図３に示す制御回路３の内部構成、図４に示すタイミングチャートを参照して、起動時のＰＷＭ制御から周波数制御へ切り替わる動作について説明する。
図４の時刻ｔ６までのソフトスタート期間中は、ソフトスタート回路ＳｏｆｔＳｔａｒｔの出力信号ｖｓｏは、Ｈレベルとなり、この期間はスイッチＳＷがオフ状態でありＰＷＭ制御であるため、論理回路ＮＯＲ１の第1入力端子電圧ｒ１はＬレベルとなっている。また、発振器ＭａｘＯｎの出力信号は時刻ｔ１〜ｔ３のように、周期ｔｍａｘのパルス波形を出力している。

ここで、時刻ｔ１において、発振器ＭａｘＯｎのＨレベルの出力信号が論理回路ＯＲ２の一方の入力端子に入力され、論理回路ＯＲ２の出力はＨレベルとなり、フリップフロップ回路のリセット端子に入力され、フリップフロップ回路はリセット状態になる。信号ｒ１〜ｒ３が全てＬレベルとなるので論理回路ＮＯＲ１の出力信号ＶｄはＨレベルに反転する。信号ｖｄはバッファ回路ＢＦを介してスイッチング素子Ｑ１をオン状態にし、抵抗Ｒ１にトランスＴの1次巻線Ｐの励磁電流を流し、抵抗Ｒ１に電圧ｖｒが生じる。電圧Ｖｒが、時刻ｔ２にて、基準電圧Ｖｏｃのレベルに達すると、コンパレータＯＣＰの出力信号がＬレベルからＨレベルに反転し、論理回路ＯＲ１を介して、フリップフロップ回路ＦＦ１をセット状態にセットする。フリップフロップ回路ＦＦ１がセット状態となることで、Ｑ出力は反転し、信号ｒ３はＨレベルとなり、論理回路ＮＯＲ１及びバッファ回路ＢＦを介してスイッチング素子Ｑ１をオフ状態にする。

次に、時刻ｔ３において発振器ＭａｘＯｎのＨレベルの出力信号が論理回路ＯＲ２の一方の入力端子に入力され、上記と同じ動作が繰り返される。
ここで、上記繰り返しによりトランスＴから図示しない２次側の負荷へ電力が供給されて出力電圧Ｖｏｕｔが上昇し定格電圧に近づくと、時刻ｔ３〜ｔ８にかけて、２次側のエラーアンプ４からフォトカプラＰＣａ、ＰＣｂを介して電流を流し、ＦＢ端子電圧ｆｂを徐々に下げて行く。このため、コンパレータＦの反転端子電圧ｖｆｂも比例して低下し、時刻ｔ４にて抵抗Ｒ１の電圧ｖｒより下がった時点で、コンパレータＦの出力はＨレベルに反転し、論理回路ＯＲ１を介してフリップフロップ回路ＦＦ１をセット状態にセットする。フリップフロップ回路ＦＦ１がセット状態となることで、Ｑ出力は反転し、信号ｒ３はＨレベルとなり、論理回路ＮＯＲ１及びバッファ回路ＢＦを介してスイッチング素子Ｑ１をオフ状態にする。このとき、電圧ｖｒは基準電圧Ｖｏｃのレベルに達していないので、コンパレータＯＣＰの出力信号ｖｃｐはＬレベルの状態を保っている。
時刻ｔ５において、発振器ＭａｘＯｎのＨレベルの出力信号が論理回路ＯＲ２の一方の入力端子に入力され、上記と同じ動作が繰り返される。

ソフトスタート期間が時刻ｔ６で終了すると、ソフトスタートＳｏｆｔＳｔａｒｔの出力信号ｖｓｏはＬレベルとなり、論理回路ＮＯＴ１を介してスイッチＳＷがオン状態になり、かつ発振器ＭａｘＯｎはオフ状態に切り替わり、信号ｒ２はＬレベル状態を保持する。
信号ｒ１にはコンパレータＢＤの出力信号が接続され、コンパレータＢＤの非反転入力端子には基準電圧Ｖｚよりも低い電圧が入力されているので、コンパレータＢＤの出力はＬレベルであり、信号ｒ１はＬレベルのまま変化せず、信号ｒ４及び信号ｒ３も同様に変化しない。従って、時刻ｔ７におけるスイッチング素子Ｑ１のオン状態に変化はおこらない。

次に、コンパレータＦの反転端子電圧ｖｆｂが抵抗Ｒ１の電圧ｖｒより下がった、時刻ｔ８で、コンパレータＦの出力はＨレベルに反転し、論理回路ＯＲ１を介してフリップフロップ回路ＦＦ１をセット状態にセットする。フリップフロップ回路ＦＦ１がセット状態となることで、Ｑ出力は反転し、信号ｒ３はＨレベルとなり、論理回路ＮＯＲ１及びバッファ回路ＢＦを介してスイッチング素子Ｑ１をオフ状態にする。このとき、電圧ｖｒは基準電圧Ｖｏｃのレベルに達していないので、コンパレータＯＣＰの出力信号ｖｃｐはＬレベルの状態を保っている。
また、時刻ｔ８において、コンパレータＢＤの非反転入力端子には基準電圧Ｖｚよりも高い電圧が入力されているので、信号ｒ１はＨレベルに反転し論理回路ＮＯＲ１の出力信号ｖｄをＬレベルに保ち、かつ、論理回路ＯＲ２を介してフリップフロップＦＦ１のリセット端子にＨレベルを入力してリセット状態にする。ここで、
フリップフロップＦＦ１のＱ出力はＬレベルに反転するが、論理回路ＮＯＲ１の第１入力信号ｒ１がＨレベルであるため、論理回路ＮＯＲ１の出力信号ｖｄはＬレベルを保つ。

時刻ｔ５〜ｔ８にかけて、トランスＴの1次巻線Ｐに励磁電流が流れることで蓄積された電力は、時刻ｔ８〜ｔ９で２次側の負荷への電力放出が終わり、時刻ｔ９でトランスＴの各巻線電圧にリンギングを生じ、補助巻線Ｄの電圧の極性は瞬時に反転し、基準電圧ｖｚ電圧より低い電圧になる。ここで、コンパレータＢＤの出力はＬレベルに反転するので、信号ｒ１はＬレベルとなり論理回路ＮＯＲ１、バッファ回路ＢＦを介してスイッチング素子Ｑ１をオフ状態からオン状態にする。

時刻ｔ１０にてコンパレータＦの反転端子電圧ｖｆｂが抵抗Ｒ１の電圧ｖｒより下がるので、時刻ｔ８と同様にスイッチング素子Ｑ１はオン状態からオフ状態に切替り、上記時刻ｔ８からと同じ動作が繰り返される。

図５に示したのは、本発明の第２の実施形態である。図５の本発明の第２の実施形態の回路構成は、図３の本発明の第１の実施形態に対して、１次側制御回路３のソフトスタートＳｏｆｔＳｔａｒｔ及び抵抗Ｒ６に換えて、２出力信号を出力するソフトスタートＳｏｆｔＳｔａｒｔ１と抵抗Ｒ６ａに置き換え、ソフトスタートＳｏｆｔＳｔａｒｔ１の出力端子ｖｓｒから抵抗Ｒ６ａの抵抗値を可変する端子に接続されている以外はまったく同じ構成となっている。

２次側の出力電圧が定常電圧に達するまでの期間、かつソフトスタート期間中は、抵抗Ｒ６ａの抵抗値を小さい値から徐々に大きい値に可変することで、スイッチング素子Ｑ１に流れる電流を制限しながらスイッチングさせることで、電源起動時にスイッチング素子Ｑ１に過大な電流が流れることを防止することができる。

本発明の実施形態は前記の実施例に限定されず、更に種々の変更が可能である。制御方式は、ＰＷＭ制御としているが、ＯＦＦ期間固定、ＯＮ期間固定、或いは、実施例２の抵抗Ｒ６ａの抵抗値を段階的に可変してスイッチング素子に流れる電流値を段階的に可変して制御しても良い。ソフトスタート期間の所定の時間設定には、スイッチング素子Ｑ１のゲート信号ｖｄをカウントするカウンタ回路のほかに、コンデンサによる充電電圧と所定の基準電圧とによる時定数回路を用いても良い。

以上、本実施形態によれば、従来の周波数制御での起動動作と異なり、起動時にＰＷＭ制御とすることでスイッチング素子のストレス抑制や可聴発振周波数を無くし、電力変換効率のよいスイッチング電源装置を得ることができる。
以上、本発明を具体的な実施形態で説明したが、これら実施形態は例示であって、本発明はこれら実施形態に限定されないことは言うまでも無い。

本発明は、電源効率を低下させることなく、かつ安定した電源起動動作を達成できる制御方式として使用可能である。

１・・・交流電源
２・・・スイッチング電源装置
ＤＢ・・・ブリッジ整流器
３、３ａ、３ｂ・・・１次側制御回路
４・・・エラーアンプ
Ｔ・・・トランス
Ｐ・・・トランスＴの１次巻線
Ｓ・・・トランスＴの２次巻線
Ｄ・・・トランスＴの補助巻線
Ｒ１〜Ｒ６、Ｒ６ａ・・・抵抗
Ｃ１〜Ｃ３、Ｃ９、Ｃ１０・・・コンデンサ
Ｄ１、Ｄ３、Ｄ１０・・・ダイオード
Ｑ１・・・スイッチング素子
ＰＣａ、ＰＣｂ・・・フォトカプラ
ＯＣＰ、Ｆ、ＢＤ・・・コンパレータ
ＦＦ１・・・フリップフロップ
ＢＦ・・・バッファ回路
ＮＯＲ１、ＯＲ１、ＯＲ２、ＮＯＴ１・・・論理回路
Ｖｏｃ、Ｖｚ・・・基準電圧

Claims (1)

1. トランスの１次巻線に接続されたスイッチング素子を有し、
   前記トランスの１次側に電圧が入力された場合に制御回路が前記スイッチング素子をオン／オフ制御することにより前記トランスの２次巻線に誘起される電圧を整流平滑して負荷に出力するスイッチング電源装置であって、
   前記制御回路は、ソフトスタート機能を有し、
   ソフトスタートの期間はＰＷＭ制御によるオン／オフ制御をさせ、
   前記ソフトスタート期間後は周波数制御に切替えて負荷に出力する電圧を安定に制御し、
   前記ソフトスタート期間において、スイッチング素子に流れる電流を制限しながら段階的に増加させることを特徴とするスイッチング電源装置。
   

Images