[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2010199349A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010199349A
JP2010199349A JP2009043381A JP2009043381A JP2010199349A JP 2010199349 A JP2010199349 A JP 2010199349A JP 2009043381 A JP2009043381 A JP 2009043381A JP 2009043381 A JP2009043381 A JP 2009043381A JP 2010199349 A JP2010199349 A JP 2010199349A
Authority
JP
Japan
Prior art keywords
film
opening
forming
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009043381A
Other languages
English (en)
Inventor
Junichi Wada
純一 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009043381A priority Critical patent/JP2010199349A/ja
Priority to US12/614,086 priority patent/US20100216305A1/en
Publication of JP2010199349A publication Critical patent/JP2010199349A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【目的】従来よりも比抵抗の低いＷ膜のプラグ或いは配線が得られる半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程（Ｓ１０４）と、前記絶縁膜に開口部を形成する工程（Ｓ１０６）と、前記開口部の少なくとも底面に、ルテニウム（Ｒｕ）膜を形成する工程（Ｓ１１２）と、前記Ｒｕ膜が形成された前記開口部内に、水素（Ｈ２）還元による化学気相成長（ＣＶＤ）法によりタングステン（Ｗ）膜を埋め込む工程（Ｓ１１４）と、を備えたことを特徴とする。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関する。例えば、タングステン（Ｗ）をプラグ材料とするプラグの形成方法に関する。
ＬＳＩの微細化に伴い、半導体基板と配線を繋ぐコンタクト部の抵抗上昇が問題となっている。従来から金属コンタクトにはタングステン（Ｗ）プラグが用いられている。Ｗは化学気相成長（ＣＶＤ）法により、例えば、６フッ化タングステン（ＷＦ６）を水素（Ｈ２）で還元することでコンタクトホールに充填され、化学機械研磨（ＣＭＰ）法により余剰のＷ膜を除去することでＷプラグが形成される。しかし、ＷＦ６を原料ガスとし、Ｈ２を還元ガスとして用いるＷ−ＣＶＤは、サリサイドの凝集温度などで制限されるプロセス上限温度以下（４５０℃以下）の低温では、ＷＦ６が絶縁膜上で分解せず、Ｗ膜の形成が困難となる。そのため、ライナー材料としてチタン（Ｔｉ）と窒化チタン（ＴｉＮ）による積層膜などをコンタクトホール内に形成する場合が多い。
ここで、ライナー膜として用いられるＴｉ／ＴｉＮ膜は導電膜であるが、表面には自然酸化膜が存在するため電子を受け取りにくく、かかる場合でも還元反応での分解が困難である。そのため、従来の表面が酸化されたＴｉ／ＴｉＮライナー膜上では、シラン（ＳｉＨ４）還元により、表面にＳｉＨｘ層を吸着形成した後、そのＳｉＨｘ層から供給される電子によってＷＦ６分解を起こすことでＷの初期膜を形成している。しかし、このＳｉＨ４還元によるＷの初期膜にはＳｉが不純物として多く含まれ、２００μΩｃｍを越える比抵抗の高い膜となってしまう。そこで、一般的には基板表面にＳｉＨ４還元のＷ初期膜を形成した後に、Ｈ２還元のＷ膜を形成して抵抗を低減している（例えば、特許文献１参照）。
また、ＳｉＨ４を用いず、Ｂ２Ｈ６を還元ガスとして初期のＷ膜を形成することも行なわれるが、Ｗの初期膜に今度はボロン（Ｂ）が不純物として混入してしまい、その結果、１６０μΩｃｍ程度までしか比抵抗を低くできない。
以上のように、ＳｉＨ４還元であってもＢ２Ｈ６還元であっても、いずれにせよＷ膜内に不純物が混入され、比抵抗がＨ２還元のＷ膜で得られる１５μΩｃｍよりも大幅に高くなってしまう。昨今のＬＳＩの微細化に伴い、比抵抗の高いＷ初期膜がコンタクトホール中を占める割合は増加しているため、コンタクト抵抗を低くできないといった問題が発生している。さらに、ライナーとして形成されるＴｉＮ膜も比抵抗が高く、ＴｉＮ膜の存在もコンタクト抵抗を低くできない一因となっている。
比抵抗の高いＷ初期膜の問題は、上述したコンタクトプラグに限らず、Ｗを用いた配線やヴィアプラグについても同様の問題となる。
特表２００１−５２４２６１号公報
本発明は、従来よりも比抵抗の低いＷ膜のプラグ或いは配線が得られる半導体装置の製造方法を提供することを目的とする。
本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程と、前記絶縁膜に開口部を形成する工程と、前記開口部の少なくとも底面に、ルテニウム（Ｒｕ）膜を形成する工程と、前記Ｒｕ膜が形成された前記開口部内に、水素（Ｈ２）還元による化学気相成長（ＣＶＤ）法によりタングステン（Ｗ）膜を埋め込む工程と、を備えたことを特徴とする。
本発明によれば、従来よりも比抵抗の低いＷ膜のプラグ或いは配線が得られる。
図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 実施の形態１における温度の異なる２段ステップのフローを示す図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 実施の形態２における半導体装置の製造方法の要部を表すフローチャートである。 実施の形態２におけるＷＦ６ガスとＨ２ガスの供給フローの一例を示す図である。 実施の形態３における半導体装置の製造方法の要部を表すフローチャートである。 実施の形態３における真空連続装置の一例を示す概念図である。 図８のフローチャートに対応して実施される工程を表す工程断面図である。
以下、各実施の形態では、コンタクトプラグを形成する場合について説明するが、コンタクトプラグに限らず、配線やヴィアプラグを形成する場合も同様である。
実施の形態１．
以下、図面を用いて、実施の形態１について説明する。
図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。図１において、本実施の形態における半導体装置の製造方法は、エッチングストッパ膜形成工程（Ｓ１０２）と、層間絶縁膜形成工程（Ｓ１０４）と、開口部形成工程（Ｓ１０６）と、チタン（Ｔｉ）膜形成工程（Ｓ１０８）と、ルテニウム（Ｒｕ）膜形成工程（Ｓ１１２）と、タングステン（Ｗ）膜形成工程（Ｓ１１４）と、研磨工程（Ｓ１２０）という一連の工程を実施する。また、Ｗ膜形成工程（Ｓ１１４）の内部工程として、低温ステップ（Ｓ１１６）と高温ステップ（Ｓ１１８）という一連の工程を実施する。尚、エッチングストッパ膜形成工程（Ｓ１０２）は無くても良い。一連の実施例中では、エッチングストッパ膜形成工程（Ｓ１０２）があるケースについて述べるが、これに限るものではない。
図２は、図１のフローチャートに対応して実施される工程を表す工程断面図である。図２では、図１のエッチングストッパ膜形成工程（Ｓ１０２）からＴｉ膜形成工程（Ｓ１０８）までを示している。それ以降の工程は後述する。
図２（ａ）において、エッチングストッパ膜形成工程（Ｓ１０２）として、基板拡散層やゲート電極といったデバイス部分が形成された半導体基板２００の表面にＣＶＤ（化学気相成長）法によって、例えば、膜厚５０ｎｍのエッチングストッパ膜２１２を形成する。エッチングストッパ膜２１２の材料として、窒化シリコン（ＳｉＮ）、炭窒化シリコン（ＳｉＣＮ）、或いは酸窒化シリコン（ＳｉＯＮ）等を用いると好適である。また、基板２００として、例えば、直径３００ミリのシリコンウェハを用いる。ここでは、デバイス部分の図示を省略している。
図２（ｂ）において、層間絶縁膜形成工程（Ｓ１０４）として、エッチングストッパ膜２１２上に層間絶縁膜２２０を例えば１５０ｎｍの厚さで形成する。層間絶縁膜２２０として、酸化シリコン（ＳｉＯ２）膜やｌｏｗ−ｋ膜を用いると好適である。特に、層間絶縁膜２２０に多孔質の低誘電率絶縁材料からなるｌｏｗ−ｋ膜を用いると、比誘電率ｋが３．５よりも低い層間絶縁膜を得ることができる。例えば、一例として、比誘電率が２．５未満の低誘電率絶縁材料となるポリメチルシロキサンを成分とした膜を用いてｌｏｗ−ｋ膜を形成する。ｌｏｗ−ｋ膜の材料としては、ポリメチルシロキサンの他に、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、および多孔質シリカ膜などのポーラス膜からなる群から選択される少なくとも一種を用いて形成しても構わない。かかるｌｏｗ−ｋ膜の材料では、比誘電率が２．５未満の低誘電率を得ることができる。形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するＳＯＤ（ｓｐｉｎ ｏｎ ｄｉｅｌｅｃｔｒｉｃ ｃｏａｔｉｎｇ）法を用いることができる。例えば、スピナーで成膜し、このウェハをホットプレート上で窒素雰囲気中でのベークを行った後、最終的にホットプレート上で窒素雰囲気中ベーク温度よりも高温でキュアを行なうことにより形成することができる。ｌｏｗ−ｋ材料や形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。或いは、ｌｏｗ−ｋ膜をＣＶＤ法により形成しても構わない。層間絶縁膜２２０として、ＳｉＯ２膜を形成する場合にはＣＶＤ法により形成すると好適である。
また、層間絶縁膜２２０として、ｌｏｗ−ｋ膜を形成する場合には、図示しないキャップ絶縁膜を形成して、２層構造とすると好適である。例えば、ＣＶＤ法によりキャップ絶縁膜を形成すればよい。キャップ絶縁膜を形成することで、機械的強度の弱いｌｏｗ−ｋ膜を保護することができる。キャップ絶縁膜の材料として、炭酸化シリコン（ＳｉＯＣ）、ＴＥＯＳ（テトラエトキシシラン）、ＳｉＣ、炭水化シリコン（ＳｉＣＨ）、炭窒化シリコン（ＳｉＣＮ）、ＳｉＯＣＨからなる群から選択される少なくとも一種の比誘電率２．５以上の絶縁材料を用いて形成すると好適である。形成方法として、ＣＶＤ法以外の方法を用いても構わない。
図２（ｃ）において、開口部形成工程（Ｓ１０６）として、リソグラフィー工程とドライエッチング工程でコンタクトホールとなる開口部１５０を層間絶縁膜２２０内に形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィー工程を経て層間絶縁膜２２０の上にレジスト膜が形成された基板２００に対し、露出した層間絶縁膜２２０を、エッチングストッパ膜２１２をストッパとして異方性エッチング法により除去して開口部１５０を形成すればよい。そして、その後、露出したエッチングストッパ膜２１２を除去すればよい。異方性エッチング法を用いることで、基板２００の表面に対し、略垂直に開口部１５０を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５０を形成すればよい。
図２（ｄ）において、Ｔｉ膜形成工程（Ｓ１０８）として、開口部形成工程により形成された開口部１５０及び層間絶縁膜２２０表面にＴｉ膜２３０を形成する。例えば、２０ｎｍの膜厚で形成する。Ｔｉ膜２３０は、例えば、プラズマＣＶＤ法を用いて形成される。四塩化チタン（ＴｉＣｌ４）、水素（Ｈ２）、及びアルゴン（Ａｒ）の混合ガスを流し、所定のチャンバ内圧力と基板温度を設定し、基板の対極電極にプラズマを発生させる。このようにして、ＴｉＣｌ４をＨ２で還元処理することによりＴｉ膜２３０を形成することができる。形成方法は、ＣＶＤ法に限らず、物理気相成長（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法の１つであるスパッタ法や、原子層気相成長（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ、あるいは、ａｔｏｍｉｃ ｌａｙｅｒ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＣＶＤ）法などを用いても構わない。開口部１５０の底部に形成されたＴｉ膜２３０は開口部１５０底部に形成された基板２００の酸化膜をＴｉで還元、除去し、チタンシリサイド（ＴｉＳｉ２）膜を形成する。これによりオーミックコンタクトを確保することができる。よって、Ｔｉ膜２３０は、開口部１５０の側壁及び底面に形成される場合に限るものではなく、少なくとも開口部１５０の底面に形成されていればよい。
実施の形態１では、基板とのコンタクト抵抗を低下させるため、還元力の高いＴｉを形成する場合を例にとって説明したが、Ｔｉに限らず還元性の高い材料であればよい。例えば、ハフニウム（Ｈｆ）を用いることもできる。
また、Ｔｉなどの膜が開口部１５０の側壁に厚く形成されると、コンタクトプラグの抵抗が上昇するため、指向性の高いＰＶＤやＰＥＣＶＤなどでコンタクト底には厚く形成されるが、ホール側壁にはＴｉ膜が厚く形成されない成膜方法を選択するとより好ましい。
図３は、図１のフローチャートに対応して実施される工程を表す工程断面図である。図３では、図１のＲｕ膜形成工程（Ｓ１１２）からＷ膜形成工程（Ｓ１１４）までを示している。それ以降の工程は後述する。
図３（ａ）において、Ｒｕ膜形成工程（Ｓ１１２）として、Ｔｉ膜２３０が形成された開口部１５０内及び基板２００表面にＲｕ膜２４０を形成する。例えば、１〜５ｎｍの膜厚で形成する。より好ましくは２〜３ｎｍの膜厚で形成する。Ｒｕ膜２４０は、例えば、ＣＶＤ法を用いて形成される。Ｒｕ膜２４０は、Ｔｉ膜２３０上に直接形成される。
ＴｉＮと違いＲｕは酸化しても導電性を保つ。さらに、Ｒｕは、大気開放時に表面酸化層が形成されても、Ｈ２によるＷＦ６の還元反応が進行する。したがって、Ｒｕを用いることにより、後述するように、ＳｉＨ４やＢ２Ｈ６などの不純物を残す還元性ガスを用いなくても、直接Ｈ２還元のＷ膜を形成できる。ＲｕはＴｉＮに比べて表面自由エネルギーが大きく、Ｗ膜を形成する成長核を発生しやすい性質がある。このことは、ＣＶＤ法による膜成長がしやすいことも意味している。成長核を発生しやすい性質からＷが島状形成されず、均一膜として形成できる。よって、比抵抗の高いＳｉやＢを含むＷ膜を形成せずに、比抵抗の低いＨ２還元のＷ膜を最初から形成できる。そのため、コンタクト抵抗を大幅に低くすることができる。
以上のようにＲｕ膜２４０上には直接Ｈ２還元のＷ膜が成長するので、開口部１５０内の側壁及び底面にＲｕ膜２４０が形成される場合に限らず、少なくとも底面にＲｕ膜２４０が形成されていればよい。底面にＲｕ膜２４０が形成されていれば底面から上方に向かって開口部１５０を埋め込むことができる。さらに、Ｒｕは比抵抗が２０〜４０μΩｃｍであり、ＴｉＮの比抵抗よりも大幅に低い。そのため、ＴｉＮ膜を形成する場合に比べてコンタクト抵抗をさらに低くすることができる。以上のようにＲｕ膜２４０は、ＴｉＮ膜を介さずにＴｉ膜２３０上に直接形成されることでコンタクト抵抗を低くすることができる。
ここで、酸化Ｒｕ層（ＲｕＯ層）もＴｉＮに比べて表面自由エネルギーが大きくＷ成長核は発生するが、純Ｒｕより比抵抗が高くなるため、ＷＦ６分解に必要な電子供給が困難になる場合があり得る。従って、大気開放によって純Ｒｕ上に形成される薄い自然酸化膜程度であれば問題ないが、厚いＲｕ酸化層はＷＦ６を分解しにくくなる恐れがある。特にＲｕ酸化物の標準生成エネルギーの絶対値はＳｉより小さく、Ｔｉなどの金属ライナー膜を形成することなくコンタクト底に露出するＳｉ、あるいは金属シリサイドと接触させた場合、後続工程の熱処理によってＲｕ酸化物が還元され、Ｓｉあるいは金属シリサイド上に非常に比抵抗の高いＳｉＯ２を生じさせてしまい、コンタクト抵抗が高くなるという問題が生じる。
一方、ウェット洗浄やドライ洗浄などでコンタクト底をクリーニングしても、Ｓｉあるいは金属シリサイド上に僅かにＳｉＯ２が残存してしまう。そのため実施の形態１では、かかるＳｉＯ２を還元するためにＳｉよりも標準生成エネルギーの絶対値の大きいＴｉなどの金属ライナー膜を形成している。しかし、Ｒｕ酸化層とライナー膜が接すると非常に比抵抗の高いＴｉＯ２などの酸化物を生じてしまい、やはりコンタクト抵抗が高くなる問題がある。
以上のように、Ｒｕ酸化物は、直接コンタクト底やライナー膜と接しない構造とすることが必要である。実施の形態１では、Ｒｕ酸化物ではなくＲｕ自体を用いることで、仮にＲｕ膜２４０表面にＲｕＯの自然酸化膜が生成されたとしても直接コンタクト底やＴｉ膜２３０と接しない構造とすることができる。
次に、Ｗ膜形成工程（Ｓ１１４）として、Ｒｕ膜２４０が形成された開口部１５０内及び基板２００表面にＷ膜を形成し、開口部１５０にＷ膜を埋め込む。実施の形態１では、低温から高温へと切り替える温度の異なる２段ステップでＷ膜を形成する。
図４は、実施の形態１における温度の異なる２段ステップのフローを示す図である。図４において、まず、低温のＴ１で初期Ｗ膜を形成した後、高温のＴ２で残りのＷ膜を高速で形成する。
図３（ｂ）において、Ｗ膜形成工程（Ｓ１１４）の低温ステップ（Ｓ１１６）として、２５０〜３５０℃の温度Ｔ１（第１の温度）で、Ｒｕ膜２４０が形成された開口部１５０内及び基板２００表面に初期Ｗ膜２５０（Ｗ膜の一部）を形成する。初期Ｗ膜２５０は、ＳｉＨ４やＢ２Ｈ６などの不純物を残す還元性ガスを用いずに、ＣＶＤ法によりＷＦ６を直接Ｈ２で還元することで形成される。すなわち、ＷＦ６ガスとＨ２ガスを供給し、２５０〜３５０℃の温度で初期Ｗ膜２５０を成膜する。上述したように、Ｒｕ膜２４０が存在することで、ＷＦ６が基板上のＲｕ膜２４０から電子を受け取って還元反応が進み、ＷＦ６＋３Ｈ２→Ｗ＋６ＨＦの反応がＲｕ膜２４０表面で起こる。初期Ｗ膜２５０は、開口部１５０内のＲｕ膜２４０表面全面を覆う程度まで形成すればよい。２５０〜３５０℃の温度にすることで、成膜初期に分解したフッ素（Ｆ）によりＲｕが腐食されることを防止或いは抑制できる。また、Ｒｕ膜２４０が開口部１５０の側壁全体に亘って形成されておらず、Ｔｉ膜２３０が開口部１５０内で露出している部分が存在する場合には、開口部１５０内のＴｉ膜２３０及びＲｕ膜２４０の表面全面を覆う程度まで初期Ｗ膜２５０を形成すればよい。
図３（ｃ）において、Ｗ膜形成工程（Ｓ１１４）の高温ステップ（Ｓ１１８）として、初期Ｗ膜２５０の形成に引き続き、温度を上げて例えば４００℃程度の温度Ｔ２（第２の温度）で、初期Ｗ膜２５０が形成された開口部１５０内及び基板２００表面にＷ膜２６０（Ｗ膜の残部）を形成する。これにより、Ｗ膜２６０で開口部１５０全体を埋め込む。初期Ｗ膜２５０の形成時よりも高温にすることで成膜速度を高速化することができる。尚、半導体基板２００におけるデバイス部分の特性劣化を抑制する観点からＷ膜２６０は４００〜５００℃の温度で形成することが望ましい。
以上のように、低温から高温へと切り替える温度の異なる２段ステップでＷ膜２６０を形成することで、Ｆによる腐食を抑制しながらより短時間にＷ膜２６０を形成できる。実施の形態１によれば、従来のＴｉ／ＴｉＮ膜上にＳｉＨ４やＢ２Ｈ６などの不純物を残す還元性ガスを用いてＷ初期膜を形成後にＨ２還元で残りのＷ膜を形成する場合よりもスループットを向上させることができる。
図５は、図１のフローチャートに対応して実施される工程を表す工程断面図である。図５では、図１の研磨工程（Ｓ１２０）を示している。
図５において、研磨工程（Ｓ１２０）として、基板２００の開口部１５０からはみ出た、初期Ｗ膜２５０を含む余分なＷ膜２６０と余分なＲｕ膜２４０と余分なＴｉ膜２３０をＣＭＰ法により研磨して、平坦化する。これにより、図５に示したＷのコンタクトプラグを形成することができる。
以上のように、Ｒｕ膜２４０上にＷ膜を形成することで、従来よりも比抵抗の低いＷ膜のプラグが得られる。
実施の形態２．
実施の形態２では、Ｗ膜を形成する際に、Ｗ膜を形成する際に使用されるガスを用いて、Ｒｕ膜の表面のＲｕＯ膜を除去する処理を行う場合について説明する。
図６は、実施の形態２における半導体装置の製造方法の要部を表すフローチャートである。図６において、実施の形態２における半導体装置の製造方法は、Ｗ膜形成工程（Ｓ１１４）の内部工程として、低温ステップ（Ｓ１１６）の前に酸化膜除去工程（Ｓ１１５）を追加した点以外は図１と同様である。よって、エッチングストッパ膜形成工程（Ｓ１０２）からＲｕ膜形成工程（Ｓ１１２）までの各工程の内容は実施の形態１と同様である。
図３（ａ）で示した状態から、酸化膜除去工程（Ｓ１１５）として、Ｒｕ膜２４０表面上に形成された自然酸化膜等のＲｕＯを除去する。具体的には、Ｗ膜をＣＶＤ法で形成する際の還元ガスとなるＨ２を用いる。
図７は、実施の形態２におけるＷＦ６ガスとＨ２ガスの供給フローの一例を示す図である。図７において、まず、酸化膜除去工程（Ｓ１１５）として、Ｈ２ガスを供給して、Ｒｕ膜２４０表面上に形成された自然酸化膜等のＲｕＯを還元して除去する。温度は、２００℃以上が好適である。例えば、後続する低温ステップ（Ｓ１１６）の設定温度である２５０〜３５０℃で構わない。その後に、引き続き低温ステップ（Ｓ１１６）及び高温ステップ（Ｓ１１８）として、Ｈ２ガスに加えてＷＦ６ガスを供給することで、Ｗ膜２６０を形成する。Ｗ膜２６０を形成する際、低温から高温へと切り替える温度の異なる２段ステップでＷ膜２６０を形成する点は実施の形態１と同様である。また、以降の工程の内容は実施の形態１と同様である。
実施の形態２によれば、Ｒｕ膜２４０表面上に形成されたＲｕＯが除去されるので、さらに、Ｒｕ膜２４０の比抵抗を下げることができる。よって、実施の形態１よりもさらにコンタクト抵抗を下げることができる。
実施の形態３．
実施の形態１では、Ｔｉ膜２３０とＲｕ膜２４０の積層膜を用いる場合について説明したが、実施の形態３では、Ｔｉ膜２３０を用いずに直接Ｒｕ膜２４０をＳｉ基板２００上に形成する場合について説明する。
図８は、実施の形態３における半導体装置の製造方法の要部を表すフローチャートである。図８において、実施の形態３における半導体装置の製造方法は、Ｔｉ膜形成工程（Ｓ１０８）の代わりに酸化膜除去工程（Ｓ１１０）を追加した点以外は図１と同様である。よって、エッチングストッパ膜形成工程（Ｓ１０２）から開口部形成工程（Ｓ１０６）までの各工程の内容は実施の形態１と同様である。
Ｒｕ膜を形成する前の開口部１５０内、特に開口部１５０底部の基板２００には酸化膜が形成されている。そのため、上述した実施の形態１では、開口部１５０底部に形成された基板２００の酸化膜をＴｉで還元、除去してオーミックコンタクトを確保していた。しかしながら、例えば、真空連続でコンタクト底の清浄化処理を行って基板２００上の酸化膜を除去した状態でＲｕ膜２４０が形成できれば、Ｔｉ膜２３０を省略することができる。
そこで、図２（ｃ）で示した状態から、酸化膜除去工程（Ｓ１１０）として、Ｒｕ膜を形成する前に、真空雰囲気で基板２００上の酸化膜（ＳｉＯ２）を除去する。例えば、逆スパッタ法にてＳｉＯ２を除去する。或いは、ケミカルドライ処理として、Ｆガスを供給して、ＳｉＯ２を除去しても好適である。
図９は、実施の形態３における真空連続装置の一例を示す概念図である。図９において、ロードロック（Ｌ／Ｌ）チャンバ３０２に配置された基板３００は、真空ポンプ３１０で真空引きされたトランスファーチャンバ３０４内に搬送され、まず、チャンバ３０６（Ｃ１）内に配置される。そして、酸化膜除去工程（Ｓ１１０）として、真空雰囲気に維持されたチャンバ３０６内で基板２００上の酸化膜（ＳｉＯ２）を除去する。そして、大気開放されずに連続した真空雰囲気に維持されたチャンバ３０８（Ｃ２）内にトランスファーチャンバ３０４を介して搬送され、配置される。そして、Ｒｕ膜形成工程（Ｓ１１２）として、基板２００上の酸化膜を除去した後に大気開放されずに連続した真空雰囲気でＲｕ膜２４０が形成される。
図１０は、図８のフローチャートに対応して実施される工程を表す工程断面図である。図１０では、図８のＲｕ膜形成工程（Ｓ１１２）と研磨工程（Ｓ１２０）後の状態とを示している。
図１０（ａ）に示すように、Ｒｕ膜形成工程（Ｓ１１２）後は、Ｔｉ膜２３０を介さずにＲｕ膜２４０が少なくとも開口部１５０底面の基板２００上に形成される。以降の各工程は、実施の形態１と同様であり、研磨工程（Ｓ１２０）後は、図１０（ｂ）に示されるように平坦化されてコンタクトプラグが完成する。
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、Ｗの配線やヴィアプラグを形成する場合には、実施の形態３に示したように、Ｔｉ膜２３０を形成せずに、Ｒｕ膜２４０を開口部１５０に形成後、Ｗ膜２６０（初期Ｗ膜２５０を含む）を形成すればよい。これにより、ＴｉＮ膜をＷ膜の側面及び底面に形成する場合よりも比抵抗を低くすることができる。
また、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置及び半導体装置の製造方法は、本発明の範囲に包含される。
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
２００ 基板、２２０ 層間絶縁膜、２３０ Ｔｉ膜、２４０ Ｒｕ膜、２５０ 初期Ｗ膜、２６０ Ｗ膜

Claims (5)

  1. 基体上に絶縁膜を形成する工程と、
    前記絶縁膜に開口部を形成する工程と、
    前記開口部の少なくとも底面に、ルテニウム（Ｒｕ）膜を形成する工程と、
    前記Ｒｕ膜が形成された前記開口部内に、水素（Ｈ２）還元による化学気相成長（ＣＶＤ）法によりタングステン（Ｗ）膜を埋め込む工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記Ｒｕ膜を形成する前に、前記開口部底部には酸化膜が形成されており、真空雰囲気で前記酸化膜を除去する工程をさらに備え、
    前記Ｒｕ膜は、前記酸化膜を除去した後に大気開放されずに連続した真空雰囲気で形成されることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記Ｒｕ膜を形成する前に、前記開口部内にチタン（Ｔｉ）膜を形成する工程をさらに備え、
    前記Ｒｕ膜は、前記Ｔｉ膜上に直接形成されることを特徴とする請求項１記載の半導体装置の製造方法。
  4. 前記Ｗ膜を埋め込む際に、
    第１の温度で前記Ｗ膜の一部を形成し、
    前記Ｗ膜の一部を形成した後に、前記第１の温度よりも高温の第２の温度で前記Ｗ膜の残部を形成することを特徴とする請求項１〜３いずれか記載の半導体装置の製造方法。
  5. 前記Ｗ膜を埋め込む際に、Ｈ２ガスを供給した後に、６フッ化タングステン（ＷＦ６）ガスを供給することを特徴とする請求項１〜４いずれか記載の半導体装置の製造方法。
JP2009043381A 2009-02-26 2009-02-26 半導体装置の製造方法 Pending JP2010199349A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009043381A JP2010199349A (ja) 2009-02-26 2009-02-26 半導体装置の製造方法
US12/614,086 US20100216305A1 (en) 2009-02-26 2009-11-06 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009043381A JP2010199349A (ja) 2009-02-26 2009-02-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010199349A true JP2010199349A (ja) 2010-09-09

Family

ID=42631350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009043381A Pending JP2010199349A (ja) 2009-02-26 2009-02-26 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20100216305A1 (ja)
JP (1) JP2010199349A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014505937A (ja) * 2010-12-29 2014-03-06 マイクロソフト コーポレーション コンピュータデバイスにおけるタッチイベント予測
WO2016196937A1 (en) * 2015-06-05 2016-12-08 Tokyo Electron Limited Ruthenium metal feature fill for interconnects
KR20230155566A (ko) 2021-03-23 2023-11-10 도쿄엘렉트론가부시키가이샤 매립 방법 및 처리 시스템

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US10304773B2 (en) 2015-10-21 2019-05-28 International Business Machines Corporation Low resistance contact structures including a copper fill for trench structures
US9960240B2 (en) 2015-10-21 2018-05-01 International Business Machines Corporation Low resistance contact structures for trench structures
KR102709084B1 (ko) * 2015-11-25 2024-09-23 어플라이드 머티어리얼스, 인코포레이티드 통합 프로세스 흐름 시스템들을 통한 저-저항 콘택들을 형성하기 위한 방법들

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5906866A (en) * 1997-02-10 1999-05-25 Tokyo Electron Limited Process for chemical vapor deposition of tungsten onto a titanium nitride substrate surface
US7405158B2 (en) * 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7964505B2 (en) * 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US6551929B1 (en) * 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
JP4938962B2 (ja) * 2001-09-14 2012-05-23 エーエスエム インターナショナル エヌ．ヴェー． ゲッタリング反応物を用いるａｌｄによる金属窒化物堆積
US7429402B2 (en) * 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US7329599B1 (en) * 2005-03-16 2008-02-12 Advanced Micro Devices, Inc. Method for fabricating a semiconductor device
US20070077750A1 (en) * 2005-09-06 2007-04-05 Paul Ma Atomic layer deposition processes for ruthenium materials
JP2009026989A (ja) * 2007-07-20 2009-02-05 Toshiba Corp 半導体装置及び半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014505937A (ja) * 2010-12-29 2014-03-06 マイクロソフト コーポレーション コンピュータデバイスにおけるタッチイベント予測
WO2016196937A1 (en) * 2015-06-05 2016-12-08 Tokyo Electron Limited Ruthenium metal feature fill for interconnects
US9711449B2 (en) 2015-06-05 2017-07-18 Tokyo Electron Limited Ruthenium metal feature fill for interconnects
US10056328B2 (en) 2015-06-05 2018-08-21 Tokyo Electron Limited Ruthenium metal feature fill for interconnects
KR20230155566A (ko) 2021-03-23 2023-11-10 도쿄엘렉트론가부시키가이샤 매립 방법 및 처리 시스템

Also Published As

Publication number Publication date
US20100216305A1 (en) 2010-08-26

Similar Documents

Publication Publication Date Title
CN104733378B (zh) 半导体结构及其制造方法
TW424294B (en) Semiconductor integrated circuit device and fabrication process thereof
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US8058728B2 (en) Diffusion barrier and adhesion layer for an interconnect structure
WO2010041363A1 (ja) 半導体装置及び半導体装置の製造方法
US9177858B1 (en) Methods for fabricating integrated circuits including barrier layers for interconnect structures
US7727883B2 (en) Method of forming a diffusion barrier and adhesion layer for an interconnect structure
US20070059919A1 (en) Method of manufacturing semiconductor device
US20220223537A1 (en) Method for fabricating interconnection using graphene
JP2008300652A (ja) 半導体装置の製造方法
US7709376B2 (en) Method for fabricating semiconductor device and semiconductor device
JP2010199349A (ja) 半導体装置の製造方法
CN106463456B (zh) 用于形成互连结构的钝化保护的方法
CN107564888A (zh) 互连结构及其制造方法
US8957519B2 (en) Structure and metallization process for advanced technology nodes
CN109755240B (zh) 在集成电路电阻器中实现更高电流密度的结构
US7645698B2 (en) Method for forming barrier layer
JP5823359B2 (ja) 半導体装置の製造方法
JP2002164351A (ja) 自己整合型銅キャップ拡散障壁形成方法
US6812113B1 (en) Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained
US20220223472A1 (en) Ruthenium Reflow For Via Fill
US9613906B2 (en) Integrated circuits including modified liners and methods for fabricating the same
JP5428151B2 (ja) 半導体装置の製造方法
JP4457884B2 (ja) 半導体装置
KR20060058583A (ko) 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법