[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2010177506A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2010177506A
JP2010177506A JP2009019511A JP2009019511A JP2010177506A JP 2010177506 A JP2010177506 A JP 2010177506A JP 2009019511 A JP2009019511 A JP 2009019511A JP 2009019511 A JP2009019511 A JP 2009019511A JP 2010177506 A JP2010177506 A JP 2010177506A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
wiring
resistance element
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009019511A
Other languages
English (en)
Other versions
JP5589283B2 (ja
Inventor
Yasuhiro Ishii
康博 石井
Akinobu Shibuya
明信 渋谷
Koichi Takemura
浩一 竹村
Hisashi Ishida
尚志 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009019511A priority Critical patent/JP5589283B2/ja
Publication of JP2010177506A publication Critical patent/JP2010177506A/ja
Application granted granted Critical
Publication of JP5589283B2 publication Critical patent/JP5589283B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】抵抗素子において発生した熱を効率よく放熱する配線基板及びその製造方法を提供すること。
【解決手段】抵抗素子と、抵抗素子と接して形成された絶縁層と、抵抗素子と電気的に接続された導電用配線層と、抵抗素子において発生した熱を放熱する放熱用配線層と、を備える配線基板が提供される。絶縁層は、抵抗素子が露出するように形成された貫通孔と、底部が抵抗素子と対向すると共に、抵抗素子が露出しないように形成された凹部と、を有する。導電用配線層は、貫通孔に配される。放熱用配線層は、凹部に配される。
【選択図】図1

Description

本発明は、配線基板及びその製造方法に関し、特に抵抗素子を内蔵した多層配線基板及びその製造方法に関する。
電子機器の高性能化、高機能化、小型化及び薄型化を実現するために、例えば、半導体デバイス搭載用の多層配線基板に対して、薄膜抵抗素子を半導体基板やガラス基板などの上に形成し、集積化する技術開発が進められている。しかしながら、薄膜抵抗素子を形成した多層配線基板を、特に電源供給回路のような大電流を流すような回路で使用する場合、薄膜抵抗素子で発生するジュール熱により抵抗値が変動する問題がある。そこで、薄膜抵抗素子で発生したジュール熱を放熱する方法が、例えば特許文献1及び特許文献2に開示されている。
特許文献1に記載の半導体集積回路装置は、半導体基板上に、無機膜からなる絶縁膜を介して形成された多結晶シリコン膜からなる抵抗体を有し、抵抗体の両側に電極として金属配線が設けられ、かつ抵抗体上に絶縁膜を介して放熱用金属膜が設けられている。
特許文献2に記載の半導体集積回路装置は、半導体基板の表面上の絶縁膜上に抵抗層を形成してなり、半導体基板の表面上に選択的に形成された厚い絶縁膜と、半導体基板の表面上の厚い絶縁膜で挟まれた領域に形成された薄い絶縁膜とを備え、抵抗層は厚い絶縁膜及び薄い絶縁膜の各領域にわたって形成されている。
特開昭62−108567号公報 特開2001−257317号公報
以下の分析は、本発明の観点から与えられる。
薄膜抵抗素子を有する回路に流れる電流容量を大きくするには、放熱用配線体と同一層に形成する配線体のエレクトロマイグレーションによる断線不良を抑制するために、配線体の材料をエレクトロマイグレーションが起こりにくい材料にすること、及び配線体中を流れる電流の方向に垂直な配線体の断面積を大きくすること、のうちの少なくとも一方が必要となる。
配線体の断面積を大きくする対策を講じる場合、配線体の厚みがせいぜい1μmであるため、配線体の幅を広げることになる。しかしながら、例えば、特許文献1に記載の半導体集積回路装置のように、絶縁膜を無機膜で形成する場合、その厚さはせいぜい1μmである。そのため、特許文献1に記載の半導体集積回路装置において、放熱用金属膜と同一層に形成する金属配線の幅を広げると、基板と金属配線との間の絶縁膜を介した寄生容量が増加し、高周波特性での損失が大きくなる問題が生じる。同様に、特許文献2に記載の半導体集積回路装置においても酸化膜の厚みの増大には制限があり、寄生容量を低減することは困難である。
一方、絶縁膜として有機樹脂を使用する場合、無機膜より容易に厚く形成することができる。そのため、有機樹脂の前駆体溶液の粘度を調整することで数μmから数10μm程度まで膜厚を変えて形成できるので、放熱用配線体と同一層に形成する配線体の幅を広げることによる基板との寄生容量を増大させることがない。しかしながら、薄膜抵抗素子と放熱用配線体との間の厚みが厚くなってしまい、効果的に放熱ができなくなる問題が生じる。
本発明の目的は、抵抗素子において発生した熱を効率よく放熱する配線基板及びその製造方法を提供することである。
本発明の第1視点によれば、抵抗素子と、抵抗素子と接して形成された絶縁層と、抵抗素子と電気的に接続された導電用配線層と、抵抗素子において発生した熱を放熱する放熱用配線層と、を備える配線基板が提供される。絶縁層は、抵抗素子が露出するように形成された貫通孔と、底部が抵抗素子と対向すると共に、抵抗素子が露出しないように形成された凹部と、を有する。導電用配線層は、貫通孔に配される。放熱用配線層は、凹部に配される。
本発明の第2視点によれば、抵抗素子を形成する工程と、抵抗素子に接する絶縁層を形成する工程と、絶縁層に、抵抗素子を露出する貫通孔と、底部が抵抗素子に面し、抵抗素子を露出しない凹部とを同一処理で形成する工程と、貫通孔に、抵抗素子と電気的に接続する導電用配線層を形成する工程と、凹部に、放熱用配線層を形成する工程と、を含む配線基板の製造方法が提供される。
本発明の第3視点によれば、放熱用配線層を形成する工程と、放熱用配線層を覆う第2絶縁層を形成する工程と、第1絶縁層上に、放熱用配線層との間に第1絶縁層を介して抵抗素子を形成する工程と、抵抗素子に接する第1絶縁層を形成する工程と、第1絶縁層に、抵抗素子を露出する貫通孔を形成する工程と、貫通孔に、抵抗素子と電気的に接続する導電用配線層を形成する工程と、を含む配線基板の製造方法が提供される。
本発明は、以下の効果のうち少なくとも1つを有する。
本発明によれば、抵抗素子で発生した熱を効率よく放熱することができる。また、本発明によれば、放熱効果を低減させることなく、寄生容量の発生を抑制することができる。
本発明によれば、凹部と貫通孔を同一処理で形成することができる。また、本発明によれば、放熱性及び寄生容量の抑制に優れた配線基板をより簡易に製造することができる。
本発明の第1実施形態に係る配線基板の概略断面図。 本発明の第1実施形態に係る配線基板の製造方法を説明するための概略断面図。 本発明の第1実施形態に係る配線基板の製造方法を説明するための概略断面図。 本発明の第1実施形態に係る配線基板の製造方法を説明するための概略断面図。 本発明の第2実施形態に係る配線基板の概略断面図。 第2実施形態に係る配線基板の放熱用凹部の概略部分断面図。 本発明の第2実施形態に係る配線基板の製造方法を説明するための概略断面図。 本発明の第3実施形態に係る配線基板の概略断面図。 第3実施形態に係る配線基板の放熱用凹部の概略部分断面図。 本発明の第3実施形態に係る配線基板の製造方法を説明するための概略断面図。 本発明の第3実施形態に係る配線基板の製造方法を説明するための概略断面図。 本発明の第4実施形態に係る配線基板の概略断面図。 本発明の第4実施形態に係る配線基板の製造方法を説明するための概略断面図。 本発明の第4実施形態に係る配線基板の製造方法を説明するための概略断面図。 本発明の第5実施形態に係る配線基板の概略断面図。 本発明の第5実施形態に係る配線基板の製造方法を説明するための概略断面図。 本発明の第5実施形態に係る配線基板の製造方法を説明するための概略断面図。 本発明の第6実施形態に係る配線基板の概略断面図。 複数の実施形態を組み合わせた例を示す本発明の配線基板の概略断面図。
上記第1視点〜第3視点の好ましい形態を以下に記載する。
上記第1視点の好ましい形態によれば、絶縁層は、第1絶縁層と、第1絶縁層との間に抵抗素子を介在させるように形成された第2絶縁層と、を有する。貫通孔は、第1絶縁層に形成されている。凹部は、第1絶縁層と第2絶縁層のうち、少なくとも一方に形成されている。
上記第1視点の好ましい形態によれば、第1絶縁層の厚さは、1μm〜30μmである。
上記第1視点の好ましい形態によれば、配線基板は、第2絶縁層と接する基板をさらに備える。
上記第1視点の好ましい形態によれば、凹部の底部は、抵抗素子の電流経路の中央部に面している。
上記第1視点の好ましい形態によれば、抵抗素子は、複数の薄膜から形成されている。
上記第1視点の好ましい形態によれば、抵抗素子は、抵抗膜と、抵抗膜とは光の反射率が異なる導電性薄膜と、を有する。
上記第1視点の好ましい形態によれば、貫通孔は、導電性薄膜を露出するように形成されている。
上記第1視点の好ましい形態によれば、導電性薄膜は、抵抗膜上に形成されている。凹部の底部は、導電性薄膜と対向している。貫通孔は、抵抗膜を露出するように形成されている。
上記第1視点の好ましい形態によれば、凹部の側面と底面とで形成される角部は丸みを帯びている。
上記第1視点の好ましい形態によれば、絶縁層のうち少なくとも貫通孔及び凹部を形成する部分が、感光性の樹脂から形成されている。
上記第1視点の好ましい形態によれば、抵抗素子は銅を含有する。絶縁層のうち少なくとも凹部を形成する部分の前駆体は、ポリアミック酸を含有する。
上記第1視点の好ましい形態によれば、放熱用配線層は銅を含有する。絶縁層のうち少なくとも凹部を形成する部分の前駆体は、ポリアミック酸を含有する。
上記第1視点の好ましい形態によれば、絶縁層のうち凹部の底部を形成する部分は、銅を含有する。
上記第1視点の好ましい形態によれば、凹部は、その底部の少なくとも1つの凸部又は凹部を有する。
上記第2視点の好ましい形態によれば、導電用配線層及び放熱用配線層は同一処理で形成する。
上記第2視点の好ましい形態によれば、絶縁層を感光性樹脂から形成する。貫通孔を形成する領域と凹部を形成する領域の露光量を異ならせることにより貫通孔及び凹部を形成する。
上記第2視点の好ましい形態によれば、第1絶縁層の前駆層を露光する際、貫通孔を形成する領域を覆う第1マスクと、凹部を形成する領域を覆う第2マスクとの光透過率を異ならせる。
上記第2視点の好ましい形態によれば、貫通孔を形成する領域に面する領域に、抵抗素子の一部である導電性薄膜を形成する。凹部を形成する領域に面する領域に、抵抗素子の一部であり、導電性薄膜とは光反射率が異なる抵抗膜を形成する。抵抗素子上に第1絶縁層の前駆層を形成して、絶縁層の前駆層を露光することにより貫通孔及び凹部を形成する。
上記第2視点の好ましい形態によれば、凹部を形成する領域に面する抵抗素子の一部と、第1絶縁層の前駆層の一部とを反応させることにより、凹部と抵抗素子間に第1絶縁層を残存させて、凹部を形成する。
上記第2視点の好ましい形態によれば、絶縁層の前駆体はポリアミック酸を含有する感光性樹脂である。抵抗素子の少なくとも一部は銅を含有する。
上記第3視点の好ましい形態によれば、放熱用配線層と、第2絶縁層の前駆層の一部とを反応させることにより、放熱用配線層上に第2絶縁層を残存させて、第2絶縁層を形成する。
上記第3視点の好ましい形態によれば、第2絶縁層の前駆体はポリアミック酸を含有する感光性樹脂である。放熱用配線層は銅を含有する。
本発明の第1実施形態に係る配線基板について説明する。図1に、本発明の第1実施形態に係る配線基板の概略断面図を示す。本発明の配線基板は、多層配線基板として形成することもできるが、図1に示す本実施形態に係る配線基板100は、簡略化のため1層の配線層のみを示す。
配線基板100は、基板101と、基板101上に形成された抵抗素子103と、抵抗素子103と電気的に接続された導電用配線層106と、抵抗素子103上方に形成された放熱用配線層107と、基板101上に形成された第1絶縁層104と、を備える。
基板101としては、例えば半導体基板、ガラス基板、セラミックス基板等を使用することができる。基板101の厚さは、例えば0.5mmにすることができる。
基板101が低抵抗基板である場合には、抵抗素子103の抵抗値の変動を防止するため、基板101上に絶縁層を形成すると好ましい。本実施例においては、基板101上に第2絶縁層102を形成している。第2絶縁層102としては、無機絶縁膜及び樹脂絶縁膜のいずれでもよく、例えばシリコン酸化膜を使用することができる。
本実施形態においては、抵抗素子103は、抵抗膜の形態で第2絶縁層102上に形成されている。抵抗素子103としては、高抵抗の薄膜導電膜を使用することができ、例えば、窒化チタン、窒化タンタル、ニクロム(ニッケルとクロムの合金)等を使用することができる。抵抗素子103の厚さは、導電用配線層106の厚さ以下とすると好ましく、例えば1μm以下とすることができる。抵抗素子103の抵抗値は、電圧量及び電流量に応じて適宜設定すると好ましく、例えば100Ω以下になるように設定すると好ましい。抵抗素子103は、複数の薄膜から形成してもよく、例えば抵抗膜及び導電性薄膜を有するものでもよい。この場合、より発熱する抵抗膜で発生した熱を放熱できるように放熱用配線層107を配置すると好ましい。
第2絶縁層102及び抵抗素子103上には、第1絶縁層104が形成されている。第1絶縁層104としては、無機絶縁膜及び樹脂絶縁膜のいずれでもよいが、層厚を容易に調節できるように(特に寄生容量を低減するために厚く形成できるように)有機樹脂を用いて形成すると好ましい。第1絶縁層104としては、例えばポリイミド樹脂、エポキシ樹脂、BCB(ベンゾシクロブテン)樹脂、PBO(ポリベンゾオキサゾール)樹脂等を使用することができる。第1絶縁層104の厚さは、寄生容量による影響が出ないような厚さにすると好ましく、例えば1μm〜30μmにすると好ましい。
第1絶縁層104には、抵抗素子103が露出するように、導電用貫通孔104aが形成されている。導電用配線層106は、導電用貫通孔104aを充填するように形成され、抵抗素子103の両端とそれぞれ電気的に接続されている。導電用配線層106は、第1絶縁層104の上面より高くなるように形成すると好ましい。導電用配線層106としては、例えば銅を使用することができる。本実施例においては、導電用配線層106は、導電用配線層106を形成するためのシード層105を介して抵抗素子103と電気的に接続されている。導電用配線層106の層厚は、電流密度が高くならないようにすると好ましく、例えば数μm〜30μmにすることができる。
また、第1絶縁層104には、底部が抵抗素子103に対向すると共に、抵抗素子103が露出しないように、放熱用凹部ないし溝部(以下「放熱用凹部」という)104bが形成されている。放熱用配線層107は、放熱用凹部104bを充填するように形成されており、抵抗素子103とは電気的に接続されていない。放熱用配線層107は、第1絶縁層104の上面より高くなるように形成すると好ましい。放熱用配線層107としては、例えば銅を使用することができる。本実施例においては、放熱用配線層107は、放熱用配線層107を形成するためのシード層105を介して抵抗素子103と電気的に接続されている。図1に示すような断面においては、放熱用配線層107を1つ示しているが、放熱用配線層107は1つの抵抗素子103に対して複数形成してもよい。また、放熱用配線層107は、抵抗素子103が最も発熱する箇所に形成すると好ましく、例えば、抵抗素子103の電流流路の中央部に形成すると好ましい。放熱用配線層107は、より効率的に放熱できるように基板又は外部と熱的に接続してもよいし、フローティング状態であってもよい。
第1絶縁層104の放熱用凹部104bの底面と抵抗素子103との間隔を定める第1絶縁層104の層厚tは、放熱性及び絶縁性の観点から設定すると好ましく、例えば0.05μm〜0.3μmとすることができる。放熱用凹部104bの底面と抵抗素子103が対向する面積は、放熱性の観点から、例えば50μm〜10,000μmとすることができる。
本発明によれば、放熱用配線層107と抵抗素子103間の第1絶縁層104の厚みを薄くして、抵抗素子103の熱を効率的に放熱できる。それに加えて、放熱用配線層107と抵抗素子103間の第1絶縁層104の厚みを薄くしながらも、基板101と第1配線層106間の第1絶縁層104の厚みを、放熱用配線層107と抵抗素子103間の第1絶縁層104の厚みより厚くすることができるので、基板101と導電用配線層106間の寄生容量の増大を抑制することができる。また、これにより、背景技術に比べて、抵抗素子に流すことができる耐電流容量を一桁程度大きくすることができる。
次に、本発明の第1実施形態に係る配線基板の製造方法の一例について説明する。図2〜図4に、本発明の第1実施形態に係る配線基板の製造方法を説明するための概略断面図を示す。
まず、0.5mm厚の高抵抗シリコン基板101上に、第2絶縁層102としてシリコン酸化膜を形成した(図2(a))。次に、第2絶縁層102を洗浄後、DCスパッタ装置内に導入し、所望の真空度に達した後に、抵抗素子103の基となる抵抗素子前駆層103Aとして、膜厚100nmの窒化チタン層を基板101全面に成膜した(図2(b))。次に、マスク111としてフォトレジストを全面に形成した後に、フォトリソグラフィ法を用いてマスク111を所望のパターンに形成した(図2(c))。次に、乾式エッチングあるいは湿式エッチングにより、抵抗素子前駆層103Aの不要領域を除去し、有機溶剤及び酸素プラズマ処理によってマスク111を除去することで所望の抵抗素子103を形成した(図2(d))。次に、第1絶縁層104の基となる第1絶縁層前駆層104Aとして、ネガ型の感光性を有するポリイミド樹脂前駆体溶液を全面に塗布し、乾燥させた(図2(e))。次に、マスク112及びガラスマスク113を用いた露光、現像により、抵抗素子103上の第1絶縁層前駆層104Aに導電用貫通孔104aを形成した。現像後、窒素雰囲気中で加熱及び保持することで第1絶縁層前駆層104Aであるポリイミド樹脂を硬化させ、層厚10μmの第1絶縁層104を形成した(図2(f)及び図3(g))。なお、第1絶縁層104の樹脂は、ポジ型であってもよく、その場合はマスク112とガラスマスク113とを入れ替えればよい。
次に、第1絶縁層104及び抵抗素子103上全面に、マスク114としてフォトレジストを形成し、フォトリソグラフィ法により所望の形状のパターンを形成した(図3(h))。次に、乾式あるいは湿式エッチングにより第1絶縁層104に放熱用凹部104bを形成し(図3(i))、有機溶剤及び酸素プラズマ処理によってマスク114を除去した(図3(j))。放熱用凹部104bの底面と抵抗素子103との間隔は、0.1μmとなるようにした。次に、酸素プラズマ処理により第1絶縁層104及び抵抗素子103の各々の表面を清浄にした後に、DCスパッタ装置内に導入した。所望の真空度に達した後に、第1絶縁層104及び抵抗素子103の各々の表面全面に、チタン(Ti)及び銅(Cu)を順に積層してシード層105を形成した(図3(k))。シード層105において、各成分の膜厚はチタン50nm、銅300nmとした。ここで、銅は、後の電解めっきにおける給電層として作用する。また、チタンは、第1絶縁層104等と銅との密着を高めるための密着層として作用する。密着層としては、チタンに限定されることはなく、例えばタンタル(Ta)、クロム(Cr)、モリブデン(Mo)、アルミニウム(Al)、ニッケル(Ni)、タングステン(W)、又はこれらのうち少なくとも1つを含む化合物を使用してもよい。
次に、シード層105上に、マスク115としてフォトレジストを全面に形成し、フォトリソグラフィ法により所望の形状のパターンを形成した(図4(l))。次に、シード層105を給電層とし、電解めっき法によりマスク115開口面に、放熱用配線層107及び導電用配線層106となる銅めっきを膜厚5μmとなるように形成した(図4(m))。なお、放熱用配線層107及び導電用配線層106の形成方法は、電解めっき法に限定されることなく、例えば、無電解めっき法と湿式エッチングによる形成方法、スクリーン印刷法による形成方法等を使用してもよい。次に、有機溶剤及び酸素プラズマ処理によってマスク115を除去した(図4(n))。次に、不要なシード層105を化学エッチング法により除去し、配線基板100を製造した(図4(o))。
多層配線基板を製造する場合には、上記の工程を繰り返すことにより絶縁層及び配線層を積層して、抵抗素子を内蔵する多層配線基板を形成する(不図示)。
本実施形態の製造方法によれば、所望のパターンの放熱用配線層107及び導電用配線層106を一括で形成することができる。
本発明の第2実施形態に係る配線基板について説明する。図5に、本発明の第2実施形態に係る配線基板の概略断面図を示す。図6に、第2実施形態に係る配線基板の放熱用凹部の概略部分断面図を示す。なお、図5に示す配線基板200は、簡略化のため1層の配線層のみを示す。また、図5及び図6において、図1〜図4に示す第1実施形態と同じ要素には同じ符号を付してある。
第2実施形態に係る配線基板200は、第1実施形態に係る配線基板と同様の構成を有するが、異なる点は、第1絶縁層204の放熱用凹部204aの底面が少なくとも1つの凸部(凹部、畝部、溝部又は波状部)204cを有する点である。好ましくは、第1絶縁層204の放熱用凹部204bの底面は、複数の凸部204cを有する。複数の凸部204cが形成するパターンは、例えば、グリッドパターン、スリットパターン、ドットパターン等の種々にパターンに形成することができる。図6に示す形態においては、放熱用凹部204bの底面は波形状となっている。
第1絶縁層204は、感光性樹脂から形成すると好ましい。
次に、本発明の第2実施形態に係る配線基板の製造方法の一例について説明する。図7に、本発明の第2実施形態に係る配線基板の製造方法を説明するための概略断面図を示す。
まず、第1絶縁層前駆層204Aまでは、第1実施形態の図2(a)〜(e)に示す工程と同様に形成した。次に、ガラスマスク214を用いて第1絶縁層前駆層204Aに導電用貫通孔204a及び放熱用凹部204bを形成した(図7(f)、(g))。第1実施形態の図2(f)に示すに工程おいては、露光・現像により導電用貫通孔のみを形成した後に、放熱用凹部をエッチングにより形成したが、本実施形態においては、導電用貫通孔204aと放熱用凹部204bとを同時に形成した。
導電用貫通孔204aを形成するための第1マスク212は第1実施形態におけるマスクと同様であるが、本実施形態においては放熱用凹部204bを形成するための第2マスク213がガラスマスク214に設けられている。放熱用凹部204bの深さを導電用貫通孔204aの深さよりも浅くするために、第2マスク213には、部分的に光透過率を調整するための貫通孔が形成されている。これにより、露光量を調整して、放熱用凹部204b底部に第1絶縁層204を残存させることができる。貫通孔は、露光機の解像度以下のサイズのパターンであると好ましく、例えば、第2マスク213には、グリッドパターン、スリットパターン、ドットパターン等の種々のパターンの貫通孔を形成することができる。第2マスク213を用いて放熱用凹部204bを形成することにより、放熱用凹部204bの底面には、貫通孔のパターンに応じた複数の凸部204cが形成された。
図7(g)以後の工程は、第1実施形態の図3(k)〜図4(o)に示す工程と同様であり、ここでの説明は省略する。
本実施形態の上記以外の形態は、第1実施形態と同様であり、ここでの説明は省略する。
本実施形態によれば、放熱用凹部204bの底面は、その凹凸により表面積が大きくなっており、抵抗素子103の熱をより効率的に放熱することができる。また、放熱用凹部204bと導電用貫通孔204aとを同じ工程で形成することができ、製造工程数を削減することができる。
本発明の第3実施形態に係る配線基板について説明する。図8に、本発明の第3実施形態に係る配線基板の概略断面図を示す。図9に、第3実施形態に係る配線基板の放熱用凹部の概略部分断面図をしめす。なお、図8に示す配線基板300は、簡略化のため1層の配線層のみを示す。また、図8において、図1〜図4に示す第1実施形態と同じ要素には同じ符号を付してある。
第3実施形態に係る配線基板300においては、抵抗素子は、抵抗膜303及び導電性薄膜106を有する。導電性薄膜308は、導電用配線層106下に形成され、抵抗膜303は、導電性薄膜308間に接続されている。抵抗膜303は、導電用配線層106と電気的に接続されており、導電性薄膜308を介して導電用配線層106と電気的に接続されてもよい。図8に示す形態においては、抵抗膜303は、導電性薄膜308上の一部に掛かるように形成されている。
第1絶縁層304は、感光性樹脂から形成すると好ましい。
抵抗膜303と導電性薄膜308とは、光の反射率を異ならせる。例えば、導電性薄膜308は、抵抗膜303とは光の反射率が異なる導電材料を選択する。第1絶縁層304をネガ型の感光性を有するポリイミド樹脂前駆体溶液から形成する場合、抵抗膜303の反射率を導電性薄膜308の反射率より小さくする。例えば、抵抗膜303が窒化チタンである場合、導電性薄膜308としてはルテニウムを使用することができる。窒化チタンを使用すると、光の一部が透過するので、抵抗膜303内で散乱した光によって放熱用凹部304bを形成することができる。反射率は、材料の選択、表面粗度等で適宜調整することができる。
放熱用凹部304bは、側面から底面にかけて傾斜304cを有している。傾斜304cは、放熱用凹部304bの側面と底面とで形成される角部が丸みを帯びるような形状となっている。あるいは、傾斜304cは、放熱用凹部304bの底面が、中央に向かって深くなるような形状となっている。
また、導電性薄膜308は、薄膜キャパシタの上部電極であってもよい。すなわち、導電用配線層106の下に薄膜キャパシタ内蔵させてもよい。
次に、本発明の第3実施形態に係る配線基板の製造方法の一例について説明する。図10〜図11に、本発明の第3実施形態に係る配線基板の製造方法を説明するための概略断面図を示す。
まず、第1実施形態の図2(a)に示す工程と同様にして、基板101上に、第2絶縁層102を形成した(図10(a))。次に、第2絶縁層102面を洗浄後、DCスパッタ装置内に導入した。所望の真空度に達した後に、マスク(例えばメタルマスク)311を用いて(図10(b))、第2絶縁層102上の所定の位置に、ルテニウム(Ru)からなる導電性薄膜308を膜厚50nmで形成した(図10(c))。導電性薄膜308は第2絶縁層102上全面に成膜した後に、フォトリソグラフィ法とエッチングによって所望のパターンに形成してもよい。次に、第1実施形態と同様にして、窒化チタンからなる抵抗膜前駆層403Aを形成し(図10(d))、マスク312を用いて所望の抵抗膜303を形成し、マスク312を除去した(図10(e))。なお、上記例では、導電性薄膜を形成した後に抵抗素子を形成したが、抵抗素子を形成した後に導電性薄膜を形成してもよい。
次に、第1実施形態と同様にして、ネガ型の感光性を有するポリイミド樹脂前駆体溶液を用いて、第1絶縁層前駆層304Aを形成した。次に、導電用貫通孔304aを形成するための第1マスク313及び放熱用凹部304bを形成するための第2マスク314を有するガラスマスク315を用いて、第1絶縁層前駆層304Aを露光した(図11(f))。ここで、ルテニウムからなる導電性薄膜308と窒化チタンからなる抵抗膜303とでは、光の反射率あるいは薄膜内への光の透過率が異なるため、導電性薄膜308上と抵抗膜303上とでは、第1絶縁層前駆層304Aの最適露光量が異なることになる。そこで、導電性薄膜308上の第1絶縁層前駆層304Aにとって最適な露光量で露光すると、抵抗膜303内部に透過した光や抵抗膜303内部において散乱した光によって、第2マスク314下の一部も露光され、抵抗膜303上の第1絶縁層前駆層304Aにとっては過剰露光となる。そのため、第2マスク314側面(横)方向からの光又は抵抗膜303で散乱された光によって、第2マスク314でマスクされた領域においても反応が進行する。これにより、第1マスク313下の第1絶縁層前駆層304Aの領域には、導電性薄膜308が露出した導電用貫通孔304aが形成され、第2マスク314下の第1絶縁層前駆層304Aの領域には、抵抗膜303が露出しない放熱用凹部304bが形成される(図11(g))。次に、第1実施形態と同様にして、シード層105、導電用配線層106及び放熱用配線層107を形成して、配線基板300を形成した。
ポジ型感光性樹脂を使用する場合には、抵抗膜303を例えばルテニウムとし、抵抗膜303と導電性薄膜308の位置を入れ替えることにより、導電用貫通孔304aと放熱用凹部304bを一括して形成することができる。
本実施形態の上記以外の形態は、第1実施形態と同様であり、ここでの説明は省略する。
本実施形態によれば、導電用貫通孔304aと放熱用凹部304bとを同一の工程で形成することができる。
本発明の第4実施形態に係る配線基板について説明する。図12に、本発明の第4実施形態に係る配線基板の概略断面図を示す。なお、図12に示す配線基板400は、簡略化のため1層の配線層のみを示す。また、図12において、図1〜図4に示す第1実施形態と同じ要素には同じ符号を付してある。
第4実施形態に係る配線基板400においては、抵抗素子は、抵抗膜403及び導電性薄膜408を有する。導電性薄膜408は、放熱用配線層107下の抵抗膜403上に形成されている。導電性薄膜408と放熱用配線層107(又はシード層105)とは接触しておらず、第1絶縁層404が介されている。導電性薄膜408は、第1絶縁層404の原料と反応し、放熱用凹部404bと導電性薄膜408との間に第1絶縁層404を残存させることができる材料を使用する。例えば、第1絶縁層404をポリアミック酸を含有するポリイミド樹脂前駆体溶液を用いて形成する場合、導電性薄膜408としては、銅(Cu)を含有する材料(例えば銅膜)を使用することができる。
放熱用凹部404bの底部部分(すなわち、放熱用凹部404bの底面と導電性薄膜408間の第1絶縁層404部分)は、導電性薄膜408から拡散された銅を含有する。
次に、本発明の第4実施形態に係る配線基板の製造方法の一例について説明する。図13〜図14に、本発明の第4実施形態に係る配線基板の製造方法を説明するための概略断面図を示す。
まず、第1実施形態の図2(a)に示す工程と同様にして、基板101上に、第2絶縁層102を形成した(図13(a))。次に、第2絶縁層102面を洗浄後、DCスパッタ装置内に導入した。所望の真空度に達した後に、第2絶縁層102上に窒化チタンからなる層厚100nmの抵抗膜前駆層403Aを形成し、続いて抵抗膜前駆層403A上に銅からなる層厚10nmの導電性薄膜前駆層408Aを形成した(図13(b))。なお、導電性薄膜前駆層408Aの厚さは、抵抗膜403の抵抗値を大きく変動させることがなく、かつ導電性薄膜408上に溶解困難な第1絶縁層404を形成できる厚みとすればよく、例えば、1nm〜20nmとすると好ましい。次に、上記実施形態と同様にして、マスク411を用いて導電性薄膜408を形成し(図13(c)、(d))、マスク412を用いて抵抗膜403を形成した(図13(e)、図14(f))。なお、導電性薄膜408は、抵抗膜403上にメタルマスクを用いて成膜してもよい。またこの場合、導電性薄膜408の成膜は抵抗膜403のパターン形成前後のいずれであってもよい。
次に、第1絶縁層前駆層404Aとして、ポリアミック酸を含有するネガ型感光性のポリイミド樹脂前駆体溶液を全面に塗布し、乾燥させた。Cuからなる導電性薄膜408は、ポリアミック酸を含有する第1絶縁層前駆層404Aに拡散、反応し、導電性薄膜408上の第1絶縁層前駆層404Aを溶解困難にさせる。これにより、抵抗膜403を露出させた導電用貫通孔404aと、導電性薄膜408上の第1絶縁層前駆層404Aを残存させ、導電性薄膜408が露出させない放熱用凹部404bとを一括で形成することができる。次に、第1絶縁層前駆層404Aを窒素雰囲気中で加熱することでポリイミド樹脂を硬化させ、層厚10μm、放熱用凹部404b底部の厚さ0.05μmの第1絶縁層404を形成した(図14(g)、(h))。次に、第1実施形態と同様にして、シード層105、導電用配線層106及び放熱用配線層107を形成して、配線基板400を形成した(図14(i))。
本実施形態の上記以外の形態は、第1実施形態と同様であり、ここでの説明は省略する。
本実施形態によれば、導電用貫通孔404aと放熱用凹部404bとを同一の工程で形成することができる。
本発明の第5実施形態に係る配線基板について説明する。図15に、本発明の第5実施形態に係る配線基板の概略断面図を示す。なお、図12に示す配線基板500は、簡略化のため1層の配線層のみを示す。また、図12において、図1〜図4に示す第1実施形態と同じ要素には同じ符号を付してある。
第1実施形態〜第4実施形態においては、導電用配線層及び放熱用配線層は抵抗素子に対して同一側に形成されていたが、第5実施形態に係る配線基板500においては、導電用配線層106と放熱用配線層507とは抵抗素子103に対して反対側に形成されている。図15に示す形態においては、導電用配線層106は、第1実施形態〜第4実施形態と同様に抵抗素子103上に形成されているが、放熱用凹部502aは第2絶縁層502に形成され、放熱用配線層507は、第2絶縁層502を介して抵抗素子103の下方に形成されている。放熱用配線層507は、導電用配線層106間の少なくとも一部に配置されると好ましく、導電用配線層106間の抵抗素子103に沿って延在させるとより好ましい。また、放熱用配線層507下には、放熱用配線層507を電解めっきによって形成するためのシード層509が形成されている。
次に、本発明の第5実施形態に係る配線基板の製造方法の一例について説明する。図16〜図17に、本発明の第5実施形態に係る配線基板の製造方法を説明するための概略断面図を示す。
まず、第1実施形態における導電用配線層及び放熱用配線層の形成と同様にして、基板101上に放熱用配線層507を形成した。まず、基板101上にシード層509を形成した。次に、所定の位置にマスク511を形成し、電解めっきにより放熱用配線層507を形成した。次に、マスク511及び不要なシード層を除去した(図16(a)〜(d))。
次に、第2絶縁層502として、非感光性のポリイミド樹脂前駆体溶液を全面に塗布し、乾燥させ、窒素雰囲気中で加熱してポリイミド樹脂を硬化させた(図16(e))。第2絶縁層502の層厚は10μmとし、放熱用配線層507上の第2絶縁層502の厚さは0.1μmとなるようにした。放熱性を高めるために、第2絶縁層502を形成した後に、機械研磨又はエッチングによって放熱用配線層507上の第2絶縁層502を薄くしてもよい。
また、第4実施形態における第1絶縁層形成のように、銅を含む材料によって放熱用配線層507を形成し、ポリアミック酸を含有するネガ型感光性のポリイミド樹脂前駆体溶液を用いて第2絶縁層502を形成することにより、放熱用配線層507上の第2絶縁層502を残存させるように、第2絶縁層502を形成してもよい。
その他の工程は、放熱用凹部及び放熱用配線層を形成しない以外は第1実施形態と同様であり、ここでの説明は省略する(図17(f)〜(h))。
本実施形態の上記以外の形態は、第1実施形態と同様であり、ここでの説明は省略する。
本実施形態によれば、放熱用配線層と抵抗素子との対向面積を変更することにより、放熱性を調節することができる。
本発明の第6実施形態に係る配線基板について説明する。図18に、本発明の第6実施形態に係る配線基板の概略断面図を示す。なお、図18に示す配線基板600は、簡略化のため1層の配線層のみを示す。また、図18において、図1〜図4に示す第1実施形態及び図15〜図17に示す第5実施形態と同じ要素には同じ符号を付してある。
第6実施形態に係る配線基板600は、第5実施形態に係る配線基板と同様であるが、異なる点は、放熱用配線層507と電気的に接続された貫通電極609が形成されている点である。貫通電極609は、基板601を貫通し、外部と熱的に接続されている。これにより、抵抗素子103から放熱用配線層507に伝達した熱をより効率的に放熱することができる。
本実施形態の上記以外の形態は、第1実施形態及び第5実施形態と同様であり、ここでの説明は省略する。
本発明の配線基板及びその製造方法について第1実施形態〜第6実施形態を基に説明したが、複数の実施形態を組み合わせることも可能である。図19に、複数の実施形態を組み合わせた配線基板の例を示す。例えば、図19に示す配線基板700のように、第1実施形態、第5実施形態及び第6実施形態を組み合わせた配線基板を形成してもよい。
上記実施形態においては、配線層を1層有する配線基板について説明したが、本発明は、配線層を複数有する多層配線基板についても適用することができる。
本発明の配線基板及びその製造方法は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、上記実施形態に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素の多様な組み合わせ・置換ないし選択が可能である。
本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。
100,200,300,400,500,600,700 配線基板
101,601 基板
102,502 第2絶縁層
103 抵抗素子
303,403 抵抗膜
103A 抵抗素子前駆層
303A,403A 抵抗膜前駆層
104,204,304,404,504 第1絶縁層
104A,204A,304A,404A 第1絶縁層前駆層
104a,204a,304a,404a 導電用貫通孔
104b,204b,304b,404b 放熱用凹部
105 シード層
106 導電用配線層
107 放熱用配線層
111,312,412 マスク(フォトレジスト)
112 マスク
113,214,315,415 ガラスマスク
114,115,411 マスク
204c 凸部
212,313,413 第1マスク
213,314,414 第2マスク
304c 傾斜
308,408 導電性薄膜
311 マスク
408A 導電性薄膜前駆層
502a 放熱用凹部
507 放熱用配線層
509 シード層
609 貫通電極

Claims (25)

  1. 抵抗素子と、
    前記抵抗素子と接して形成された絶縁層と、
    前記抵抗素子と電気的に接続された導電用配線層と、
    前記抵抗素子において発生した熱を放熱する放熱用配線層と、を備え、
    前記絶縁層は、前記抵抗素子が露出するように形成された貫通孔と、底部が前記抵抗素子と対向すると共に、前記抵抗素子が露出しないように形成された凹部と、を有し、
    前記導電用配線層は、前記貫通孔に配され、
    前記放熱用配線層は、前記凹部に配されることを特徴とする配線基板。
  2. 前記絶縁層は、第1絶縁層と、前記第1絶縁層との間に前記抵抗素子を介在させるように形成された第2絶縁層と、を有し、
    前記貫通孔は、前記第1絶縁層に形成され、
    前記凹部は、前記第1絶縁層と前記第2絶縁層のうち、少なくとも一方に形成されていることを特徴とする請求項1に記載の配線基板。
  3. 前記第1絶縁層の厚さは、1μm〜30μmであることを特徴とする請求項2に記載の配線基板。
  4. 前記第2絶縁層と接する基板をさらに備えることを特徴とする請求項2又は3に記載の配線基板。
  5. 前記凹部の前記底部は、前記抵抗素子の電流経路の中央部に面していることを特徴とする請求項1〜4のいずれか一項に記載の配線基板。
  6. 前記抵抗素子は、複数の薄膜から形成されていることを特徴とする請求項1〜5のいずれか一項に記載の配線基板。
  7. 前記抵抗素子は、抵抗膜と、前記抵抗膜とは光の反射率が異なる導電性薄膜と、を有することを特徴とする請求項1〜6のいずれか一項に記載の配線基板。
  8. 前記貫通孔は、前記導電性薄膜を露出するように形成されていることを特徴とする請求項7に記載の配線基板。
  9. 前記導電性薄膜は、前記抵抗膜上に形成され、
    前記凹部の前記底部は、前記導電性薄膜と対向し、
    前記貫通孔は、前記抵抗膜を露出するように形成されていることを特徴とする請求項7に記載の配線基板。
  10. 前記凹部の側面と底面とで形成される角部は丸みを帯びていることを特徴とする請求項7〜9のいずれか一項に記載の配線基板。
  11. 前記絶縁層のうち少なくとも前記貫通孔及び前記凹部を形成する部分が、感光性の樹脂から形成されていることを特徴とする請求項1〜10のいずれか一項に記載の配線基板。
  12. 前記抵抗素子は銅を含有し、
    前記絶縁層のうち少なくとも前記凹部を形成する部分の前駆体は、ポリアミック酸を含有することを特徴とする請求項11に記載の配線基板。
  13. 前記放熱用配線層は銅を含有し、
    前記絶縁層のうち少なくとも前記凹部を形成する部分の前駆体は、ポリアミック酸を含有することを特徴とする請求項11に記載の配線基板。
  14. 前記絶縁層のうち前記凹部の底部を形成する部分は、銅を含有することを特徴とする請求項11〜13のいずれか一項に記載の配線基板。
  15. 前記凹部は、その底部の少なくとも1つの凸部又は凹部を有することを特徴とする請求項1〜14のいずれか一項に記載の配線基板。
  16. 抵抗素子を形成する工程と、
    前記抵抗素子に接する絶縁層を形成する工程と、
    前記絶縁層に、前記抵抗素子を露出する貫通孔と、底部が前記抵抗素子に面し、前記抵抗素子を露出しない凹部とを同一処理で形成する工程と、
    前記貫通孔に、前記抵抗素子と電気的に接続する導電用配線層を形成する工程と、
    前記凹部に、放熱用配線層を形成する工程と、を含むことを特徴とする配線基板の製造方法。
  17. 前記導電用配線層及び前記放熱用配線層は同一処理で形成することを特徴とする請求項16に配線基板の製造方法。
  18. 前記絶縁層を感光性樹脂から形成し、
    前記貫通孔を形成する領域と前記凹部を形成する領域の露光量を異ならせることにより前記貫通孔及び前記凹部を形成することを特徴とする請求項16又は17に記載の配線基板の製造方法。
  19. 前記第1絶縁層の前駆層を露光する際、
    前記貫通孔を形成する領域を覆う第1マスクと、前記凹部を形成する領域を覆う第2マスクとの光透過率を異ならせることを特徴とする請求項18に記載の配線基板の製造方法。
  20. 前記貫通孔を形成する領域に面する領域に、前記抵抗素子の一部である導電性薄膜を形成し、
    前記凹部を形成する領域に面する領域に、前記抵抗素子の一部であり、前記導電性薄膜とは光反射率が異なる抵抗膜を形成し、
    前記抵抗素子上に前記第1絶縁層の前駆層を形成して、前記絶縁層の前駆層を露光することにより前記貫通孔及び前記凹部を形成することを特徴とする請求項18に記載の配線基板の製造方法。
  21. 前記凹部を形成する領域に面する前記抵抗素子の一部と、前記第1絶縁層の前駆層の一部とを反応させることにより、前記凹部と前記抵抗素子間に前記第1絶縁層を残存させて、前記凹部を形成することを特徴とする請求項16〜20のいずれか一項に記載の配線基板の製造方法。
  22. 前記絶縁層の前駆体はポリアミック酸を含有する感光性樹脂であり、
    前記抵抗素子の少なくとも一部は銅を含有することを特徴とする請求項21に記載の配線基板の製造方法。
  23. 放熱用配線層を形成する工程と、
    放熱用配線層を覆う第2絶縁層を形成する工程と、
    前記第1絶縁層上に、前記放熱用配線層との間に前記第1絶縁層を介して抵抗素子を形成する工程と、
    前記抵抗素子に接する第1絶縁層を形成する工程と、
    前記第1絶縁層に、前記抵抗素子を露出する貫通孔を形成する工程と、
    前記貫通孔に、前記抵抗素子と電気的に接続する導電用配線層を形成する工程と、を含むことを特徴とする配線基板の製造方法。
  24. 前記放熱用配線層と、前記第2絶縁層の前駆層の一部とを反応させることにより、前記放熱用配線層上に前記第2絶縁層を残存させて、前記第2絶縁層を形成することを特徴とする請求項23に記載の配線基板の製造方法。
  25. 前記第2絶縁層の前駆体はポリアミック酸を含有する感光性樹脂であり、
    前記放熱用配線層は銅を含有することを特徴とする請求項24に記載の配線基板の製造方法。
JP2009019511A 2009-01-30 2009-01-30 配線基板及びその製造方法 Expired - Fee Related JP5589283B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009019511A JP5589283B2 (ja) 2009-01-30 2009-01-30 配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009019511A JP5589283B2 (ja) 2009-01-30 2009-01-30 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010177506A true JP2010177506A (ja) 2010-08-12
JP5589283B2 JP5589283B2 (ja) 2014-09-17

Family

ID=42708145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009019511A Expired - Fee Related JP5589283B2 (ja) 2009-01-30 2009-01-30 配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP5589283B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220491A (ja) * 2013-04-09 2014-11-20 富士電機株式会社 薄膜抵抗体群およびそれを内蔵した多層配線基板
WO2016129304A1 (ja) * 2015-02-12 2016-08-18 株式会社村田製作所 薄膜デバイス
CN105993071A (zh) * 2014-02-14 2016-10-05 高通股份有限公司 集成电路电阻器的热金属接地
CN109073680A (zh) * 2016-05-06 2018-12-21 日本麦可罗尼克斯股份有限公司 多层布线基板和使用该多层布线基板的探针卡

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62108567A (ja) * 1985-11-06 1987-05-19 Nec Corp 半導体集積回路装置
JPS62199047A (ja) * 1986-02-27 1987-09-02 Nec Corp 多結晶シリコン抵抗器
JPH0444260A (ja) * 1990-06-08 1992-02-14 Fujitsu Ltd 半導体装置の製造方法
JPH07115175A (ja) * 1993-10-14 1995-05-02 Nec Corp 半導体装置
JP2000150780A (ja) * 1998-11-16 2000-05-30 Hitachi Ltd 半導体装置、その製造方法、およびその半導体装置を用いた光伝送装置ならびに移動体無線携帯機
JP2002270770A (ja) * 2001-03-08 2002-09-20 Alps Electric Co Ltd 薄膜素子、及びこの薄膜素子を用いた集積回路
JP2004111680A (ja) * 2002-09-19 2004-04-08 Denso Corp 半導体装置及びその製造方法
JP2006013300A (ja) * 2004-06-29 2006-01-12 Seiko Instruments Inc 半導体装置
JP2008172173A (ja) * 2007-01-15 2008-07-24 Denso Corp 半導体装置
JP2009021509A (ja) * 2007-07-13 2009-01-29 Hitachi Ltd 半導体装置およびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62108567A (ja) * 1985-11-06 1987-05-19 Nec Corp 半導体集積回路装置
JPS62199047A (ja) * 1986-02-27 1987-09-02 Nec Corp 多結晶シリコン抵抗器
JPH0444260A (ja) * 1990-06-08 1992-02-14 Fujitsu Ltd 半導体装置の製造方法
JPH07115175A (ja) * 1993-10-14 1995-05-02 Nec Corp 半導体装置
JP2000150780A (ja) * 1998-11-16 2000-05-30 Hitachi Ltd 半導体装置、その製造方法、およびその半導体装置を用いた光伝送装置ならびに移動体無線携帯機
JP2002270770A (ja) * 2001-03-08 2002-09-20 Alps Electric Co Ltd 薄膜素子、及びこの薄膜素子を用いた集積回路
JP2004111680A (ja) * 2002-09-19 2004-04-08 Denso Corp 半導体装置及びその製造方法
JP2006013300A (ja) * 2004-06-29 2006-01-12 Seiko Instruments Inc 半導体装置
JP2008172173A (ja) * 2007-01-15 2008-07-24 Denso Corp 半導体装置
JP2009021509A (ja) * 2007-07-13 2009-01-29 Hitachi Ltd 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220491A (ja) * 2013-04-09 2014-11-20 富士電機株式会社 薄膜抵抗体群およびそれを内蔵した多層配線基板
CN105993071A (zh) * 2014-02-14 2016-10-05 高通股份有限公司 集成电路电阻器的热金属接地
JP2017506433A (ja) * 2014-02-14 2017-03-02 クゥアルコム・インコーポレイテッドQualcomm Incorporated 集積回路抵抗器のための熱金属グラウンド
WO2016129304A1 (ja) * 2015-02-12 2016-08-18 株式会社村田製作所 薄膜デバイス
JPWO2016129304A1 (ja) * 2015-02-12 2017-09-21 株式会社村田製作所 薄膜デバイス
US10332872B2 (en) 2015-02-12 2019-06-25 Murata Manufacturing Co., Ltd. Thin-film device
CN109073680A (zh) * 2016-05-06 2018-12-21 日本麦可罗尼克斯股份有限公司 多层布线基板和使用该多层布线基板的探针卡

Also Published As

Publication number Publication date
JP5589283B2 (ja) 2014-09-17

Similar Documents

Publication Publication Date Title
TWI646646B (zh) 半導體元件及其製造方法
TWI497617B (zh) 半導體裝置之製造方法及半導體裝置
JP4016039B2 (ja) 配線基板および配線基板の製造方法
TWI440152B (zh) Built-in semiconductor substrate
JP5576334B2 (ja) 半導体装置並びに配線基板及びその製造方法
JP6596906B2 (ja) 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置
JP2011171567A (ja) 基板構造物の製造方法及び半導体装置の製造方法
JP4950693B2 (ja) 電子部品内蔵型配線基板及びその実装部品
US20050205991A1 (en) System and method of heat dissipation in semiconductor devices
JP5589283B2 (ja) 配線基板及びその製造方法
JP2017212376A (ja) 半導体装置、半導体装置の製造方法
JP6737009B2 (ja) 半導体装置およびその製造方法
JP4983386B2 (ja) Cof用配線基板
JP6994342B2 (ja) 電子部品内蔵基板及びその製造方法
JP2023521209A (ja) 半導体装置及びその製造方法、3次元集積回路
TW200843085A (en) Semiconductor device equipped with thin-film circuit elements
TWI392071B (zh) 封裝結構及其製法
CN116266493A (zh) 散热结构
WO2011148444A1 (ja) 半導体装置及びその製造方法
JPWO2006061871A1 (ja) 半導体装置
JP5101074B2 (ja) 電子相互接続の製作方法
JP2004022898A (ja) 半導体装置及びその製造方法
JP4201075B2 (ja) 平面コイルの構造体の製造方法
JP7435635B2 (ja) 貫通電極基板
JP2016225360A (ja) 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140714

R150 Certificate of patent or registration of utility model

Ref document number: 5589283

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees