JP2010157400A - 導電性ナノファイバーシート及びその製造方法 - Google Patents
導電性ナノファイバーシート及びその製造方法 Download PDFInfo
- Publication number
- JP2010157400A JP2010157400A JP2008334247A JP2008334247A JP2010157400A JP 2010157400 A JP2010157400 A JP 2010157400A JP 2008334247 A JP2008334247 A JP 2008334247A JP 2008334247 A JP2008334247 A JP 2008334247A JP 2010157400 A JP2010157400 A JP 2010157400A
- Authority
- JP
- Japan
- Prior art keywords
- pattern layer
- conductive
- conductive pattern
- layer
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Contacts (AREA)
- Manufacture Of Switches (AREA)
- Non-Insulated Conductors (AREA)
- Manufacturing Of Electric Cables (AREA)
- Laminated Bodies (AREA)
Abstract
【課題】パターン見えを軽減させると共に、導電パターン膜を容易に形成することができる導電性ナノファイバーシート及びその製造方法を提供する。
【解決手段】導電性ナノファイバーシート1は、基体シート10と、基体シート10上に形成され、導電性ナノファイバー3を含み、導電性ナノファイバー3を介して導通可能であり、目視により認識することができない大きさの複数の微小ピンホール7を有する導電パターン層6と、基体シート10上の導電パターン層6が形成されていない部分に形成され、導電性ナノファイバー3を含み、導電パターン層6から絶縁された絶縁パターン層5とを備えている。絶縁パターン層5は、目視により認識することができない幅の狭小溝9を有している。狭小溝9が導通可能状態にある導電性ナノファイバー3を断線させ、この狭小溝9により、絶縁パターン層5は導電パターン層6から絶縁されている。
【選択図】図1
【解決手段】導電性ナノファイバーシート1は、基体シート10と、基体シート10上に形成され、導電性ナノファイバー3を含み、導電性ナノファイバー3を介して導通可能であり、目視により認識することができない大きさの複数の微小ピンホール7を有する導電パターン層6と、基体シート10上の導電パターン層6が形成されていない部分に形成され、導電性ナノファイバー3を含み、導電パターン層6から絶縁された絶縁パターン層5とを備えている。絶縁パターン層5は、目視により認識することができない幅の狭小溝9を有している。狭小溝9が導通可能状態にある導電性ナノファイバー3を断線させ、この狭小溝9により、絶縁パターン層5は導電パターン層6から絶縁されている。
【選択図】図1
Description
本発明は、タッチパネルなどに使用する導電性ナノファイバーシートおよびその製造方法に関する。
従来、樹脂やガラス等よりなる基材の表面に導電層を有するナノファイバーからなる層を形成する方法として、例えば下記の特許文献1のように、バインダー樹脂を揮発性溶剤に溶解した溶液に極細導電繊維を分散させた塗液を、基材表面に塗布し、この塗布塗液を乾燥して導電層を形成する方法があった。
しかし、特許文献1のような方法によって得られた導電性ナノファイバーシートは、塗液に極細導電繊維を分散させたままで塗布するため、細線パターンでの印刷が困難で電気的性能が安定しない問題があった。また、導電性を向上させるために極細導電繊維の含有率を高くすると透明性が低下しへイズ値が上昇するため、導電パターンが容易に視認可能となってしまうパターン見えの問題もあった。
この発明は、上記のような課題を解決するためになされたもので、基体シート上に導電性ナノファイバーを含む導電パターン層と絶縁パターン層とが形成された導電性ナノファイバーシートであり、その導電パターン層に目視で認識することができない大きさの微小ピンホールが形成されている導電性ナノファイバーシートである。また、絶縁パターン層に目視で認識することができない幅の狭小溝が形成され、その狭小溝により絶縁パターン層が島状構造に形成されている導電性ナノファイバーシートとしてもよい。あるいは、導電パターン層における微小ピンホールの占有面積の割合と絶縁パターン層における狭小溝の占有面積の割合とが同等であり、導電パターン層と絶縁パターン層の厚みが同等である導電性ナノファイバーシートとしてもよい。あるいは、導電パターン層及び絶縁パターン層の光線透過率が60%以上であり、前記導電パターン層および絶縁パターン層のヘイズ値が20%以下である導電性ナノファイバーシートとしてもよい。
又、この発明は、基体シート上に導電性ナノファイバーを含む導電パターン層を全面に形成し、その導電パターン層の一部にエネルギー線を照射して導電パターン層を除去させることにより、導電パターン層に目視で認識することができない大きさの微小ピンホールを形成した導電性ナノファイバーシートの製造方法である。あるいは、この発明は、基体シート上に導電性ナノファイバーを含む導電パターン層を全面に形成し、その導電パターン層の一部にエッチングレジスト層を形成後、全面をエッチングして、エッチングレジスト層が形成されていない部分の導電パターン層を除去させることにより、導電パターン層に目視で認識することができない大きさの微小ピンホールを形成した導電性ナノファイバーシートの製造方法としてもよい。
又、この発明は、基体シート上に導電性ナノファイバーを含む導電パターン層を全面に形成し、その導電パターン層の一部にエネルギー線を照射して導電パターン層の一部を除去することにより、目視で認識することができない幅の狭小溝を形成して狭小溝に囲まれた部分を絶縁パターン層にする導電性ナノファイバーシートの製造方法である。あるいは、この発明は、基体シート上に導電性ナノファイバーを含む導電パターン層を全面に形成し、その導電パターン層の一部にエッチングレジスト層を形成後、全面をエッチングして、エッチングレジスト層が形成されていない導電パターン層の一部を除去することにより、目視で認識することができない幅の狭小溝を形成して狭小溝に囲まれた部分を絶縁パターン層にする導電性ナノファイバーシートの製造方法としてもよい。
更に、本発明は、上記導電性ナノファイバーシートを電極として用いたタッチパネルとしてもよい
本発明で得られる導電性ナノファイバーシートは、目視で認識することができない大きさの微小ピンホールが形成されている導電パターン層と目視で認識することができない幅の狭小溝に囲まれた島状構造からなる絶縁パターン層とからなり、導電パターン層における微小ピンホールの占有面積の割合と前記絶縁パターン層における狭小溝の占有面積の割合とが同等であり、導電パターン層と絶縁パターン層の厚みが同等であることを特徴とする。したがって、したがって、導電パターン層は必ずしも細線パターンで印刷するわけではないので印刷性の問題はない。また、導電パターン層と絶縁パターン層の光線透過率およびヘイズ値の差が非常に少なくなり、外観の差がほとんどなくなるため、パターン見えのない導電パターン膜が形成できるという効果がある。そして、前記導電パターン層が形成された部分及び前記絶縁パターン層が形成された部分の光線透過率を60%以上とし、ヘイズ値を20%以下とすれば、透明の導電パターン膜が形成できるという効果もある。
この発明で得られる導電性ナノファイバーシートの製造方法は、基体シート上に導電性ナノファイバーを含む導電パターン層を全面に形成し、該導電パターン層の一部にエネルギー線を照射したり、あるいはエッチングしたりして、微小ピンホールが設けられた導電パターン層を形成したり、狭小溝に囲まれた部分を絶縁パターン層にしたりすることを特徴とする。したがって、パターン見えのない導電パターン膜が容易に形成できるという効果がある。
次に、発明の実施の形態について図を参照しながら説明する。
図1は、その(1)がこの発明の第1の実施の形態による導電性ナノファイバーシートの概略構成を示した平面図であり、その(2)がその(1)で示したII―IIラインの断面図である。図2は、その(1)が図1の(2)で示した導電パターン層及び絶縁パターン層の部分拡大図であり、その(2)が図1で示した導電性ナノファイバーシートを電極として用いたタッチパネルの概略構成を示した断面図である。図3は、図1で示した導電性ナノファイバーシートの製造工程を示した図である。
図1及び図2の(1)を参照して、この発明の第1の実施の形態による導電性ナノファイバーシート1は、基体シート10と、基体シート10上に形成され、導電性ナノファイバー3を含み、導電性ナノファイバー3を介して導通可能であり、目視により認識することができない大きさの複数の微小ピンホール7を有する導電パターン層6と、基体シート10上の導電パターン層6が形成されていない部分に形成され、導電性ナノファイバー3を含み、導電パターン層6から絶縁された絶縁パターン層5とを備えている。導電パターン層6と絶縁パターン層5とは各々平面視帯状に形成され、一方向を軸方向として交互に配置されるように形成されている。尚、導電パターン層6と絶縁パターン層5の平面視形状は、複数のひし形形状を一方向に直線的に連続された形状等の他の形状に形成されてもよい。絶縁パターン層5は、目視により認識することができない幅の狭小溝9を有している。狭小溝9が導通可能状態にある導電性ナノファイバー3を断線させ、この狭小溝9により、絶縁パターン層5は導電パターン層6から絶縁されている。又、狭小溝9は平面視格子状に形成され、絶縁パターン層5は、平面視矩形形状の複数の島状に形成されている。微小ピンホール7は、導電パターン層6の全面に渡って形成されている。
図2の(2)を参照して、導電性ナノファイバーシート1を電極として用いたタッチパネル8は、互いの導電パターン層6の軸方向が直交するように、2枚の導電性ナノファイバーシート1を貼り合わせて構成されている。貼り合わされた導電性ナノファイバーシート1の上面を覆うように保護板52が接着され、下面に液晶表示装置が接着するようにして配置されている。
基体シート10の材質としては、アクリル、ポリカーボネート、ポリエステル、ポリブチレンテレフタレート、ポリプロピレン、ポリアミド、ポリウレタン、ポリ塩化ビニル、ポリフッ化ビニルなどの樹脂フィルムが挙げられる。基体シート層の厚みは5〜800μmの範囲で適宜設定可能である。5μm未満では、層としての強度が不足して剥離する際に破れたりするので取り扱いが困難となり、800μmを越える厚みでは、基体シート層に剛性がありすぎて加工が困難となる。なお、導電性ナノファイバーシートを転写シートとして活用する場合には、上記樹脂フィルム上にシリコン、メラミン、アクリルなどの樹脂を塗布して離型性のある基体シート層としておくのが好ましい。
導電パターン層6は、例えば、アクリル、ポリエステル、ポリウレタン、ポリ塩化ビニルなどのバインダー樹脂33と、導電性ナノファイバー3とからなる。導電パターン層6は、グラビア印刷、オフセット印刷、スクリーン印刷等の汎用の各種印刷手法、ダイコーター等による各種塗布手法により設けることができる。具体的には、導電パターン層6は、基体シート10上に導通するように導電性ナノファイバー3を面状に広がるように印刷・塗布し、その上から保護膜であるバインダー樹脂33を印刷・塗布することにより形成される。バインダー樹脂33の厚みは、導電パターン層6の上面に導電性ナノファイバー3が露出するように設定される。その露出した導電性ナノファイバー3の一部を端子として、各導電パターン層6の静電容量の変化を検出する。
導電パターン層6の厚みは数十nmから数百nmの範囲で適宜設定可能である。厚みが数十nmより薄いと層としての強度が不足し、厚みが数百nmより厚いと層としての柔軟性がなくなり加工が困難となる。なお、導電パターン層6と基体シート10との間に、剥離層やアンカー層等を設けてもよいし、導電パターン層6上にアンカー層や接着層等を設けてもよい。
導電性ナノファイバー3の例としては、カーボンナノファイバーのほか、金、銀、白金、銅、パラジウムなどの金属イオンを担持した前駆体表面にプローブの先端部から印加電圧又は電流を作用させ連続的にひき出して作製した金属ナノワイヤや、基板上に原料ガスを導入しCVD法により作製したグラファイトナノファイバー、ペプチド又はその誘導体が自己組織化的に形成したナノファイバーに金粒子を付加してなるペプチドナノファイバーなどが挙げられる。
導電パターン層6に設ける複数の微小ピンホール7は、目視で認識することができない面積1μm2〜10000μm2程度の大きさのピンホールが好ましく、導電パターン層6に対する微小ピンホール7の占有面積の割合を20%〜80%にするように全面に渡って均等に設けるのが好ましい。微小ピンホール7の面積を1μm2未満にすることは技術的に難しい。また、微小ピンホール7の占有面積の割合が20%未満であれば光線透過率の向上やヘイズ値を低下の程度が少なくなり、80%を超えれば導電パターン層6の表面抵抗値が高くなり導電性に問題が生じる場合があるからである。
微小ピンホール7の平面視形状は、円形状のほか、多角形状、楕円状、円弧状、直線状のいずれでもよく、これらの異なる形状のピンホールが混ざっているようなものであっても構わない。
図3の(1)を参照して、微小ピンホール7の形成方法としては、基体シート10上に導電性ナノファイバー3を含む導電パターン層6を全面に形成し、その導電パターン層6の一部にスポット径数十μmのYAGレーザーなどのエネルギー線を照射して導電パターン層6のバインダー樹脂33を焼き切ることにより形成する方法が挙げられる。
図3の(2)及び(3)を参照して、他の微小ピンホール7の形成方法としては、基体シート10上に導電性ナノファイバー3を含む導電パターン層6を全面に形成し、その導電パターン層6の一部にエッチングレジスト層11を形成後、全面をエッチングして、エッチングレジスト層11が形成されていない部分の導電パターン層6のバインダー樹脂33を除去させることにより形成する方法が挙げられる。使用するエッチングレジスト層11としては光硬化性の樹脂などが挙げられ、エッチング液として導電パターン層6のバインダー樹脂33を除去できるケトン、芳香族炭化水素などの有機溶剤等が好ましい。
なお、基体シート10上には、例えば3〜10mm角くらいの大きさの位置検知マーク25を形成するのが好ましい。この位置検知マーク25を光学的方法により読み取れば、基体シート10上の所定の位置に微小ピンホール7を形成できるからである。あるいは基体シート10上の所定の位置に絶縁パターン層5を形成できるからである。
絶縁パターン層5は、導電パターン層6の微小ピンホール7の代わりに、目視で認識することができない幅の狭小溝9が形成されることを除けば、バインダー樹脂33や導電性ナノファイバー3など導電パターン層6の材質と何ら変わりがない。又、狭小溝9は微小ピンホール7と形成するパターンが違うことを除けば、その形成方法は微小ピンホール7と同じであってもよい。そして、絶縁パターン層5の厚みは、できる限り導電パターン層6の厚みと同等にするのが好ましい。そして、絶縁パターン層5に対する狭小溝9の占有面積の割合は、できる限り導電パターン層6に対する微小ピンホール7の占有面積の割合と同等にするのが好ましい。
狭小溝9は、目視で認識することができない10μm程度の幅が好ましい。狭小溝9の幅を0.1μm未満にすることは技術的に難しく、短絡のおそれがある。又、50μmを超える幅にすると照明で照らされた場合に狭小溝9が光って見えてしまう場合があるからである。
狭小溝9の形状は、平面視において、格子状の他、ハニカム状、ランダム状、その他の形状いずれでもよく、これらの異なる形状の溝が混ざっているようなものであっても構わない。また、狭小溝9によって囲まれて形成される絶縁パターン層5の島状パターンは、円形状のほか、多角形状、楕円状、円弧状のいずれでもよく、これらの異なる形状が混ざっているようなものであっても構わない。島状パターンの大きさは、ナノオーダーからミリオーダーのいずれでもよく、これらの異なる大きさの形状が混ざっているようなものであっても構わない。
以上の方法によって得られた導電性ナノファイバーシート1は、導電パターン層6のパターン見えがなく、これを数枚用いて積層等すれば、ディスプレイ画面が均一の非常に優れた静電容量方式のタッチパネルを作製することができる。
基体シート10として厚さ100μmの二軸延伸ポリエチレンテレフタレートフィルムの片面にウレタン樹脂からなるインキで5mm角の位置検知マーク25を形成した。
次に、平均直径0.2μm、平均長さ10μmの銀ナノワイヤからなる導電性ナノファイバー3をアクリル樹脂からなるバインダー樹脂33中に分散させたインキを用いてグラビア印刷をし、熱風乾燥して導電パターン層5を形成した。次に、位置検知マーク25を光学的方法により読み取って所望の位置にYAGレーザー照射機の先端50を配置し、レーザー照射光51により熱を加えて導電パターン層6のバインダー樹脂33を焼き切り(図3の(1)参照)、全面に渡って形成された複数の微小ピンホール7からなる導電パターン層6と、狭小溝12を有する絶縁パターン層7とを備えた導電性ナノファイバーシート1を形成した(図1参照)。
導電パターン層6の一部の部分に形成された微小ピンホール7は円形状で、平均の面積が200μm2程度で外観上存在が判別できない大きさであり、導電パターン層6の総面積の40%程度を占有していて、導電パターン層6が形成された部分の光線透過率は90%、ヘイズ値も2%と良好であり、微小ピンホール7を形成しない場合に比べて光線透過率が1%向上し、ヘイズ値も2%低下することができた。一方、表面抵抗値の上昇は2倍程度に留まり、タッチパネルの導電膜としては問題にならない範囲であった。
絶縁パターン層5の部分に形成された狭小溝9はピッチ30μmの格子状で、平均の幅が5μm程度で外観上存在が判別できない幅であり、絶縁パターン層5の総面積の37%程度を占有していて、絶縁パターン層が形成された部分の光線透過率は90%、ヘイズ値も2%と良好であり、狭小溝9を形成しない場合に比べて光線透過率が1%向上し、ヘイズ値も2%低下することができた。一方、絶縁抵抗値は1×108Ω以上と、十分な絶縁抵抗の範囲であった。
得られた導電性ナノファイバーシート1は、透明の導電パターン層6からなるシートであり、導電パターン層6のパターン見えがなく、高光線透過率でかつ折り曲げもできる優れたものであった。そして、これをX電極とし、同様の方式によってY電極を作成した後、それらを積層して、透明な静電容量タッチパネル8を作製することができた(図2の(2)参照)。
導電性ナノファイバーシート1の作成において、導電パターン層6の微小ピンホール7および絶縁パターン層5の狭小溝9の形成を、導電性ナノファイバーインキ層の一部にウレタンアクリレート系の光硬化性のエッチングレジスト層11を形成し、現像後、トルエンをエッチング液として、エッチングレジスト層11が形成されていない部分の導電性ナノファイバーインキ層を剥離除去した他は実施例1と同様にして導電性ナノファイバーシート1を得た(図3の(2)及び(3)参照)。
この方法によって得られた微小ピンホール7も、平均の面積が4000μm2程度の外観上存在が判別できない大きさであり、導電パターン層6の総面積の50%程度を占有していて、微小ピンホール7を形成しない場合に比べて、導電パターン層が形成された部分の光線透過率は2%向上し、ヘイズ値も2%低下することができた。そして、導電パターン層6の表面抵抗値の上昇は3倍程度に留まり、タッチパネル8の導電膜としては問題にならない範囲であった。
一方、狭小溝9はピッチ20μmの格子状で、平均の幅が5μm程度で外観上存在が判別できない幅であり、絶縁パターン層5の総面積の50%程度を占有していて、絶縁パターン層5が形成された部分の光線透過率は2%向上し、ヘイズ値も2%低下することができた。一方、絶縁抵抗値は1×108Ωと、十分な絶縁抵抗の範囲であった。そして、引き続き、実施例1と同様にして透明な静電容量タッチパネル8を作製することができた。
1 導電性ナノファイバーシート
3 導電性ナノファイバー
5 絶縁パターン層
6 導電パターン層
7 微小ピンホール
8 タッチパネル
9 狭小溝
10 基体シート
11 エッチングレジスト層
25 位置検知マーク
33 樹脂バインダー
50 レーザー照射機の先端
51 レーザー照射光
52 保護板
53 液晶表示装置
3 導電性ナノファイバー
5 絶縁パターン層
6 導電パターン層
7 微小ピンホール
8 タッチパネル
9 狭小溝
10 基体シート
11 エッチングレジスト層
25 位置検知マーク
33 樹脂バインダー
50 レーザー照射機の先端
51 レーザー照射光
52 保護板
53 液晶表示装置
Claims (9)
- 基体シートと、
前記基体シート上に形成され、導電性ナノファイバーを含み、その導電性ナノファイバーを介して導通可能であり、目視により認識することができない大きさの複数の微小ピンホールを有する導電パターン層と、
前記基体シート上の前記導電パターン層が形成されていない部分に形成され、前記導電性ナノファイバーを含み、前記導電パターン層から絶縁された絶縁パターン層とを備えた、導電性ナノファイバーシート。 - 前記絶縁パターン層は、目視により認識することができない幅の狭小溝を有し、その狭小溝により、前記導電パターン層から絶縁されると共に複数の島状に形成された、請求項1記載の導電性ナノファイバーシート。
- 前記導電パターン層に対する前記複数の微小ピンホールの占有面積の割合と、前記絶縁パターン層に対する前記狭小溝の占有面積の割合とが同等であり、前記導電パターン層と前記絶縁パターン層の厚みが同等である、請求項1又は請求項2記載の導電性ナノファイバーシート。
- 前記導電パターン層が形成された部分及び前記絶縁パターン層が形成された部分の光線透過率が60%以上であり、前記導電パターン層が形成された部分及び前記絶縁パターン層が形成された部分のヘイズ値が20%以下である、請求項1から請求項3のいずれかに記載の導電性ナノファイバーシート。
- 基体シート上に、導通可能となるように導電性ナノファイバーを含む導電パターン層を全面に形成する形成工程と、
前記形成された導電パターン層の一部にエネルギー線を照射して前記導電パターン層の一部を除去することにより、前記導電パターン層から絶縁された絶縁パターン層を形成し、前記絶縁パターン層とならない部分の前記導電パターン層に目視により認識することができない大きさの複数の微小ピンホールを形成する工程とを備えた、導電性ナノファイバーシートの製造方法。 - 基体シート上に、導通可能となるように導電性ナノファイバーを含む導電パターン層を全面に形成する形成工程と、
前記形成された導電パターン層の一部にエネルギー線を照射して前記導電パターン層の一部を除去することにより、前記導電パターン層から絶縁された絶縁パターン層を形成すると共に前記絶縁パターン層を島状にする、目視により認識することができない幅の狭小溝を形成し、前記絶縁パターン層とならない部分の前記導電パターン層に目視により認識することができない大きさの複数の微小ピンホールを形成する工程とを備えた、導電性ナノファイバーシートの製造方法。 - 基体シート上に、導通可能となるように導電性ナノファイバーを含む導電パターン層を全面に形成する工程と、
前記形成された導電パターン層上の一部にエッチングレジスト層を形成する工程と、
前記エッチングレジスト層が形成された前記導電パターン層の全面をエッチングして、前記エッチングレジスト層が形成されていない部分の導電パターン層を除去することにより、前記導電パターン層から絶縁された絶縁パターン層を形成し、前記絶縁パターン層とならない部分の前記導電パターン層に目視により認識することができない大きさの複数の微小ピンホールを形成する工程とを備えた、導電性ナノファイバーシートの製造方法。 - 基体シート上に、導通可能となるように導電性ナノファイバーを含む導電パターン層を全面に形成する工程と、
前記形成された導電パターン層上の一部にエッチングレジスト層を形成する工程と、
前記エッチングレジスト層が形成された前記導電パターン層の全面をエッチングして、前記エッチングレジスト層が形成されていない部分の導電パターン層を除去することにより、前記導電パターン層から絶縁された絶縁パターン層を形成すると共に前記絶縁パターン層を島状にする、目視により認識することができない幅の狭小溝を形成し、前記絶縁パターン層とならない部分の前記導電パターン層に目視により認識することができない大きさの複数の微小ピンホールを形成する工程とを備えた、導電性ナノファイバーシートの製造方法。 - 請求項1から請求項4のいずれかに記載の導電性ナノファイバーシートを電極として用いた、タッチパネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008334247A JP2010157400A (ja) | 2008-12-26 | 2008-12-26 | 導電性ナノファイバーシート及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008334247A JP2010157400A (ja) | 2008-12-26 | 2008-12-26 | 導電性ナノファイバーシート及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010157400A true JP2010157400A (ja) | 2010-07-15 |
Family
ID=42575151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008334247A Withdrawn JP2010157400A (ja) | 2008-12-26 | 2008-12-26 | 導電性ナノファイバーシート及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010157400A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011148429A1 (ja) * | 2010-05-28 | 2011-12-01 | 信越ポリマー株式会社 | 透明導電膜及びこれを用いた導電性基板 |
JP2012168638A (ja) * | 2011-02-10 | 2012-09-06 | Shin Etsu Polymer Co Ltd | 導電パターン形成基板および入力装置 |
JP2012168690A (ja) * | 2011-02-14 | 2012-09-06 | Shin Etsu Polymer Co Ltd | 入力装置用配線板および入力装置 |
WO2013140975A1 (ja) * | 2012-03-23 | 2013-09-26 | 富士フイルム株式会社 | 導電性部材の製造方法、導電性部材、それを用いたタッチパネル |
JP2014160558A (ja) * | 2013-02-19 | 2014-09-04 | Shin Etsu Polymer Co Ltd | 静電容量スイッチ及びその製造方法 |
CN104054139A (zh) * | 2012-01-24 | 2014-09-17 | 迪睿合电子材料有限公司 | 透明导电元件及其制造方法、输入装置、电子设备以及薄膜的构图方法 |
WO2018101209A1 (ja) | 2016-12-02 | 2018-06-07 | アルプス電気株式会社 | 透明電極部材およびその製造方法、ならびに該透明電極部材を用いた静電容量式センサ |
JP2019091695A (ja) * | 2012-12-07 | 2019-06-13 | カンブリオス フィルム ソリューションズ コーポレーション | 透明コンダクタ、及び、透明コンダクタを製作するプロセス |
WO2019181772A1 (ja) | 2018-03-22 | 2019-09-26 | アルプスアルパイン株式会社 | 透明電極部材、積層透明電極部材および静電容量式センサ |
US11119617B2 (en) | 2018-03-14 | 2021-09-14 | Alps Alpine Co., Ltd. | Transparent electrode member, multilayer transparent electrode member, and capacitive sensor |
-
2008
- 2008-12-26 JP JP2008334247A patent/JP2010157400A/ja not_active Withdrawn
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8269108B2 (en) | 2010-05-28 | 2012-09-18 | Shin Etsu Polymer Co., Ltd. | Transparent conductive film and conductive substrate using the same |
WO2011148429A1 (ja) * | 2010-05-28 | 2011-12-01 | 信越ポリマー株式会社 | 透明導電膜及びこれを用いた導電性基板 |
JP2012168638A (ja) * | 2011-02-10 | 2012-09-06 | Shin Etsu Polymer Co Ltd | 導電パターン形成基板および入力装置 |
JP2012168690A (ja) * | 2011-02-14 | 2012-09-06 | Shin Etsu Polymer Co Ltd | 入力装置用配線板および入力装置 |
CN104054139A (zh) * | 2012-01-24 | 2014-09-17 | 迪睿合电子材料有限公司 | 透明导电元件及其制造方法、输入装置、电子设备以及薄膜的构图方法 |
WO2013140975A1 (ja) * | 2012-03-23 | 2013-09-26 | 富士フイルム株式会社 | 導電性部材の製造方法、導電性部材、それを用いたタッチパネル |
JP2013225489A (ja) * | 2012-03-23 | 2013-10-31 | Fujifilm Corp | 導電性部材の製造方法、導電性部材、それを用いたタッチパネル |
KR20140125881A (ko) | 2012-03-23 | 2014-10-29 | 후지필름 가부시키가이샤 | 도전성 부재의 제조 방법, 도전성 부재, 그것을 사용한 터치 패널 |
CN104221098A (zh) * | 2012-03-23 | 2014-12-17 | 富士胶片株式会社 | 导电性部件的制造方法、导电性部件、使用了该导电性部件的触控面板 |
US9411080B2 (en) | 2012-03-23 | 2016-08-09 | Fujifilm Corporation | Method for manufacturing conductive member, conductive member, and touch panel using same |
JP2019091695A (ja) * | 2012-12-07 | 2019-06-13 | カンブリオス フィルム ソリューションズ コーポレーション | 透明コンダクタ、及び、透明コンダクタを製作するプロセス |
JP2020061372A (ja) * | 2012-12-07 | 2020-04-16 | カンブリオス フィルム ソリューションズ コーポレーション | 透明コンダクタ、及び、透明コンダクタを製作するプロセス |
JP2014160558A (ja) * | 2013-02-19 | 2014-09-04 | Shin Etsu Polymer Co Ltd | 静電容量スイッチ及びその製造方法 |
KR20190077456A (ko) | 2016-12-02 | 2019-07-03 | 알프스 알파인 가부시키가이샤 | 투명 전극 부재 및 그 제조 방법, 그리고 그 투명 전극 부재를 사용한 정전 용량식 센서 |
KR20200001610A (ko) | 2016-12-02 | 2020-01-06 | 알프스 알파인 가부시키가이샤 | 투명 전극 부재 및 그 제조 방법, 그리고 그 투명 전극 부재를 사용한 정전 용량식 센서 |
WO2018101209A1 (ja) | 2016-12-02 | 2018-06-07 | アルプス電気株式会社 | 透明電極部材およびその製造方法、ならびに該透明電極部材を用いた静電容量式センサ |
EP3690622A1 (en) | 2016-12-02 | 2020-08-05 | Alps Alpine Co., Ltd. | Transparent electrode member, method of manufacturing the same, and capacitive sensor that uses transparent electrode member |
US10747383B2 (en) | 2016-12-02 | 2020-08-18 | Alps Alpine Co., Ltd. | Transparent electrode member, method of manufacturing the same, and capacitive sensor that uses transparent electrode member |
US11073953B2 (en) | 2016-12-02 | 2021-07-27 | Alps Alpine Co., Ltd. | Transparent electrode member, method of manufacturing the same, and capacitive sensor that uses transparent electrode member |
US11119617B2 (en) | 2018-03-14 | 2021-09-14 | Alps Alpine Co., Ltd. | Transparent electrode member, multilayer transparent electrode member, and capacitive sensor |
WO2019181772A1 (ja) | 2018-03-22 | 2019-09-26 | アルプスアルパイン株式会社 | 透明電極部材、積層透明電極部材および静電容量式センサ |
KR20200100187A (ko) | 2018-03-22 | 2020-08-25 | 알프스 알파인 가부시키가이샤 | 투명 전극 부재, 적층 투명 전극 부재 및 정전 용량식 센서 |
CN111699461A (zh) * | 2018-03-22 | 2020-09-22 | 阿尔卑斯阿尔派株式会社 | 透明电极构件、层叠透明电极构件以及静电电容式传感器 |
JPWO2019181772A1 (ja) * | 2018-03-22 | 2020-10-22 | アルプスアルパイン株式会社 | 透明電極部材、積層透明電極部材および静電容量式センサ |
US11847284B2 (en) | 2018-03-22 | 2023-12-19 | Alps Alpine Co., Ltd. | Transparent electrode member, multilayer transparent electrode member, and capacitive sensor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010157400A (ja) | 導電性ナノファイバーシート及びその製造方法 | |
JP5259368B2 (ja) | 導電性ナノファイバーシート及びその製造方法 | |
JP5207992B2 (ja) | 導電性ナノファイバーシート及びその製造方法 | |
JP5506235B2 (ja) | 艶消し状導電性ナノファイバーシート及びその製造方法 | |
US8269108B2 (en) | Transparent conductive film and conductive substrate using the same | |
TWI611433B (zh) | 導電圖型之製造方法及導電圖型形成基板 | |
EP3742491B1 (en) | Electrode substrate for transparent light-emitting diode display device, and transparent light-emitting diode display device comprising same | |
JP6843215B2 (ja) | 透明コンダクタ、及び、透明コンダクタを製作するプロセス | |
TW201213956A (en) | Substrate with transparent conductive layer and method for producing same, transparent conductive film laminate for touch panel and touch panel | |
JP5686405B2 (ja) | 入力装置 | |
JP5335534B2 (ja) | 導電性成形品及びその製造方法 | |
JP5816591B2 (ja) | 透明配線シートの製造方法 | |
JP5505717B2 (ja) | 導電パターンの製造方法 | |
JP5207958B2 (ja) | 導電性ナノファイバーシート及びその製造方法 | |
JP2014026584A (ja) | 透明配線シートおよびその製造方法ならびにタッチパネル用入力部材 | |
US9075489B2 (en) | Method for making touch panel | |
US20150059970A1 (en) | Method for making touch panel | |
JP2013161704A (ja) | 光透過性導電シート及びその製造方法並びに静電容量型タッチスイッチ及びタッチパネル | |
US20150059971A1 (en) | Method for making touch panel | |
JP2013206675A (ja) | 導電性積層体およびタッチパネル | |
JP5736184B2 (ja) | 導電パターン形成基板の製造方法 | |
KR20170136677A (ko) | 유연 기판 구조물 및 이의 제조 방법 | |
KR20130038425A (ko) | 미세 인쇄전자 제작 기술 | |
KR101332807B1 (ko) | 메쉬 전극 | |
JP5538263B2 (ja) | 導電パターン形成基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120306 |