JP2010087369A5 - - Google Patents

Description

本発明の第１側面に係る光電変換装置は、複数の光電変換部と前記複数の光電変換部のそれぞれで蓄積された信号をそれぞれ読み出すための複数のトランジスタとが配される撮像領域を有した半導体基板を備え、前記撮像領域には、前記複数の光電変換部に含まれるある光電変換部と、前記複数の光電変換部に含まれ、前記ある光電変換部に隣接する別の光電変換部とを電気的に分離する第１の素子分離部、及び前記複数のトランジスタに含まれるあるトランジスタと、前記複数のトランジスタに含まれ、前記あるトランジスタに隣接する別のトランジスタとを電気的に分離する第２の素子分離部が配され、前記第１の素子分離部は、前記第２の素子分離部より平面方向の幅が狭くかつ深さが浅い部分を有することを特徴とする。

第１の半導体領域１３１の深さ方向の長さは、第２の半導体領域１３３の深さ方向の長
さより長い。具体的には、第１の半導体領域１３１の深さ方向の長さをＬ１１、第２の半
導体領域１３３の深さ方向の長さＬ１３とすると、
Ｌ１１＞Ｌ１３・・・数式４
となる。

第１の半導体領域２３１の深さ方向の長さは、第２の半導体領域１３３の深さ方向の長
さより長い。具体的には、第１の半導体領域２３１の深さ方向の長さをＬ１１、第２の半
導体領域１３３の深さ方向の長さＬ１３とすると、
Ｌ１１＞Ｌ１３・・・数式８
となる。

Claims (11)

1. 複数の光電変換部と前記複数の光電変換部のそれぞれで蓄積された信号をそれぞれ読み出すための複数のトランジスタとが配される撮像領域を有した半導体基板を備え、
   前記撮像領域には、前記複数の光電変換部に含まれるある光電変換部と、前記複数の光電変換部に含まれ、前記ある光電変換部に隣接する別の光電変換部とを電気的に分離する第１の素子分離部、及び前記複数のトランジスタに含まれるあるトランジスタと、前記複数のトランジスタに含まれ、前記あるトランジスタに隣接する別のトランジスタとを電気的に分離する第２の素子分離部が配され、
   前記第１の素子分離部は、前記第２の素子分離部より平面方向の幅が狭くかつ深さが浅い部分を有する、
   ことを特徴とする光電変換装置。
2. 前記撮像領域には、前記ある光電変換部と、前記複数のトランジスタに含まれ、前記ある光電変換部に隣接する別の光電変換部の信号を転送するトランジスタと、を電気的に分離する第３の素子分離部がさらに配され、
   前記第３の素子分離部は、前記第２の素子分離部より平面方向の幅が狭くかつ深さが浅い部分を有する、
   ことを特徴とする請求項１に記載の光電変換装置。
3. 前記画素の前記光電変換部は、光電変換により発生した電荷を蓄積する、第１の導電型の不純物を含む電荷蓄積層を含み、
   前記撮像領域には、前記第１の素子分離部の下に配された前記第１の導電型と反対の導電型である第２の導電型の不純物を含む第１の半導体領域、及び前記第２の素子分離部の下に配された前記第２の導電型の不純物を含む第２の半導体領域がさらに配され、
   前記第１の半導体領域の深さ方向の長さは、前記第２の半導体領域の深さ方向の長さよ
   り長い、
   ことを特徴とする請求項１又は２に記載の光電変換装置。
4. 前記画素の前記光電変換部は、光電変換により発生した電荷を蓄積する第１の導電型の不純物を含む電荷蓄積層を含み、
   前記撮像領域には、前記第１の素子分離部の下に配された前記第１の導電型と反対の導電型である第２の導電型の不純物を含む第１の半導体領域、及び前記第２の素子分離部の下に配された前記第２の導電型の不純物を含む第２の半導体領域がさらに配され、
   前記第１の半導体領域における前記第２の導電型の不純物の濃度は、前記第２の半導体領域における前記第２の導電型の不純物の濃度より高い、
   ことを特徴とする請求項１又は２に記載の光電変換装置。
5. 前記半導体基板は、前記複数の画素を制御する制御回路が配される周辺領域をさらに有し、
   前記周辺領域は、前記制御回路に含まれる素子とそれに隣接する素子とを電気的に分離する第４の素子分離部を含み、
   前記第１の素子分離部は、前記第４の素子分離部より平面方向の幅が狭くかつ深さが浅い部分を有する、
   ことを特徴とする請求項１又は２に記載の光電変換装置。
6. 前記第１の素子分離部の上面と前記第２の素子分離部の上面とは、前記半導体基板の表面からの高さが等しい、
   ことを特徴とする請求項１から５のいずれか１項に記載の光電変換装置。
7. 請求項１から６のいずれか１項に記載の光電変換装置と、
   前記光電変換装置の撮像面へ像を形成する光学系と、
   前記光電変換装置から出力された信号を処理して画像データを生成する信号処理部と、を備える、
   ことを特徴とする撮像システム。
8. 光電変換部と前記光電変換部により蓄積された信号を読み出すためのトランジスタとをそれぞれ含む複数の画素が配される撮像領域を有した半導体基板を含む光電変換装置の製造方法であって、
   前記半導体基板の表面における隣接する前記画素の間で複数の前記光電変換部を電気的に分離する第１の素子分離部を形成すべき領域を選択的にエッチングすることにより、第１のトレンチを形成する第１のエッチング工程と、
   前記半導体基板の表面における隣接する前記画素の間で複数の前記トランジスタを電気的に分離する第２の素子分離部を形成すべき領域を選択的にエッチングすることにより、第２のトレンチを形成する第２のエッチング工程と、
   前記第１のトレンチに絶縁物を埋め込むことにより前記第１の素子分離部を形成するとともに、前記第２のトレンチに絶縁物を埋め込むことにより前記第２の素子分離部を形成する埋め込み工程と、を備え、
   前記第１のエッチング工程では、前記第２のトレンチより平面方向の幅が狭くかつ深さが浅い部分を有するように、前記第１のトレンチを形成する、
   ことを特徴とする光電変換装置の製造方法。
9. 前記埋め込まれた絶縁物を研磨することにより、前記第１の素子分離部と前記第２の素子分離部とを互いに分離する研磨工程をさらに備え、
   前記第１の素子分離部は、前記第２の素子分離部より平面方向の幅が狭くかつ深さが浅い部分を有する、
   ことを特徴とする請求項８に記載の光電変換装置の製造方法。
10. 前記第１のエッチング工程では、前記半導体基板の表面における隣接する前記画素の間で前記光電変換部と前記トランジスタとを電気的に分離する第３の素子分離部を形成すべき領域を選択的にエッチングすることにより、第３のトレンチを形成し、
    前記埋め込み工程では、前記第３のトレンチに絶縁物を埋め込むことにより前記第３の素子分離部を形成し、
    前記研磨工程では、前記埋め込まれた絶縁物を研磨することにより、前記第１の素子分離部と、前記第２の素子分離部と、前記第３の素子分離部とを互いに分離し、
    前記第１のエッチング工程では、前記第２のトレンチより平面方向の幅が狭くかつ深さが浅い部分を有するように、前記第３のトレンチを形成し、
    前記第３の素子分離部は、前記第２の素子分離部より平面方向の幅が狭くかつ深さが浅い部分を有する、
    ことを特徴とする請求項９に記載の光電変換装置の製造方法。
11. 前記半導体基板は、前記複数の画素を制御する制御回路が配される周辺領域をさらに有し、
    前記第２のエッチング工程では、前記半導体基板の表面の前記周辺領域における前記制御回路に含まれる複数の素子を電気的に分離する第４の素子分離部を形成すべき領域を選択的にエッチングすることにより、第４のトレンチを形成し、
    前記埋め込み工程では、前記第４のトレンチに絶縁物を埋め込むことにより前記第４の素子分離部を形成し、
    前記研磨工程では、前記埋め込まれた絶縁物を研磨することにより、前記第１の素子分離部と、前記第２の素子分離部と、前記第４の素子分離部とを互いに分離し、
    前記第１のエッチング工程では、前記第４のトレンチより平面方向の幅が狭くかつ深さが浅い部分を有するように、前記第１のトレンチを形成し、
    前記第１の素子分離部は、前記第４の素子分離部より平面方向の幅が狭くかつ深さが浅い部分を有する、
    ことを特徴とする請求項９又は１０に記載の光電変換装置の製造方法。