[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2010078807A - アクティブマトリックス型表示装置、その製造方法、およびその駆動方法 - Google Patents

アクティブマトリックス型表示装置、その製造方法、およびその駆動方法 Download PDF

Info

Publication number
JP2010078807A
JP2010078807A JP2008245939A JP2008245939A JP2010078807A JP 2010078807 A JP2010078807 A JP 2010078807A JP 2008245939 A JP2008245939 A JP 2008245939A JP 2008245939 A JP2008245939 A JP 2008245939A JP 2010078807 A JP2010078807 A JP 2010078807A
Authority
JP
Japan
Prior art keywords
signal
light emitting
line
display device
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008245939A
Other languages
English (en)
Inventor
Fujio Kawano
藤雄 川野
Masami Izeki
正己 井関
Motoaki Kawasaki
素明 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008245939A priority Critical patent/JP2010078807A/ja
Publication of JP2010078807A publication Critical patent/JP2010078807A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】表示装置のエージング処理を大きな電流で短時間で行う。
【解決手段】発光素子と、ソースとドレインが電源と前記発光素子にそれぞれ接続された駆動トランジスタとを有する画素がマトリックス状に配置され、行方向に配置された画素に共通に接続された制御線と、列方向に配置された前記画素に共通に接続された信号線とを有し、制御線により行ごとに画素を選択して、選択した画素に信号線から信号を書き込み、
発光素子に前記駆動トランジスタを介して電源の電圧を印加する第1のモードと、駆動トランジスタのゲート電圧に基づいて、電源から発光素子に電流を供給して発光素子を発光させる第2のモードとを有し、
第1のモードで駆動トランジスタを動作させるために、画素に書き込む固定信号と、第2のモードで前記駆動トランジスタを動作させるために、画素に書き込む画像信号とを切り換えて前記信号線に与える切換手段を備えた。
【選択図】図1

Description

本発明は、入力された映像信号に基づいて画像を表示するアクティブマトリックス型表示装置に関し、特に、各画素に表示に応じた電流信号を入力して画像を表示するアクティブマトリックス型表示装置、その製造方法、およびその駆動方法に関する。
有機エレクトロルミネッセンス(EL)素子を用いたアクティブマトリックス型表示装置は、従来の格子状に電極を並べてオン・オフ動作のみで発光を制御していた単純マトリクス方式に比べて、個々の画素を高階調に点灯させることができる。そのため、このアクティブマトリックス型表示装置は、コントラスト比が大きく、且つ応答速度の高いディスプレイを実現することができる。
EL表示装置は、画素を配置した画像表示部と、外部より入力した映像信号等の信号情報を処理して該画像表示部の各画素に送るための駆動回路とを備えている。駆動回路の中でも、画像表示部と同じ表示パネル内に作り込まれる駆動制御回路は、通常薄膜トランジスタ(TFT)を用いて構成されている。また、各画素においてEL素子の発光状態を制御するための駆動トランジスタにも、主としてTFTが用いられている。
上記TFTにより駆動される、有機薄膜を用いたEL素子は、近年、発光効率を向上させるべく、電極からのキャリア注入の効率性を高めたり、燐光など特定の材料による内部量子効率が向上した結果、実用に近い特性になってきている。また有機発光層の材料には真空蒸着法が可能な低分子材料を用いたものや、低温での製膜が可能なロール・ツー・ロール法やインクジェット方式などによる高分子材料を用いた製造法など多数の方法が提案されている。そして、これらの方法において、それぞれ発光効率を高める開発が行われている。
一方、EL素子は、製品化するにあたり安定した発光特性を得るためには次の課題がある。
現状のEL素子は、駆動時間と駆動電流量との積算量に比例し素子の劣化が生じる。したがって同一駆動条件において、特定時間経過後の発光輝度が低下してしまう。そしてその劣化特性には図12に示す1例のように、期間t1内で、製造初期において急激に輝度劣化が起こる初期劣化と、それ以降の期間t2における、初期劣化に比べて劣化速度が緩やかになる後期劣化があり、劣化の速度も一定ではない。
そこで、発光素子の比較的劣化が緩やかである後期劣化の状態にした特性で製品化するように、工場出荷時において初期劣化を通過させるべくエージング処理を行っている。そしてエージング状態では、通常表示状態より多くの電流を発光素子に注入することで初期劣化を短期間に通過させようとしている。
特許文献1には、有機発光層を駆動時の電流密度の5〜1000倍の電流密度でエージングすることの記載がある。
特開平8−185979号公報
有機EL素子を駆動するアクティブマトリックス型画素には主に2つの駆動方法に大別される。第1の駆動方式は、電流を駆動トランジスタに書き込み、表示素子に電流を注入する電流駆動方式であり、第2の駆動方式は、電圧を駆動トランジスタに書き込み、駆動トランジスタを主にスイッチ状態として電源から直接電力を注入する電圧駆動方式である。
電流駆動方式は、主に有機EL素子に注入する電流情報を列の制御部に内蔵し、線順次書き込みを行うため、画素内の駆動トランジスタのばらつきを抑えた設計にできる利点があり、表示領域内の2次元の輝度ばらつきを抑えることができる。しかしながら、エージングに必要な大電流を駆動する画素内の駆動トランジスタ及び、それを書き込む列制御回路内の駆動トランジスタの安定した駆動特性を実現するのが困難である。従ってエージング処理に時間を要するため製造時の歩留まり悪化を避けることが難しい。
また、電圧駆動方式はスイッチとして画素内の駆動トランジスタを使用し、階調表現においてはPWM駆動により1フィールド内に駆動トランジスタのON/OFF時間で行っている。表示素子への電力供給は電源から主に行われるため、駆動トランジスタの特性に左右された表示領域の輝度むらは比較的抑えられる傾向にある。そして表示素子の駆動能力限界まで駆動できるため、エージング状態で大電流を注入することができ、短期間で処理することができる。しかしながら通常表示状態での電圧駆動方式は電流駆動方式に比べ、有機EL素子が電源インピーダンスの影響を受けやすく、輝度ばらつきが生じることによりシェーディングやスミアの現象を引き起こしやすい。また、各色の発光効率において電源線を独自に用意する、もしくは同一電源線を用いるならば各色の発光効率が一律になるように、I−V特性を変えることが求められる。
本発明は、発光素子と、ソースとドレインが電源線と前記発光素子にそれぞれ接続された駆動トランジスタとを有する画素がマトリックス状に配置され、行方向に配置された前記画素に共通に接続された制御線と、列方向に配置された前記画素に共通に接続された信号線とを有し、前記制御線により行ごとに前記画素を選択して、選択した前記画素に前記信号線から信号を書き込むアクティブマトリックス型表示装置であって、
前記発光素子に前記駆動トランジスタを介して前記電源線の電圧を印加する第1のモードと、前記駆動トランジスタのゲート電圧に基づいて、前記電源線から前記発光素子に電流を供給して前記発光素子を発光させる第2のモードとを有し、
前記第1のモードで前記駆動トランジスタを動作させるために前記画素に書き込む固定信号と、前記第2のモードで前記駆動トランジスタを動作させるために前記画素に書き込む画像信号とを切り換えて前記信号線に与える切換手段を備えたことを特徴とする。
また本発明は、発光素子と、ソースとドレインが電源線と前記発光素子にそれぞれ接続された駆動トランジスタとを有する画素がマトリックス状に配置され、行方向に配置された前記画素に共通に接続された制御線と、列方向に配置された前記画素に共通に接続された信号線とを有し、前記制御線に制御信号を印加して行ごとに前記画素を選択し、選択した前記画素に前記信号線から画像信号を書き込み、前記電源線から前記発光素子に前記画像信号に応じた電流を供給して前記発光素子を発光させることにより画像を表示するアクティブマトリックス型表示装置の製造方法であって、
前記画素、前記制御線、前記信号線、ならびに前記制御線と前記信号線に信号を印加する手段を形成する工程と、
前記制御線に前記制御信号を印加して行ごとに前記画素を選択して、選択した前記画素に前記信号線から固定信号を書き込み、前記発光素子に前記駆動トランジスタを介して前記電源線の電圧を印加する工程と
を有することを特徴とする。
さらに本発明は、発光素子と、ソースとドレインが電源線と前記発光素子にそれぞれ接続された駆動トランジスタとを有する画素がマトリックス状に配置され、行方向に配置された前記画素に共通に接続された制御線と、列方向に配置された前記画素に共通に接続された信号線とを有するアクティブマトリックス型表示装置の駆動方法であって、
前記制御線に前記制御信号を印加して行ごとに前記画素を選択し、選択した前記画素に前記信号線から固定信号を書き込むことにより、前記発光素子に、前記駆動トランジスタを介して前記電源線の電圧を印加する第1の駆動モードと、
前記制御線に前記制御信号を印加して行ごとに前記画素を選択し、選択した前記画素に前記信号線から画像信号を書き込むことにより、前記電源線から前記画像信号に基づく電流を前記発光素子に供給して前記発光素子を発光させる第2の駆動モードと
を切り替えることを特徴とする。
本発明は、アクティブマトリックス型表示装置、およびこの製造方法および駆動方法に係わり、特に有機ELなどの電流駆動型表示素子を用いたアクティブマトリックス型表示装置に適用される。
この表示装置を用いて、いくつかの情報表示装置を構成できる。この情報表示装置は、携帯電話、携帯コンピュータ、スチルカメラ、ビデオカメラ、もしくは、それらの複数の機能をあわせ持つ装置である。
いくつかの情報表示装置は情報入力部を備えている。携帯電話の情報入力部はアンテナを含んで構成される。PDAや携帯PCの情報入力部は、ネットワークに対するインターフェース部を含んで構成される。スチルカメラやムービーカメラの情報入力部は、CCDやCMOSなどによるセンサ部を含んで構成される。
本発明によれば、表示状態では、有機EL素子を駆動する駆動トランジスタにより電流が制御され、画像信号に応じた電流が有機EL素子に注入されるので、電源線インピーダンスによらない品質の高い駆動が得られる。また、エージング状態では、駆動トランジスタを介して電源線電圧が直接EL素子に印加されるので、駆動トランジスタの飽和特性以上の電流をEL素子に注入でき、短期間のエージングが可能になる。
以下、本発明に係る表示装置を実施するための最良の形態について、図面を参照して具体的に説明する。本実施形態は、EL素子を用いたアクティブマトリックス型表示装置に適用されているが、発光素子はEL素子に限定されるものではない。
(第1の実施の形態)
図1は、本発明に係わる第1実施形態の表示装置の全体構成を示すブロック図である。
画素3は、表示領域5内においてマトリックス状(n行、m列)に配置されている。表示領域内の画素は、行方向(図1の横方向)に制御線によって共通に接続され、列方向(図1の縦方向)に信号線によって共通に接続されている。
行制御回路7には水平同期信号lkと走査開始信号vsが入力される。行制御回路7は、行毎に設けられた制御線p1(1)、p1(2)・・・p1(n)に制御信号を出力する。制御線p1は、同じ行に配置された画素3に共通に接続される。(以下、括弧とその中の行番号を省略した場合は任意行での制御線であることをあらわす。他の符号についても同じとする。)
画像信号発生回路となる列制御回路6にはサンプリング開始信号sp、クロック信号k、ビデオ信号videoが入力される。列制御回路6は、ビデオ信号videoを変換して信号線Dl(1)、Dl(2)・・・Dl(m)に画像信号を出力する。各信号線は同じ列に配置された画素3に共通に接続される。
本実施形態では、各列の信号線に信号切換手段であるトランジスタMN3(1)、MN3(2)・・・MN3(m)が配置される。トランジスタMN3(1)〜MN3(m)のドレインはそれぞれの列の信号線に接続され、ソースは固定信号源となる接地電位に接続されている。また、トランジスタMN3(1)〜MN3(m)のゲートには共通にモード切替線p2が接続されている。
図2に画素3の一構成例を示す。
画素3は、駆動トランジスタMP1と、スイッチとして動作するトランジスタMP2,MN1,MN2、容量C1、ならびにEL素子1で構成されている。これに、図1の制御線p1と信号線Dl、および不図示の電源から一定電圧(VDD)を供給する電源線2が接続されている。(図1では電源線2は省略されている。)EL素子の一端はグランド(接地)電位になっている。
電源線2は駆動トランジスタMP1のソースに接続され、ゲートは容量C1の一方の端子、スイッチMN1の一方の端子に接続される。容量C1の他方の端子は電源線2に接続される。スイッチMN1の他方の端子は駆動トランジスタMP1のドレインに接続され、またスイッチMP2の一方の端子に接続されている。スイッチMP2の他方の端子は有機EL素子1のアノード電極に接続されている。
駆動トランジスタMP1のドレインには、更にスイッチMN2の一方の端子が接続され、他方の端子は信号線Dlに接続されている。スイッチMN1,MN2,MP2のゲートは共通の制御線p1に接続されている。
スイッチの極性は、ここでは、スイッチMN1,MN2はN型電界効果トランジスタ、スイッチMP2はP型電界効果トランジスタを使用している。しかし、製造プロセスもしくはTFTの特性に応じてN型をP型の極性のトランジスタ、P型をN型の極性のトランジスタに変更しても良い。
次に各画素3の動作について述べる。
(書き込み動作)
出力p1がHレベルになると、その行の画素は、図2のスイッチMN1、MN2がON状態、スイッチMP2がOFF状態、駆動トランジスタMP1はダイオード接続の状態になる。この状態で各々信号変換回路4で生成された電流信号は信号線Dlを通して駆動トランジスタMP1のゲート電圧を変化させ、信号変換回路4の電流に対応した電流値になり、ゲート電圧は容量C1に蓄えられる。
(表示動作)
出力p1がLレベルになると、図2のスイッチMN1、MN2がOFF状態、スイッチMP2がON状態になる。駆動トランジスタMP1は、書き込み時に容量C1蓄えられた電圧により定まる一定の電流を有機EL素子1に注入する。これによってEL素子が発光する。
表示動作においては、EL素子に流れる電流が容量C1の電圧によって決定され、電源電圧やEL素子の電圧電流特性に依存しないようにする必要がある。このため、駆動トランジスタは飽和領域で動作させる。
Pチャネル型のMOSトランジスタでの飽和領域は、ゲート電位VG、ソース電位VS、ドレイン電位VDが
VS−VG>Vth、かつVD<VG
の関係を満たす動作範囲である。Vthはトランジスタが導通する閾値電圧である。
飽和領域では、ドレイン電流がゲート−ソース間電圧だけで決まり、基本的にはドレイン−ソース間電圧によらない。これに対し、
VS−VG>Vth、かつVD>VG
となる線形領域では、ドレイン電流がドレイン−ソース間電圧に比例し、トランジスタがアナログスイッチとして働く。
図3は列制御回路6の回路構成を示している。
図3のDh1、Dh2、・・・、Dhmはレジスタ、MS1、MS2、・・・、MSmはスイッチトランジスタ、4(1)、4(2)、・・・、4(m)は信号変換回路、Dl(1)、Dl(2)、・・・、Dl(m)は信号線である。(各符号の括弧内の番号は列番号を表す。以下で()を省略した場合は任意の列でのそれを示す。)
Dh1、Dh2、・・・、DhmはそれぞれD型フリップフロップ回路であり、データ端子Dに入力された信号をクロック信号kの立ち上がりタイミングに同期してラッチするとともに出力端子Qに出力する。
Dh1、Dh2、・・・、Dhmは、それぞれ前段の出力をデータ端子Dに入力し、出力端子Qを次段の入力としているので、初段Dh1の入力信号Dを、クロック信号kの1周期ずつ遅れて次々と転送するシフトレジスタを構成している。
トランジスタMS1〜MSmの一方の端子には共通してビデオ信号videoが入力され、他方の端子はそれぞれ信号変換回路4(1)、4(2)・・・4(m)に接続される。信号変換回路4の出力は信号線となる信号線Dl(1)、Dl(2)・・・Dl(m)となる。
列制御回路6の動作について図5のタイミングチャートを用いて説明する。
初段のレジスタDh1のデータ端子Dに入力されるサンプリング開始信号spは、クロック信号kの1周期の間だけH(High)レベルになる。レジスタDh1は、クロック信号kの立ち上がりタイミングに同期してサンプリング開始信号spをラッチするとともに、出力端子Qからサンプリング信号p5(1)として出力する。
クロック信号kの次の立ち上がりに同期して、出力p5(1)はL(Low)レベルに戻り、同時に次のレジスタDh2の出力p5(2)がHレベルに変化する。このようにして、区間th(1)の間Hレベルになるサンプリング信号sp(1)が生成される。
レジスタDh1の出力端子Qは次段のレジスタDh2のデータ端子Dに接続されているので、以下次々と信号がシフトされ、区間th(m)までシフト動作を続ける。この結果、p5(1)から1クロック周期ずつ遅れたサンプリング信号p5(2)、・・・、p5(m)が生成される。
ビデオ信号videoは、外部から画像情報がシリアルに伝送されてくる信号であり、画像情報に応じて電圧または電流の振幅を変化させる。
サンプリング信号p5がHレベルの状態の時に、スイッチトランジスタMSがON状態になり、ビデオ信号videoをサンプリングしてその列の信号変換回路4に入力する。
図4は1つの信号変換回路4の回路図である。
ビデオ信号videoはトランジスタMN6のドレインに入力される。トランジスタMN6はドレイン−ゲートが短絡され、容量C2が接続されている。トランジスタMN6のソース、容量C2の一端は接地電位(グランド)に接続されている。トランジスタMN6のゲートはトランジスタMN5のゲートに接続されている。トランジスタMN5のソースはグランドに接続され、ドレインは信号変換回路4の出力となり、信号線Dlに接続される。
サンプリングされ信号変換回路4に入力されたvideo信号は、それが電圧信号である場合は容量C2にそのまま蓄えられ、電流信号である場合はダイオード接続されているトランジスタMN6のゲート電圧が容量C2に蓄えられる。そして信号線Dlに出力される際には、トランジスタMN6とトランジスタMN5のLWサイズ比に応じて変換増幅された電流信号を出力する。なお、LWサイズ比は入力側においては表示装置に入力するドライバ回路(IC)との配線インピーダンス、ピン容量、そして出力側において表示素子である有機EL素子1の特性において決定される。また、信号線に電流信号が出力されるとして場合について説明したが、前述した配線インピーダンスやピン容量の関係により電流書き込みが困難な場合は、トランジスタMN5の代わりにソースフォロワ回路を用いて、C2に蓄えられた電圧をそのまま信号線に出力しても良い。
図6は行制御回路7の構成を示すブロック図、図7はその動作を示すタイミングチャートである。
行制御回路7は、レジスタ列Dv1−Dvnからなるシフトレジスタで構成される。
走査開始信号vsは水平同期クロック信号lkの1周期分の信号として初段レジスタDv1に入力される。レジスタDv1は、水平同期クロック信号lkの立ち上がりタイミングでデータ端子Dの信号をラッチするとともにそれを出力端子Qに出力する。出力は次段のレジスタDv2のデータ端子Dに接続されている。
次のクロックの立ち上がりタイミングではvsはLレベルなので出力p1(1)はLレベルに戻り次のレジスタDv2の出力p1(2)はHレベルに変化する。以下、区間tv(m)までシフト動作を続けるべくクロックは入力される。
図3において、列制御回路6は、画像信号videoのサンプリングと、ある行の画素の書き込みを同時に行うことになる。サンプリング後の画素3への書き込み時間に余裕が無い場合は、信号変換回路4を2行分用意し、1行分の信号変換回路4には画像信号videoのサンプリングを行う。そしてもう1行分の信号変換回路4にはサンプリングを行った後のvideo変換情報を保持した状態で画素の書き込みを行う。この2行の役割を行ごとに入れ替えるトグル信号を新たに設けて交互に行えば画素3への書き込み時間は1行分のサンプリング時間確保される。
次に図1のトランジスタMN3(1)〜MN3(m)の役割と動作について説明する。
(通常表示)
通常の画像表示を行う時は、図1のモード切替線p2をLレベルの状態にしておく。トランジスタMN3(1)〜MN3(m)はオフの状態になり、信号線は接地電位から切り離されている。
行制御回路7の出力する制御信号p1(1)〜p1(n)によって、各行の画素3が選択される。選択された行の画素は、信号線から画像信号を受け取り、上で説明した書き込み動作を行う。非選択行の画素は表示動作を行う。すなわち、容量C2に保持された電圧に応じてEL素子に電流を出力する。この電流は、容量C2に保持された電圧と駆動トランジスタMP1の特性とによって決まる電流であり、基本的に電源電圧やEL素子の特性には依存しない。これを電流駆動方式と呼ぶことにする。
表示状態において、駆動トランジスタMP1のソース―ドレイン間電圧はELに流す電流によって変化する。駆動トランジスタMP1のゲート電位(すなわち書き込み時の信号線電位)が電源電圧VDDから低い方向に離れるにつれて、EL電流が増えEL素子の両端電圧が大きくなる。駆動トランジスタMP1は飽和領域(VG>VD)で動作させなければならないから、信号線電位は、最大電流時、すなわちEL素子の端子間電圧が最大になった時のドレイン電位より高い範囲になければならない。
電源電圧VDDと有機EL素子1の最大オン電圧Vonとの差(VDD−Von)が十分大きく確保されていれば、通常の画像信号の変調範囲では飽和(5極管)領域で動作することが保証される。
(エージング)
エージング処理は、EL素子または薄膜トランジスタに、一定時間、一定電流を流して特性を安定化させる処理である。製造工程に組み込まれることが多いので、短時間で処理を終えるために、通常の表示動作よりも大きな電流で駆動する。
エージング処理を行うには、図1のモード切替線p2をHレベルにする。
p2がHレベルなので、トランジスタMN3(1)〜MN3(m)がONになり、信号線が全てグランド(接地)電位になる。
画素3は、制御信号p1がHレベルになった時に、グランド電位を書き込む。容量C1には電源電位と接地電位の差が保持される。
行制御回路7による行の制御は、通常表示のときと同様に、制御信号を印加することにより行を1行ずつ順次選択して書き込み動作を行い、その後の非選択時にELに電流を供給する。
信号線に与えられる電位は必ずしも接地電位である必要はなく、一定の電圧信号または電流信号を供給する固定信号源であればよい。ただし、その固定信号は、画素に書き込まれた後、駆動トランジスタをアナログスイッチとして動作させるために、駆動トランジスタのゲート−ソース間電圧がドレイン−ソース電圧より大きくなるように設定される。
制御信号p1がLレベルになると、駆動トランジスタMP1が導通する。このとき、EL素子には大きな電流が流れてドレイン電位が上昇するので、ゲート電位VGはドレイン電位VDより低くなる。このとき、駆動トランジスタは線形領域で動作し、アナログスイッチの働きをする。飽和トランジスタのオン抵抗は非常に小さいので、電源電圧は大部分がEL素子にかかり、EL素子に流れる電流は電源線の電圧で決まるようになる。
上で述べたように、この電流は通常の表示が行われるときの画像信号に応じた電流よりは大きく設定される。したがって、EL素子の端子間に生じる電圧も、通常表示の時の最大値よりさらに大きい電圧になる。画像信号が、駆動トランジスタを飽和領域で動作させる範囲に設定されている限り、この条件はつねに満足されている。
EL素子の発光を電圧によって制御する方式は電圧駆動方式と呼ばれる。以下、電圧駆動方式でELを駆動させることを第1の駆動モード(あるいは第1のモード)という。
これに対し、先に説明した通常の表示においては、駆動トランジスタを飽和動作させ、EL素子に流れる電流が制御される。すなわちEL素子は電流駆動方式で駆動される。これを第2の駆動モード(あるいは第2のモード)ということにする。
このように、エージング状態では駆動トランジスタMP1は線形領域(3極管領域)で動作する。エージングに必要な電流は電源電圧VDDを変化させて調節することができる。
本実施形態では、スイッチトランジスタMN3(1)〜MN3(m)は電流駆動と電圧駆動の2つのモードを切り換えるスイッチ素子として働く。
スイッチトランジスタMN3の代わりに、信号変換回路4の内部にモード切り替え手段を設けてもよい。
具体的には、図4の回路とは別にエージング用の電圧信号を生成する回路を設け、この回路の出力と図4の回路の出力とをスイッチで切り替えて信号線に供給する。あるいは、信号変換回路4のトランジスタMN5にて画像信号電流より大きなエージング用信号電流を発生させてもよい。
エージングは、基板に、EL素子と画素を含む画素、制御線、ならびに信号線を形成し、これらを駆動する電源や信号を発生する回路を接続した後に、第1の駆動モードに設定して、画素に信号線から固定信号を書き込み、EL素子を電圧駆動することによって行われる。エージングは、製造工程の最終工程でEL素子の初期の特性変化を通過させるために行われるが、表示装置として用いられているときに、通常表示状態の前に特性安定化のために行われてもよい。
(第2の実施の形態)
本発明の第2の実施形態においては、画素3に接続される電源線を2つ以上とし、通常表示状態とエージング状態とで取り替えて使用する。その他は第1の実施形態と同じである。
図8は、電源線を2本とした例である。2本の電源線は、太さが異なり、したがって画素から見たインピーダンスが異なる。素子や制御線の記号が図2と同じものは同じ作用をするものとする。
2本の電源線のうち、電源線2は電源線5よりも太いものとする。電源線2を電源線5よりも太くすることは、電源線2の幅を電源線5よりも広くする、電源線2の層厚を電源線5の層厚よりも厚くする等で実現できる。これらの2本の電源線2、5は表示領域5内で結線されることはなく、表示領域の外から別々に供給される。
電源線2と駆動トランジスタMP1の一方の主電極となるソースとの間には新たなスイッチMP3が設けられ、ゲートには第2の制御線p3が設けられている。駆動トランジスタMP1のソースはスイッチMP3を介して電源線2と電気的に接続されることになる。第2の制御線p3は画素3(1,1)〜(n,m)について共通に接続される。
表示状態においては、第2の制御線p3をLレベルの状態にしておく。電力供給は電源線2と電源線5の両方から供給されるが、よりインピーダンスの低い電源線2から主に供給される。
エージング状態においては第2の制御線p3をHレベルの状態にする。これにより電源供給は電源線5のみの供給状態になる。電源の配線インピーダンスが高いので、表示領域5の中でEL素子に印加される電圧にばらつきを生じ、表示領域の周辺で明るく、中央で暗いシェーディング現象を誘発することになるが、この条件でエージング(第1の駆動モード)を行うことにする。
エージング中、高輝度で発光した周辺部のEL素子は、中央部のEL素子に比べて特性変化が速く進むので、徐々に輝度が低下し、エージング終了時には周辺部と中央部の輝度差はエージング前よりも小さくなっている。
この状態で、電源線2を接続し、駆動モードを通常表示状態(第2の駆動モード)に切り換えると、同じ電流に対して中央部の画素は周辺部の画素よりも輝度が高いので、インピーダンス差の小さい電源線からの電流供給により、周辺部との輝度差がほとんどない状態になる。
電源2と5のインピーダンス差の程度によっては、中央部の輝度が周辺部より高くなることもある。ユーザの意向に応じて適宜エージング条件を変えることにより、中央部と周辺部の輝度差を調整することもできる。
(第3の実施の形態)
本発明の第3の実施形態は、行制御回路から供給される制御線p1とは独立に、有機EL素子1に流れる電流のオン/オフを切り替える新たな第3の制御線p4を設けるものである。
図9に制御線を2本設けた場合を示す。第1の実施形態では制御線p1にてオンオフが制御されていたスイッチMP2を、新たに設けた第3の制御線p4によって制御する。図9の回路で素子や制御線の記号が図2と同じものは同じ作用をするものとし詳細な説明を省略する。
表示状態、またはエージング状態において、第3の制御線p4は1フィールドの一部の期間だけLレベルになり、EL素子に電流を流す。図10は第3の制御線p4に与える制御信号の1例である。行の制御信号に同期して第3の制御線p4(1)〜p4(n)に1Hずつずれた制御信号を加え、順次点灯―消灯を行ってもよい。またはエージング状態においては独立に画素3の第3の制御線p4を全て一括にして行制御回路と非同期にパルス駆動しても良い。
エージング状態においては、電圧駆動により有機EL素子1に大きな電流が流れると、素子が発熱する。
そこで第3の制御線p4をパルス駆動することで発光期間を少なくし、有機EL素子1への電力供給を適宜遮断する。輝度計を用いてパルス駆動の周期やデューティを変えることにより精度の高いエージング処理が可能になり製造時の工程管理も容易になる。
本実施形態では、エージング処理時に有機EL素子をパルス駆動することにより間欠点灯させる。輝度を計測し、点灯の周期やデューティを可変しながら輝度を適宜設定できるので、有機EL素子を破壊することなく正確なエージング処理を行うことができる。
点灯デューティのみならず、電源線の電圧を変えて輝度を調整してもよい。
(第4の実施の形態)
本実施形態は、図9に示した画素における第3の制御線p4を、例えばR、G、Bの各色画素ごとに分けて独立に駆動したものである。
例えば電源電圧や第3の制御線p4に印加するパルスの幅が同一条件において、エージングにかかる時間をR>G>Bとする。この場合、図11に示すように一周期におけるスイッチMP2のON状態(Lレベル区間)がR>G>Bとなるようにする。すなわち、{R画素の第3の制御線p4(R)のLレベル区間長}>{G画素の第3の制御線p4(G)のLレベル区間長}>{B画素の第3の制御線p4(B)のLレベル区間長}となるように設定している。これにより、同一時間経過後における実効エージング時間をR>G>Bとすることが可能になる。従って単純な工程にてエージング処理を精度良く行うことが出来る。
各色ごとに独立した電源線が割り当てられる構成ならば、前述したパルス幅を各色一定もしくは常にON状態にしたまま独立に電圧を制御しても良い。すなわち各色の電流効率や初期劣化の時間を勘案し、R、G、B異なる電圧値に設定することによりエージング処理を同一時間内に精度良く行うことも可能である。
また色度計を用いることにより、モニタリングした情報を前述の制御線p4(R),P4(G),P4(B)に印加するパルス幅や電圧値を適宜変えたりすることで、更に精度を高めたエージング処理を行うことができる。
以上説明したとおり、本発明は、表示状態とエージング状態において異なる駆動方式を実施する。表示状態では電流駆動方式を採用する。駆動トランジスタで制御された電流を有機EL素子に注入することにより、電源インピーダンスによらない品質の高い駆動が得られる。また、エージング状態では電圧駆動方式を実施することにより短期間のエージングを可能にする。
本発明の第1実施形態に係わる表示装置の全体構成を示すブロック図である。 本発明に係る画素の内部構成を示す図である。 図1に示す列制御回路の内部構成を示す図である。 図1に示す信号変換回路の内部構成を示す図である。 図3に示す列制御回路の動作を示すタイミングチャートである。 図1に示す行制御回路の内部構成を示す図である。 図6に示す行制御回路の動作を示すタイミングチャートである。 本発明の第2の実施形態に係る画素の内部構成を示す図である。 本発明の第3の実施形態に係る画素の内部構成を示す図である。 本発明の第3の実施形態に係る図9の第3の制御線p4の動作を示すタイミングチャートである。 本発明の第4の実施形態に係る図9の第3の制御線p4の動作を示すタイミングチャートである。 有機EL素子の輝度―時間特性を示す図である。
符号の説明
1 有機EL素子
2 電源線
3 画素
4 信号変換回路
5 第2の電源線
6 列制御回路
7 行制御回路
MN1、MN2、MN5、MN6、MS1〜MSm、MN3(1)〜MN3(m) n型トランジスタ
MP1、MP2 p型トランジスタ
Dh1〜Dhm、Dv1〜Dvn レジスタ

Claims (14)

  1. 発光素子と、ソースとドレインが電源線と前記発光素子にそれぞれ接続された駆動トランジスタとを有する画素がマトリックス状に配置され、行方向に配置された前記画素に共通に接続された制御線と、列方向に配置された前記画素に共通に接続された信号線とを有し、前記制御線により行ごとに前記画素を選択して、選択した前記画素に前記信号線から信号を書き込むアクティブマトリックス型表示装置であって、
    前記発光素子に前記駆動トランジスタを介して前記電源線の電圧を印加する第1のモードと、前記駆動トランジスタのゲート電圧に基づいて、前記電源線から前記発光素子に電流を供給して前記発光素子を発光させる第2のモードとを有し、
    前記第1のモードで前記駆動トランジスタを動作させるために前記画素に書き込む固定信号と、前記第2のモードで前記駆動トランジスタを動作させるために前記画素に書き込む画像信号とを切り換えて前記信号線に与える切換手段を備えたことを特徴とするアクティブマトリックス型表示装置。
  2. 前記第1のモードで前記発光素子に印加される電圧は、前記第2のモードで前記発光素子に生じる電圧の最大値より大きい電圧であることを特徴とする請求項1に記載のアクティブマトリックス型表示装置。
  3. 前記第1のモードで前記発光素子に印加される電圧は、前記第2のモードで前記発光素子に電流を供給する電源線の電圧であることを特徴とする請求項1または2に記載のアクティブマトリックス型表示装置。
  4. 前記固定信号は、前記駆動トランジスタを線形領域で動作させる信号であることを特徴とする請求項1ないし3のいずれか1項に記載のアクティブマトリックス型表示装置。
  5. 前記画像信号は、前記駆動トランジスタを飽和領域で動作させる信号であることを特徴とする請求項1ないし4のいずれか1項に記載のアクティブマトリックス型表示装置。
  6. 前記切換手段は、前記信号線を前記固定信号を供給する固定信号源に接続するスイッチであることを特徴とする請求項1ないし5のいずれか1項に記載のアクティブマトリックス型表示装置。
  7. 前記画像信号を発生し前記信号線に出力する画像信号発生回路を有し、前記切換手段が、前記画像信号発生回路に設けられていることを特徴とする請求項1ないし6のいずれか1項に記載のアクティブマトリックス型表示装置。
  8. 前記電源線は、インピーダンスの異なる2本の電源線であって、前記第1の駆動モードにおいて、前記2本の配線のうちインピーダンスの低い電源線が切り離されることを特徴とする請求項1ないし7のいずれか1項に記載のアクティブマトリックス型表示装置。
  9. 発光素子と、ソースとドレインが電源線と前記発光素子にそれぞれ接続された駆動トランジスタとを有する画素がマトリックス状に配置され、行方向に配置された前記画素に共通に接続された制御線と、列方向に配置された前記画素に共通に接続された信号線とを有し、前記制御線に制御信号を印加して行ごとに前記画素を選択し、選択した前記画素に前記信号線から画像信号を書き込み、前記電源線から前記発光素子に前記画像信号に応じた電流を供給して前記発光素子を発光させることにより画像を表示するアクティブマトリックス型表示装置の製造方法であって、
    前記画素、前記制御線、前記信号線、ならびに前記制御線と前記信号線に信号を印加する手段を形成する工程と、
    前記制御線に前記制御信号を印加して行ごとに前記画素を選択して、選択した前記画素に前記信号線から固定信号を書き込み、前記発光素子に前記駆動トランジスタを介して前記電源線の電圧を印加する工程と
    を有することを特徴とするアクティブマトリックス型表示装置の製造方法。
  10. 前記発光素子に前記電源線の電圧を印加する工程は、前記発光素子をエージング処理する工程であることを特徴とする請求項9に記載のアクティブマトリックス型表示装置の製造方法。
  11. 前記電源線は、インピーダンスの異なる2本の電源線であって、前記発光素子に前記電源線の電圧を印加する工程において、前記2本の配線のうちインピーダンスの低い電源線が切り離されることを特徴とする請求項10に記載のアクティブマトリックス型表示装置の製造方法。
  12. 発光素子と、ソースとドレインが電源線と前記発光素子にそれぞれ接続された駆動トランジスタとを有する画素がマトリックス状に配置され、行方向に配置された前記画素に共通に接続された制御線と、列方向に配置された前記画素に共通に接続された信号線とを有するアクティブマトリックス型表示装置の駆動方法であって、
    前記制御線に前記制御信号を印加して行ごとに前記画素を選択し、選択した前記画素に前記信号線から固定信号を書き込むことにより、前記発光素子に、前記駆動トランジスタを介して前記電源線の電圧を印加する第1の駆動モードと、
    前記制御線に前記制御信号を印加して行ごとに前記画素を選択し、選択した前記画素に前記信号線から画像信号を書き込むことにより、前記電源線から前記画像信号に基づく電流を前記発光素子に供給して前記発光素子を発光させる第2の駆動モードと、
    を切り替えることを特徴とするアクティブマトリックス型表示装置の駆動方法。
  13. 前記第1の駆動モードにおいて、前記電源線の電圧を、前記発光素子の発光する光の色によって異ならせることを特徴とする請求項12に記載のアクティブマトリックス型表示装置の駆動方法。
  14. 前記第1の駆動モードにおいて、前記発光素子の輝度に応じて発光のデューティを変化させることを特徴とする請求項12または13に記載のアクティブマトリックス型表示装置の駆動方法。
JP2008245939A 2008-09-25 2008-09-25 アクティブマトリックス型表示装置、その製造方法、およびその駆動方法 Pending JP2010078807A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008245939A JP2010078807A (ja) 2008-09-25 2008-09-25 アクティブマトリックス型表示装置、その製造方法、およびその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008245939A JP2010078807A (ja) 2008-09-25 2008-09-25 アクティブマトリックス型表示装置、その製造方法、およびその駆動方法

Publications (1)

Publication Number Publication Date
JP2010078807A true JP2010078807A (ja) 2010-04-08

Family

ID=42209358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008245939A Pending JP2010078807A (ja) 2008-09-25 2008-09-25 アクティブマトリックス型表示装置、その製造方法、およびその駆動方法

Country Status (1)

Country Link
JP (1) JP2010078807A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013109868A (ja) * 2011-11-18 2013-06-06 Panasonic Corp 表示装置の製造方法、および表示装置
KR20200113787A (ko) * 2019-03-26 2020-10-07 주식회사 사피엔반도체 저전압 트랜지스터를 이용한 화소 및 이를 포함하는 마이크로 표시장치
CN114999398A (zh) * 2022-06-08 2022-09-02 京东方科技集团股份有限公司 像素电路及其老化驱动方法、阵列基板、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003280587A (ja) * 2002-01-18 2003-10-02 Semiconductor Energy Lab Co Ltd 表示装置およびそれを使用した表示モジュール、電子機器
JP2003330422A (ja) * 2002-05-17 2003-11-19 Hitachi Ltd 画像表示装置
JP2005510768A (ja) * 2001-11-28 2005-04-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ エレクトロルミネセンス表示装置
JP2006195030A (ja) * 2005-01-12 2006-07-27 Sony Corp 自発光装置のエージング方法、製造方法及びエージング装置
JP2006337992A (ja) * 2005-05-02 2006-12-14 Semiconductor Energy Lab Co Ltd 表示装置の駆動方法
JP2008064806A (ja) * 2006-09-04 2008-03-21 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥検査装置及びこれらを利用したエレクトロルミネッセンス表示装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005510768A (ja) * 2001-11-28 2005-04-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ エレクトロルミネセンス表示装置
JP2003280587A (ja) * 2002-01-18 2003-10-02 Semiconductor Energy Lab Co Ltd 表示装置およびそれを使用した表示モジュール、電子機器
JP2003330422A (ja) * 2002-05-17 2003-11-19 Hitachi Ltd 画像表示装置
JP2006195030A (ja) * 2005-01-12 2006-07-27 Sony Corp 自発光装置のエージング方法、製造方法及びエージング装置
JP2006337992A (ja) * 2005-05-02 2006-12-14 Semiconductor Energy Lab Co Ltd 表示装置の駆動方法
JP2008064806A (ja) * 2006-09-04 2008-03-21 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥検査装置及びこれらを利用したエレクトロルミネッセンス表示装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013109868A (ja) * 2011-11-18 2013-06-06 Panasonic Corp 表示装置の製造方法、および表示装置
KR20200113787A (ko) * 2019-03-26 2020-10-07 주식회사 사피엔반도체 저전압 트랜지스터를 이용한 화소 및 이를 포함하는 마이크로 표시장치
KR102228084B1 (ko) * 2019-03-26 2021-03-16 주식회사 사피엔반도체 저전압 트랜지스터를 이용한 화소 및 이를 포함하는 마이크로 표시장치
CN114999398A (zh) * 2022-06-08 2022-09-02 京东方科技集团股份有限公司 像素电路及其老化驱动方法、阵列基板、显示装置
CN114999398B (zh) * 2022-06-08 2023-10-24 京东方科技集团股份有限公司 像素电路及其老化驱动方法、阵列基板、显示装置

Similar Documents

Publication Publication Date Title
US11244598B2 (en) Pixel circuit, driving method, and display apparatus
CN106558287B (zh) 有机发光像素驱动电路、驱动方法及有机发光显示面板
WO2020001635A1 (zh) 驱动电路及其驱动方法、显示装置
KR102582551B1 (ko) 픽셀 구동 회로 및 그 구동 방법, 및 디스플레이 패널
CN107274825B (zh) 显示面板、显示装置、像素驱动电路及其控制方法
US10269297B2 (en) Pixel circuit and driving method thereof, and display panel
JP4608999B2 (ja) 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
JP5157467B2 (ja) 自発光型表示装置およびその駆動方法
US9349313B2 (en) Display device and driving method thereof
CN109979384B (zh) 像素驱动电路、像素电路、显示装置及像素驱动方法
KR20110139764A (ko) 커패시터 결합된 발광 컨트롤 트랜지스터를 이용한 디스플레이 디바이스
CN104318897A (zh) 一种像素电路、有机电致发光显示面板及显示装置
US11615738B2 (en) Pixel driving circuit and driving method therefor, display panel, and display apparatus
JP2005099715A (ja) 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
CN113053301B (zh) 像素驱动电路、像素驱动方法、显示面板及显示装置
CN105931599A (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN112820236B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN112837649B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN113077751A (zh) 像素驱动电路及其驱动方法、显示面板
KR100639690B1 (ko) 표시얼룩의 발생을 억제한 화상표시장치
JP2014038168A (ja) 表示装置、電子機器、駆動方法および駆動回路
WO2021047562A1 (zh) 像素驱动电路、像素单元及驱动方法、阵列基板、显示装置
JP2011002845A (ja) 電気光学装置の駆動方法
EP4027327B1 (en) Pixel driving circuit, pixel driving method, display panel, and display device
JP2010078807A (ja) アクティブマトリックス型表示装置、その製造方法、およびその駆動方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131105