JP2009211655A - 半導体装置の設計方法、設計プログラム及び設計システム - Google Patents

Abstract

【課題】半導体装置の設計において、電源ノイズ量が許容値内に収まるような条件を簡単に把握すること。
【解決手段】半導体装置の設計方法は、（Ａ）半導体装置の設計仕様に基づいて、半導体装置の電源ノイズに寄与するノイズパラメータの設計値を算出することと、（Ｂ）算出された設計値を含む所定の範囲内でノイズパラメータを可変的に設定し、設定されたノイズパラメータを用いることによって半導体装置の電源ノイズ量を算出することと、（Ｃ）上記所定の範囲内のノイズパラメータと算出された電源ノイズ量との対応関係を示すノイズデータベースを作成することと、を含む。
【選択図】図３

Description

本発明は、半導体装置の設計技術に関する。特に、本発明は、電源ノイズを考慮した半導体装置の設計技術に関する。

半導体装置の微細化、高速化及び大規模化により、電源ノイズに起因する動作不良が問題となってきている。従って、電源ノイズを考慮し、動作不良が発生しないように半導体装置を設計することが望ましい。電源ノイズを低減するためには、例えば、チップサイズの変更や半導体パッケージの変更が必要となる。このような半導体装置の設計仕様の変更は、大きな後戻りであり、設計期間の増大を招く。従って、設計仕様の検討段階で電源ノイズ量を見積もり、その見積もり結果を設計に反映させることが望ましい。

特許文献１には、回路設計処理の前に、特に設計回路の論理合成の前に電源ノイズ量を見積もるための技術が開示されている。まず、半導体装置の仕様に応じて求められる電気的特性に基づいて、該半導体装置の電源供給部から接地電源までの電源供給網モデルが作成される。続いて、その電源供給網モデルの周波数解析が行われる。また、上記仕様に応じて得られる動作電流波形に基づいて周波数解析が行われる。これら２つの周波数解析の結果に基づいて、電源供給網モデルの電源ノイズが算出される。これにより、論理合成の前に、電源ノイズを把握することができる。

特開２００６−１６３４９４号公報

本願発明者は次の点に着目した。上述の関連技術によれば、論理合成より前に電源ノイズ量を見積もることができる。見積もられた電源ノイズ量が許容値を超えていた場合、電源ノイズを低減するために設計仕様を変更する必要がある。しかしながら、上述の関連技術では、電源ノイズを低減するために設計仕様をどのように変更すればよいかの指針は与えられない。つまり、設計仕様の何をどの程度変更しなければならないかを知ることはできない。結果として、設計者は、経験と勘に基づいて試行錯誤しながら設計仕様を変更し、電源ノイズの見積もりを繰り返す必要がある。

本発明の第１の観点において、半導体装置の設計方法が提供される。その設計方法は、（Ａ）半導体装置の設計仕様に基づいて、半導体装置の電源ノイズに寄与するノイズパラメータの設計値を算出することと、（Ｂ）算出された設計値を含む所定の範囲内でノイズパラメータを可変的に設定し、設定されたノイズパラメータを用いることによって半導体装置の電源ノイズ量を算出することと、（Ｃ）上記所定の範囲内のノイズパラメータと算出された電源ノイズ量との対応関係を示すノイズデータベースを作成することと、を含む。

本発明の第２の観点において、半導体装置の設計処理をコンピュータに実行させる設計プログラムが提供される。その設計処理は、（ａ）半導体装置の設計仕様に基づいて、半導体装置の電源ノイズに寄与するノイズパラメータの設計値を算出することと、（ｂ）算出された設計値を含む所定の範囲内でノイズパラメータを可変的に設定し、設定されたノイズパラメータを用いることによって半導体装置の電源ノイズ量を算出することと、（ｃ）上記所定の範囲内のノイズパラメータと算出された電源ノイズ量との対応関係を示すノイズデータベースを作成することと、を含む。

本発明の第３の観点において、半導体装置の設計システムが提供される。その設計システムは、半導体装置の設計仕様を示す設計仕様情報が格納された記憶装置と、処理装置とを備える。処理装置は、設計仕様に基づいて、半導体装置の電源ノイズに寄与するノイズパラメータの設計値を算出する。また、処理装置は、算出された設計値を含む所定の範囲内でノイズパラメータを可変的に設定し、設定されたノイズパラメータを用いることによって半導体装置の電源ノイズ量を算出する。更に、処理装置は、上記所定の範囲内のノイズパラメータと算出された電源ノイズ量との対応関係を示すノイズデータベースを作成する。

本発明によれば、所定の範囲内のノイズパラメータと電源ノイズ量との対応関係を網羅的に示すノイズデータベースが提供される。そのノイズデータベースを用いることによって、電源ノイズの特性や変動を容易に解析することができる。また、そのノイズデータベースを参照することによって、電源ノイズ量が許容値内に収まるような条件を直ぐに知ることができる。試行錯誤を繰り返して適切な条件や設計制約を得る必要はない。従って、設計期間が大幅に短縮される。

添付図面を参照して、本発明の実施の形態に係る半導体装置の設計方法を説明する。本実施の形態によれば、半導体装置の電源ノイズ量が予め見積もられ、見積もられた電源ノイズ量を利用して半導体装置の設計や検証が行われる。図１は、本実施の形態に係る半導体装置の設計処理フローを概念的に示している。以下、図１で示される各ステップを詳細に説明する。

１．半導体装置の設計仕様の決定（ステップＳ１００）
まず、半導体装置の設計仕様が決定される。特に、後のノイズ見積もり処理（ステップＳ２００）で必要となるパラメータを算出するために用いられる物理的仕様が決定される。物理的仕様とは、チップサイズ、消費電力、パッケージ、実装ボードなどの仕様である。そして、決定された設計仕様（物理的仕様）を示す設計仕様情報ＤＳＰＥＣが作成される。図２は、ステップＳ１００における処理の一例を概念的に示している。

（ステップＳ１１０）
設計仕様のうち回路規模、動作周波数、搭載コアの種類や数などの情報に基づいて、チップサイズの見積もりが行われる。見積もられたチップサイズを示すチップサイズ情報Ｄ１１０が作成される。

（ステップＳ１２０）
回路規模、動作周波数、搭載コアの種類や数などの情報、及び上述のチップサイズ情報Ｄ１１０に基づいて、ＬＳＩの消費電力の見積もりが行われる。見積もられた消費電力を示す消費電力情報Ｄ１２０が作成される。

（ステップＳ１３０）
上述のチップサイズ情報Ｄ１１０と消費電力情報Ｄ１２０、及びパッケージ要求仕様に基づいて、パッケージの見積もりが行われる。パッケージ要求仕様としては、パッケージの種類、ボディサイズなどの形状、端子数などが挙げられる。見積もられたパッケージの種類、構造、電源端子数などを示すパッケージ情報Ｄ１３０が作成される。

（ステップＳ１４０）
上述のパッケージ情報Ｄ１３０及びボード要求仕様に基づいて、実装ボードの見積もりが行われる。ボード要求仕様としては、実装ボードの材質、形状、配線基準、実装されるバイパスコンデンサの容量値と個数などが挙げられる。見積もられた実装ボードの種類、構造、サイズ、設計基準などを示す実装ボード情報Ｄ１４０が作成される。

設計仕様情報ＤＳＰＥＣは、チップサイズ情報Ｄ１１０、消費電力情報Ｄ１２０、パッケージ情報Ｄ１３０、実装ボード情報Ｄ１４０のうち少なくとも１つを含む。

２．ノイズ見積もり処理（ステップＳ２００）
次に、ステップＳ１００で得られた設計仕様情報ＤＳＰＥＣに基づいて、半導体装置の電源ノイズの見積もりが行われる。図３は、ステップＳ２００における処理フローを示している。

（ステップＳ２１０）
まず、設計仕様情報ＤＳＰＥＣが示す設計仕様（物理的仕様）に基づいて、ノイズパラメータの設計値が算出される。ノイズパラメータとは、半導体装置の電源ノイズに寄与するパラメータであり、例えば次のものが挙げられる。

・チップ上の静止容量値（Ｃｃｈｉｐ）
・チップ上の電源配線のインダクタンス値（Ｌｃｈｉｐ）
・チップ上の電源配線の抵抗値（Ｒｃｈｉｐ）
・パッケージの電源−ＧＮＤ間のループインダクタンス値（Ｌｐｋｇ）
・実装ボード上のバイパスコンデンサの搭載数と各容量値（Ｃｐｃ）
・実装ボード上の電源配線の特性値（Ｒｂｄ，Ｌｂｄ，Ｃｂｄ）
・実装ボード上の電源プレーンの特性値（ＵＳ）
・ＬＳＩ消費電流（Ｉｃｈｉｐ）

ノイズパラメータＣｃｈｉｐ、Ｌｃｈｉｐ及びＲｃｈｉｐの設計値は、チップサイズ情報Ｄ１１０から算出される。ノイズパラメータＬｐｋｇの設計値は、パッケージ情報Ｄ１３０から算出される。ノイズパラメータＣｐｃ、Ｒｂｄ、Ｌｂｄ、Ｃｂｄ、ＵＳの設計値は、実装ボード情報Ｄ１４０から算出される。ノイズパラメータＩｃｈｉｐの設計値は、消費電力情報Ｄ１２０から算出される。

尚、ノイズパラメータは、上記例に限られない。また、全てのノイズパラメータを算出する必要はなく、任意の種類のノイズパラメータが算出されればよい。例えば、チップ上の静止容量値（Ｃｃｈｉｐ）とパッケージの電源−ＧＮＤ間のループインダクタンス値（Ｌｐｋｇ）の設計値が算出される。

（ステップＳ２２０）
次に、電源ノイズの見積もりにおけるノイズパラメータの解析条件が設定される。具体的には、電源ノイズ量の算出に際し、ステップＳ２１０で算出されたノイズパラメータの各々に関してある程度の誤差範囲が考慮される。そのため、算出された設計値を含む所定の変動範囲が、各ノイズパラメータに関して設定される。電源ノイズ量の算出は、その変動範囲内で各ノイズパラメータを様々に変化させる（振る）ことによって行われる。よって、ノイズパラメータを振る際の刻み幅（解析精度）も設定される。このような解析条件（変動範囲、刻み幅）が、次の電源ノイズ量の算出に適用される。

（ステップＳ２３０）
次に、回路シミュレーションやモデルを用いた周知のノイズ解析手法により電源ノイズ量が算出される。このとき、各ノイズパラメータは上記変動範囲内で可変的に設定され、それにより電源ノイズ量が網羅的に算出される。

例えば、あるノイズパラメータ（例：Ｃｃｈｉｐ）を変動範囲内で変化させる場合を考える。このとき、他のノイズパラメータ（例：Ｌｐｋｇ）は例えば設計値に固定される。図３に示されるように、まず、当該ノイズパラメータが初期値に設定される（ステップＳ２３１）。次に、設定されたノイズパラメータを用いることによって、電源ノイズ量が算出される（ステップＳ２３２）。更に、当該ノイズパラメータは変動範囲内で他の値に変更され（ステップＳ２３４）、再度電源ノイズ量が算出される（ステップＳ２３２）。当該ノイズパラメータのある設定値と他の設定値との差は、上記刻み幅に設定される。このような処理が繰り返され、変動範囲全体にわたって計算が終了すれば（ステップＳ２３３；Ｙｅｓ）、当該ノイズパラメータに関する解析は終了する。他のノイズパラメータに関しても同様である。

（ステップＳ２４０）
ステップＳ２３０での計算結果を示すノイズデータベースＤＮＯＳが作成される。このノイズデータベースＤＮＯＳは、「上記変動範囲内のノイズパラメータ」と「算出された電源ノイズ量」との対応関係を網羅的に示している。図４及び図５のそれぞれは、得られるノイズデータベースＤＮＯＳの一例を説明するためのテーブル及びグラフである。図４及び図５で示される例では、変動範囲内のノイズパラメータ（Ｃｃｈｉｐ）と電源ノイズ量（Ｖｎｏｉｓｅ）との関係が示されている。また、変動範囲内のノイズパラメータ（Ｃｃｈｉｐ）と共振周波数（ｆｒｅｓ）との関係も示されている。ノイズデータベースＤＮＯＳは、図４のようなテーブル形式で与えられてもよいし、図５のようなグラフ形式で与えられてもよい。作成されたノイズデータベースＤＮＯＳは、例えば表示装置に表示される。

３．ノイズデータベースの解析（ステップＳ３００）
以上に説明されたように、本実施の形態によれば、所定の変動範囲内のノイズパラメータと電源ノイズ量との対応関係を網羅的に示すノイズデータベースＤＮＯＳが提供される。そのノイズデータベースＤＮＯＳを用いることによって、電源ノイズの特性や変動を容易に解析することができる。例えば、あるノイズパラメータを変化させたとき電源ノイズがどう変動するかを解析することができる。また、どうすれば電源ノイズが低減されるかを判断することもできる。よって、ノイズデータベースＤＮＯＳは、ノイズ解析の指針となり得る。

また、ノイズデータベースＤＮＯＳを参照することによって、電源ノイズ量が所定の許容値内に収まるような条件を得ることができる。その条件は、電源ノイズ量が許容値内に収まるようなノイズパラメータの“許容範囲”として与えられることに留意されたい。このように得られる条件（ノイズパラメータの許容範囲）が、回路設計における「設計制約（制約範囲）」として用いられる。本実施の形態によれば、電源ノイズ量が許容値以下となる適切な設計制約範囲（ノイズパラメータの許容範囲）を直ぐに知ることができる。それは、所定の変動範囲内のノイズパラメータと電源ノイズ量との対応関係を網羅的に示すノイズデータベースＤＮＯＳが参照されるからである。試行錯誤を繰り返して適切な条件や設計制約を得る必要はない。従って、設計期間が大幅に短縮される。

また、設計制約は、ステップＳ１００で決定された物理的仕様において実現可能なものであることが望ましい。例えば、あるチップサイズの半導体チップに搭載可能な最大容量値が３０ｎＦである場合、静止容量値Ｃｃｈｉｐは３０ｎＦ以下であることが望ましい。従って、その条件（Ｃｃｈｉｐ：３０ｎＦ以下）を満足するように、ノイズパラメータＣｃｈｉｐの許容範囲は決定される。このように、本実施の形態によれば、ノイズパラメータの許容範囲は、物理的仕様（チップサイズ等）から要求される条件を満足するように決定される。言い換えれば、半導体装置の物理的仕様の観点から実現不可能な条件は、設計制約範囲から除外される。実現不可能な条件をあらかじめ設計制約範囲から外しておくことにより、後の段階で設計回路が実現不可能であることが発覚することを未然に防ぐことができる。結果として、回路設計のやり直しや設計仕様の変更が抑制される。

このようにして決定された設計制約範囲を示す設計制約情報ＤＣＯＮが作成される。設計制約情報ＤＣＯＮは、電源ノイズ量が許容値内に収まるような各ノイズパラメータの“許容範囲”を示している。設計制約情報ＤＣＯＮは、チップ制約（Ｃｃｈｉｐ，Ｌｃｈｉｐ，Ｒｃｈｉｐなどに関する設計制約）、パッケージ制約（Ｌｐｋｇなどに関する設計制約）、実装ボード制約（Ｃｐｃ、Ｒｂｄ、Ｌｂｄ、Ｃｂｄ、ＵＳなどに関する設計制約）を別々に含んでいてもよい。

４．回路設計（ステップＳ４００）
電源ノイズの見積もり（ステップＳ２００）及び設計制約範囲の決定（ステップＳ３００）を予め行った後に、一般的な方法で回路設計が行われる。具体的には、論理合成や自動レイアウト処理が実行される。回路設計段階で、上述の設計制約情報ＤＣＯＮが参照されてもよい。ステップＳ４００の結果、設計された回路情報を示す設計回路情報ＤＳＧＮが作成される。

５．設計回路の検証（ステップＳ５００）
続いて、ステップＳ４００で得られた設計回路の検証が行われる。例えば、レイアウト検証やタイミング検証が行われる。また、ノイズ検証も行われる。この場合、上述の設計制約情報ＤＣＯＮが参照され、設計回路が設計制約範囲（ノイズパラメータの許容範囲）を満足しているかどうかが検証される。検証結果がフェイルの場合（ステップＳ５００；Ｎｏ）、回路設計（ステップＳ４００）が再度実施される。検証結果がパスの場合（ステップＳ５００；Ｙｅｓ）、最終的な設計回路が決定する。本実施の形態によれば、設計制約は、電源ノイズ量が許容値以下となるノイズパラメータの“許容範囲”として与えられている。すなわち、設計制約は、許容誤差を含む設計制約範囲として与えられている。そのため、検証結果がフェイルになる確率が極めて低くなる。従って、設計期間と設計コストが大幅に低減される。

以上に説明されたように、本実施の形態によれば、ステップＳ３００で作成された設計制約情報ＤＣＯＮが、ステップＳ４００、Ｓ５００で参照される。設計回路のノイズパラメータが設計制約情報ＤＣＯＮで示される許容範囲を満足するようにデバイス設計が行われる。尚、設計及び検証は、チップ段階、パッケージ段階、実装ボード段階のそれぞれで実施される。

６．設計システム
本実施の形態に係る設計方法は、コンピュータシステムによって実現され得る。図６は、そのようなコンピュータシステムの構成の一例を示すブロック図である。

図６に示される設計システム１（コンピュータシステム）は、プロセッサ２、記憶装置３、入力装置４及び出力装置５を備えている。プロセッサ２はＣＰＵを含んでいる。記憶装置３としては、ＲＡＭやＨＤＤが例示される。記憶装置３には、設計仕様情報ＤＳＰＥＣ、ノイズデータベースＤＮＯＳ、設計制約情報ＤＣＯＮ、設計回路情報ＤＳＧＮなどが格納される。入力装置４としては、キーボード、マウス、メディアドライブが例示される。出力装置５としては、ディスプレイやプリンタが例示される。設計者は、出力装置５から出力される情報を参照しながら、入力装置４を用いることにより各種コマンドやデータを入力することができる。

設計システム１は更に、設計処理のための設計プログラムＰＲＯＧを備えている。設計プログラムＰＲＯＧは、プロセッサ２によって実行されるソフトウェアプログラムである。設計プログラムＰＲＯＧは、記憶装置３に格納されていてもよいし、コンピュータ読み取り可能な記録媒体に記録されていてもよい。設計プログラムＰＲＯＧは、ノイズ算出プログラムＰ２００、制約決定プログラムＰ３００、回路設計プログラムＰ４００及び回路検証プログラムＰ５００を含んでいる。ノイズ算出プログラムＰ２００、制約決定プログラムＰ３００、回路設計プログラムＰ４００及び回路検証プログラムＰ５００は、それぞれ上述のステップＳ２００、Ｓ３００、Ｓ４００及びＳ５００の処理機能を提供する。

プロセッサ２はそれぞれのプログラムＰ２００〜Ｐ５００を実行し、それにより本実施の形態に係る設計処理が実現される。具体的には、ノイズ算出プログラムＰ２００に従って、プロセッサ２は、記憶装置３から設計仕様情報ＤＳＰＥＣを読み出し、ステップＳ２００の処理を行い、ノイズデータベースＤＮＯＳを作成する。ノイズデータベースＤＮＯＳは、出力装置５から出力されてもよい。例えば、図５で示されたようなグラフがディスプレイに表示される。また、制約決定プログラムＰ３００に従って、プロセッサ２は、設計仕様情報ＤＳＰＥＣとノイズデータベースＤＮＯＳを記憶装置３から読み出し、ステップＳ３００の処理を行い、設計制約情報ＤＣＯＮを作成する。また、回路設計プログラムＰ４００に従って、プロセッサ２は、ステップＳ４００の処理を行い、設計回路情報ＤＳＧＮを作成する。また、回路検証プログラムＰ５００に従って、プロセッサ２は、設計制約情報ＤＣＯＮと設計回路情報ＤＳＧＮを記憶装置３から読み出し、ステップＳ５００の処理を行う。

７．効果
以上に説明されたように、本実施の形態によれば、所定の変動範囲内のノイズパラメータと電源ノイズ量との対応関係を網羅的に示すノイズデータベースＤＮＯＳが提供される。そのノイズデータベースＤＮＯＳを用いることによって、電源ノイズの特性や変動を容易に解析することができる。また、ノイズデータベースＤＮＯＳを参照することによって、電源ノイズ量が許容値内に収まるような適切な条件（設計制約）を直ぐに知ることができる。試行錯誤を繰り返して適切な条件や設計制約を得る必要はない。従って、設計期間が大幅に短縮される。

また、本実施の形態によれば、設計制約は、電源ノイズ量が許容値内に収まるようなノイズパラメータの“許容範囲”として与えられる。すなわち、設計制約は、許容誤差を含む設計制約範囲として与えられる。比較例として、設計制約がノイズパラメータの“特定の値”として与えられる場合を考える。この場合、その設計制約が回路設計工程で考慮されたとしても、実際に設計される回路がその設計制約を満たす可能性は非常に低い。従って、回路検証の結果がフェイルになり易くなり、回路設計のやり直し回数が増大する。あるいは、回路検証において、電源ノイズの見積もり及び検証を再度実施する必要がある。これらのことは、設計期間と設計コストの増大を招く。一方、本実施の形態に係る回路検証（ステップＳ５００）では、設計回路が設計制約範囲を満足しているかどうかを確認するだけでよい。設計制約が許容誤差を含んでいるため、回路検証（ステップＳ５００）の結果がフェイルになる確率が極めて低くなる。従って、設計期間と設計コストが大幅に低減される。

更に、本実施の形態では、半導体装置の物理的仕様（チップサイズ等）の観点から実現不可能な条件を設計制約範囲から除外することもできる。実現不可能な条件をあらかじめ設計制約範囲から外しておくことにより、後の段階で設計回路が実現不可能であることが発覚することを未然に防ぐことができる。結果として、回路設計のやり直しや設計仕様の変更が抑制される。このことも、設計期間と設計コストの低減に寄与する。

以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。

図１は、本発明の実施の形態に係る半導体装置の設計処理フローを示す概念図である。 図２は、本発明の実施の形態における設計仕様の決定処理の一例を示す概念図である。 図３は、本発明の実施の形態におけるノイズ見積もり処理を示すフローチャートである。 図４は、本発明の実施の形態におけるノイズデータベースの一例を示すテーブルである。 図５は、本発明の実施の形態におけるノイズデータベースの一例を示すグラフである。 図６は、本発明の実施の形態に係る設計システムの構成例を示すブロック図である。

符号の説明

１ 設計システム
２ プロセッサ
３ 記憶装置
４ 入力装置
５ 出力装置
ＰＲＯＧ 設計プログラム
Ｐ２００ ノイズ算出プログラム
Ｐ３００ 制約決定プログラム
Ｐ４００ 回路設計プログラム
Ｐ５００ 回路検証プログラム
ＤＳＰＥＣ 設計仕様情報
ＤＮＯＳ ノイズデータベース
ＤＣＯＮ 設計制約情報
ＤＳＧＮ 設計回路情報

Claims (7)

1. 半導体装置の設計方法であって、
   （Ａ）前記半導体装置の設計仕様に基づいて、前記半導体装置の電源ノイズに寄与するノイズパラメータの設計値を算出することと、
   （Ｂ）前記算出された設計値を含む所定の範囲内で前記ノイズパラメータを可変的に設定し、前記設定されたノイズパラメータを用いることによって前記半導体装置の電源ノイズ量を算出することと、
   （Ｃ）前記所定の範囲内の前記ノイズパラメータと前記算出された電源ノイズ量との対応関係を示すノイズデータベースを作成することと
   を含む
   設計方法。
2. 請求項１に記載の設計方法であって、
   更に、
   （Ｄ）前記ノイズデータベースを参照し、前記算出された電源ノイズ量が所定の許容値内に収まるような前記ノイズパラメータの許容範囲を決定することと、
   （Ｅ）前記ノイズパラメータの前記許容範囲を示す設計制約情報を作成することと
   を含む
   設計方法。
3. 請求項２に記載の設計方法であって、
   前記ノイズパラメータの前記許容範囲は、更に、前記半導体装置の物理的仕様から要求される条件を満足するように決定される
   設計方法。
4. 請求項２又は３に記載の設計方法であって、
   更に、（Ｆ）前記設計制約情報を参照し、前記ノイズパラメータが前記許容範囲を満足するように前記半導体装置の回路設計を行うことを含む
   設計方法。
5. 請求項１乃至４のいずれか一項に記載の設計方法であって、
   前記半導体装置の前記設計仕様は、チップサイズ、消費電力、パッケージ及び実装ボードのうち少なくとも１つの情報を含む
   設計方法。
6. 半導体装置の設計処理をコンピュータに実行させる設計プログラムであって、
   前記設計処理は、
   （ａ）前記半導体装置の設計仕様に基づいて、前記半導体装置の電源ノイズに寄与するノイズパラメータの設計値を算出することと、
   （ｂ）前記算出された設計値を含む所定の範囲内で前記ノイズパラメータを可変的に設定し、前記設定されたノイズパラメータを用いることによって前記半導体装置の電源ノイズ量を算出することと、
   （ｃ）前記所定の範囲内の前記ノイズパラメータと前記算出された電源ノイズ量との対応関係を示すノイズデータベースを作成することと
   を含む
   設計プログラム。
7. 半導体装置の設計システムであって、
   前記半導体装置の設計仕様を示す設計仕様情報が格納された記憶装置と、
   処理装置と
   を備え、
   前記処理装置は、
   前記設計仕様に基づいて、前記半導体装置の電源ノイズに寄与するノイズパラメータの設計値を算出し、
   前記算出された設計値を含む所定の範囲内で前記ノイズパラメータを可変的に設定し、
   前記設定されたノイズパラメータを用いることによって前記半導体装置の電源ノイズ量を算出し、
   前記所定の範囲内の前記ノイズパラメータと前記算出された電源ノイズ量との対応関係を示すノイズデータベースを作成する
   設計システム。

Images