JP2009201245A - ディジタル保護継電器 - Google Patents

Abstract

【課題】ディジタル保護継電器の部品の改廃時の影響を軽減し、長期供給性と保守性の向上を図る。
【解決手段】ディジタル保護継電器の演算処理用プリント基板８Ａと、プリント基板８Ａに着脱可能なコネクタ３６を介して実装される、ＭＰＵ２０、ＲＯＭ２３およびＲＡＭ２４を含むモジュール基板９と、を有する。さらに、保護リレー演算用プログラムＲＯＭ、シーケンス処理用プログラムＲＯＭ、保護リレー演算の整定値ＲＯＭ、シーケンス処理用の整定値ＲＯＭの各個別のモジュール基板を、演算処理用プリント基板に着脱可能なコネクタを介して実装してもよい。
【選択図】図３

Description

この発明は、プリント基板を用いたディジタル保護継電器に関する。

ディジタル継電器は、電力系統などから電気量を入力する入力変換部、アナログ量をディジタル量に変換するアナログ／ディジタル（Ａ／Ｄ）変換部、Ａ／Ｄ変換されたディジタル量を用いて保護リレー演算およびシーケンス処理を行なう演算処理部、トリップ指令や表示・警報信号などを出力する入出力部、事故を判別するためのリレー整定やリレーの動作表示などを行なう整定・表示部などの各機能部から構成されている。

このようなディジタル継電器の各機能部は、それぞれをプリント基板などで構成している。たとえば、演算処理部ではプリント基板上にマイクロプロセッサ（ＭＰＵ）およびプログラムＲＯＭやＲＡＭなどの電子部品を実装し、プログラムＲＯＭに書き込まれたリレー演算およびシーケンス処理のソフトウェアによりＭＰＵが各種演算を行なっている。また、事故を判別するためのリレー整定値やシーケンス上のタイマ整定値などは整定値メモリに収納される（例えば非特許文献１参照）。
電気協同研究 第５０巻第１号「第二世代ディジタルリレー」、Ｐ−２１、１−１−２ ディジタルリレーの構成 （１）ハードウェア構成、（２）ソフトウェア構成

上述したディジタル保護継電器においては、長期（１５年以上）に亘る供給性や保守性が必要であるが、演算処理部に使用しているマイクロプロセッサ（ＭＰＵ）やメモリなどの半導体素子は、高速化や大容量化により短命化の傾向にあり頻繁に改廃が発生している。

ところが、従来の演算処理部のプリント基板では、ＭＰＵやメモリ素子などが直付け（部品をプリント基板に半田付け）とし、また、プログラムＲＯＭの取り付けはソフトウェアの変更などを考慮し、プログラム書き込み済みＲＯＭを部品単位で交換できるよう、ＩＣソケットにより着脱可能な構成となっていた。このため、部品改廃や性能向上などにより、新たに使用する半導体素子の仕様が、たとえば、旧素子と端子数や形状が異なっている場合などは、プリント基板自体を設計変更する必要があった。

すなわち、部品改廃により、新たに使用する半導体素子の仕様が、従来品との互換性が無い場合には、各機能部のプリント基板に新しい部品が実装できず（部品の端子数や形状が合わない、または、ＩＣの性能が異なり周辺回路の変更が必要となるなど）、大幅な設計変更が必要となり、長期に亘る供給性や保守性の面で課題があった。また、進捗が著しいＭＰＵなどを変更し保護性能の向上などを行なう際に、継電器の全体構成の作り変えが発生するなどの課題もあった。

本発明は上述した課題を解決するためになされたものであり、ディジタル保護継電器の部品の改廃時の影響を軽減することで長期供給性と保守性の向上を図り、また、技術進歩の著しいＭＰＵなどの半導体素子を部分的に交換可能な構成とすることで、既存の保護継電器に対する保護性能の向上も図ることを目的とする。

上記目的を達成するために、本発明に係るディジタル保護継電器は、電力系統から入力された電気量に基づいて電力系統の事故を判別し、この判別した結果に基づいてトリップ指令を出力する演算処理部を有するディジタル保護継電器において、前記演算処理部は、プリント基板と、このプリント基板に着脱可能なコネクタを介して実装され、ＭＰＵ、ＲＯＭおよびＲＡＭのうちの少なくとも一つを含む少なくとも一つのモジュール基板と、を有することを特徴とする。

本発明によれば、ディジタル保護継電器の部品の改廃時の影響を軽減することで長期供給性と保守性の向上が図られ、また、技術進歩の著しいＭＰＵなどの半導体素子を部分的に交換可能な構成とすることで、既存の保護継電器に対する保護性能の向上も図ることができる。

以下、本発明に係るディジタル保護継電器の実施形態について、図面を参照して説明する。

［第１の実施形態］
図１は本発明に係るディジタル保護継電器の実施形態を示すブロック図であり、図２は図１の演算処理部の構成を示すブロック図である。また、図３は本発明に係るディジタル保護継電器の第１の実施形態の演算処理部を示すブロック図である。

図１に示すように、ディジタル保護継電器１は、入力変換部２、アナログ／ディジタル（Ａ／Ｄ）変換部３、演算処理部４、伝送・入出力部５、整定・表示部６などの各機能部から構成されている。入力変換部２は、電力系統などから入力される電気量を補助ＰＴやＣＴなどにより継電器に適した電気量に変換する。Ａ／Ｄ変換部３は、入力変換部２より出力されたアナログ量をディジタル量に変換する。演算処理部４は、Ａ／Ｄ変換部３より出力されたディジタル量を用いて保護リレー演算およびシーケンス処理を行なう。伝送・入出力部５は、演算処理部４より出力されたトリップ指令や表示・警報信号などを本継電器より出力する。整定・表示部６は、演算処理部４にて事故を判別するためのリレー整定やリレーの動作表示などを行なう。

図２に示すように、演算処理部４では、プリント基板上にマイクロプロセッサ（ＭＰＵ）２０、プログラムＲＯＭ２１、整定値ＲＯＭ２２、その他のＲＯＭ２３、ＲＡＭ２４、および、Ａ／Ｄ変換部３などとの他ユニットとのインターフェイスを行なうためのＩ／Ｆ回路２５などの電子部品が実装されていて、これらが互いにバス２６で接続されている。そして、プログラムＲＯＭ２１に書き込まれた保護リレー演算およびシーケンス処理のソフトウェアによりＭＰＵ２０が各種演算を行なっている。また、事故を判別するためのリレー整定値やシーケンス上のタイマ整定値などは整定値ＲＯＭ２２に収納されている。

この実施形態では、図３に示すように、演算処理部４の構成として、部品改廃が著しいＭＰＵ２０、ＲＯＭ２３およびＲＡＭ２４などの半導体素子を個別にモジュール基板９とし、演算処理用プリント基板８Ａ上に、着脱可能なコネクタ３５、３６を介して実装する構成とする。演算処理用プリント基板８Ａ上にはコネクタ３５のほか、Ｉ／Ｆ回路他３７が取り付けられている。

この実施形態で、電子部品の改廃が発生した場合に、新たに使用する半導体素子の仕様が異なる場合において、半導体素子の変更前後でモジュール基板９としての互換性を確保する。すなわち、モジュール基板９と演算処理用プリント基板８Ａとを接続する信号のインターフェイス仕様は変更しない。また、半導体素子の変更前後で、モジュール基板９側のコネクタ３６の仕様を変更しない。これにより、モジュール基板９の中の改廃部品とその周辺回路のみの部分的な設計変更および交換での対応が可能である。

したがって、半導体素子の改廃に伴って演算処理用プリント基板８Ａを作り変える必要が無く、部品改廃の影響を受けにくい構成とすることができる。

また、これにより、進展が著しい高速なＭＰＵを採用していくことも容易となり、従来は新たに採用するＭＰＵの仕様により、演算処理用プリント基板８Ａの作り変えや保護継電器全体構成を作り変えにて性能向上させていたものが、技術進歩に合わせてモジュール基板９のみを作り変え、既存の保護継電器に対して部分的な交換を行なうことで、保護性能の向上を図ることも可能となる。

なお、図示の例では、ＭＰＵ２０とＲＯＭ２３とＲＡＭ２４をモジュール基板化した構成を示しているが、これに限定したものではなく、ＭＰＵ２０のみをモジュール構造とした場合など、種々の構成の変形が可能である。

［第２の実施形態］
次に、本発明に係るディジタル保護継電器の第２の実施形態について図４を用いて説明する。なお第１の実施形態と同一または類似の部分には同一の符号を付し、重複する説明は省略する。

図４は本発明に係るディジタル保護継電器の第２の実施形態の演算処理部を示すブロック図である。図１および図２の内容は本実施形態にも共通である。

この実施形態では、ディジタル保護継電器の演算処理部用プリント基板の構成として、部品改廃が著しい演算処理部のプログラムＲＯＭが、リレー演算用プログラムＲＯＭ４０およびシーケンス処理用プログラムＲＯＭ４１に分割されている。そして、リレー演算用プログラムＲＯＭ４０およびシーケンス処理用プログラムＲＯＭ４１は、それぞれ、個別にモジュール基板１０Ａ、１０Ｂに実装され、モジュール基板１０Ａ、１０Ｂは、演算処理用プリント基板８Ｂ上のコネクタ４２、４３それぞれに対して着脱可能なコネクタ４４、４５を介して実装される。演算処理用プリント基板８Ｂ上にはコネクタ４２、４３のほか、Ｉ／Ｆ回路他４７が取り付けられている。

この実施形態で、プログラムＲＯＭの改廃が発生した場合に、半導体素子の変更前後でモジュール基板としての互換性が確保される。すなわち、モジュール基板１０Ａ、１０Ｂと演算処理用プリント基板８Ｂとを接続する信号のインターフェイス仕様は変更しない。また、半導体素子の変更前後で、モジュール基板１０Ａ、１０Ｂ側のコネクタ４４、４５の仕様を変更しない。これにより、該当するモジュール基板の中の改廃部品とその周辺回路のみの部分的な設計変更および交換での対応が可能であり、半導体素子の改廃に影響されにくい構成とすることができる。

また、リレー演算およびシーケンス処理のプログラムＲＯＭを分割して別個のモジュール基板に実装することすることにより、既存の継電器の保守において保護リレー演算またはシーケンス処理のソフトウェアの変更が生じた場合においても、それぞれのプログラムＲＯＭを実装したモジュール基板を交換することで対応が可能となり、交換したモジュール基板に関する必要最小限の試験のみを行なうことで確認が可能となり、交換後の試験時間の短縮が可能となる。

［第３の実施形態］
次に、本発明に係るディジタル保護継電器の第３の実施形態について図５を用いて説明する。なお第１または第２の実施形態と同一または類似の部分には同一の符号を付し、重複する説明は省略する。

図５は本発明に係るディジタル保護継電器の第３の実施形態の演算処理部を示すブロック図である。図１および図２の内容は本実施形態にも共通である。

この実施形態では、ディジタル保護継電器の演算処理部のプリント基板の構成として、部品改廃が著しい演算処理部の整定値ＲＯＭが、リレー演算用整定値ＲＯＭ５０およびシーケンス処理用整定値ＲＯＭ５１に分割されている。そして、リレー演算用整定値ＲＯＭ５０およびシーケンス処理用整定値ＲＯＭ５１は、それぞれ、個別にモジュール基板１１Ａ、１１Ｂに実装され、モジュール基板１１Ａ、１１Ｂは、演算処理用プリント基板８Ｃ上のコネクタ５２、５３それぞれに対して着脱可能なコネクタ５４、５５を介して実装される。演算処理用プリント基板８Ｃ上にはコネクタ５２、５３のほか、Ｉ／Ｆ回路他５７が取り付けられている。

この実施形態で、電子部品の改廃が発生した場合に、半導体素子の変更前後でモジュール基板としての互換性が確保される。すなわち、モジュール基板１１Ａ、１１Ｂと演算処理用プリント基板８Ｃとを接続する信号のインターフェイス仕様は変更しない。また、半導体素子の変更前後で、モジュール基板１１Ａ、１１Ｂ側のコネクタ５４、５５の仕様を変更しない。これにより、該当するモジュール基板の中の改廃部品とその周辺回路のみの部分的な設計変更および交換での対応が可能であり、半導体素子の改廃に影響されにくい構成とすることができる。

また、保護リレー演算およびシーケンス処理用の整定値に分割して別個のモジュール基板１１Ａ、１１Ｂとすることにより、既存の継電器の保守において、保護リレー演算またはシーケンス処理の整定値用ＲＯＭの交換が生じた場合においても、それぞれの整定値ＲＯＭを実装したモジュール基板の交換で対応が可能となり、交換したモジュール基板に関する必要最小限の試験のみを行なうことで確認が可能となり、交換後の試験時間の短縮が可能となる。

なお、図示の例では、整定値ＲＯＭを演算処理部に実装した構成を示しているが、これに限定したものではなく、他処理部に整定値ＲＯＭを実装した場合など、種々の構成の変形が可能である。

［第４の実施形態］
次に、本発明に係るディジタル保護継電器の第４の実施形態について図６を用いて説明する。なお第１ないし第３の実施形態と同一または類似の部分には同一の符号を付し、重複する説明は省略する。

図６は本発明に係るディジタル保護継電器の第４の実施形態の演算処理部を示すブロック図である。図１および図２の内容は本実施形態にも共通である。

この実施形態では、ディジタル保護継電器の演算処理部のプリント基板の構成として、モジュール基板９とモジュール基板１０Ａ、１０Ｂと、モジュール基板１１Ａ、１１Ｂとが、演算処理用プリント基板８Ｄ上のコネクタに対して着脱可能なコネクタを介して実装されている。ただし、図６ではコネクタの図示を省略している。モジュール基板９には、第１の実施形態として説明したように、ＭＰＵ２０、ＲＯＭ２３およびＲＡＭ２４などの半導体素子が個別に実装されている。モジュール基板１０Ａ、１０Ｂには、第２の実施形態として説明したように、リレー演算用プログラムＲＯＭ４０およびシーケンス処理用プログラムＲＯＭ４１がそれぞれ、個別に実装されている。モジュール基板１１Ａ、１１Ｂには、第３の実施形態として説明したように、リレー演算用整定値ＲＯＭ５０およびシーケンス処理用整定値ＲＯＭ５１がそれぞれ個別に実装されている。演算処理用プリント基板８Ｄ上には、Ｉ／Ｆ回路他６７も取り付けられている。

この実施の形態では、部品の改廃や性能向上などにより、新たに使用する半導体素子の仕様が、たとえ、ピン配置やピン数などが異なっていたとしても、個々のモジュール基板の部分的な設計変更を行なうことで容易に対応が可能となる。

本発明に係るディジタル保護継電器の実施形態を示すブロック図である。 図１の演算処理部の構成を示すブロック図である。 本発明に係るディジタル保護継電器の第１の実施形態の演算処理部を示すブロック図である。 本発明に係るディジタル保護継電器の第２の実施形態の演算処理部を示すブロック図である。 本発明に係るディジタル保護継電器の第３の実施形態の演算処理部を示すブロック図である。 本発明に係るディジタル保護継電器の第４の実施形態の演算処理部を示すブロック図である。

符号の説明

１ ・・・ ディジタル保護継電器
２ ・・・ 入力変換部
３ ・・・ アナログ／ディジタル（Ａ／Ｄ）変換部
４ ・・・ 演算処理部
５ ・・・ 伝送・入出力（Ｉ／Ｏ）部
６ ・・・ 整定・表示部
８Ａ、８Ｂ、８Ｃ ・・・ 演算処理用プリント基板
９、１０Ａ、１０Ｂ、１１Ａ、１１Ｂ ・・・ モジュール基板
２０ ・・・ マイクロプロセッサ（ＭＰＵ）
２１ ・・・ プログラムＲＯＭ
２２ ・・・ 整定値ＲＯＭ
２３ ・・・ ＲＯＭ
２４ ・・・ ＲＡＭ
２５ ・・・ Ｉ／Ｆ回路
２６ ・・・ バス
３５、３６ ・・・ コネクタ
３７ ・・・ Ｉ／Ｆ回路他
４０ ・・・ リレー演算用プログラムＲＯＭ
４１ ・・・ シーケンス処理用プログラムＲＯＭ
４２、４３、４４、４５ ・・・ コネクタ
４７ ・・・ Ｉ／Ｆ回路他
５０ ・・・ リレー演算用整定値ＲＯＭ
５１ ・・・ シーケンス処理用整定値ＲＯＭ
５２、５３、５４、５５ ・・・ コネクタ
５７、６７ ・・・ Ｉ／Ｆ回路他

Claims (5)

1. 電力系統から入力された電気量に基づいて電力系統の事故を判別し、この判別した結果に基づいてトリップ指令を出力する演算処理部を有するディジタル保護継電器において、
   前記演算処理部は、
   プリント基板と、
   このプリント基板に着脱可能なコネクタを介して実装され、ＭＰＵ、ＲＯＭおよびＲＡＭのうちの少なくとも一つを含む少なくとも一つのモジュール基板と、
   を有することを特徴とするディジタル保護継電器。
2. 前記モジュール基板はプログラムＲＯＭの個別のモジュール基板を含むことを特徴とする請求項１に記載のディジタル保護継電器。
3. 前記プログラムＲＯＭのモジュール基板は、保護リレー演算用プログラムＲＯＭの個別のモジュール基板と、シーケンス処理用プログラムＲＯＭの個別のモジュール基板とを含むことを特徴とする請求項２に記載のディジタル保護継電器。
4. 前記モジュール基板は、整定値ＲＯＭの個別のモジュール基板を含むことを特徴とする請求項１ないし請求項３のいずれか一項に記載のディジタル保護継電器。
5. 前記整定値ＲＯＭの個別のモジュール基板は、保護リレー演算の整定値ＲＯＭの個別のモジュール基板と、シーケンス処理用の整定値ＲＯＭの個別のモジュール基板とを含むことを特徴とする請求項４に記載のディジタル保護継電器。

Images