JP2009110217A - 半導体集積回路装置 - Google Patents

Abstract

【課題】シリーズレギュレータ回路の保護動作をメインループ外で行うことにより、信頼性を向上させながら、安定した電源電圧を生成する。
【解決手段】シリーズレギュレータ回路の出力素子であるレギュレーション用トランジスタ４の前段に各種の保護動作による電流制限などの制御を行う入力電流調整部２が設けられている。これにより、メインのシリーズレギュレータ回路の回路構成を単純にすることができ、位相特性調整の自由度が大幅に向上し、電源ＩＣ１を安定動作させることができるとともに、緻密な保護動作制御を行うことができる。
【選択図】図１

Description

本発明は、安定した任意の電源電圧の生成技術に関し、特に、シリーズレギュレータ回路を用いた電源電圧の安定化に有効な技術に関する。

半導体集積回路装置やそれを用いた電子システムなどの電源部には、安定した電圧を生成して出力するレギュレータが広く用いられている。このレギュレータとしては、たとえば、シリーズレギュレータが知られている。

シリーズレギュレータは、たとえば、レギュレーション用のトランジスタ、誤差増幅器、および電流制限／過熱保護回路などから構成されている。トランジスタは、負荷に対して直列に接続されており、誤差増幅器は、トランジスタから出力される出力電圧と基準電圧とを比較し、その比較結果を電流制限／過熱保護回路に出力する。

電流制限／過熱保護回路は、誤差増幅器の比較結果において、出力電圧が基準電圧よりも大きいと、トランジスタの出力電流が小さくなるように制御信号を出力し、出力電圧が基準電圧よりも小さいと、トランジスタの出力電流が大きくなるように制御信号を出力する。

また、電流制限／過熱保護回路は、過電圧の発生や負荷電流の増加した場合などに、トランジスタを停止させる保護動作を行う。

なお、この種のレギュレータには、たとえば、チャージポンプの電源ラインにＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを配置し、該トランジスタのゲートを制御することにより、電源ラインのノイズの抑制するものがある（たとえば、特許文献１参照）。
米国特許出願公開第２００２／６４１１５３１号明細書

ところが、上記のようなシリーズレギュレータによる電源安定化技術では、次のような問題点があることが本発明者により見い出された。

すなわち、上述したシリーズレギュレータの構成では、電流制限／過熱保護回路が、メインのフィードバックループ内にあるために、保護機能の動作開始を遅延させる制御、保護動作の復帰の緻密な制御、および負荷電流が急激に減少した際の過電圧制御などを行うことが非常に困難となっている。

保護機能の動作開始を遅延させる制御では、たとえば、ロジック回路が動作することによって負荷電流が急激に増加した場合、電流制限／過熱保護回路が負荷電流の増加を検知してトランジスタを停止させてしまい、必要な電源を供給することができなくなってしまう恐れがある。

また、保護動作の復帰の緻密な制御では、負荷電流が減少した場合などに、電流制限／過熱保護回路は自動復帰制御を行うために、負荷側の回路に何らかの故障などが発生している場合には、電源の供給停止と自動復帰とを繰り返して行ってしまうことになり、安全性に対して問題が発生する恐れがある。

さらに、負荷電流が急激に減少した場合には、過電圧が発生してしまい、電源が供給されているロジック回路などに悪影響を及ぼしてしまう恐れがある。

本発明の目的は、シリーズレギュレータ回路の保護動作をメインループ外で行うことにより、信頼性を向上させながら、安定した電源電圧を生成することのできる技術を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明による半導体集積回路装置は、入力電圧をレギュレートし、任意の電源電圧を生成するシリーズレギュレータ回路と、該シリーズレギュレータ回路の前段に設けられ、検出信号に基づいて、該シリーズレギュレータ回路に出力する入力電圧の電流調整を行う入力電流調整制御部とを備えたものである。

また、本願のその他の発明の概要を簡単に示す。

本発明の半導体集積回路装置は、前記入力電流調整制御部が、シリーズレギュレータ回路の保護動作が必要な際に検出信号を出力する検出部と、該検出部から出力された検出信号に基づいて、制御信号を出力する制御部と、該制御部の制御信号に基づいて、シリーズレギュレータ回路に出力する入力電圧の電流制限、または電流停止を行う電流調整部とよりなるものである。

また、本発明の半導体集積回路装置は、前記検出部が、シリーズレギュレータ回路の過電流を検出する過電流検出部と、シリーズレギュレータ回路が短絡状態になったことを検出する短絡検出部と、シリーズレギュレータ回路の過電圧を検出する過電圧検出部と、半導体集積回路装置内の過熱を検出する過熱検出部とを備えたものである。

さらに、本発明の半導体集積回路装置は、前記短絡検出部が、シリーズレギュレータ回路から出力される電圧と基準電圧とを比較し、シリーズレギュレータ回路から出力される電圧が、基準電圧以下となった際に短絡状態と判断して検出信号を出力する比較部と、該比較部の出力部に接続され、低域周波数の検出信号のみを通過させるローパスフィルタとを備え、該ローパスフィルタは、比較部が検出した検出信号が、任意の時間以下であれば、制御部に検出信号を出力しないものである。

また、本発明の半導体集積回路装置は、前記短絡検出部が、ローパスフィルタを介して検出信号が出力された際に、外部から起動信号が入力されるまで、検出信号の信号状態を維持する状態維持部を備えたものである。

さらに、本発明の半導体装置は、前記検出部が、シリーズレギュレータ回路が起動したことを検出する起動検出部を備え、制御部は、起動検出部が、シリーズレギュレータ回路が起動した際に出力する検出信号を出力した際に、任意の期間、シリーズレギュレータ回路に出力する入力電圧の電流制限を行うように電流調整部に対して制御信号を出力するものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

（１）シリーズレギュレータ回路を単純化することができるので、安定した電源電圧を生成することができる。

（２）また、シリーズレギュレータ回路の保護動作を高精度に、且つ緻密に行うことができるのでの信頼性を向上させることができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

図１は、本発明の一実施の形態による電源ＩＣの構成例を示すブロック図、図２は、図１の電源ＩＣに設けられた入力電流調整部の回路構成例を示す説明図、図３は、図２の入力電流調整部に設けられたロジック部の出力状態、および各トランジスタの動作状態を示したテーブルである。

本実施の形態において、電源ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）１は、安定した電圧を生成して出力し、電源電圧として供給する電源生成用の半導体集積回路装置である。

電源ＩＣ１は、図１に示すように、入力電流調整部２、出力調整部３、レギュレーション用トランジスタ４、過電流検出部５、短絡検出部６、出力過電圧検出部７、温度検出部８、スタートアップタイマ９、ＵＶＬＯ（ＵｎｄｅｒＶｏｌｔａｇｅ ＬｏｃｋＯｕｔ）１０、基準電圧生成部１１、否定論理積回路１２、インバータ１２ａ、およびロジック部１３からなる。

また、入力電流調整部２、過電流検出部５、短絡検出部６、出力過電圧検出部７、温度検出部８、スタートアップタイマ９、およびロジック部１３によって電流調整制御部が構成されている。さらに、出力調整部３とレギュレーション用トランジスタ４によってシリーズレギュレータ回路が構成されている。

電流調整部となる入力電流調整部２は、制御部となるロジック部１３の制御に基づいて、レギュレーション用トランジスタ４の入力される電流の調整を行う。出力調整部３は、レギュレーション用トランジスタ４の出力が一定となるように制御する。

出力調整部３は、抵抗３ａ，３ｂ、静電容量素子３ｃ、およびオペアンプ３ｄから構成されている。抵抗３ａと抵抗３ｂとは、出力端子ＶＯＵＴと基準電位ＶＳＳとの間に直列接続されている。

オペアンプ３ｄの正（＋）側入力端子には、抵抗３ａと抵抗３ｂとによって分圧された電圧が入力されるように接続されている。静電容量素子３ｃの一方の接続部には、出力端子ＶＯＵＴが接続されており、該静電容量素子３ｃの他方の接続部には、オペアンプ３ｄの正（＋）側入力端子が接続されている。

また、オペアンプ３ｄの負（−）側入力端子には、基準電圧ＶＲＥＦが入力されるように接続されており、該オペアンプ３ｄの出力部からは、レギュレーション用トランジスタ４の出力制御を行う制御信号が出力される。

レギュレーション用トランジスタ４は、出力調整部３から出力される制御信号に基づいて、任意の出力電圧を出力する。レギュレーション用トランジスタ４の一方の接続部には、入力電流調整部２の出力部が接続されており、該レギュレーション用トランジスタ４のゲートには、出力調整部３から出力される制御信号が入力されるように接続されている。

レギュレーション用トランジスタ４の他方の接続部には、出力端子ＶＯＵＴが接続されており、この出力端子ＶＯＵＴが、電源ＩＣ１の出力部となる。

過電流検出部５は、電源ＩＣ１の電流値が任意の設定値以上になったことを検出し、過電流検出信号としてロジック部１３に出力する。過電流検出部５は、レギュレーション用トランジスタ４とミラー回路構成をとるトランジスタ５ａ、トランジスタ５ａのドレイン電流（レギュレーション用トランジスタ４のドレイン電流と相似）をドレイン電圧に変換するオペアンプ５ｂと抵抗５ｃトランジスタ５ｅ、およびオペアンプ５ｄから構成されている。

トランジスタ５ａの一方の接続部には、入力電流調整部２の出力部が接続されており、該トランジスタ５ａの他方の接続部には、トランジスタ５ｅの一方の接続部が接続されている。

また、トランジスタ５ａのゲートには、レギュレーション用トランジスタ４のゲートが接続されている。トランジスタ５ｅの他方の接続部には、抵抗５ｃの一方の接続部、およびオペアンプ５ｄの正（＋）側入力端子がそれぞれ接続されている。抵抗５ｃの他方の接続部には、基準電位ＶＳＳが接続されている。

トランジスタ５ｅのゲートには、オペアンプ５ｂの出力部が接続されており、該オペアンプ５ｂの負（−）側入力端子には、トランジスタ５ａとトランジスタ５ｅとの接続部が接続されている。オペアンプ５ｂの正（＋）側入力端子には、レギュレーション用トランジスタ４の他方の接続部が接続されている。

これにより、オペアンプ５ｄの正（＋）側入力端子には、変換されたドレイン電圧が入力され、該オペアンプ５ｄの負（−）側入力端子には、基準電圧ＶＲＥＦが入力されるように接続されている。オペアンプ５ｄは、ドレイン電圧が基準電圧ＶＲＥＦよりも高くなると、過電流検出信号をロジック部１３に出力する。

短絡検出部６は、電源ＩＣ１の出力端子ＶＯＵＴなどの短絡を検出し、短絡検出信号としてロジック部１３に出力する。短絡検出部６は、比較部となるオペアンプ６ａ、ローパスフィルタ６ｂ、否定論理和回路６ｃ、フリップフロップ６ｄ、ならびにインバータ６ｅから構成されている。

比較部となるオペアンプ６ａの正（＋）側入力端子には、出力端子ＶＯＵＴが接続されており、該オペアンプ６ａの負（−）側入力端子には、基準電圧ＶＲＥＦが入力されるように接続されている。

オペアンプ６ａの出力部には、ローパスフィルタ６ｂの入力部が接続されており、該ローパスフィルタ６ｂの出力部には、状態維持部を構成する否定論理和回路６ｃの一方の入力部が接続されている。

否定論理和回路６ｃの他方の入力部には、否定論理積回路１２の出力部が接続されており、該否定論理和回路６ｃの出力部には、状態維持部を構成するフリップフロップ６ｄのセット端子Ｓが接続されている。

否定論理積回路１２の一方の入力部には、外部接続されたマイクロコンピュータなどから起動信号ＣＥが入力されるように接続されており、該否定論理積回路１２の他方の入力部には、インバータ１２ａの出力部が接続されている。このインバータ１２ａの入力部には、ＵＶＬＯ１０の出力部が接続されている。

また、フリップフロップ６ｄのリセット端子Ｒには、インバータ６ｅを介してセット端子入力の否定が入力される。ローパスフィルタ６ｂは、短時間で遷移する信号をカットする。よって、オペアンプ６ａが瞬間的な短絡状態を検出しても、後段の否定論理和回路６ｃに出力されず、電源ＩＣ１に接続された半導体集積回路装置などのロジック回路が動作することによって、一時的に大電流などが流れても、短絡状態と判定する誤判定を防止することができる。

出力過電圧検出部７は、電源ＩＣ１の出力端子ＶＯＵＴから出力される電圧が任意の電圧値以上になったことを検出し、過電圧検出信号としてロジック部１３に出力する。出力過電圧検出部７は、オペアンプなどからなり、正（＋）側入力端子に、基準電圧ＶＲＥＦが入力されるように接続されており、負（−）側入力端子には、出力端子ＶＯＵＴの電圧を抵抗Ｒ１、Ｒ２によって分圧された分圧電圧が入力されるように接続されている。

温度検出部８は、電源ＩＣ１内部の温度を検出し、任意の温度以上になった際に過熱検出信号をロジック部１３に出力する。起動検出部となるスタートアップタイマ９は、電源ＩＣ１の起動後、カウントアップを行い、任意時間が経過したことをロジック部１３に知らせるタイマである。

ＵＶＬＯ１０は、入力電圧ＶＩＮが任意の電圧以下となると、動作を停止させる停止信号を出力する。ロジック部１３は、電源ＩＣ１におけるすべての制御を司るとともに、入力電流調整部２に制御信号を出力し、レギュレーション用トランジスタ４に供給される電流が最適となるよう制御を行う。

次に、入力電流調整部２の回路構成について、図２を用いて説明する。

入力電流調整部２は、トランジスタ１４〜２０、および定電流源２１，２２から構成されている。トランジスタ１４，１５，１６，１７は、ＰチャネルＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）からなり、トランジスタ１８〜２０は、ＮチャネルＭＯＳからなる。

トランジスタ１４，１５，１７の一方の接続部には、電源が接続される入力端子ＶＩＮがそれぞれ接続されている。入力電流調整用のトランジスタ１４の他方の接続部には、レギュレーション用トランジスタ４の一方の入力部が接続されている。このトランジスタ１４の他方の接続部が、入力電流調整部２の出力部となる。

トランジスタ１４のゲートには、トランジスタ１５のゲート、トランジスタ１７の他方の接続部、およびトランジスタ１８の一方の接続部がそれぞれ接続されている。トランジスタ１６，１７の他方の接続部には、トランジスタ１９，２０の一方の接続部がそれぞれ接続されている。

また、トランジスタ１９の他方の接続部は、定電流源２１を介して基準電位ＶＳＳが接続されている。トランジスタ２０の他方の接続部は、定電流源２２を介して基準電位ＶＳＳが接続されており、トランジスタ１８の他方の接続部には、基準電位ＶＳＳが接続されている。

トランジスタ１６のゲートには、ロジック部１３の出力端子Ｇ１が接続されており、トランジスタ１７のゲートには、ロジック部１３の出力端子Ｇ２が接続されている。トランジスタ１８のゲートには、ロジック部１３の出力端子Ｇ３が接続されており、トランジスタ１９のゲートには、ロジック部１３の出力端子Ｇ４が接続されている。トランジスタ２０のゲートには、ロジック部１３の出力端子Ｇ５が接続されている。

次に、本実施の形態における入力電流調整部２の動作について、図１、図２、および図３を用いて説明する。

図３は、各モード時におけるロジック部１３の出力端子Ｇ１〜Ｇ５の出力状態、ならびにトランジスタ１４〜２０の動作状態を示したテーブルである。

始めに、電源ＩＣ１の起動時について説明する。

まず、外部接続されたマイクロコンピュータなどから起動信号ＣＥが入力されると、スタートアップタイマ９が動作し、任意の期間（たとえば、３ｍｓ程度以下）、スタート信号をロジック部１３に出力する。ロジック部１３は、スタート信号が入力されている間、図３の’起動時／ＣＥ投入時’に示すように、出力端子Ｇ１、Ｇ３，Ｇ５からＬｏ信号をそれぞれ出力し、出力端子Ｇ２，Ｇ４からＨｉ信号をそれぞれ出力する。

それにより、トランジスタ１６，１９がＯＮとなり、ミラー回路を構成したトランジスタ１４，１５に電流制限がかかるため、電源ＩＣ１の起動時に重い容量負荷があっても、突入電流を小さくすることができる。

その後、スタートアップタイマ９のスタート信号をロジック部１３が反転すると、通常動作となる。この通常動作時においては、図３の’通常動作時’に示すように、ロジック部１３は、出力端子Ｇ１〜Ｇ３からＨｉ信号をそれぞれ出力し、出力端子Ｇ４，Ｇ５からＬｏ信号をそれぞれ出力する。

よって、トランジスタ１４，１５，１８がそれぞれＯＮとなり、トランジスタ１６，１７，１９，２０がそれぞれＯＦＦとなり、トランジスタ１４は完全導通となって低抵抗状態となり、ほぼ電流制限されずにレギュレーション用トランジスタ４に供給される。

また、短絡検出部６が電源ＩＣ１の短絡を検出した場合、図３の’短絡保護時’に示すように、ロジック部１３は、出力端子Ｇ１からＨｉ信号を出力し、その他の出力端子Ｇ２〜Ｇ５からはＬｏ信号をそれぞれ出力する。

それによって、トランジスタ１７以外のトランジスタ１４〜１６，１８〜２０がＯＦＦとなり、入力電流調整部２のレギュレーションが停止状態となる。

前述したように、短絡検出部６には、ローパスフィルタ６ｂが設けられおり、過渡的に大電流がながれて出力電圧が低下した場合の短絡保護動作が抑制される構成となっている。

一般に、電源ＩＣなどのレギュレータ回路では、電流制限と短絡保護が同一のフォールドバック型になっているため、過渡的な電圧低下であっても出力回路の能力が著しく制限されることになるが、本実施の形態の構成では、電流制限と短絡保護を別々に動作させているために過渡特性が良好になる。

また、短絡保護が動作した場合には、外部接続されたマイクロコンピュータなどから起動信号ＣＥなどを入力しない限り、短絡検出部６のフリップフロップ６ｄからは、短絡検出信号が出力され続けることになる。これにより、短絡保護時の自動復帰を防止することができる。

次に、出力過電圧検出部７が過電圧を検出し、該出力過電圧検出７から出力された過電圧検出信号がロジック部１３に入力されると、ロジック部１３は、図３の’出力過電圧保護時’に示すように、短絡保護時と同様に、出力端子Ｇ１からＨｉ信号を出力し、その他の出力端子Ｇ２〜Ｇ５からはＬｏ信号をそれぞれ出力する。それによって、この場合も、入力電流調整部２のレギュレーションが停止状態となる。

トランジスタ４、および出力調整部３で構成されるシリーズレギュレータ回路の出力メインループは、負荷変動に対して、著しく低速であるため、出力電流が急激に減少すると、出力電圧が跳ね上がる現象が発生する。

このため負荷として出力につながっている半導体集積回路装置などのデバイスが破壊する可能性がある。しかし、本実施の形態のように、出力過電圧検出部７をメインループから切り離すことによって、高速な出力電圧の上昇の検出が可能となる。

さらに、過電流検出部５が過電流を検出した場合、過電流検出信号がロジック部１３に入力される。この過電流検出信号を受けて、ロジック部１３は、図３の’出力過電流保護時’に示すように、出力端子Ｇ２，Ｇ５からＨｉ信号をそれぞれ出力し、出力端子Ｇ１，Ｇ３，Ｇ４からはＬｏ信号をそれぞれ出力する。それによって、トランジスタ１６，１９がＯＮとなり、トランジスタ１４（，１５）が電流制限状態となる。

続いて、温度検出部８が、電源ＩＣ１の異常過熱を検出し、過熱検出信号をロジック部１３に出力した場合、ロジック部１３は、図３の’過熱保護時’に示すように、短絡保護時と同様に、出力端子Ｇ１からＨｉ信号を出力し、その他の出力端子Ｇ２〜Ｇ５からはＬｏ信号をそれぞれ出力する。それによって、この場合も、入力電流調整部２のレギュレーションが停止状態となる。

それにより、本実施の形態によれば、レギュレーション用トランジスタ４の前段に設けた入力電流調整部２によって電流制限などの保護動作を行うので、出力メインループでの電流制限などを不要とすることができる。

また、出力メインループでの電流制限が不要となることにより、出力メインループを構成するシリーズレギュレータ回路を単純化することができ、位相特性調整の自由度が増し、安定した動作を行うことができる。

さらに、出力メインループでの電流制限が不要となることにより、過電流、過電圧、短絡、ならびに過熱などの各種の検出や保護動作を高精度に、且つ緻密に行うことができるので、電源ＩＣ１の信頼性を向上させることができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明は、シリーズレギュレータ回路を用いた電源用ＩＣなどの半導体集積回路装置に適している。

本発明の一実施の形態による電源ＩＣの構成例を示すブロック図である。 図１の電源ＩＣに設けられた入力電流調整部の回路構成例を示す説明図である。 図２の入力電流調整部に設けられたロジック部の出力状態、および各トランジスタの動作状態を示したテーブルである。

符号の説明

１ 電源ＩＣ
２ 入力電流調整部
３ 出力調整部
３ａ，３ｂ 抵抗
３ｃ 静電容量素子
３ｄ オペアンプ
４ レギュレーション用トランジスタ
５ 過電流検出部
５ａ トランジスタ
５ｂ オペアンプ
５ｃ 抵抗
５ｄ オペアンプ
５ｅ トランジスタ
６ 短絡検出部
６ａ オペアンプ
６ｂ ローパスフィルタ
６ｃ 否定論理和回路
６ｄ フリップフロップ
６ｅ インバータ
７ 出力過電圧検出部
８ 温度検出部
９ スタートアップタイマ
１０ ＵＶＬＯ
１１ 基準電圧生成部
１２ 否定論理積回路
１２ａ インバータ
１３ ロジック部
１４〜２０ トランジスタ
２１，２２ 定電流源

Claims (6)

1. 入力電圧をレギュレートし、任意の電源電圧を生成するシリーズレギュレータ回路と、
   前記シリーズレギュレータ回路の前段に設けられ、検出信号に基づいて、前記シリーズレギュレータ回路に出力する入力電圧の電流調整を行う入力電流調整制御部とを備えたことを特徴とする半導体集積回路装置。
2. 請求項１記載の半導体集積回路装置において、
   前記入力電流調整制御部は、
   前記シリーズレギュレータ回路の保護動作が必要な際に検出信号を出力する検出部と、
   前記検出部から出力された検出信号に基づいて、制御信号を出力する制御部と、
   前記制御部の制御信号に基づいて、前記シリーズレギュレータ回路に出力する入力電圧の電流制限、または電流停止を行う電流調整部とよりなることを特徴とする半導体集積回路装置。
3. 請求項２記載の半導体集積回路装置において、
   前記検出部は、
   前記シリーズレギュレータ回路の過電流を検出する過電流検出部と、
   前記シリーズレギュレータ回路が短絡状態になったことを検出する短絡検出部と、
   前記シリーズレギュレータ回路の過電圧を検出する過電圧検出部と、
   前記半導体集積回路装置内の過熱を検出する過熱検出部とを備えたことを特徴とする半導体集積回路装置。
4. 請求項３記載の半導体集積回路装置において、
   前記短絡検出部は、
   前記シリーズレギュレータ回路から出力される電圧と基準電圧とを比較し、前記シリーズレギュレータ回路から出力される電圧が、基準電圧以下となった際に短絡状態と判断して検出信号を出力する比較部と、
   前記比較部の出力部に接続され、低域周波数の検出信号のみを通過させるローパスフィルタとを備え、
   前記ローパスフィルタは、
   前記比較部が検出した検出信号が、任意の時間以下であれば、前記制御部に前記検出信号を出力しないことを特徴とする半導体集積回路装置。
5. 請求項４記載の半導体集積回路装置において、
   前記短絡検出部は、
   前記ローパスフィルタを介して前記検出信号が出力された際に、外部から起動信号が入力されるまで、前記検出信号の信号状態を維持する状態維持部を備えたこと特徴とする半導体集積回路装置。
6. 請求項２または３記載の半導体集積回路装置において、
   前記検出部は、
   前記シリーズレギュレータ回路が起動したことを検出する起動検出部を備え、
   前記制御部は、
   前記起動検出部が、前記シリーズレギュレータ回路が起動した際に出力する検出信号を出力した際に、任意の期間、前記シリーズレギュレータ回路に出力する入力電圧の電流制限を行うように前記電流調整部に対して制御信号を出力することを特徴とする半導体集積回路装置。

Images