JP2009199501A5 - - Google Patents

Claims (4)

1. 出力トランジスタの出力する電圧を分圧した参照電圧と基準電圧の差を増幅して出力し、前記出力トランジスタのゲートを制御する差動増幅回路を備えたボルテージレギュレータであって、
   前記差動増幅回路の動作電流を供給する電流源と、
   前記出力トランジスタに流れる電流に基づいた電流を出力する出力電流検出回路と、
   前記出力電流検出回路の出力電流に基づいて、前記差動増幅回路の動作電流を変化させる電流ミラー回路を有し、
   前記電流ミラー回路は、前記参照電圧と前記基準電圧の差の絶対値が一定値以上になったことを検出すると、所定の遅延時間を経て前記差動増幅回路の動作電流を変化させることを特徴とするボルテージレギュレータ。
2. 出力トランジスタの出力する電圧を分圧した参照電圧と基準電圧の差を増幅して出力し、前記出力トランジスタのゲートを制御する差動増幅回路を備え、通常動作状態と、低消費で動作する待機動作状態を有するボルテージレギュレータであって、
   前記出力トランジスタに流れる電流に基づいた電流を出力する出力電流検出回路と、
   前記出力電流検出回路の出力電流に基づいて、前記差動増幅回路の動作電流を変化させる電流ミラー回路を有し、
   前記電流ミラー回路は、前記待機動作状態から前記通常動作状態への状態遷移を検出すると、所定の遅延時間を経て前記差動増幅回路の動作電流を変化させることを特徴とするボルテージレギュレータ。
3. 前記電流ミラー回路は、スイッチトカレント回路を備えたことを特徴とする請求項１または２に記載のボルテージレギュレータ。
4. 前記電流ミラー回路の前記遅延は、前記出力電流の単位時間当たりの変動率に対して、前記差動増幅回路の動作電流の単位時間当たりの変動率を小さくすることで実現することを特徴とする請求項１または２に記載のボルテージレギュレータ。