JP2009192625A - 電気光学装置、駆動回路および電子機器 - Google Patents

Abstract

【課題】容量線１３２の電圧を変化させる場合に、横方向に発生する表示むらを抑える。
【解決手段】画素は、画素容量と、一端が画素電極に接続され他端が容量線１３２に接続された蓄積容量とを含む。容量線１３２は、１〜３２０行のそれぞれに対応して設けられ、容量線駆動回路１５０は、１〜３２０行のそれぞれにおいてＴＦＴ１５１、１５２、１５７の組を有する。あるｉ行目の走査線１１２が選択されるとき、ｉ行目のＴＦＴ１５１、１５２の一方をオン、他方をオフとし、当該走査線の選択が終了した後にＴＦＴ１５１、１５２の一方をオフ、他方をオンに切り替えてｉ行目の容量線１３２を電圧変化させるとともに、再びｉ行目の走査線１１２が選択されるまで、切り替え後の状態を維持する。ｉ行目のＴＦＴ１５７は、ｉ行目の走査線が選択されるときにオンして、ｉ行目のＴＦＴ１５１、１５２のうちオンするものと同じ電圧を、第３給電線１８３を介して給電する。
【選択図】図３

Description

本発明は、液晶などの電気光学装置において容量線の電圧を変化させる場合に、横方向に発生する表示むらを抑える技術に関する。

液晶などの電気光学装置では、走査線とデータ線との交差に対応して画素容量が設けられる。この画素容量を駆動するに際し、データ線に供給されるデータ信号の電圧振幅を狭めるために、画素容量に並列して蓄積容量を設けるとともに、各行において蓄積容量を共通接続した容量線を、走査線の選択に同期させて２値電圧で駆動することにより、データ信号の電圧振幅を狭める技術が提案されている（特許文献１参照）。
特開２００１−８３９４３号公報参照

ところで、この技術では、画素容量への電圧書き込み時において、容量線の電圧が、ノイズ等の重畳によって所定の電圧から乖離してしまうと、当該容量線に対応した画素は、目的とする階調とならなくなる。１行の容量線には多数の画素に対応しており、これらの画素がすべて目標とする階調にならなくなるので、表示ムラが容量線・走査線の延在方向である横方向に沿って現れることになる。
本発明は、このような事情に鑑みてなされたもので、その目的の１つは、容量線を２値電圧で駆動する構成において、横方向に発生する表示むらを抑える技術を提供することにある。

上記目的を達成するために、本発明に係る電気光学装置の駆動回路は、複数の走査線と、複数のデータ線と、前記複数の走査線に対応して設けられた複数の容量線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、各々は、一端が前記データ線に接続されるとともに、前記走査線が選択されたときに前記一端と他端との間でオン状態となる画素スイッチング素子と、一端が前記画素スイッチング素子の他端に接続され、他端がコモン電極に接続された画素容量と、前記画素容量の一端と前記走査線に対応して設けられた容量線との間に電気的に介挿された蓄積容量と、を含む画素と、を有する電気光学装置の駆動回路であって、前記複数の走査線を所定の順番で選択する走査線駆動回路と、前記容量線の各々に対応して第１トランジスタ、第２トランジスタ、および補助トランジスタの組を有し、一の容量線に対応する前記第１トランジスタのソース電極は、第１電圧を給電する第１給電線または前記第１電圧とは異なる第２電圧を給電する第２給電線のいずれか一方に接続され、前記一の容量線に対応する前記第２トランジスタのソース電極は、前記第１給電線または前記第２給電線のいずれか他方に接続され、前記一の容量線に対応する前記補助トランジスタは、そのゲート電極が当該一の容量線に対応する前記走査線に接続され、そのソース電極が第３給電線に接続され、前記一の容量線に対応する前記第１トランジスタ、前記第２のトランジスタ、および前記補助トランジスタのドレイン電極同士が当該一の容量線に接続されて、前記一の容量線に対し、前記一の容量線に対応する一の走査線が選択される期間に、前記第１トランジスタまたは前記第２トランジスタのいずれか一方がオン状態になって、前記第１電圧または前記第２電圧のいずれか一方を印加するとともに、前記補助トランジスタがオン状態になって、前記第３給電線に給電される前記第１電圧または前記第２電圧のいずれか一方を印加し、当該一の走査線に対する選択が終了した後に、前記第１トランジスタまたは前記第２トランジスタのいずれか他方がオン状態になって、前記第１電圧または前記第２電圧のいずれか他方を印加する容量線駆動回路と、選択された前記走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、前記データ線を介して供給するデータ線駆動回路と、を具備することを特徴とする。
この発明によれば、一の容量線は、自身に対応する走査線が選択される期間から、当該選択が終了した後に至ると、第１または第２電圧の一方から他方へと電圧変化する。このときに、蓄積容量に蓄積された電荷が画素容量に再配分されるので、画素容量に対して、データ信号に応じた値以上の電圧を保持させることができる。さらに、第１、第２トランジスタのオン抵抗が高くなっても、一の走査線が選択される期間では、第１、第３トランジスタとは別に補助トランジスタがオン状態になって当該一の走査線に対応する容量線に第１または第２電圧のいずれか一方を印加するので、画素容量および蓄積容量に電圧を書き込むとともに、容量線の電圧変化前の状態において、当該容量線に正しく第１または第２電圧のいずれか一方を印加することができる。

本発明において、奇数行の容量線に対応する第１トランジスタのソース電極は、前記第１給電線に接続され、前記奇数行の容量線に対応する第２トランジスタのソース電極は、前記第２給電線に接続され、偶数行の容量線に対応する第１トランジスタのソース電極は、前記第２給電線に接続され、前記偶数行の容量線に対応する第２トランジスタのソース電極は、前記第１給電線に接続され、前記一の走査線が選択される期間にオン状態となる前記第１トランジスタ、前記第２トランジスタは、前記一の走査線の選択毎に交互に切り替えられる構成としても良い。この構成によれば、行毎に書込極性を反転することができる。
ここで、前記容量線駆動回路は、前記走査線の各々に対応して、第３乃至第６トランジスタを有し、前記一の走査線に対応する第３乃至第６トランジスタのゲート電極は、当該一の走査線に共通接続され、前記第３トランジスタおよび第５トランジスタのソース電極は、論理レベルが一方である信号線に接続され、前記第４トランジスタおよび第６トランジスタのソース電極は、前記論理レベルの反転レベルである反転信号線に接続され、前記一の容量線に対応する前記第１トランジスタは、そのゲート電極が当該一の容量線に対応する走査線よりも所定数だけ一方向に離間した走査線に対応する第３トランジスタのドレイン電極、および、当該一の容量線に対応する走査線よりも所定数だけ他方向に離間した走査線に対応する第６トランジスタのドレイン電極に接続され、前記一の容量線に対応する前記第２トランジスタは、そのゲート電極が当該一の容量線に対応する走査線よりも所定数だけ一方向に離間した走査線に対応する第４トランジスタのドレイン電極、および、当該一の容量線に対応する走査線よりも所定数だけ他方向に離間した走査線に対応する第５トランジスタのドレイン電極に接続された構成としても良い。この構成によれば、走査線を選択する順番を一方向とする場合のみならず、多方向とする場合にも適用可能となる。
一方、前記第３給電線は２本であって、２本のうち、一方には、前記第１または第２電圧のいずれか一方が給電され、他方には、前記第１または第２電圧のいずれか他方が給電され、奇数行の容量線に対応する補助トランジスタのソース電極は、前記第３給電線の一方に接続され、偶数行の容量線に対応する補助トランジスタのソース電極は、前記第３給電線の他方に接続された構成としても良い。この構成によれば、第３給電線を１本とするときと比較して、電圧の切り替わり頻度が低減するので、第３給電線に寄生する容量によって消費される電力を抑えることが可能となる。
また、本発明において、前記容量線駆動回路は、前記容量線の各々に対応した検出トランジスタと、演算回路と、を有し、前記一の容量線に対応する検出トランジスタは、そのゲート電極が当該一の走査線に接続され、そのソース電極が当該一の容量線に接続され、そのドレイン電極が検出線に接続され、前記演算回路は、前記検出線の電圧が前記第１電圧または前記第２電圧の一方となるように制御した電圧を、前記第１給電線または前記第２給電線の一方あるいは第３給電線、若しくは、前記第１給電線または前記第２給電線の一方と前記第３給電線と、に給電する構成としても良い。この構成によれば、一の容量線は、対応する走査線が選択される期間において、第１または第２電圧の一方に速やかに安定させることが可能となる。
なお、本発明は、電気光学装置の駆動回路のみならず、電気光学装置としても、さらには、当該電気光学装置を有する電子機器としても概念することが可能である。

以下、本発明の実施の形態について図面を参照して説明する。

＜第１実施形態＞
まず、本発明の第１実施形態について説明する。図１は、本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、表示領域１００の周辺に、走査線駆動回路１４０、容量線駆動回路１５０、データ線駆動回路１９０が配置するとともに、制御回路２０が、これらの各部をそれぞれ制御する構成となっている。

表示領域１００は、画素１１０が配列する領域であり、本実施形態では、０行目から３２１行目までの計３２２行の走査線１１２が行（Ｘ）方向に延在するように設けられ、また、２４０列のデータ線１１４が列（Ｙ）方向に延在するように設けられている。そして、図１において最も上の０行目および最も下の３２１行目を除いた１〜３２０行目の走査線１１２と１〜２４０列目のデータ線１１４との交差に対応して、画素１１０がそれぞれ配列している。したがって、本実施形態では、画素１１０が表示領域１００において縦３２０行×横２４０列でマトリクス状に配列することになる。ただし、本発明をこの配列に限定する趣旨ではない。

０行目および３２１行目の走査線１１２は、画素１１０に対応していないので、ダミー走査線として機能する。このため、０行目および３２１行目の走査線１１２は、表示領域１００の垂直走査（走査線に順番に選択電圧を印加する動作）において、選択されても画素１１０に対する電圧書込にはなんら寄与しない。
なお、図１において、０行目および３２１行目の走査線１１２は、説明のために表示領域１００まで延在されているが、延在されなくても良い。
また、１〜３２０行目の走査線１１２に対応して、それぞれ容量線１３２がＸ方向に延在して設けられている。このため、本実施形態において、容量線１３２については、ダミーとなる０行目および３２１行目の走査線１１２を除いた１〜３２０行目の走査線１１２に対応してそれぞれ設けられることになる。

ここで、画素１１０の詳細な構成について説明する。図２は、画素１１０の構成を示す図であり、ｉ行目及びこれに下方向で隣接する（ｉ＋１）行目と、ｊ列目及びこれに右方向で隣接する（ｊ＋１）列目との交差に対応する２×２の計４画素分の構成が示されている。
なお、ｉ、（ｉ＋１）は、画素１１０が配列する行を一般的に示す場合の記号であって、１以上３２０以下の整数であり、ｊ、（ｊ＋１）は、画素１１０が配列する列を一般的に示す場合の記号であって、１以上２４０以下の整数である。ここで、ｉ、（ｉ＋１）については、画素１１０が配列する行を一般的に示す場合には、１以上３２０以下の整数であるが、走査線１１２の行を説明する場合には、ダミーである０行目および３２１行目を含める場合があるので０以上３２１以下の整数となる。

図２に示されるように、各画素１１０は、画素スイッチング素子として機能するｎチャネル型の薄膜トランジスタ（thin film transistor：以下単に「ＴＦＴ」と略称する）１１６と、画素容量（液晶容量）１２０と、蓄積容量１３０とを有する。各画素１１０については互いに同一構成なので、ｉ行ｊ列に位置するもので代表して説明すると、当該ｉ行ｊ列の画素１１０において、ＴＦＴ１１６のゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は画素容量１２０の一端たる画素電極１１８に接続されている。
また、画素容量１２０の他端はコモン電極１０８に接続されている。このコモン電極１０８は、図１に示されるように全ての画素１１０にわたって共通であり、コモン信号Ｖcomが制御回路２０から供給される。なお、本実施形態においてコモン信号Ｖcomは、時間的に電圧ＬＣcomで一定である。
図２において、Ｙｉ、Ｙ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の走査線１１２に供給される走査信号を示し、また、Ｃｉ、Ｃ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の容量線１３２の電圧を示している。

表示領域１００は、画素電極１１８が形成された素子基板とコモン電極１０８が形成された対向基板との一対の基板同士を、電極形成面が互いに対向するように一定の間隙を保って貼り合わせるとともに、この間隙に液晶１０５を封止した構成となっている。このため、画素容量１２０は、画素電極１１８とコモン電極１０８とによって誘電体の一種である液晶１０５を挟持したものとなり、画素電極１１８とコモン電極１０８との差電圧を保持することになる。このような構成の画素容量１２０では、その透過光量が当該保持電圧の実効値に応じて変化する。
なお、本実施形態では説明の便宜上、画素容量１２０において保持される電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードとする。

また、ｉ行ｊ列の画素１１０における蓄積容量１３０は、一端が画素電極１１８（ＴＦＴ１１６のドレイン電極）に接続されるとともに、他端がｉ行目の容量線１３２に接続されている。ここで、画素容量１２０および蓄積容量１３０における容量値を、それぞれＣpixおよびＣsとする。

説明を再び図１に戻すと、制御回路２０は、各種の制御信号を出力して電気光学装置１０における各部の制御等をするとともに、第１容量信号Ｖc1を第１給電線１８１に供給し、第２容量信号Ｖc2を第２給電線１８２に供給し、第３容量信号Ｖc3を第３給電線１８３に供給し、さらにコモン信号Ｖcomをコモン電極１０８に供給する。なお、制御信号や第１容量信号Ｖc1、第２容量信号Ｖc2、第３容量信号Ｖc3については後述する。

表示領域１００の周辺には、上述したように、走査線駆動回路１４０や、容量線駆動回路１５０、データ線駆動回路１９０などの周辺回路が設けられている。
このうち、走査線駆動回路１４０は、制御回路２０による制御にしたがって、１フレームの期間において、走査信号Ｙ０、Ｙ１、Ｙ２、Ｙ３、…、Ｙ３２０、Ｙ３２１を、それぞれ０、１、２、３、…、３２０、３２１行目の走査線１１２に供給するものである。詳細には、走査線駆動回路１４０は、走査線１１２を図１において上から数えて０、１、２、３、…、３２０、３２１行目という順番で選択して、選択した走査線への走査信号を選択電圧Ｖddに相当するＨレベルとし、それ以外の走査線への走査信号を非選択電圧Ｖssに相当するＬレベルとする。例えば、走査線駆動回路１４０は、図４に示されるように、制御回路２０から供給されるスタートパルスＤyを、クロック信号Ｃlyにしたがって順次シフトすること等によって、走査信号Ｙ０、Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０、Ｙ３２１を出力する。

なお、ある走査線でみれば、当該走査線への走査信号がＨレベルとなる期間が選択期間であり、当該走査信号がＬレベルとなる期間が非選択期間である。また、本実施形態において１フレームの期間には、走査信号Ｙ１がＨレベルになってから走査信号Ｙ３２０がＬレベルになるまでの有効走査期間Ｆaのほか、それ以外の垂直帰線期間が含まれる。さらに、１行の走査線１１２が選択されて選択電圧が印加される期間を、水平走査期間（Ｈ）としている。くわえて、走査線駆動回路１４０は、走査線１１２を、０行目から３２１行目への下方向に順番に選択するが、後述するように３２１行目から０行目への上方向に順番に選択することも可能である。

制御回路２０が出力する制御信号等のうち、スタートパルスＤy、クロック信号Ｃly以外の信号について説明する。まず、極性指定信号Ｐolは、画素容量１２０における書込極性を指定する信号である。詳細には、極性指定信号Ｐolは、Ｈレベルとなったときに、奇数（１、３、５、…、３１９）行の画素に対して正極性書込を指定し、偶数（２、４、６、…、３２０）行の画素に対して負極性書込を指定する一方、Ｌレベルとなったときに、奇数行の画素に対して負極性書込を指定し、偶数行の画素に対して正極性書込を指定する信号である。ここで、極性指定信号Ｐolは、本実施形態では、図４に示されるように、ある１フレームの期間（「ｎフレーム」と表記）にわたってＨレベルとなるので、画素への書込極性が、走査線毎に反転する走査線反転（ライン反転）方式となる。

なお、極性指示信号Ｐolは、次の（ｎ＋１）フレームでは、Ｌレベルとなって、ｎフレームと比較して各行について書込極性が反転する。このように書込極性を反転する理由は、直流成分の印加による液晶の劣化を防止するためである。
また、本実施形態における書込極性については、画素容量１２０に対して電圧を保持させる際に、コモン電極１０８へ供給するコモン信号Ｖcomの電圧ＬＣcomよりも画素電極１１８の電位を高位側とする場合を正極性といい、低位側とする場合を負極性という。
電圧については、特に説明のない限り、図示しない電源の接地電位を電圧ゼロの基準としている。
また、極性指定信号Ｐolは、ＮＯＴ回路５０によって論理反転された信号／Ｐolとともに、容量線駆動回路１５０に供給される。

次に、第１容量信号Ｖc1は、電圧Ｖslで一定であって、第１給電線１８１に供給される。第２容量信号Ｖc2は、電圧Ｖshで一定であって、第２給電線１８２に供給される。第３容量信号Ｖc3は、正極性書込が指定される行の水平走査期間（Ｈ）にわたって電圧Ｖslとなり、負極性書込が指定される行の水平走査期間（Ｈ）にわたって電圧Ｖshとなる信号であって、第３給電線１８３に供給される。
ここで、電圧Ｖsl、Ｖshは、（Ｖss≦）Ｖsl＜（ＬＣcom）＜Ｖsh（≦Ｖdd）という関係にあり、電圧Ｖslが、電圧Ｖshよりも相対的に低い電圧となっている。また、本実施形態では、電圧Ｖslと電圧Ｖshとの差をΔＶとしている。

また、ラッチパルスＬpは、クロック信号Ｃlyの論理レベルが変化するタイミングで出力される。上述したように、走査線駆動回路１４０は、スタートパルスＤyをクロック信号Ｃlyにしたがって順次シフトすること等によって、走査信号Ｙ０、Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０、Ｙ３２１を出力するので、ラッチパルスＬpの出力タイミングは、走査線がＨレベルとなるタイミングである。

次に、容量線駆動回路１５０について図３を参照して説明する。図３は、容量線駆動回路１５０の構成を示す図である。
この図に示されるように、容量線駆動回路１５０は、本実施形態では、各行に対応して設けられたｎチャネル型のＴＦＴ１５１、１５２、１５７、１６３〜１６６の組から構成される。ただし、ダミーとなる０行目および３２１行目については、ＴＦＴ１５１、１５２、１５７が設けられず、ＴＦＴ１６３〜１６６のみが設けられる。

まず、奇数（１、３、５、…、３１９）行目の容量線１３２に対応するＴＦＴ１５１、１５２について説明すると、当該ＴＦＴ１５１（第１トランジスタ）のソース電極は、第１給電線１８１に接続され、また、ＴＦＴ１５２（第２トランジスタ）のソース電極は、第２給電線１８２に接続されている。そして、ＴＦＴ１５１、１５２のドレイン電極同士が対応する容量線１３２に共通接続されている。
一方、偶数（２、４、６、…、３２０）行目の容量線１３２に対応するＴＦＴ１５１、１５２については、ソース電極の接続先が奇数行と反対になっており、ＴＦＴ１５１のソース電極が第２給電線１８２に接続され、ＴＦＴ１５２のソース電極が第１給電線１８１に接続されている。なお、偶数行目のＴＦＴ１５１、１５２のドレイン電極同士が容量線１３２に共通接続されている点は、奇数行目と同様である。

次に、各行のＴＦＴ１６３〜１６６について説明する。同一行に属するＴＦＴ１６３〜１６６のゲート電極は、当該行の走査線１１２に共通接続されている。ここで、ある行のＴＦＴ１６３（第３トランジスタ）のソース電極は、極性指定信号Ｐolが供給される信号線に接続され、当該行のＴＦＴ１６４（第４トランジスタ）のソース電極は、極性指定信号Ｐolを論理反転した信号／Ｐolが供給される信号線に接続されている。また、当該行のＴＦＴ１６５（第５トランジスタ）のソース電極は、極性指定信号Ｐolが供給される信号線に接続され、当該行のＴＦＴ１６６（第６トランジスタ）のソース電極は、信号／Ｐolが供給される信号線に接続されている。

ＴＦＴ１６３〜１６６のドレイン電極は、ＴＦＴ１５１、１５２のゲート電極に、次のような関係で接続されている。すなわち、本実施形態では、ある行のＴＦＴ１６３のドレイン電極と、当該行よりも２行下のＴＦＴ１６６のドレイン電極とは、当該行よりも１行下のＴＦＴ１５１のゲート電極に接続され、また、ある行のＴＦＴ１６４のドレイン電極と、当該行よりも２行下のＴＦＴ１６５のドレイン電極とは、当該行よりも１行下のＴＦＴ１５２のゲート電極に接続されている。
基準をＴＦＴ１５１、１５２の行に移して換言すると、ある行に着目したときに、当該着目行におけるＴＦＴ１５１のゲート電極は、当該着目行よりも１行上のＴＦＴ１６３のドレイン電極および当該着目行よりも１行下のＴＦＴ１６６のドレイン電極に接続され、当該行におけるＴＦＴ１５２のゲート電極は、当該着目行よりも１行上のＴＦＴ１６４のドレイン電極および当該着目行よりも１行下のＴＦＴ１６５のドレイン電極に接続されていることになる。

なお、０、１行目については、それよりも２行上が存在せず、また、３２０、３２１行目については、それよりも２行下が存在しない。このため、０、１行目のＴＦＴ１６５、１６６と、３２０、３２１行目のＴＦＴ１６３、１６４とは、動作的には不要であるが、本実施形態では、回路の対称性を確保するために設けられている。

１〜３２０行目に対応してそれぞれ設けられるＴＦＴ１５７（補助トランジスタ）については、ゲート電極が、対応する走査線１１２に接続され、ソース電極が第３給電線１８３に接続され、ドレイン電極が、対応する容量線１３２に接続されている。

データ線駆動回路１９０は、走査線駆動回路１４０によってＨレベルの走査信号が供給される走査線（選択走査線）に位置する画素１１０に対して、階調に応じた電圧であって、かつ、極性指示信号Ｐolで指定された極性に応じた電圧（この電圧の詳細については後述する）のデータ信号をデータ線１１４に供給するものである。
ここで、データ線駆動回路１９０は、縦３２０行×横２４０列のマトリクス配列に対応した記憶領域（図示省略）を有し、各記憶領域には、それぞれ対応する画素１１０の階調値（明るさ）を指定する表示データＤaが記憶される。各記憶領域に記憶される表示データＤaは、表示内容に変更が生じた場合に、制御回路２０によって変更後の表示データＤaが供給されて記憶領域の内容が書き換えられる。
データ線駆動回路１９０は、選択走査線に位置する画素１１０の表示データＤaを記憶領域から１行分読み出すとともに、当該読み出した表示データで指定された階調および指定された極性に応じた電圧のデータ信号に変換し、データ線１１４に供給する動作を、選択走査線位置する１〜２４０列のそれぞれについて実行する。
なお、データ線駆動回路１９０は、ラッチパルスＬpを１フレームの期間にわたってカウントし続けることによって何行目の走査信号がＨレベルとなるのか、および、ラッチパルスＬpの供給タイミングによってＨレベルとなる期間の開始タイミングを知る。

次に、本実施形態に係る電気光学装置１０の動作について説明する。
各フレームにおいて、走査線駆動回路１４０は、走査信号Ｙ０、Ｙ１、Ｙ２、Ｙ３、…、Ｙ３２１を順番に、かつ、排他的にＨレベルとするが、これらの各行のうち、まずｉ行目を基準とした動作について説明する。便宜的にｉを奇数とする。ｎフレームにおいて、極性指定信号ＰolはＨレベルとなるので、奇数ｉ行目の画素に対しては、正極性書込が指定される。

まず、ｉ行目よりも１行上の（ｉ−１）行目の走査線１１２が選択されて、走査信号Ｙ（ｉ−１）がＨレベルになる。走査信号Ｙ（ｉ−１）がＨレベルになると、（ｉ−１）行目のＴＦＴ１６３〜１６５が、特にＴＦＴ１６３、１６４がオンする。ｎフレームにおいて極性指定信号ＰolはＨレベルであり、信号／ＰolはＬレベルであるので、ｉ行目のＴＦＴ１５１、１５２は、それぞれオン、オフする。また、走査信号ＹｉがＬレベルであるので、ｉ行目のＴＦＴ１５７はオフしている。
このため、奇数ｉ行目の容量線１３２は、第１給電線１８１のみに接続される。したがって、ｉ行目の容量線１３２の電圧Ｃｉは、第１給電線１８１に供給される第１容量信号Ｖc1の電圧Ｖslになる。

ここで、走査信号Ｙ（ｉ−１）がＨレベルであるとき、ｉ行目のＴＦＴ１１６はオフしている。また、ｉ行目の容量線１３２は電圧Ｖslであるが、後述するように、それ以前の状態も電圧Ｖslである。このため、走査信号Ｙ（ｉ−１）がＨレベルとなったとき、ｉ行目における画素容量１２０および蓄積容量１３０の電圧保持状態に変化はない。

次に、着目しているｉ行目の走査線が選択されて、走査信号ＹｉがＨレベルとなり、走査信号Ｙ（ｉ−１）がＬレベルとなる。走査信号Ｙ（ｉ−１）がＬレベルになると、（ｉ−１）行目のＴＦＴ１６３〜１６５がオフする。このため、ｉ行目のＴＦＴ１５１、１５２のゲート電極は、いずれも電気的に接続されないハイ・インピーダンス状態となるが、寄生容量によって、直前の電圧状態を保持している。このため、ｉ行目のＴＦＴ１５１、１５２は、それぞれオン、オフを維持する。また、走査信号ＹｉがＨレベルであるので、ｉ行目のＴＦＴ１５７はオンする。このため、ｉ行目の容量線１３２は、第１給電線１８１および第３給電線１８３の双方に接続される。ただし、走査信号ＹｉがＨレベルとなったときに第３給電線１８３に供給される第３容量信号Ｖc3も電圧Ｖslであるので、ｉ行目の容量線１３２の電圧Ｃｉは、電圧Ｖslのままである。

一方、走査信号ＹｉがＨレベルになると、ｉ行１列〜ｉ行２４０列の画素におけるＴＦＴ１１６がオンする。このため、ｉ行ｊ列の画素においては、正極性のデータ信号Ｘｊが画素容量１２０の一端（画素電極１１８）と蓄積容量１３０の一端とにそれぞれ印加される。コモン電極１０８は電圧ＬＣcomであり、ｉ行目の容量線１３２は電圧Ｖslであるので、このときのデータ信号Ｘｊの電圧をＶｊとすれば、走査信号ＹｉがＨレベルとなる期間においては図５（ａ）に示されるように、ｉ行ｊ列の画素容量１２０には電圧（Ｖｊ−ＬＣcom）が充電され、蓄積容量１３０には電圧（Ｖｊ−Ｖsl）が充電される。

続いて、（ｉ＋１）行目の走査線が選択されて、走査信号Ｙ（ｉ＋１）がＨレベルとなり、走査信号ＹｉがＬレベルになる。走査信号ＹｉがＬレベルになると、ｉ行１列〜ｉ行２４０列の画素におけるＴＦＴ１１６がオフする。
また、走査信号Ｙ（ｉ＋１）がＨレベルになると、（ｉ＋１）行目のＴＦＴ１６３〜１６５が、特にＴＦＴ１６５、１６６がオンする。このため、ｉ行目のＴＦＴ１５１、１５２は、それぞれオフ、オンに切り替わる。また、走査信号ＹｉがＬレベルであるので、ｉ行目のＴＦＴ１５７はオフしている。このため、奇数ｉ行目の容量線１３２は、第２給電線１８２のみに接続される。したがって、ｉ行目の容量線１３２の電圧は、第２給電線１８２に供給されている第２容量信号Ｖc2の電圧Ｖshに切り替わって、電圧ΔＶだけ上昇する。
このため、ｉ行ｊ列の画素では、図５（ｂ）に示されるように、画素容量１２０と蓄積容量１３０との直列接続において、画素容量１２０の他端（コモン電極）が電圧ＬＣcomに保たれたまま、蓄積容量１３０の他端が電圧Ｖslから電圧Ｖshに電圧ΔＶだけ上昇するので、電荷の再配分により画素電極１１８の電圧も上昇する。

詳細には、当該直列の接続点である画素電極１１８の電圧は、
Ｖｊ＋｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ
となり、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖｊよりも、ｉ行目の容量線１３２の電圧変化分ΔＶに、画素容量１２０および蓄積容量１３０の容量比｛Ｃs／（Ｃs＋Ｃpix）｝を乗じた値だけ上昇することになる。
換言すれば、ｉ行目の容量線１３２の電圧ＣｉがΔＶだけ上昇すると、画素電極１１８の電圧は、走査信号ＹｉがＨレベルであったときに書き込まれたデータ信号の電圧Ｖｊよりも、｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ（＝ΔＶp ixとする）だけ上昇することになる。なお、各部の寄生容量は無視している。

そして、（ｉ＋２）行目の走査線が選択されて、走査信号Ｙ（ｉ＋２）がＨレベルとなり、走査信号Ｙ（ｉ＋１）がＬレベルになる。走査信号Ｙ（ｉ＋１）がＬレベルになると、（ｉ＋１）行目のＴＦＴ１６３〜１６５がオフする。このため、ｉ行目のＴＦＴ１５１、１５２のゲート電極は、ハイ・インピーダンス状態となるが、寄生容量によって、直前の電圧状態を保持するので、ｉ行目のＴＦＴ１５１、１５２は、それぞれオフ、オンを維持し、これにより、ｉ行目の容量線１３２は、第２給電線１８２に接続された状態を保つ。したがって、ｉ行目の容量線１３２の電圧Ｃｉは、第２容量信号Ｖc2の電圧Ｖshを維持することになる。
以後、本実施形態においてｉ行目の容量線１３２の電圧Ｃｉは、再度、走査信号ＹｉがＨレベルとなるまで、電圧Ｖshに維持されるので、画素容量１２０によって保持される電圧は、電圧ΔＶpixだけ上昇した画素電極１１８の電圧とコモン電極１０８の電圧ＬＣcomとの差電圧ということになる。

ここで、データ線駆動回路１９０は、正極性書込が指定されたときのデータ信号Ｘｊを、画素電極１１８が電圧ΔＶpixだけ上昇することを見越した電圧とする。すなわち、データ線駆動回路１９０は、データ信号Ｘｊを、上昇後の画素電極１１８の電圧がコモン電極１０８の電圧ＬＣcomよりも高位であって両者の差電圧がｉ行ｊ列の階調に応じた値となるような電圧とする。
詳細には、図６に示されるように、電圧ΔＶpixだけ上昇したときに、画素電極は、白色ｗに相当する電圧Ｖw(+)から黒色ｂに相当する電圧Ｖb(+)までの範囲ｃであって、階調が低く（暗く）なるにつれて電圧Ｖw(+)から高位側の電圧となるので、電圧ΔＶpixだけ上昇する前に画素電極に印加すべきデータ信号は、範囲ｃをΔＶpixだけ下降させた範囲ｄであって、低い階調を指定するにつれて高位側とした電圧となる。

次に、着目する行を奇数ｉ行目から偶数（ｉ＋１）行目に移し、ｎフレームにおいて、当該偶数（ｉ＋１）行目の動作について説明する。
偶数（ｉ＋１）行目よりも１行上の走査線が選択されたとき、走査信号ＹｉがＨレベルになるので、（ｉ＋１）行目のＴＦＴ１５１、１５２は、それぞれオン、オフするが、偶数（ｉ＋１）行目のＴＦＴ１５１、１５２のソース電極の接続先は、奇数ｉ行目のＴＦＴ１５１、１５２のソース電極の接続先を入れ替えてあるので、偶数（ｉ＋１）行目の容量線１３２は、第２給電線１８２のみに接続される。このため、（ｉ＋１）行目の容量線１３２の電圧Ｃ（ｉ＋１）は、第２容量信号Ｖc2の電圧Ｖshになる。

次に、着目している（ｉ＋１）行目の走査線が選択されたとき、走査信号Ｙ（ｉ＋１）がＨレベルとなり、走査信号ＹｉがＬレベルになる。このとき、（ｉ＋１）行目のＴＦＴ１５１、１５２のゲート電極は、ハイ・インピーダンス状態となるが、寄生容量によって、直前の電圧状態を保持しているので、ＴＦＴ１５１、１５２は、それぞれオン、オフを維持する。また、走査信号Ｙ（ｉ＋１）がＨレベルであるので、（ｉ＋１）行目のＴＦＴ１５７はオンする。このため、（ｉ＋１）行目の容量線１３２は、第２給電線１８２および第３給電線１８３の双方に接続されるが、走査信号Ｙ（ｉ＋１）がＨレベルとなったときに第３給電線１８３に供給される第３容量信号Ｖc3は電圧Ｖshであるので、（ｉ＋１）行目の容量線１３２の電圧Ｃ（ｉ＋１）は、電圧Ｖshのままである。

一方、走査信号Ｙ（ｉ＋１）がＨレベルになると、（ｉ＋１）行１列〜（ｉ＋１）行２４０列の画素におけるＴＦＴ１１６がオンする。このため、（ｉ＋１）行ｊ列の画素においては、負極性のデータ信号Ｘｊが画素容量１２０の一端（画素電極１１８）と蓄積容量１３０の一端とにそれぞれ印加される。コモン電極１０８は電圧ＬＣcomであり、ｉ行目の容量線１３２は電圧Ｖshであるので、走査信号Ｙ（ｉ＋１）がＨレベルとなる期間においては図５（ｃ）に示されるように、（ｉ＋１）行ｊ列の画素容量１２０には電圧（ＬＣcom−Ｖｊ）が充電され、蓄積容量１３０には電圧（Ｖsh−Ｖｊ）が充電される。

続いて、（ｉ＋２）行目の走査線が選択されたとき、走査信号Ｙ（ｉ＋２）がＨレベルとなり、走査信号Ｙ（ｉ＋１）がＨレベルになる。走査信号Ｙ（ｉ＋１）がＬレベルになると、（ｉ＋１）行１列〜（ｉ＋１）行２４０列の画素におけるＴＦＴ１１６がオフする。
また、走査信号Ｙ（ｉ＋２）がＨレベルになると、（ｉ＋２）行目のＴＦＴ１６３〜１６５が、特にＴＦＴ１６５、１６６がオンする。このため、（ｉ＋１）行目のＴＦＴ１５１、１５２は、それぞれオフ、オンに切り替わる。また、（ｉ＋１）行目のＴＦＴ１５７はオフする。このため、偶数（ｉ＋１）行目の容量線１３２は、第１給電線１８１のみに接続されるので、電圧Ｃ（ｉ＋１）は、第１容量信号Ｖc1の電圧Ｖslに切り替わり、電圧ΔＶだけ下降する。
このため、（ｉ＋１）行ｊ列の画素では、図５（ｄ）に示されるように、画素容量１２０と蓄積容量１３０との直列接続において、画素容量１２０の他端（コモン電極）が電圧ＬＣcomに保たれたまま、蓄積容量１３０の他端が電圧Ｖshから電圧Ｖslに電圧ΔＶだけ下降するので、電荷の再配分により画素電極１１８の電圧も下降する。

詳細には、当該直列の接続点である画素電極１１８の電圧は、
Ｖｊ−｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ
となり、走査信号Ｙ（ｉ＋１）がＨレベルであったときのデータ信号の電圧Ｖｊよりも、ｉ行目の容量線１３２の電圧変化分ΔＶに、画素容量１２０および蓄積容量１３０の容量比｛Ｃs／（Ｃs＋Ｃpix）｝を乗じた値だけ下降することになる。
換言すれば、（ｉ＋１）行目の容量線１３２の電圧Ｃ（ｉ＋１）がΔＶだけ下降すると、画素電極１１８の電圧は、走査信号Ｙ（ｉ＋１）がＨレベルであったときに書き込まれたデータ信号の電圧Ｖｊよりも、ΔＶpixだけ下降することになる。

そして、（ｉ＋３）行目の走査線が選択されて、走査信号Ｙ（ｉ＋３）がＨレベルとなり、走査信号Ｙ（ｉ＋２）がＬレベルになる。走査信号Ｙ（ｉ＋２）がＬレベルになると、（ｉ＋２）行目のＴＦＴ１６３〜１６５がオフする。このため、（ｉ＋１）行目のＴＦＴ１５１、１５２のゲート電極は、ハイ・インピーダンス状態となるが、寄生容量によって、直前の電圧状態を保持しているので、ｉ行目のＴＦＴ１５１、１５２は、それぞれオフ、オンを維持する。
このため、（ｉ＋１）行目の容量線１３２は、第２給電線１８２に接続された状態を保つ。したがって、電圧Ｃ（ｉ＋１）は、第１容量信号Ｖc1の電圧Ｖslを維持することになる。
以後、本実施形態において電圧Ｃ（ｉ＋１）は、再度、走査信号Ｙ（ｉ＋１）がＨレベルとなるまで、電圧Ｖslに維持されるので、画素容量１２０によって保持される電圧は、電圧ΔＶpixだけ下降した画素電極１１８の電圧とコモン電極１０８の電圧ＬＣcomとの差電圧ということになる。

ここで、データ線駆動回路１９０は、負極性書込が指定されたときのデータ信号Ｘｊを、画素電極１１８が電圧ΔＶpixだけ下降することを見越した電圧とする。すなわち、データ線駆動回路１９０は、データ信号Ｘｊを、下降後の画素電極１１８の電圧がコモン電極１０８の電圧ＬＣcomよりも高位であって両者の差電圧が（ｉ＋１）行ｊ列の階調に応じた値となるような電圧とする。詳細には、図６に示されるように、電圧ΔＶpixだけ下降したときに、画素電極は、白色ｗに相当する電圧Ｖw(-)から黒色ｂに相当する電圧Ｖb(-)までの範囲ｅであって、階調が低く（暗く）なるにつれて電圧Ｖw(-)から低位側の電圧となるので、電圧ΔＶpixだけ下降する前に画素電極に印加すべきデータ信号は、範囲ｅをΔＶpixだけ上昇させた範囲ｆであって、低い階調を指定するにつれて低位側とした電圧となる。

図７は、極性指定信号ＰolがＨレベル（信号／ＰolがＬレベル）となるｎフレームにおいて、（ｉ−２）行目から（ｉ＋３）行目までの走査線が順番に選択されたときに、奇数ｉ行目および偶数（ｉ＋１）行目の各ＴＦＴ１５１、１５２、１５７のＯｎ（オン）、おｆｆ（オフ）状態と、容量線１３２の電圧Ｃｉ、Ｃ（ｉ＋１）の変化とを示す図であり、上述した動作をまとめたものである。
なお、この図において、括弧書きの（Ｏｎ）は、ゲート電極がハイ・インピーダンス状態であるが、寄生容量によってＨレベルの電圧を保持していることによるオン状態を示している。

また、次の（ｎ＋１）フレームでは、極性指定信号ＰolがＬレベル（信号／ＰolがＨレベル）に反転するので、図８に示されるように、ＴＦＴ１５１、１５２のＯｎ、Ｏｆｆがｎフレ−ムのときと入れ替わる。極性指定信号Ｐolは、１フレームの期間毎に論理レベルが反転するので、結局、奇数ｉ行目および偶数（ｉ＋１）行目については、図７に示した状態と図８に示した状態とが交互に繰り返されることになる。したがって、例えば極性指定信号ＰolがＨレベルであるｎフレームにおいて（ｉ−２）行目の走査線が選択されたときの奇数ｉ行目のＴＦＴ１５１、１５２の（Ｏｎ）、Ｏｆｆは、極性指定信号ＰolがＬレベルである前フレームにおいて（ｉ＋２）行目の走査線が選択されたときの奇数ｉ行目のＴＦＴ１５１、１５２の（Ｏｎ）、Ｏｆｆを保ち続けた結果である。

図９は、走査信号と容量線と画素電極との電圧関係を示す図であり、ｉ行ｊ列の画素電極１１８の電圧をＰix（i,j)で示し、ｉ行（ｊ＋１）列の画素電極１１８の電圧をＰix（i+1,j)で示している。
この図に示されるように、ｉ行目に正極性書込が指定されている場合、ｉ行目の容量線１３２の電圧Ｃｉは、走査信号ＹｉがＨレベルとなる期間まで電圧Ｖslであり、その次の走査信号Ｙ（ｉ＋１）がＨレベルになったときに電圧Ｖshとなって電圧ΔＶだけ上昇する。一方、ｉ行ｊ列の画素電極１１８の電圧Ｐix（i,j)は、容量線１３２の電圧Ｃｉが電圧ΔＶだけ上昇したときに、走査信号ＹｉがＨレベルとなったときに書き込まれたデータ信号Ｘｊが電圧ΔＶpixだけ上昇したものとなる。
なお、ｉ行目に正極性書込が指定されている場合、（ｉ＋１）行目には負極性書込が指定されるので、（ｉ＋１）行目の容量線１３２の電圧Ｃ（ｉ＋１）は、走査信号Ｙ（ｉ＋１）がＨレベルとなる期間まで電圧Ｖshであり、その次の走査信号Ｙ（ｉ＋２）がＨレベルになったときに電圧Ｖslとなって電圧ΔＶだけ下降する。（ｉ＋１）行ｊ列の画素電極１１８の電圧Ｐix（i+1,j)は、容量線１３２の電圧Ｃ（ｉ＋１）が電圧ΔＶだけ下降したときに、走査信号Ｙ（ｉ＋１）がＨレベルとなったときに書き込まれたデータ信号Ｘｊが電圧ΔＶpixだけ下降したものとなる。

次に、ｎフレームにおいて、実際の各行の動作について順番に説明する。
最初に、走査線駆動回路１４０によって０行目の走査線１１２が選択されて、当該走査線への走査信号Ｙ０がＨレベルになる。ただし、０行目の走査線１１２は、ダミーであるので、画素への電圧書込は実行されない。
続いて、１行目の走査線１１２が選択されて、当該走査線への走査信号Ｙ１がＨレベルになるとともに、ラッチパルスＬpが出力される。走査信号Ｙ１がＨレベルになるタイミングにおいてラッチパルスＬpが出力されると、データ線駆動回路１９０は、１行目であって１〜２４０列目の画素の表示データＤaを読み出すとともに、当該表示データＤaで指定された階調および正極性に応じた電圧（ΔＶpixの上昇を見越して、範囲ｄであって低い階調を指定するにつれて高位側とした電圧）のデータ信号Ｘ１〜Ｘ２４０に変換し、それぞれ１〜２４０列のデータ線１１４に供給する。走査信号Ｙ１がＨレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオンするので、これらの画素電極１１８には、データ信号Ｘ１〜Ｘ２４０が印加される。このため、走査信号Ｙ１がＨレベルとなる期間において、１行１列〜１行２４０列の画素容量１２０には、それぞれデータ信号Ｘ１〜Ｘ２４０の電圧とコモン電極１０８の電圧ＬＣcomとの差電圧が書き込まれることになる。
また、走査信号Ｙ１がＨレベルであれば、１行目の容量線１３２は、第１給電線１８１および第３給電線１８３に接続されて、電圧Ｖslとなるので、１行１列〜１行２４０列の蓄積容量１３０には、それぞれデータ信号Ｘ１〜Ｘ２４０の電圧と電圧Ｖslとの差電圧が書き込まれることになる。

続いて、２行目の走査線１１２が選択されて、当該走査線への走査信号Ｙ２がＨレベルになるとともに、ラッチパルスＬpが出力される。
走査信号Ｙ２がＨレベルになると、走査信号Ｙ１がＬレベルになるので、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオフする。また、走査信号Ｙ２がＨレベルになると、１行目の容量線１３２は、第２給電線１８２に接続されて電圧Ｖshとなり、電圧ΔＶだけ上昇する。これにより、１行目における画素電極１１８は、電圧ΔＶpixだけ上昇して、指定する階調が暗くなるにつれて高位側の電圧にシフトし、画素容量１２０で保持される電圧が階調に応じた差電圧となる。

一方、走査信号Ｙ２がＨレベルになるタイミングにおいてラッチパルスＬpが出力されると、データ線駆動回路１９０は、２行目であって１〜２４０列目の画素の表示データＤaを読み出すとともに、当該表示データＤaで指定された階調および負極性に応じた電圧（ΔＶpixの下降を見越して、範囲ｆであって低い階調を指定するにつれて低位側とした電圧）のデータ信号Ｘ１〜Ｘ２４０に変換し、それぞれ１〜２４０列のデータ線１１４に供給する。走査信号Ｙ２がＨレベルになると、２行１列〜２行２４０列の画素におけるＴＦＴ１１６がオンするので、これらの画素電極１１８には、データ信号Ｘ１〜Ｘ２４０が印加される。このため、走査信号Ｙ２がＨレベルとなる期間において、２行１列〜２行２４０列の画素容量１２０には、それぞれデータ信号Ｘ１〜Ｘ２４０の電圧とコモン電極１０８の電圧ＬＣcomとの差電圧が書き込まれることになる。
また、走査信号Ｙ２がＨレベルであれば、２行目の容量線１３２は、第２給電線１８２および第３給電線１８３に接続されて、電圧Ｖshとなるので、１行１列〜１行２４０列の蓄積容量１３０には、それぞれデータ信号Ｘ１〜Ｘ２４０の電圧と電圧Ｖshとの差電圧が書き込まれることになる。

次に、３行目の走査線１１２が選択されて、当該走査線への走査信号Ｙ３がＨレベルになる。走査信号Ｙ３がＨレベルになると、走査信号Ｙ２がＬレベルになるので、２行１列〜２行２４０列の画素におけるＴＦＴ１１６がオフする。また、走査信号Ｙ３がＨレベルになると、２行目の容量線１３２は、第１給電線１８１に接続されて電圧Ｖslとなり、電圧ΔＶだけ下降する。これにより、２行目における画素電極１１８は、電圧ΔＶpixだけ下降して、指定する階調が暗くなるにつれて低位側の電圧にシフトし、画素容量１２０で保持される電圧が階調に応じた差電圧となる。

ｎフレームでは、以降同様にして画素への書き込み動作および容量線の電圧シフト動作が３２０行目まで実行される。これにより、ｎフレームにおいて、奇数１、３、５、…、３１９行目の画素容量１２０には、容量線１３２の電圧ΔＶの上昇後に階調に応じた正極性電圧が保持される一方、偶数２、４、６、…、３２０行目の画素容量１２０には、容量線１３２の電圧ΔＶの下降後に階調に応じた負極性電圧が保持されることになる。
次の（ｎ＋１）フレームでも同様な動作が繰り返されるが、各行の書込極性が反転されるので、奇数行目の画素容量１２０には、容量線１３２の電圧ΔＶの下降後に階調に応じた負極性電圧が保持される一方、偶数行目の画素容量１２０には、容量線１３２の電圧ΔＶの上昇後に階調に応じた正極性電圧が保持されることになる。

画素容量１２０の交流駆動では、電圧ＬＣcomに一定に保たれたコモン電極１０８に対して、画素電極１１８に正極性および負極性の電圧を交互に印加するので、画素電極１１８の電圧は、ノーマリーホワイトモードであれば、図６に示されるように、負極性の黒色に相当する電圧Ｖb(-)から正極性の黒色に相当する電圧Ｖb(+)までの範囲Ｐにわたる。
ここで、本実施形態では、画素電極を正極性の電圧範囲ｃとする場合には、データ線を介して印加するデータ信号の電圧を容量線の電圧シフトにより電圧ΔＶpixだけ上昇させる一方、画素電極を電圧範囲ｅとする場合には、データ信号の電圧を容量線の電圧シフトにより電圧ΔＶpi xだけ下降させるので、データ信号の電圧範囲は狭くて済む。
このため、本実施形態によれば、データ線駆動回路１９０を構成する素子の耐圧が低く抑えられるだけでなく、データ線の寄生容量により無駄に消費される電力も少なくて済むことになる。

１〜３２０行目の容量線１３２の各々は、１〜２４０列のデータ線１１４とそれぞれ交差しているので、電圧が確定していないと、データ線の電圧変化が寄生容量を介して伝搬して電圧Ｖsl、Ｖshから変動してしまう。容量線が電圧Ｖsl、Ｖshから変動してしまうと、画素容量１２０における電荷の再配分量が設計値からずれてしまうので、表示むらの原因となる。この表示むらは、容量線毎に発生するので、横方向に沿って発生する。
これに対して本実施形態では、各行の容量線１３２、例えばｉ行目の容量線に対応して設けられたＴＦＴ１５１、１５２は、図７および図８に示されるように、当該ｉ行目の画素に対する書込極性に応じて一方がオンし、他方がオフするとともに、当該ｉ行目の走査線が選択される毎にオンオフが交互に切り替えられる。このため、各行の容量線１３２は、第１給電線１８１または第２給電線１８２のいずれか一方に必ず接続されるので、電圧が常に確定している。このため、上記横方向の表示むらを抑えることが可能となる。

ところで、各行のＴＦＴ１５１、１５２は、１フレームに相当する期間毎に交代でオンし続けるので、動作期間のうち、オンとなる期間の比率が互いに５０％となる。他のトランジスタ、例えばＴＦＴ１６３〜１６４がオンとなる期間は、１フレームに相当する期間のうち、水平走査期間（Ｈ）に過ぎないから、ＴＦＴ１５１、１５２がオンとなる期間の比率は、他のトランジスタと比べると、圧倒的に高い。
ここで、本願発明者らの研究によると、オンとなる期間の比率が高い状態でトランジスタを駆動すると、当該トランジスタの特性が劣化する、具体的には、しきい値電圧の上昇によりオン抵抗が徐々に高くなることが判っている。ＴＦＴ１５１、１５２のオン抵抗が高くなると、データ線等の電圧変化によってノイズ等が容量線に重畳されたときに、当該容量線が電圧Ｖsl、Ｖshに戻るまで、それだけ時間が長くなることになる。このため、走査線の選択によってデータ信号を画素電極１１８の一端および蓄積容量１３０の一端に書き込む際に、ノイズ等の重畳によって当該走査線に対応する容量線が電圧Ｖsl、Ｖshに収束せずに、ずれてしまう可能性がある。容量線が電圧Ｖsl、Ｖshからずれた状態で、データ信号を書き込んでしまうと、書き込み後に当該容量線が電圧ΔＶだけ正しく変化しないことになるので、再び上記表示むらを招くことになる。

本実施形態では、１〜３２０行の各々にＴＦＴ１５７をそれぞれ設けて、走査線の選択によってデータ信号を書き込むときにＴＦＴ１５７をオンさせて当該走査線に対応する容量線に対して書込極性に応じた電圧Ｖslまたは電圧Ｖshを給電する。ＴＦＴ１５７がオンとなる期間は、図７および図８においてハッチングを付したように、１フレームに相当する期間のうち、対応する走査線が選択される水平走査期間（Ｈ）に過ぎないから、ＴＦＴ１５１、１５２のようにオン抵抗が高くなることはない。
このため、走査線の選択によってデータ信号を書き込むときにノイズ等が重畳されても、さらに、ＴＦＴ１５１、１５２のオン抵抗が高くなっていても、当該走査線に対応する容量線が素早く電圧Ｖsl、Ｖshに収束するので、書き込み後に当該容量線は、電圧ΔＶだけ正しく変化する。したがって、本実施形態によれば、上記表示むらの発生を抑えることができるのである。
また、ＴＦＴ１５１、１５２のオン抵抗が高くなっても良い、ということは、言い換えれば、ある行のＴＦＴ１５１、１５２については、当該行の非選択期間において容量線１３２を電圧Ｖsl、Ｖshに維持するだけの機能を有していれば良い、ということである。このため、本実施形態において、ＴＦＴ１５１、１５２については、小さなトランジスタサイズで済ませることも可能となる。

上述した説明では、走査線駆動回路１４０は、走査線１１２を０行目から３２１行目への下方向に順番に選択したが、図１０に示されるように、３２１行目から０行目への上方向に順番に選択することも可能である。
上方向選択の場合に、容量線駆動回路１５０では、例えばｉ行目でみれば、（ｉ＋１）行目の走査線が選択されたときに、（ｉ＋１）行目のＴＦＴ１６５、１６６のオンによってｉ行目のＴＦＴ１５１またはＴＦＴ１５２の一方がオンし、他方がオフし、次に、ｉ行目の走査線が選択されたときに、当該（ｉ＋１）行目のＴＦＴ１５１、１５２の状態が継続するとともに、ｉ行目のＴＦＴ１５７がオンして、ｉ行目の容量線１３２が電圧Ｖslまたは電圧Ｖshの一方に速やかに収束した状態で、データ信号がｉ行目の画素容量１２０および蓄積容量１３０に書き込まれ、続いて、（ｉ−１）行目の走査線が選択されたときに、（ｉ−１）行目のＴＦＴ１６５、１６６のオンによってｉ行目のＴＦＴ１５１またはＴＦＴ１５２のオンオフが切り替えられて、ｉ行目の容量線１３２が電圧Ｖslまたは電圧Ｖshの他方に電圧ΔＶだけ変化し、以降、この状態が再びｉ行目の走査線が選択されるまで維持される。
なお、図１０において第３容量信号Ｖc3が図４に示した例と比較して反転しているようにみえるが、これは時系列でみたときに、奇数行、偶数行の選択タイミングが水平走査期間（Ｈ）だけシフトするためである。図１０における第３容量信号Ｖc3は、奇数行（偶数行）に正極性書込が指定された場合に電圧Ｖsl（Ｖsh）となり、奇数行（偶数行）に負極性書込が指定された場合に電圧Ｖsh（Ｖsl）となる点については図４と共通である。

＜第１実施形態の応用＞
図３に示した容量線駆動回路１５０では、１〜３２０行のＴＦＴ１５７のソース電極が１本の第３給電線１８３に共通接続され、当該第３給電線１８３に供給される第３容量信号Ｖc3が電圧Ｖsl、Ｖshの一方から他方に、水平走査期間（Ｈ）毎に交互に切り替えられる。このため、第３給電線１８３の電圧切り替えの頻度は、水平走査期間Ｈにつき１回となるので、当該第３給電線１８３に寄生する容量値が比較的大きいと、電圧切り替えに伴って消費される電力が無視できなくなる。
そこで、第３給電線１８３を、図１１に示されるように第３給電線１８３ａ、１８３ｂの２本に分けるとともに、制御回路２０が第３給電線１８３ａに第３容量信号Ｖc3aを給電し、第３給電線１８３ｂに第３容量信号Ｖc3bを給電し、各行のうち、奇数行のＴＦＴ１５７のソース電極を第３給電線１８３ａに接続し、偶数行のＴＦＴ１５７のソース電極を第３給電線１８３ｂに接続した構成としても良い。この構成において、制御回路２０は、図１２に示されるように、第３容量信号Ｖc3aについて、奇数行に正極性書込が指定されるｎフレームでは電圧Ｖslとし、負極性書込が指定される（ｎ＋１）フレームでは電圧Ｖshとする一方、第３容量信号Ｖc3bについて、偶数行に負極性書込が指定されるｎフレームでは電圧Ｖshとし、正極性書込が指定される（ｎ＋１）フレームでは電圧Ｖslとする。
なお、第１容量信号Ｖc1、第２容量信号Ｖc2は、図４と同様であり、それぞれ電圧Ｖsl、Ｖshで一定である。
この構成によれば、第３給電線１８３ａ、１８３ｂの電圧切り替えの頻度が１フレーム期間につき１回となり、図３に示される構成と比較して低減されるので、電圧切り替えに伴って、第３給電線１８３ａ、１８３ｂの寄生容量により消費される電力を抑えることができる。

また、実施形態では、１フレームにおいて画素への書込極性を走査線毎に反転させる走査線反転方式としたので、ＴＦＴ１５１、１５２のソース電極の接続先を奇数行と偶数行とで入れ替えたが、例えば１フレームにわたって書込極性を揃えるフレーム反転とする場合、ＴＦＴ１５１、１５２のソース電極の接続先を奇数行と偶数行とで入れ替える必要がなくなる。

＜第２実施形態＞
第１実施形態では、容量線駆動回路１５０を表示領域１００の一方の側（左側）に集約した構成とした。しかしながら、このように集約した構成では、特にＴＦＴ１６３〜１６６の各電極に接続される配線と他の配線との交差数が多くなる。交差する配線は、異なる二つの配線層から形成するとともに、接続部分であるコンタクトホールを必要に応じて設ける必要があるので、配線の交差数が多ければ、回路を形成するための面積が増大する傾向がある。このため、容量線駆動回路１５０を、表示領域１００の構成素子と同一プロセスで形成するとき、表示領域外の、いわゆる額縁が広くなってしまう。

そこで、図１３に示されるように、容量線駆動回路１５０における構成素子であるＴＦＴ１５１、１５２、１５７、１６３〜１６６のうち、奇数行の構成素子を表示領域１００に対して一方の側（左側）の領域１５０ａに設けるとともに、偶数行の構成素子を表示領域１００に対して他方の側（右側）の領域１５０ｂに設けて、１行おきに左右に振り分けた構成としても良い。このように、１行おきに左右に振り分けた構成にすると、容量線駆動回路１５０における配線の交差数を減少させることができる。

なお、図１３に示した領域１５０ａ、１５０ｂの構成は、ＴＦＴ１５１、１５２のソース電極の接続先を除くと、表示領域１００を中心にして左右対称となっている。また、図１３では、奇数ｉ行目、偶数（ｉ＋１）行目を中心に図示しているが、ダミーを含めた０〜３２１行目については、図１１に示した構成と電気的にみて等価である。
一方、図１３に示した構成では、奇数行の構成素子を左側に、偶数行の構成素子を右側に、それぞれ設けたが、それとは反対に奇数行の構成素子を右側に、偶数行の構成素子を左側に、それぞれ設けても良い。
また、図１３に示されるように、走査線駆動回路１４０についても、奇数行と偶数行とを左右にわけて駆動する構成としても良い。

＜第３実施形態＞
次に、本発明の第３実施形態について説明する。第３実施形態は、図１３で示した容量線駆動回路１５０を構成変更したものである。
図１４は、第３実施形態における容量線駆動回路の構成を示す図である。この図に示されるように、第３実施形態における容量線駆動回路１５０には、各行にＴＦＴ１７１が設けられるとともに、さらに、奇数行に対応して検出線１９５ａおよびオペアンプ（演算回路）３０ａが、偶数行に対応して検出線１９５ｂおよびオペアンプ３０ｂが、それぞれ設けられた構成となっている。

ここで、各行について、奇数ｉ行目および偶数（ｉ＋１）行目で代表して説明すると、奇数ｉ行目におけるＴＦＴ１７１（検出トランジスタ）は、そのゲート電極が当該ｉ行目の走査線１１２に接続され、そのソース電極が当該ｉ行目の容量線１３２に接続され、そのドレイン電極が検出線１９５ａに接続されている。オペアンプ３０ａは、その反転入力端（−）が検出線１９５ａに接続され、その非反転入力（＋）には目標信号として第３容量信号Ｖc3aが供給され、その出力端が第３給電線１８３ａに接続されるとともに、抵抗素子を介して自己の反転入力端（−）に負帰還される。
偶数（ｉ＋１）行目についても同様に、ＴＦＴ１７１は、そのゲート電極が当該（ｉ＋１）行目の走査線１１２に接続され、そのソース電極が当該（ｉ＋１）行目の容量線１３２に接続され、そのドレイン電極が検出線１９５ｂに接続されている。オペアンプ３０ｂは、その反転入力端（−）が検出線１９５ｂに接続され、その非反転入力（＋）には目標信号として第３容量信号Ｖc3bが供給され、その出力端が第３給電線１８３ｂに接続されるとともに、抵抗素子を介して自己の反転入力端（−）に負帰還される。

このような構成において、奇数ｉ行への走査信号ＹｉがＨレベルであると、ｉ行目のＴＦＴ１５７、１７１がいずれもオンする。このため、ＴＦＴ１７１のオンによって検出線１９５ａにはｉ行目の容量線１３２の（実際の）電圧が現れる一方、オペアンプ３０ａの出力端は、ｉ行目のＴＦＴ１５７のオンによってｉ行目の容量線１３２に接続される。
したがって、当該オペアンプ３０ａは、走査信号ＹｉがＨレベルである水平走査期間にわたって当該ｉ行目の容量線１３２が第３容量信号Ｖc3aの電圧に一致するように負帰還制御することになる。
同様に、偶数（ｉ＋１）行への走査信号Ｙ（ｉ＋１）がＨレベルである水平走査期間では、（ｉ＋１）行目のＴＦＴ１５７、１７１がいずれもオンするので、オペアンプ３０ｂは、当該（ｉ＋１）行目の容量線１３２が第３容量信号Ｖc3bの電圧に一致するように負帰還制御する。
なお、ここでは動作説明を、奇数ｉ行目および偶数（ｉ＋１）行目で代表させて説明しているが、１〜３２０行についても同様に順番に実行される。

したがって、第３実施形態によれば、１〜３２０行の各走査線の選択終了までに、各行の容量線１３２を、正確に電圧Ｖslまたは電圧Ｖshの一方に正確に安定化させることが可能となる。このため、第１、第２実施形態と比較して、横方向の表示むらの発生をより確実に抑えることが可能となる。
また、各容量線は、オペアンプ３０ａ、３０ｂによって負帰還制御されるので、ＴＦＴ１５７のオン抵抗は高くても良い。このため、ＴＦＴ１５７のトランジスタサイズを第１、第２実施形態と比較すると、小さくて済むので、額縁についても狭くすることが可能となる。
なお、負帰還制御した電圧を、第１給電線１８１または第２給電線１８２を介して給電する構成としたとき、選択行の容量線のみならず、非選択行の容量線についても、負帰還制御することになるので、横方向の表示むらや、オペアンプの消費電力増加など原因となりやすい。

＜第３実施形態の応用＞
図１４に示した構成では、奇数行に対応してオペアンプ３０ａを、偶数行に対応してオペアンプ３０ｂを、それぞれ設けたが、容量線への電圧負帰還制御は１行ずつ実行されるものであり、同時に２行実行されることはない。そこで、図１５に示されるように、１個のオペアンプ３０によって、容量線への電圧負帰還制御を実行する構成としても良い。なお、この構成においては、オペアンプ３０の出力を、奇数行の走査線が選択される場合に第３給電線１８３ａに、偶数行の走査線が選択される場合に第３給電線１８３ｂに、それぞれ振り分けるスイッチ４０が設けられる。
また、オペアンプ３０、３０ａ、３０ｂを用いて容量線の電圧を負帰還制御する構成は、左右に振り分けない図１１に示される構成にも適用可能である。

＜第１〜第３実施形態の関連事項＞
上述した実施形態では、ｉ行目のＴＦＴ１５１、１５２のゲート電極を、１行上の（ｉ−１）行目のＴＦＴ１６３、１６４のドレイン電極、および、１行下の（ｉ＋１）行目のＴＦＴ１６５、１６５のドレイン電極に接続したが、一定の行数ｍ（ｍは２以上の整数）だけ離間した走査線１１２に接続する構成でも良い。ただし、離間行数ｍが多くなると、配線が複雑化するだけでなく、ダミーの走査線１１２が１行目よりも上にｍ行、３２０行目よりも下にｍ行、計（２ｍ）行必要となる。
また、垂直帰線期間においては書込極性を指定することは無意味であるので、極性指定信号Ｐolなどの論理信号を一定のレベルに固定しても良い。さらに、コモン電極１０８の電圧Ｖcomを、正極性書込が指定されたときに低位とし、負極性書込が指定されたときに高位として切り替える構成でも良い。

また、各実施形態では、画素容量１２０として画素電極１１８とコモン電極１０８とで液晶１０５を挟持して、液晶にかかる電界方向を基板面垂直方向とした構成としたが、画素電極、絶縁層およびコモン電極とを積層して、液晶にかかる電界方向を基板面水平方向とした構成としても良い。
さらに、画素容量１２０はノーマリーホワイトモードとしたが、電圧無印加状態において暗い状態となるノーマリーブラックモードとしても良い。また、画素容量１２０は透過型に限られず、反射型であっても良いし、透過型および反射型の両者を組み合わせた、いわゆる半透過半反射型としても良い。
くわえて、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしても良いし、さらに、例えばＧを、ＹＧ（黄緑）およびＥＧ（エメラルドグリーン）に分けて、これらの４色の画素で１ドットを構成して、広色帯化を図った構成としても良い。

上述した説明では、書込極性の基準を、画素容量の他端であるコモン電極１０８の電圧ＬＣcomとしているが、これは、画素１１０におけるＴＦＴ１１６が理想的なスイッチとして機能する場合であり、実際には、ＴＦＴ１１６のゲート・ドレイン間の寄生容量に起因して、オンからオフ状態が変化するときにドレイン電極（画素電極１１８）の電位が低下する現象（プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる）が発生する。このプッシュダウンによる電位低下量は、ＴＦＴ１１６のオン時に書き込む電圧が低くなるにつれて、大きくなるので、負極性書込による画素容量１２０の電圧実効値が、正極性書込による実効値よりも若干大きくなってしまう（ＴＦＴ１１６がｎチャネルの場合）。このため、プッシュダウンの影響が相殺されるように、書込極性の基準電圧を、電圧ＬＣcomよりも高位側にオフセットして設定するようにしても良い。
さらに、蓄積容量１３０は、直流的には絶縁されているので、電圧Ｖsl、Ｖshの差が上述の関係となっていれば良いので、例えば電圧ＬＣcomとの電位差は何ボルトであっても構わない。

＜電子機器＞
次に、上述した実施形態に係る電気光学装置１０を表示装置として有する電子機器について説明する。図１６は、いずれかの実施形態に係る電気光学装置１０を用いた携帯電話１２００の構成を示す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受話口１２０４、送話口１２０６とともに、上述した電気光学装置１０を備えるものである。なお、電気光学装置１０のうち、表示領域１００に相当する部分の構成要素については外観としては現れない。

なお、電気光学装置１０が適用される電子機器としては、図１６に示される携帯電話の他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、フォトストレージビューワ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述した電気光学装置１０が適用可能であることは言うまでもない。

本発明の第１実施形態に係る電気光学装置の構成を示す図である。 同電気光学装置における画素の構成を示す図である。 同電気光学装置における容量線駆動回路の構成を示す図である。 同電気光学装置の動作を説明するための図である。 同電気光学装置の書き込みを説明するための図である。 同電気光学装置のデータ信号の電圧と画素電極の電圧との関係を示す図である。 同容量線駆動回路の動作を説明するための図である。 同容量線駆動回路の動作を説明するための図である。 同電気光学装置の動作を説明するための電圧波形図である。 同電気光学装置の動作を説明するための図である。 同容量線駆動回路構成の別構成を示す図である。 別構成の動作を説明するための図である。 第２実施形態に係る容量線駆動回路の構成を示す図である。 第３実施形態に係る容量線駆動回路の構成を示す図である。 同容量線駆動回路構成の別構成を示す図である。 実施形態に係る電気光学装置を用いた携帯電話を示す図である。

符号の説明

１０…電気光学装置、２０…制御回路、３０、３０ａ、３０ｂ…オペアンプ、４０…スイッチ、５０…ＮＯＴ回路、１００…表示領域、１０８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１２０…画素容量、１３０…蓄積容量、１３２…容量線、１４０…走査線駆動回路、１５０…容量線駆動回路、１５１、１５２、１６３〜１６６、１７１…ＴＦＴ、１８１…第１給電線、１８２…第２給電線、１８３、１８３ａ、１８３ｂ…第３給電線、１９５…検出線、１２００…携帯電話

Claims (7)

1. 複数の走査線と、
   複数のデータ線と、
   前記複数の走査線に対応して設けられた複数の容量線と、
   前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、各々は、
   一端が前記データ線に接続されるとともに、前記走査線が選択されたときに前記一端と他端との間でオン状態となる画素スイッチング素子と、
   一端が前記画素スイッチング素子の他端に接続され、他端がコモン電極に接続された画素容量と、
   前記画素容量の一端と前記走査線に対応して設けられた容量線との間に電気的に介挿された蓄積容量と、
   を含む画素と、
   を有する電気光学装置の駆動回路であって、
   前記複数の走査線を所定の順番で選択する走査線駆動回路と、
   前記容量線の各々に対応して第１トランジスタ、第２トランジスタ、および補助トランジスタの組を有し、
   一の容量線に対応する前記第１トランジスタのソース電極は、第１電圧を給電する第１給電線または前記第１電圧とは異なる第２電圧を給電する第２給電線のいずれか一方に接続され、
   前記一の容量線に対応する前記第２トランジスタのソース電極は、前記第１給電線または前記第２給電線のいずれか他方に接続され、
   前記一の容量線に対応する前記補助トランジスタは、そのゲート電極が当該一の容量線に対応する前記走査線に接続され、そのソース電極が第３給電線に接続され、
   前記一の容量線に対応する前記第１トランジスタ、前記第２のトランジスタ、および前記補助トランジスタのドレイン電極同士が当該一の容量線に接続されて、
   前記一の容量線に対し、
   前記一の容量線に対応する一の走査線が選択される期間に、
   前記第１トランジスタまたは前記第２トランジスタのいずれか一方がオン状態になって、前記第１電圧または前記第２電圧のいずれか一方を印加するとともに、前記補助トランジスタがオン状態になって、前記第３給電線に給電される前記第１電圧または前記第２電圧のいずれか一方を印加し、
   当該一の走査線に対する選択が終了した後に、
   前記第１トランジスタまたは前記第２トランジスタのいずれか他方がオン状態になって、前記第１電圧または前記第２電圧のいずれか他方を印加する容量線駆動回路と、
   選択された前記走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、前記データ線を介して供給するデータ線駆動回路と、
   を具備することを特徴とする電気光学装置の駆動回路。
2. 奇数行の容量線に対応する第１トランジスタのソース電極は、前記第１給電線に接続され、前記奇数行の容量線に対応する第２トランジスタのソース電極は、前記第２給電線に接続され、
   偶数行の容量線に対応する第１トランジスタのソース電極は、前記第２給電線に接続され、前記偶数行の容量線に対応する第２トランジスタのソース電極は、前記第１給電線に接続され、
   前記一の走査線が選択される期間にオン状態となる前記第１トランジスタ、前記第２トランジスタは、前記一の走査線の選択毎に交互に切り替えられる
   ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
3. 前記容量線駆動回路は、
   前記走査線の各々に対応して、第３乃至第６トランジスタを有し、
   前記一の走査線に対応する第３乃至第６トランジスタのゲート電極は、当該一の走査線に共通接続され、
   前記第３トランジスタおよび第５トランジスタのソース電極は、論理レベルが一方である信号線に接続され、
   前記第４トランジスタおよび第６トランジスタのソース電極は、前記論理レベルの反転レベルである反転信号線に接続され、
   前記一の容量線に対応する前記第１トランジスタは、
   そのゲート電極が当該一の容量線に対応する走査線よりも所定数だけ一方向に離間した走査線に対応する第３トランジスタのドレイン電極、および、当該一の容量線に対応する走査線よりも所定数だけ他方向に離間した走査線に対応する第６トランジスタのドレイン電極に接続され、
   前記一の容量線に対応する前記第２トランジスタは、
   そのゲート電極が当該一の容量線に対応する走査線よりも所定数だけ一方向に離間した走査線に対応する第４トランジスタのドレイン電極、および、当該一の容量線に対応する走査線よりも所定数だけ他方向に離間した走査線に対応する第５トランジスタのドレイン電極に接続された
   ことを特徴とする請求項２に記載の電気光学装置の駆動回路。
4. 前記第３給電線は２本であって、２本のうち、
   一方には、前記第１または第２電圧のいずれか一方が給電され、
   他方には、前記第１または第２電圧のいずれか他方が給電され、
   奇数行の容量線に対応する補助トランジスタのソース電極は、前記第３給電線の一方に接続され、
   偶数行の容量線に対応する補助トランジスタのソース電極は、前記第３給電線の他方に接続された
   ことを特徴とする請求項２に記載の電気光学装置の駆動回路。
5. 前記容量線駆動回路は、
   前記容量線の各々に対応した検出トランジスタと、
   演算回路と、を有し、
   前記一の容量線に対応する検出トランジスタは、そのゲート電極が当該一の走査線に接続され、そのソース電極が当該一の容量線に接続され、そのドレイン電極が検出線に接続され、
   前記演算回路は、前記検出線の電圧が前記第１電圧または前記第２電圧の一方となるように制御した電圧を、前記第１給電線または前記第２給電線の一方あるいは第３給電線、若しくは、前記第１給電線または前記第２給電線の一方と前記第３給電線と、に給電する
   ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
6. 複数の走査線と、
   複数のデータ線と、
   前記複数の走査線に対応して設けられた複数の容量線と、
   前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、各々は、
   一端が前記データ線に接続されるとともに、前記走査線が選択されたときに前記一端と他端との間でオン状態となる画素スイッチング素子と、
   一端が前記画素スイッチング素子の他端に接続され、他端がコモン電極に接続された画素容量と、
   前記画素容量の一端と前記走査線に対応して設けられた容量線との間に電気的に介挿された蓄積容量と、
   を含む画素と、
   前記複数の走査線を所定の順番で選択する走査線駆動回路と、
   前記容量線の各々に対応して第１トランジスタ、第２トランジスタ、および補助トランジスタの組を有し、
   一の容量線に対応する前記第１トランジスタのソース電極は、第１電圧を給電する第１給電線または前記第１電圧とは異なる第２電圧を給電する第２給電線のいずれか一方に接続され、
   前記一の容量線に対応する前記第２トランジスタのソース電極は、前記第１給電線または前記第２給電線のいずれか他方に接続され、
   前記一の容量線に対応する前記補助トランジスタは、そのゲート電極が当該一の容量線に対応する走査線に接続され、そのソース電極が第３給電線に接続され、
   前記一の容量線に対応する前記第１トランジスタ、前記第２のトランジスタ、および前記補助トランジスタのドレイン電極同士が当該一の容量線に接続されて、
   前記一の容量線に対し、
   前記一の容量線に対応する一の走査線が選択される期間に、
   前記第１トランジスタまたは前記第２トランジスタのいずれか一方がオン状態になって、前記第１電圧または前記第２電圧のいずれか一方を印加するとともに、前記補助トランジスタがオン状態になって、前記第３給電線に給電される前記第１電圧または前記第２電圧のいずれか一方を印加し、
   当該一の走査線に対する選択が終了した後に、
   前記第１トランジスタまたは前記第２トランジスタのいずれか他方がオン状態になって、前記第１電圧または前記第２電圧のいずれか他方を印加する容量線駆動回路と、
   選択された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を、前記データ線を介して供給するデータ線駆動回路と、
   を具備することを特徴とする電気光学装置。
7. 請求項６に記載の電気光学装置を有する
   ことを特徴とする電子機器。

Images