JP4192980B2 - 電気光学装置、駆動回路および電子機器 - Google Patents

Description

本発明は、液晶などの電気光学装置において、データ線の電圧振幅を抑えるとともに表
示の高品位化を図る技術に関する。

液晶などの電気光学装置では、走査線とデータ線との交差に対応して画素容量（液晶容
量）が設けられるが、この画素容量を交流駆動する必要がある場合、データ信号の電圧振
幅が正負の両極性となるので、データ線にデータ信号を供給するデータ線駆動回路におい
ては、構成素子に電圧振幅に対応した耐圧が要求される。このため、画素容量に並列して
蓄積容量を設けるとともに、各行において蓄積容量を共通接続した容量線を、走査線の選
択に同期させて２値で駆動することにより、データ信号の電圧振幅を抑える技術が提案さ
れている（特許文献１参照）。
特開２００１−８３９４３号公報

ところで、この技術では、容量線を駆動する回路が、走査線を駆動する走査線駆動回路
（実質的にはシフトレジスタ）と同等であるので、容量線を駆動するための回路構成が複
雑化してしまう。
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、回路構
成の複雑化を抑えつつ、データ線の電圧振幅を一部抑えた上で、表示の高品位化を図るこ
とが可能な電気光学装置、その駆動回路および電子機器を提供することにある。

上記目的を達成するために、本発明に係る電気光学装置の駆動回路は、複数行の走査線
と、複数列のデータ線と、前記複数行の走査線の各行に対応して設けられた第１および第
２容量線と、前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、
各々は、一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が
選択されたときに導通状態となる画素スイッチング素子と、前記画素スイッチング素子と
コモン電極との間に介挿された画素容量と、前記画素容量の一端と前記走査線に対応して
設けられた第１または第２容量線のいずれか一方との間に介挿された蓄積容量と、を含む
画素と、を有する電気光学装置の駆動回路であって、前記走査線を所定の順番で選択する
走査線駆動回路と、一の走査線に対応して設けられた第１容量線を、当該一の走査線が選
択されたときに所定電圧とし、当該一の走査線に対して所定数行だけ離間した走査線が選
択されたときに、前記所定電圧から所定値だけ変化させるかまたは前記所定電圧とし、当
該一の走査線に対応して設けられた第２容量線を、当該一の走査線が選択されたときに前
記所定電圧とし、当該一の走査線に対して所定数行だけ離間した走査線が選択されたとき
に、前記所定電圧とするかまたは前記所定電圧から前記所定値だけ変化させる容量線駆動
回路と、選択された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ
信号を、データ線を介して供給するデータ線駆動回路と、を具備することを特徴とする。
本発明によれば、簡易な構成によってデータ線の電圧振幅が抑えられるとともに、蓄積容
量の接続先を第１または第２容量線とすることにより、画素容量に書き込む電圧を、接続
先で異ならせることができるので、表示の高品位化を図ることが可能となる。

本発明に係る電気光学装置の駆動回路において、当該一の走査線に対応する画素のうち
、奇数列のデータ線に対応するものの蓄積容量は、自身に対応する画素容量の一端と、前
記第１または第２容量線のいずれか一方との間に介挿され、偶数列のデータ線に対応する
ものの蓄積容量は、自身に対応する画素容量の一端と、前記第１または第２容量線のいず
れか他方との間に介挿された構成とすると、画素容量に対する書込極性が行および列毎に
交互に反転するドット反転となる。なお、本発明において奇数、偶数とは、連続して配列
する行または列について、１本おきに特定するための相対的な概念に過ぎない。
また、前記容量線駆動回路は、当該一の走査線に対応して設けられた第１容量線を、当
該一の走査線が選択されたときに、前記所定電圧の第１容量信号を供給する第１給電線に
接続し、当該一の走査線に対して所定数行だけ離間した走査線が選択されたときに、前記
所定電圧から所定値だけ高位または低位の一方であるか、もしくは、前記所定電圧である
第２容量信号を供給する第２給電線に接続し、当該一の走査線に対応して設けられた第２
容量線を、当該一の走査線が選択されたときに前記第１給電線に接続し、当該一の走査線
に対して所定数行だけ離間した走査線が選択されたときに、前記所定電圧であるか、もし
くは、前記所定電圧から前記所定値だけ高位または低位の他方である第３容量信号を供給
する第３給電線に接続する構成としても良い。
ここで、前記第１容量信号は、前記所定電圧で時間的に一定であり、前記第２および第
３容量信号の電圧は、低位側電圧と高位側電圧とで互いに排他的であり、１行の走査線を
選択する毎に切り替わる構成としても良い。
また、前記容量線駆動回路は、各行に対応して、第１乃至第４トランジスタを有し、前
記第１および第２容量線の各々に対応する前記第１および第２トランジスタは、ゲート電
極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第１給電線に接続さ
れ、前記第３トランジスタは、ゲート電極が当該一の容量線に対応する走査線から所定行
離間した走査線に接続され、ソース電極が前記第２給電線に接続され、前記第４トランジ
スタは、ゲート電極が当該一の容量線に対応する走査線から所定行離間した走査線に接続
され、ソース電極が前記第３給電線に接続され、前記第１および第３トランジスタのドレ
イン電極が当該行に対応する第１容量線に接続されるとともに、前記第２および第４トラ
ンジスタのドレイン電極が当該行に対応する第２容量線に接続された構成としても良く、
さらに、前記容量線駆動回路は、一の走査線に対応して設けられた第１および第２容量線
を、当該一の走査線から所定行離間した走査線であって当該一の走査線の後に選択される
走査線の選択が終了してから、再び当該一の走査線が選択されるまで、それぞれハイ・イ
ンピーダンス状態としても良い。
一方、本発明において、奇数行奇数列および偶数行偶数列の蓄積容量は、自身に対応す
る画素容量の一端と前記第１または第２容量線のいずれか一方との間に介挿され、奇数行
偶数列および偶数行奇数列の蓄積容量は、自身に対応する画素容量の一端と前記第１また
は第２容量線のいずれか他方との間に介挿され、前記容量線駆動回路は、一の走査線に対
応して設けられた第１容量線を、第１容量信号を供給する第１給電線に接続し、一の走査
線に対応して設けられた第２容量線を、当該一の走査線が選択されたときに前記第１給電
線に接続し、当該一の走査線に対して所定数行だけ離間した走査線が選択されたときに、
第２容量信号を供給する第２給電線に接続し、前記第１容量信号と前記第２容量信号とは
、一方が高位であって他方が低位である場合と一方が低位であって他方が高位である場合
とで、両者の差電圧を前記所定値に保ったまま１または複数フレームの期間毎に切り替わ
り、前記コモン電極の電圧は、前記第１容量信号と同一である構成としても良い。
なお、本発明は、電気光学装置の駆動回路のみならず、電気光学装置としても、さらに
は、当該電気光学装置を有する電子機器としても概念することが可能である。

以下、本発明の実施の形態について図面を参照して説明する。

＜第１実施形態＞
まず、本発明の第１実施形態について説明する。図１は、本発明の第１実施形態に係る
電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、表示領域１００を有し、この表示領域
１００の周辺に、制御回路２０、走査線駆動回路１４０、容量線駆動回路１５０、データ
線駆動回路１９０が配置した構成となっている。このうち、表示領域１００は、画素１１
０が配列する領域であり、本実施形態では、３２１行の走査線１１２が行（Ｘ）方向に延
在する一方、２４０列のデータ線１１４が列（Ｙ）方向に延在するように、それぞれ設け
られるとともに、このうち、最終３２１行目以外の１〜３２０行目の走査線１１２と１〜
２４０列目のデータ線１１４との各交差に対応して、画素１１０がそれぞれ設けられてい
る。したがって、本実施形態では、画素１１０が表示領域１００において縦３２０行×横
２４０列でマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨では
ない。
なお、本実施形態では、３２１行目の走査線１１２は、表示領域１００の垂直走査（画
素１１０に対する電圧書込のために走査線を順番に選択する動作）には寄与しないことに
なる。

一方、本実施形態では、１〜３２０行目の各走査線１１２に対応するように、それぞれ
第１容量線１３１および第２容量線１３２の対がＸ方向にそれぞれ延在して設けられてい
る。
本実施形態において画素１１０のうち、奇数（１、３、５、…、２３９）列目のものは
、第１容量線１３１に対応し、偶数（２、４、６、…、２４０）列目のものは、第２容量
線１３２に対応する。そこで、画素１１０の詳細な構成について説明する。

図２は、画素１１０の構成を示す図であり、ｉ行及びこれに隣接する（ｉ＋１）行と、
ｊ列及びこれに隣接する（ｊ＋１）列との交差に対応する２×２の計４画素分の構成が示
されている。
なお、本実施形態において、ｉおよび（ｉ＋１）は、画素１１０が配列する行のうち、
連続する２行を、行を特定しないで一般的に示す場合の記号であって、１、２、３、…、
３２０である。ただし、ｉ、（ｉ＋１）については、走査線１１２に対応する行を説明す
る場合には、ダミーである３２１行目を含める必要があるので１以上３２１以下の整数と
なる。
一方、ｊは、画素１１０が配列する列のうち、奇数の列を一般的に示す場合の記号であ
って、１、３、５、…、２３９である。このため、（ｊ＋１）は、奇数ｊよりも「１」だ
け大きい２、４、６、…、２４０の偶数である。

図２に示されるように、各画素１１０は、画素スイッチング素子として機能するｎチャ
ネル型の薄膜トランジスタ（thin film transistor：以下単に「ＴＦＴ」と略称する）１
１６と、画素容量（液晶容量）１２０と、蓄積容量１３０とを有する。各画素１１０につ
いては、蓄積容量１３０の接続先を除けば、互いに同一構成なので、ｉ行ｊ列に位置する
もので代表して説明すると、当該ｉ行ｊ列の画素１１０において、ＴＦＴ１１６のゲート
電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１
４に接続され、そのドレイン電極は画素容量１２０の一端たる画素電極１１８に接続され
ている。
画素容量１２０の他端はコモン電極１０８である。このコモン電極１０８は、図１に示
されるように全ての画素１１０にわたって共通であり、コモン信号Ｖcomが供給される。
なお、本実施形態においてコモン信号Ｖcomは、後述するように電圧ＬＣcomであり、時間
的に一定である。

また、ｉ行目であって奇数ｊ列の画素１１０における蓄積容量１３０は、一端が画素電
極１１８（ＴＦＴ１１６のドレイン電極）に接続されるとともに、他端がｉ行目の第１容
量線１３１に接続されている。なお、ｉ行目であって偶数（ｊ＋１）列の画素１１０にお
ける蓄積容量１３０は、一端が画素電極１１８に接続される点は、奇数列目と同様である
が、他端がｉ行目の第２容量線１３２に接続されている。
なお、奇数列目と偶数列目の蓄積容量１３０における容量値は互いに同じであり、それ
ぞれＣsとそれぞれ表記している。また、画素容量１２０における容量値を、Ｃpixと表記
している。
一方、図２において、Ｙｉ、Ｙ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の走査線１
１２に供給される走査信号を示し、また、Ｃa−ｉ、Ｃb−ｉは、それぞれｉ行目に対応す
る第１容量線１３１および第２容量線１３２における電圧を示している。

表示領域１００は、画素電極１１８が形成された素子基板とコモン電極１０８が形成さ
れた対向基板との一対の基板同士を、電極形成面が互いに対向するように一定の間隙を保
って貼り合わせるとともに、この間隙に液晶１０５を封止した構成となっている。このた
め、画素容量１２０は、画素電極１１８とコモン電極１０８とで誘電体の一種である液晶
１０５を挟持したものとなって、画素電極１１８とコモン電極１０８との差電圧を保持す
る構成となっている。この構成において、画素容量１２０の透過光量は、当該保持電圧の
実効値に応じて変化する。なお、本実施形態では説明の便宜上、画素容量１２０において
保持される電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方
、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒
色表示になるノーマリーホワイトモードであるとする。

説明を再び図１に戻すと、制御回路２０は、各種の制御信号を出力して電気光学装置１
０における各部の制御等をするとともに、第１容量信号Ｖc1を第１給電線１８１に、第２
容量信号Ｖc2aを第２給電線１８２に、第３容量信号Ｖc2bを第３給電線１８３に、それぞ
れ供給する。また、制御回路２０は、コモン信号Ｖcomをコモン電極１０８に供給する。

表示領域１００の周辺には、走査線駆動回路１４０や、容量線駆動回路１５０、データ
線駆動回路１９０などの周辺回路が設けられている。このうち、走査線駆動回路１４０は
、制御回路２０による制御にしたがって、１フレームの期間にわたって走査信号Ｙ１、Ｙ
２、Ｙ３、…、Ｙ３２０、Ｙ３２１を、それぞれ１、２、３、…、３２０、３２１行目の
走査線１１２に供給するものである。すなわち、走査線駆動回路１４０は、走査線を１、
２、３、…、３２０、３２１行目という順番で選択するとともに、選択した走査線への走
査信号を選択電圧Ｖddに相当するＨレベルとし、それ以外の走査線への走査信号を非選択
電圧（接地電位Ｇn d）に相当するＬレベルとする。

なお、詳細には、走査線駆動回路１４０は、図４に示されるように、制御回路２０から
供給されるスタートパルスＤyをクロック信号Ｃlyにしたがって順次シフトすること等に
よって、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０、Ｙ３２１を出力する。
また、本実施形態において１フレームの期間とは、図４に示されるように、走査信号Ｙ
１がＨレベルになってから走査信号Ｙ３２０がＬレベルになるまで有効走査期間Ｆaと、
それ以外の期間である期間、すなわち、ダミーの走査信号Ｙ３２１がＨレベルとなってか
ら走査信号Ｙ１が再びＨレベルとなるまでの帰線期間とを含む。また、１行の走査線１１
２が選択される期間が水平走査期間（Ｈ）である。

容量線駆動回路１５０は、本実施形態では、各行に対応して設けられたＴＦＴ５１〜５
４の組から構成される。ここで、ｉ行目に対応するＴＦＴ５１〜５４について説明すると
、当該ＴＦＴ５１（第１トランジスタ）のゲート電極と当該ＴＦＴ５２（第２トランジス
タ）のゲート電極とは、いずれもｉ行目の走査線１１２に共通接続され、また、それらの
ソース電極も第１給電線１８１に共通接続されている。一方、ｉ行目に対応するＴＦＴ５
３（第３トランジスタ）のゲート電極と当該ＴＦＴ５４（第４トランジスタ）のゲート電
極とは、いずれもｉ行目の次に選択される（ｉ＋１）行目の走査線１１２に共通接続され
るが、ＴＦＴ５３のソース電極は、第２給電線１８２に接続され、ＴＦＴ５４のソース電
極は、第３給電線１８３に接続されている。そして、ｉ行目に対応するＴＦＴ５１、５３
の共通ドレイン電極が、ｉ行目の第１容量線１３１に接続され、ｉ行目に対応するＴＦＴ
５２、５４の共通ドレイン電極が、ｉ行目の第２容量線１３２に接続されている。
なお、ここでは説明のために、代表してｉ行目で説明しているが、他の行においても同
様な構成である。

データ線駆動回路１９０は、走査線駆動回路１４０により選択される走査線１１２に位
置する画素１１０の階調に応じた電圧であって、極性指示信号Ｐolに対応する電圧のデー
タ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を、１、２、３、…、２４０列目のデータ線１１
４にそれぞれ供給するものである。
ここで、データ線駆動回路１９０は、縦３２０行×横２４０列のマトリクス配列に対応
した記憶領域（図示省略）を有し、各記憶領域には、それぞれに対応する画素１１０の階
調値（明るさ）を指定する表示データＤaが記憶される。各記憶領域に記憶される表示デ
ータＤaは、表示内容に変更が生じた場合に、制御回路２０によってアドレスとともに変
更後の表示データＤaが供給されて書き換えられる。
データ線駆動回路１９０は、選択される走査線１１２に位置する画素１１０の表示デー
タＤaを記憶領域から読み出すとともに、当該階調値に応じた電圧であって指定された極
性に応じた電圧のデータ信号に変換し、データ線１１４に供給する動作を、選択される走
査線１１２に位置する１〜２４０列のそれぞれについて実行する。

極性指示信号Ｐolは、本実施形態では、Ｈレベルであれば、奇数行奇数列（および偶数
行偶数列）の画素に対して正極性書込を、奇数行偶数列（および偶数行奇数列）の画素に
対して負極性書込を、それぞれ指定する一方、反対にＬレベルであれば、奇数行奇数列（
および偶数行偶数列）の画素に対して負極性書込を、奇数行偶数列（および偶数行奇数列
）の画素に対して正極性書込を、それぞれ指定する信号であり、図４に示されるように、
１フレームの期間において水平走査期間（Ｈ）毎に極性反転する。すなわち、本実施形態
では、行および列毎に書込極性を反転させるドット反転方式としている。
なお、極性指示信号Ｐolは、隣接するフレームの期間同士に着目したときに同一走査線
が選択される水平走査期間でみても論理反転の関係、すなわち、隣接するフレームの期間
同士で比較したときに互い位相が１８０度シフトした関係となっている。このように極性
反転する理由は、液晶に直流成分が印加されることによる劣化を防止するためである。
また、本実施形態における書込極性については、画素容量１２０に対して階調に応じた
電圧を保持させる際に、画素電極１１８の電圧がコモン電極１０８よりも高位側である場
合を正極性といい、低位側である場合を負極性という。一方、電圧については、特に説明
のない限り、電源の接地電位Ｇndを基準としている。

なお、制御回路２０は、クロック信号Ｃlyの論理レベルが遷移するタイミングにおいて
ラッチパルスＬpをデータ線駆動回路１９０に供給する。上述したように、走査線駆動回
路１４０は、スタートパルスＤyをクロック信号Ｃlyにしたがって順次シフトすること等
によって、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０、Ｙ３２１を出力するので、
走査線が選択される期間の開始タイミングは、クロック信号Ｃlyの論理レベルが遷移する
タイミングである。したがって、データ線駆動回路１９０は、例えばラッチパルスＬpを
１フレームの期間にわたってカウントし続けることによって何行目の走査線が選択される
のか、および、ラッチパルスＬpの供給タイミングによって走査線の選択の開始タイミン
グを知ることができる。

なお、本実施形態において、素子基板には、表示領域１００における走査線１１２や、
データ線１１４、第１容量線１３１、第２容量線１３２、ＴＦＴ１１６、画素電極１１８
、蓄積容量１３０に加えて、容量線駆動回路１５０におけるＴＦＴ５１〜５４や、第１給
電線１８１、第２給電線１８２、第３給電線１８３なども形成される。

図３は、このような素子基板のうち、容量線駆動回路１５０と表示領域１００との境界
付近の構成を示す平面図である。
この図に示されるように、本実施形態では、ＴＦＴ１１６、５１〜５４は、アモルファ
スシリコン型であって、そのゲート電極が半導体層よりも下側（紙面奥側）に位置するボ
トムゲート型である。
詳細には、第１導電層となるゲート電極層のパターニングによって、走査線１１２や、
第１容量線１３１、第２容量線１３２、ＴＦＴのゲート電極が形成され、その上にゲート
絶縁膜（図示省略）が形成され、さらにＴＦＴの半導体層が島状に形成されている。この
半導体層の上には、保護層を介して第２導電層となるＩＴＯ（indium tin oxide）層のパ
ターニングによって、矩形形状の画素電極１１８が形成され、さらに、第３導電層となる
アルミニウムなどの金属層のパターニングによって、ＴＦＴのソース電極や、ドレイン電
極とともに、データ線１１４、第１給電線１８１、第２給電線１８２、第３給電線１８３
など、各種の接続配線が形成されている。

各行の走査線１１２は、表示領域１００においては上述したようにＸ方向に延在して設
けられる。
ここで、ｉ行目の走査線１１２は、容量線駆動回路１５０においてＴＦＴ５１、５２の
ゲート電極となるようにＹ（下）方向に分岐する部分を有し、また、図示していないが１
行上の（ｉ−１）行目に対応するＴＦＴ５３、５４のゲート電極となるように上方向に分
岐する部分を有するが、それ以外は表示領域１００と同様にＸ方向に延在している。
ＴＦＴ５１、５３の共通ドレイン電極６２は、上記第３導電膜をパターニングしたもの
であり、上記保護層およびゲート絶縁膜を貫通するコンタクトホール（図において×印）
を介して、ゲート電極層をパターニングした配線６４に接続されている。さらに、配線６
４は、第３導電膜をパターニングした配線６６にコンタクトホールを介して接続され、こ
の配線６６は、コンタクトホールを介して、ｉ行目の第１容量線１３１に接続されている
。

一方、ＴＦＴ５２、５４の共通ドレイン電極７２は、第３導電膜をパターニングしたも
のであり、コンタクトホールを介して、ｉ行目の第２容量線１３２に接続されている。
また、第３給電線１８３は、コンタクトホールを介して、ゲート電極層をパターニング
した配線７４に接続され、この配線７４は、コンタクトホールを介して、ＴＦＴ５４のソ
ース電極７６に接続されている。なお、ソース電極７６は、第３導電膜をパターニングし
たものである。
また、第１給電線１８１のうち、ＴＦＴの半導体層と重なる部分（幅広部分）が、ＴＦ
Ｔ５１、５２のソース電極であり、第２給電線１８２のうち、半導体層と重なる部分が、
ＴＦＴ５３のソース電極である。
一方、奇数列の画素に対応する蓄積容量１３０は、画素電極１１８の下層において幅広
となるように形成された第１容量線１３１の部分と当該画素電極１１８とにより上記ゲー
ト絶縁膜を誘電体として挟持した構成であり、偶数列の蓄積容量１３０は、同様に、画素
電極１１８の下層において幅広となるように形成された第２容量線１３２の部分と当該画
素電極１１８とにより上記ゲート絶縁膜を誘電体として挟持した構成である。
なお、画素電極１１８と対向するコモン電極１０８は、対向基板に形成されるので、素
子基板の平面図を示す図３には現れない。

図３においては、あくまでも一例であり、ＴＦＴの型については他の構造、例えばゲー
ト電極の配置でいえばトップゲート型としても良いし、プロセスでいえばポリシリコン型
としても良い。また、容量線駆動回路１５０の素子を表示領域１００に造り込むのではな
く、ＩＣチップを素子基板側に実装する構成としても良い。
ＩＣチップを素子基板側に実装する場合、走査線駆動回路１４０、容量線駆動回路１５
０を、データ線駆動回路１９０とともに半導体チップとしてまとめても良いし、それぞれ
別々のチップとしても良い。また、制御回路２０については、ＦＰＣ（flexible printed
circuit）基板等を介して接続しても良いし、半導体チップとして素子基板に実装する構
成としても良い。
また、本実施形態を透過型ではなく反射型とする場合には、画素電極１１８について反
射性の導電層をパターニングしたものとしても良いし、別途の反射性金属層をパターニン
グしても良い。さらに、透過型および反射型の両者を組み合わせた、いわゆる半透過半反
射型としても良い。

次に、本実施形態に係る電気光学装置１０の動作について説明する。
上述したように本実施形態において、制御回路２０は、極性指示信号Ｐolについて水平
走査期間（Ｈ）毎に極性反転させる。このため、極性指示信号Ｐolは、図４に示されるよ
うに、あるフレーム（「ｎフレーム」と表記している）の期間の最初にＨレベルとなり、
以下、水平走査期間（Ｈ）毎に極性を反転し、次の（ｎ＋１）フレームの期間の最初にＬ
レベルとなり、以下、水平走査期間（Ｈ）毎に極性を反転する。
また、本実施形態において制御回路２０は、第１容量信号Ｖc1についてはコモン電極１
０８と同じ電圧ＬＣcomで一定とし、第２容量信号Ｖc2aについては、極性指示信号Ｐolを
Ｈレベルとするときに電圧ＬＣcomよりも電圧ΔＶだけ低い電圧Ｖslとし、極性指示信号
ＰolをＬレベルとするときに電圧ＬＣcomとする。また、制御回路２０は、第３容量信号
Ｖc2bについては、極性指示信号ＰolをＨレベルとするときに電圧ＬＣcomとし、極性指示
信号ＰolをＬレベルとするときに電圧Ｖslとする。
すなわち、第２容量信号Ｖc2aと第３容量信号Ｖc2bとは、極性指示信号Ｐolのレベルに
応じて電圧ＬＣcom、Ｖslとを、互いに排他的に選択するとともに、水平走査期間（Ｈ）
毎に切り替わる構成となっている。

ｎフレームにおいては、走査線駆動回路１４０によって最初に１行目の走査線１１２が
選択されるので、走査信号Ｙ１がＨレベルになる。
一方、走査信号Ｙ１がＨレベルになるタイミングにおいてラッチパルスＬpが出力され
ると、データ線駆動回路１９０は、１行目であって１、２、３、…、２４０列目の画素の
表示データＤaを読み出すとともに、極性指示信号ＰolがＨレベルであるので、奇数列に
ついては、読み出した列の表示データＤaで指定された電圧だけ、電圧ＬＣcomを基準に高
位側とした電圧に変換する一方、偶数列については、読み出した列の表示データＤaに対
応した電圧であって、かつ、負極性に対応した電圧（この意味については後述する）に変
換する。
そして、データ線駆動回路１９０は、それぞれの各列において変換した電圧を、データ
信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０として、それぞれ１、２、３、…、２４０列のデー
タ線１１４に供給する。

さて、走査信号Ｙ１がＨレベルになると、１行１列〜１行２４０列の画素におけるＴＦ
Ｔ１１６がオンするので、これらの画素電極１１８には、データ信号Ｘ１、Ｘ２、Ｘ３、
…、Ｘ２４０が印加される。このため、１行１列〜１行２４０列の画素容量１２０には、
データ信号Ｘ１〜Ｘ２４０と電圧ＬＣcomとの差電圧が書き込まれることになる。
一方、走査信号Ｙ１がＨレベルであれば、容量線駆動回路１５０にあっては、１行目の
ＴＦＴ５１、５２がそれぞれオンする（ＴＦＴ５３、５４はオフ）。このため、１行目に
対応する第１容量線１３１および第２容量線１３２は、電圧ＬＣcomの第１容量信号Ｖc1
が供給された第１給電線１８１に、それぞれ接続される。
したがって、１行目に対応する第１容量線１３１および第２容量線１３２も、電圧ＬＣ
comとなるので、１行１列〜１行２４０列の蓄積容量１３０には、画素容量１２０と同様
に、データ信号Ｘ１〜Ｘ２４０と電圧ＬＣcomとの差電圧が書き込まれることになる。

次に走査信号Ｙ１がＬレベルになるとともに、走査信号Ｙ２がＨレベルになる。
ここで、容量線駆動回路１５０にあっては、走査信号Ｙ１がＬレベルになることにより
、１行目のＴＦＴ５１、５２がそれぞれオフする一方で、走査信号Ｙ２がＨレベルになる
ことにより、１行目のＴＦＴ５３、５４がそれぞれオンするので、１行目に対応する第１
容量線１３１は、第２容量信号Ｖc2aが供給される第２給電線１８２に接続され、同じく
１行目に対応する第２容量線１３２は、第３容量信号Ｖc2bが供給される第３給電線１８
３に接続される。
ここで、ｎフレームにおいて走査信号Ｙ２がＨレベルとなるとき、極性指示信号Ｐolが
極性反転してＬレベルとなるので、第２容量信号Ｖc2aは電圧ＬＣcomとなり、第３容量信
号Ｖc2bは電圧Ｖslとなり、これにより、１行目に対応する第１容量線１３１は、電圧Ｌ
Ｃcomであって電圧変化しないが、１行目に対応する第２容量線１３２は、電圧Ｖslとな
って電圧ΔＶだけ低下することになる。
したがって、ｎフレームにおいて走査信号Ｙ２がＨレベルになると、１行目のうち、奇
数列の画素では、走査信号Ｙ１がＨレベルとなったときに画素容量１２０および蓄積容量
１３０に対し書き込まれた差電圧がそのまま保持されるのに対し、偶数列の画素では、画
素容量１２０および蓄積容量１３０の直列接続において、画素容量１２０の他端であるコ
モン電極１０８が電圧ＬＣcomで一定に保たれた状態で、蓄積容量１３０の他端である第
２容量線１３２が電圧ΔＶだけ低下するので、走査信号Ｙ１がＨレベルとなったときに画
素容量１２０および蓄積容量１３０に対し書き込まれた差電圧が変動することになる。な
お、この電圧の変動については後述する。

一方、走査信号Ｙ２がＨレベルになるタイミングにおいてラッチパルスＬpが出力され
ると、データ線駆動回路１９０は、２行目であって１、２、３、…、２４０列目の画素の
表示データＤaを読み出すとともに、極性指示信号ＰolがＬレベルに極性反転するので、
奇数列については、読み出した列の表示データＤaに対応した電圧であって、かつ、負極
性に対応した電圧に変換する一方、偶数列については、読み出した列の表示データＤaに
対応した電圧だけ電圧ＬＣcomを基準に高位側とした電圧に変換し、それぞれの各列にお
いて変換した電圧を、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０として、１、２、３、
…、２４０列のデータ線１１４に供給する。
走査信号Ｙ２がＨレベルであれば、２行１列〜２行２４０列の画素におけるＴＦＴ１１
６がオンするので、２行１列〜２行２４０列の画素容量１２０には、データ信号Ｘ１〜Ｘ
２４０と電圧ＬＣcomとの差電圧が書き込まれることになる。
また、走査信号Ｙ２がＨレベルであれば、容量線駆動回路１５０にあっては、２行目の
ＴＦＴ５１、５２がそれぞれオンするので、２行目に対応する第１容量線１３１および第
２容量線１３２は、第１給電線１８１にそれぞれ接続される結果、電圧ＬＣcomとなる。
このため、２行１列〜２行２４０列の蓄積容量１３０には、画素容量１２０と同様に、
データ信号Ｘ１〜Ｘ２４０と電圧ＬＣcomとの差電圧が書き込まれることになる。

続いて、走査信号Ｙ２がＬレベルになるとともに、走査信号Ｙ３がＨレベルになる。
ここで、容量線駆動回路１５０にあっては、走査信号Ｙ２がＬレベルになることにより
、１行目のＴＦＴ５３がオフするので、１行目に対応する第１容量線１３１は、電気的に
いずれの部分とも接続されないハイ・インピーダンス状態となるが、その寄生容量によっ
てＴＦＴ５３のオフ直前の状態である電圧ＬＣcomに保持される。
同様に、走査信号Ｙ２がＬレベルになることにより、１行目のＴＦＴ５４がオフするの
で、１行目に対応する第２容量線１３２も、ハイ・インピーダンス状態となるが、その寄
生容量によってＴＦＴ５４のオフ直前の状態である電圧Ｖslに保持される。
したがって、以降、１行目において、奇数列目の画素容量１２０にあっては、走査信号
Ｙ１がＨレベルであるときに書き込まれたデータ信号の電圧とコモン電極１０８の電圧Ｌ
Ｃcomとの差電圧が保持される一方、偶数列目の画素容量１２０にあっては、走査信号Ｙ
２がＨレベルとなったときに変動した電圧が保持されることになる。

一方、容量線駆動回路１５０において、２行目について着目すると、走査信号Ｙ２がＬ
レベルになることにより、２行目のＴＦＴ５１、５２がそれぞれオフする一方で、走査信
号Ｙ３がＨレベルになることにより、２行目のＴＦＴ５３、５４がそれぞれオンする。
ここで、ｎフレームにおいて走査信号Ｙ３がＨレベルとなるとき、極性指示信号Ｐolが
再度、極性反転してＨレベルとなるので、第２容量信号Ｖc2aは電圧Ｖslとなり、第３容
量信号Ｖc2bは電圧Ｌcomとなり、これにより、２行目に対応する第１容量線１３１は、電
圧Ｖslとなって電圧ΔＶだけ低下する一方、２行目に対応する第２容量線１３２は、電圧
ＬＣcomであり、電圧変化しないことになる。
したがって、ｎフレームにおいて走査信号Ｙ３がＨレベルになると、２行目のうち、奇
数列の画素では、画素容量１２０および蓄積容量１３０の直列接続において、画素容量１
２０の他端であるコモン電極１０８が電圧ＬＣcomで一定に保たれた状態で、蓄積容量１
３０の他端である第２容量線１３２が電圧ΔＶだけ低下するので、走査信号Ｙ２がＨレベ
ルとなったときに画素容量１２０および蓄積容量１３０に対し書き込まれた差電圧が変動
する一方、偶数列の画素では、走査信号Ｙ２がＨレベルとなったときに画素容量１２０お
よび蓄積容量１３０に対し書き込まれた差電圧がそのまま保持されることになる。
なお、走査信号Ｙ３がＨレベルになると、走査信号Ｙ１がＨレベルであったときと同様
な電圧書き込み動作が３行１列〜３行２４０列の画素に対して実行される。

走査信号Ｙ３がＬレベルになるとともに、走査信号Ｙ４がＨレベルになる。
容量線駆動回路１５０において、走査信号Ｙ３がＬレベルになることにより、２行目の
ＴＦＴ５３がオフするので、２行目に対応する第１容量線１３１は、ハイ・インピーダン
ス状態となるが、その寄生容量によってＴＦＴ５３のオフ直前の状態である電圧Ｖslに保
持される。同様に、走査信号Ｙ３がＬレベルになることにより、２行目のＴＦＴ５４がオ
フするので、２行目に対応する第２容量線１３２も、ハイ・インピーダンス状態となるが
、ＴＦＴ５４のオフ直前の状態である電圧ＬＣcomに保持される。
したがって、以降、２行目において、奇数列目の画素容量１２０にあっては、走査信号
Ｙ２がＨレベルとなったときに変動した電圧が保持される一方、偶数列目の画素容量１２
０にあっては、走査信号Ｙ２がＨレベルであるときに書き込まれたデータ信号の電圧とコ
モン電極１０８の電圧ＬＣcomとの差電圧が保持されることになる。
なお、走査信号Ｙ４がＨレベルになると、走査信号Ｙ２がＨレベルであったときと同様
な電圧書き込み動作が４行１列〜４行２４０列の画素に対して実行される。

ｎフレームでは、以降同様な動作が繰り返される。
すなわち、ｎフレームにおいて、奇数行目の走査線が選択されて当該走査線への走査信
号がＨレベルになると、１つ前の偶数行目において、奇数列の画素では、画素容量１２０
および蓄積容量１３０に書き込まれた差電圧が変動し、偶数列の画素では、画素容量１２
０および蓄積容量１３０に書き込まれた差電圧がそのまま保持される一方、当該奇数行目
において、奇数列の画素では、読み出した表示データＤaで指定された電圧だけ電圧ＬＣc
omを基準に高位側とした電圧と電圧ＬＣcomとの差電圧が、画素容量１２０および蓄積容
量１３０に書き込まれ、偶数列の画素では、読み出した表示データＤaに対応した電圧で
あって、かつ、負極性に対応した電圧と、電圧ＬＣcomとの差電圧が、画素容量１２０お
よび蓄積容量１３０に書き込まれることになる。
また、ｎフレームにおいて、偶数行目の走査線が選択されて、当該走査線への走査信号
がＨレベルになると、１つ前の奇数行目において、奇数列の画素では、画素容量１２０お
よび蓄積容量１３０に書き込まれた差電圧がそのまま保持され、偶数列の画素では、画素
容量１２０および蓄積容量１３０に書き込まれた差電圧が変動する一方、当該偶数行目に
おいて、奇数列の画素では、読み出した表示データＤaに対応した電圧であって、かつ、
負極性に対応した電圧と、電圧ＬＣcomとの差電圧が、画素容量１２０および蓄積容量１
３０に書き込まれ、偶数列の画素では、読み出した表示データＤaで指定された電圧だけ
電圧ＬＣcomを基準に高位側とした電圧と電圧ＬＣcomとの差電圧が、画素容量１２０およ
び蓄積容量１３０に書き込まれることになる。
なお、３２１行目の走査線１１２には画素が存在しないので、走査信号Ｙ３２１がＨレ
ベルになったときには、１行前の３２０行目に対応するＴＦＴ５３、５４をオンさせて、
３２０行目の第１容量線１３１を第２給電線１８２に、第２容量線１３２を第３給電線に
、それぞれ接続する動作のみが実行される。

次の（ｎ＋１）フレームでは、極性指示信号Ｐolの位相が１８０度シフトする。このた
め、（ｎ＋１）フレームにおける奇数行奇数列（および偶数行偶数列）の画素の動作は、
ｎフレームにおける奇数行偶数列（および偶数行奇数列）の画素の動作となり、（ｎ＋１
）フレームにおける奇数行偶数列（および偶数行奇数列）の画素の動作は、ｎフレームに
おける奇数行奇数列（および偶数行偶数列）の画素の動作となる。

次に、ｎフレームの奇数行偶数列（および偶数行奇数列）と、（ｎ＋１）フレームの奇
数行奇数列（および偶数行偶数列）とにおける画素容量１２０の電圧変動について説明す
る。
図７は、ｎフレームにおける奇数ｉ行目であって奇数ｊ列と、これに隣接する偶数（ｊ
＋１）列との画素における画素容量１２０の電圧保持動作を示す図である。
まず、走査信号ＹｉがＨレベルになると、図７（ａ）に示されるように、ｉ行ｊ列およ
びｉ行（ｊ＋１）列のＴＦＴ１１６がオンする。このため、ｉ行ｊ列の画素では、データ
信号Ｘｊが画素容量１２０の一端（画素電極１１８）と蓄積容量１３０の一端とにそれぞ
れ印加され、ｉ行（ｊ＋１）列の画素では、データ信号Ｘ（ｊ＋１）が画素容量１２０の
一端と蓄積容量１３０の一端とにそれぞれ印加される。
一方、走査信号ＹｉがＨレベルであれば、容量線駆動回路１５０においてｉ行目に対応
するＴＦＴ５１、５２がオンするので、ｉ行目にあっては、第１容量線１３１の電圧Ｃa
−ｉと第２容量線１３２の電圧Ｃb−ｉとは、いずれも電圧ＬＣcomとなるのは上述した通
りである。
ここで、ｎフレームにおいて奇数ｉ行奇数ｊ列の画素では、書き込まれた正極性電圧の
電圧が変動しないので、奇数ｉ行偶数（ｊ＋１）列の画素について着目すると、ｉ行（ｊ
＋１）列にあっては、データ信号Ｘ（ｊ＋１）の電圧をＶbとすれば、画素容量１２０お
よび蓄積容量１３０に、それぞれ電圧（Ｖb−ＬＣcom）が充電される。

次に、走査信号ＹｉがＬレベルになると、図７（ｂ）に示されるように、ｉ行ｊ列およ
びｉ行（ｊ＋１）列のＴＦＴ１１６がオフする。また、走査信号ＹｉがＬレベルになると
、次の走査信号Ｙ（ｉ＋１）がＨレベルになるので（図７（ｂ）においては（ｉ＋１）行
を図示省略している）、容量線駆動回路１５０においてｉ行目に対応するＴＦＴ５３、５
４がオンする。このため、奇数ｊ列の蓄積容量１３０の他端が接続されるｉ行目の第１容
量線１３１の電圧Ｃa−ｉは、第２給電線１８２に供給される第２容量信号Ｖc2aの電圧Ｌ
Ｃcomとなり、走査信号ＹｉがＨレベルであったときと比較して電圧変化しないが、偶数
（ｊ＋１）列の蓄積容量１３０の他端が接続されるｉ行目の第２容量線１３２の電圧Ｃb
−ｉは、第３給電線１８３に供給される第３容量信号Ｖc2bの電圧Ｖslとなり、走査信号
ＹｉがＨレベルであったときと比較すると、電圧ΔＶだけ低下する。
コモン電極１０８は電圧ＬＣcomで一定であるので、ｉ行（ｊ＋１）列の画素容量１２
０に蓄えられた電荷は、蓄積容量１３０に移動し、これにより、画素電極１１８の電圧が
低下する。
詳細には、画素容量１２０と蓄積容量１３０との直列接続において、画素容量１２０の
他端（コモン電極）が電圧一定に保たれたまま、蓄積容量１３０の他端が電圧ΔＶだけ低
下するので、画素電極１１８の電圧も低下する。
このため、当該直列接続点である画素電極１１８の電圧は、
Ｖb−｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ
となり、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖbよりも、ｉ行目
の第２容量線１３２の電圧変化分ΔＶに、画素容量１２０および蓄積容量１３０の容量比
｛Ｃs／（Ｃs＋Ｃpix）｝を乗じた値だけ低下することになる。
換言すれば、ｉ行目の第２容量線１３２の電圧Ｃb−ｉがΔＶだけ低下すると、画素電
極１１８の電圧は、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖbよりも
、｛Ｃs／（Ｃs＋Ｃpix）｝・ΔＶ（＝ΔＶpixとする）だけ低下することになる。ただし
、各部の寄生容量は無視している。

ここで、ｎフレームにおいて、走査信号ＹｉがＨレベルのときのデータ信号Ｘ（ｊ＋１
）は、画素電極１１８が電圧ΔＶpixだけ低下することを見越した電圧Ｖbに設定される。
すなわち、低下した後の画素電極１１８の電圧がコモン電極１０８の電圧ＬＣcomよりも
低位であって両者の差電圧がｉ行（ｊ＋１）列の階調に応じた値となるように設定される
。

詳細には、本実施形態では、ｎフレームにおいて、図８に示されるように、正極性書込
が指定される奇数ｊ列の画素に対し、データ信号Ｘｊを、白色ｗに相当する電圧Ｖw(+)か
ら黒色ｂに相当する電圧Ｖb(+)までの範囲ａであって、階調が低く（暗く）なるにつれて
電圧ＬＣcomよりも高位側の電圧として供給する場合に、負極性書込が指定される偶数（
ｊ＋１）の画素に対し、データ信号Ｘ（ｊ＋１）を、白色ｗするときには電圧Ｖb(+)とし
、黒色ｂとする場合には電圧Ｖw( +)となるように設定し、正極性の電圧範囲ａと同一で
あって、その階調関係を逆転させた設定とする。第２に、データ信号Ｘ（ｊ＋１）の電圧
を書き込んだ後に、画素電極１１８が電圧ΔＶpixだけ低下したとき、当該画素電極１１
８の電圧が負極性の白色に相当する電圧Ｖw(-)から黒色に相当する電圧Ｖb(-)までの範囲
ｃであって、電圧ＬＣcomを基準にして正極性の電圧と対称となるように、電圧ΔＶ（＝
ＬＣcom−Ｖsl）を設定する。
これにより、ｎフレームにおいて、負極性書込が指定された奇数列の画素では、電圧Δ
Ｖpixだけ低下したときの画素電極１１８の電圧が、階調に応じた負極性の電圧範囲ｃで
あって、階調が低く（暗く）なるにつれて電圧ＬＣcomよりも低位側の電圧にシフトする
。

図７では、ｎフレームにおいて、奇数行偶数列の画素容量１２０の電圧変動による負極
性書込について説明したが、偶数行では奇数列において画素容量１２０の電圧が変動して
負極性書込が行われる。一方、ｎフレームにおいて、奇数行奇数列では正極性の電圧が書
き込まれた後に第１容量線１３１の電圧が変化せず、また、偶数行偶数列では正極性の電
圧が書き込まれた後に第２容量線１３２の電圧が変化しないので、書き込み電圧がそのま
ま保持されるような正極性書込となる。
さらに、次の（ｎ＋１）フレームでは、奇数行奇数列および偶数行偶数列の画素容量１
２０の電圧が変動して負極性書込が行われることになる。また、（ｎ＋１）フレームにお
いて、奇数行偶数列では正極性の電圧が書き込まれた後に第２容量線１３２の電圧が変化
せず、また、偶数行奇数列では正極性の電圧が書き込まれた後に第１容量線１３１の電圧
が変化しないので、書き込み電圧がそのまま保持されるような正極性書込となる。

なお、図５は、ｉ行ｊ列における画素電極１１８の電圧Ｐix(i,j)の変化を、走査信号
Ｙｉ、Ｙ（ｉ＋１）、ｉ行目の第１容量線１３１の電圧Ｃa−ｉとの関係において示す図
であり、奇数行奇数列の画素を代表させている。この図からも判るように、奇数行奇数列
の画素では、第１容量線１３１の電圧変化を伴わない正極性書込と第１容量線１３１の電
圧ΔＶの低下を伴う負極性書込とが、１フレームの期間毎に実行される。この点について
は、偶数行偶数列の画素についても同様である。
一方、図６は、ｉ行（ｊ＋１）列における画素電極１１８の電圧Ｐix(i,j+1)の変化を
、走査信号Ｙｉ、Ｙ（ｉ＋１）、ｉ行目の第２容量線１３２の電圧Ｃb−ｉとの関係にお
いて示す図であり、奇数行偶数列の画素を代表させている。この図からも判るように、奇
数行偶数列の画素では、第２容量線１３２の電圧ΔＶの低下を伴う負極性書込と第２容量
線１３２の電圧変化を伴わない正極性書込とが、１フレームの期間毎に実行される。この
点については、偶数行奇数列の画素についても同様である。
ここで、図５において、電圧Ｃa−ｉのうち、破線で示されている部分が、ｉ行目の第
１容量線１３１がハイ・インピーダンス状態となっていることを示し、同様に、図６にお
いて、電圧Ｃb−ｉのうち、破線で示されている部分が、ｉ行目の第２容量線１３２がハ
イ・インピーダンス状態となっていることを示している。

このように、実施形態では、画素の書込極性が行および列毎に交互に反転するドット反
転となるので、高コントラスト比であって、フリッカを抑えた高品位の表示が可能となる
。
また、本実施形態では、負極性書込が指定された画素へのデータ信号の電圧範囲ａは、
正極性書込が指定された画素へのデータ信号の電圧範囲と同じであるが、変動後における
画素電極１１８の電圧が、階調に応じた負極性電圧の範囲ｃにシフトする。これにより、
本実施形態によれば、データ線駆動回路１９０を構成する素子の耐圧が狭くて済むだけで
なく、容量が寄生するデータ線１１４における電圧振幅も狭くなるので、その寄生容量に
より無駄に電力が消費されることもなくなる。
すなわち、コモン電極１０８が電圧ＬＣcomに保たれるとともに、容量線を１行につき
１本とするとともに容量線の電圧を各フレームにわたって一定とした構成において、画素
容量１２０を交流駆動する場合、画素電極１１８に、あるフレームにおいて階調に応じて
正極性の電圧Ｖw(+)から電圧Ｖb(+)までの範囲の電圧で書き込んだときには、階調に変化
がなければ、次のフレームにおいて負極性に対応した電圧Ｖw(-)から電圧Ｖb(-)までの範
囲であって、電圧ＬＣcomを基準に反転させた電圧を書き込まなければならない。このた
め、コモン電極１０８の電圧が一定である構成において、容量線の電圧一定としたとき、
データ信号の電圧が図において範囲ｂにわたるので、データ線駆動回路１９０を構成する
素子の耐圧も範囲ｂに対応させる必要がある。さらに、容量が寄生するデータ線１１４に
おいて範囲ｂで電圧が変化すると、その寄生容量により無駄に電力が消費されることにも
なるが、本実施形態では、このような不都合が解消されるのである。
さらに、本実施形態では、第２容量信号Ｖc2aおよび第３容量信号Ｖc2bは、電圧ＬＣco
m、Ｖslとで水平走査期間（Ｈ）毎に切り替わるが、互いに排他的（相補的）である。こ
のため、第２給電線１８２および第３給電線１８３の寄生容量によって無駄に消費される
電力を低減することができる。

なお、この実施形態では、各行において、奇数列の蓄積容量１３０の他端を第１容量線
１３１に、偶数列の蓄積容量１３０の他端を第２容量線１３２に、それぞれ接続する構成
としたが、両者の関係を入れ替えて、図９において画素１１０内の●で示されるように、
各行において、奇数列の蓄積容量１３０の他端を第２容量線１３２に、偶数列の蓄積容量
１３０の他端を第１容量線１３１に、それぞれ接続する構成としても良い。ここで、図１
０は、このように入れ替えた構成の素子基板における容量線駆動回路１５０と表示領域１
００との境界付近の構成を示す平面図である。
また、この実施形態では、第２容量信号Ｖc2 aおよび第３容量信号Ｖc2bの電圧として
、電圧ＬＣcomと、この電圧ＬＣcomに対してΔＶだけ低位の電圧Ｖslとを用いたが、電圧
ＬＣcomに対してΔＶだけ高位の電圧を、電圧Ｖslの代わりに用いても良い。
なお、図４において、３２１行目の走査線１１２の選択が終了してから、次に１行目の
走査線１１２の選択が開始されるまでの期間において、第２給電線１８２の第２容量信号
Ｖc2a、第３給電線１８３の第２容量信号Ｖc2bは、電圧変化させずに一定であっても構わ
ない。

＜第２実施形態＞
次に、本発明の第２実施形態について説明する。図１１は、この第２実施形態に係る電
気光学装置の構成を示すブロック図であり、図１２は、素子基板における容量線駆動回路
１５０と表示領域１００との境界付近の構成を示す平面図である。
この第２実施形態では、図１（図３）に示した第１実施形態と、主に、次の点において
相違する。すなわち、第２実施形態では、第１実施形態とは、主に、容量線駆動回路１５
０の構成（第１相違点）、第３給電線が存在しない点（第２相違点）、蓄積容量１３０の
他端の接続先と容量線との関係（第３相違点）、および、コモン電極１０８に供給される
コモン信号Ｖcomの電圧が一定ではない点（第４相違点）において、それぞれ相違してい
る。

そこで、これらの相違点を中心に説明する。
まず、第１および第２相違点について説明すると、第２実施形態における容量線駆動回
路１５０は、各行に対応して設けられたＴＦＴ５１、５４のみの組から構成される。ここ
で、ｉ行目に対応するＴＦＴ５１のゲート電極は、ｉ行目の走査線１１２に接続され、そ
のソース電極は第１給電線１８５に接続されている。また、ｉ行目に対応するＴＦＴ５４
のゲート電極は、（ｉ＋１）行目の走査線１１２に接続され、そのソース電極は、第２給
電線１８７に接続されている。そして、ｉ行目に対応するＴＦＴ５１、５５の共通ドレイ
ン電極が、ｉ行目の第２容量線１３２に接続されている。なお、ｉ行目の第１容量線１３
１は、ＴＦＴを介することなく、第１給電線１８５に接続されている。
次に、第３相違点について説明すると、第２実施形態では、図１１において画素１１０
内の●で示されるように、奇数行奇数列および偶数行偶数列の蓄積容量１３０の他端が第
１容量線１３１に、奇数行偶数列および偶数行奇数列の蓄積容量１３０の他端が第２容量
線１３２に、それぞれ接続されている。
続いて、第４相違点について説明すると、コモン信号Ｖcomは、図１３に示されるよう
に、ｎフレームにわたって電圧Ｖsl1となり、次の（ｎ＋１）フレームにわたって電圧Ｖs
h1となる。また、第２実施形態において制御回路２０は、第１給電線１８５に第１容量信
号Ｖc1を、第２給電線１８７に第２容量信号Ｖc2を、それぞれ供給する。第１容量信号Ｖ
c1は、同図に示されるように、コモン信号Ｖcomと同一であり、第２容量信号Ｖc2は、ｎ
フレームにわたって電圧Ｖsl2となり、次の（ｎ＋１）フレームにわたって電圧Ｖsh2とな
る。ここで、電圧Ｖsl2、Ｖsl1、Ｖsh1、Ｖsh2には、Ｖsh2−Ｖsh1＝Ｖsl1−Ｖsl2＝ΔＶ
という関係がある。

次に、第２実施形態に係る電気光学装置の動作について説明する。
まず、各行の第１容量線１３１は、第１給電線１８５に接続されているので、第１容量
信号Ｖc1と同じ電圧となる。このため、ｉ行目の第１容量線１３１の電圧Ｃa−ｉは、ｎ
フレームにおいて電圧Ｖsl1になり、次の（ｎ＋１）フレームにおいて電圧Ｖsh1になる（
図１３および図１４参照）。
一方、各行の第２容量線１３２は、自身に対応する行の走査信号がＨレベルになると、
ＴＦＴ５１のオンにより第１給電線１８５に接続され、自身に対応する行の次行の走査信
号がＨレベルになると、ＴＦＴ５４のオンにより第２給電線１８７に接続される。このた
め、ｉ行目の第２容量線１３２の電圧Ｃb−ｉは、ｎフレームにおいて、走査信号Ｙｉが
Ｈレベルとなる期間で電圧Ｖsl1になり、走査信号Ｙ（ｉ＋１）がＨレベルとなる期間で
電圧Ｖsl2になって電圧ΔＶだけ低下し、走査信号Ｙ（ｉ＋１）がＬレベルになると以降
、ハイ・インピーダンス状態となり、次の（ｎ＋１）フレームにおいて、走査信号Ｙｉが
Ｈレベルとなる期間で電圧Ｖsh1になり、走査信号Ｙ（ｉ＋１）がＨレベルとなる期間で
電圧Ｖsh2になって電圧ΔＶだけ上昇し、走査信号Ｙ（ｉ＋１）がＬレベルになると以降
、ハイ・インピーダンス状態となる（図１３および図１５参照）。

本実施形態において、蓄積容量１３０の他端が第１容量線１３１を介して第１給電線１
８５に接続される画素は、奇数行奇数列および偶数行偶数列であり、これらの画素では、
データ信号の電圧を書き込んだ後に変動が発生しない。このため、奇数行奇数列および偶
数行偶数列の画素では、ｎフレームにおいては、コモン信号Ｖcomの電圧Ｖsl1を基準に階
調に応じた電圧だけ高位側の電圧を、（ｎ＋１）フレームにおいては、コモン信号Ｖcom
の電圧Ｖsh1を基準に階調に応じた電圧だけ低位側の電圧を、それぞれデータ信号として
書き込む構成となる。
一方、蓄積容量１３０の他端が第２容量線１３２に接続される画素は、奇数行偶数列お
よび偶数行奇数列であり、これらの画素では、データ信号の電圧を書き込んだ後に、第２
容量線１３２の電圧ΔＶだけ変化する。このため、奇数行偶数列および偶数行奇数列の画
素では、ｎフレームにおいては、自身に対応する走査線が選択されたときに、第２容量線
１３２の電圧ΔＶの低下によって画素電極が電圧ΔＶpixだけ低下することを見越した電
圧（すなわち、ΔＶpixだけ低下した電圧が、コモン信号Ｖcomの電圧Ｖsl1を基準にして
階調に応じた電圧だけ低位側の電圧となるような電圧）を、データ信号として書き込む構
成となり、（ｎ＋１）フレームにおいては、自身に対応する走査線が選択されたときに、
第２容量線１３２の電圧ΔＶの上昇によって画素電極が電圧ΔＶpixだけ上昇することを
見越した電圧（すなわち、ΔＶpixだけ上昇した電圧が、コモン信号Ｖcomの電圧Ｖsh1を
基準にして階調に応じた電圧だけ高位側の電圧となるような電圧）を、データ信号として
書き込む構成となる。

なお、第２実施形態では、各蓄積容量の他端の接続先を変更して、奇数行奇数列および
偶数行偶数列の蓄積容量１３０の他端を第２容量線１３２に、奇数行偶数列および偶数行
奇数列の蓄積容量１３０の他端を第１容量線１３１に、それぞれ接続しても良い。

また、第２実施形態では、コモン電極１０８に供給されるコモン信号Ｖcomの電圧が変
化するが、その変化タイミングは、１フレームの期間の最初（最後）である。
このため、奇数行奇数列および偶数行偶数列の画素では、コモン電極１０８の電圧が変
化したときには、同時に同量だけ同一方向に第１容量線１３１も変化し、また、奇数行偶
数列および偶数行奇数列の画素では、コモン電極１０８の電圧が変化したときには、第２
容量線１３２がハイ・インピーダンス状態にある。
したがって、第２実施形態では、コモン電極１０８の電圧が変化したとき、例えば奇数
ｉ行奇数ｊ列の画素電極の電圧Ｐi x(i,j)は、図１４に示されるように、同時に同量だけ
同一方向に変化し、また、奇数ｉ行偶数（ｊ＋１）ｊ列の画素電極の電圧Ｐix(i,j+1)は
、図１５に示されるように、同様に同時に同量だけ同一方向に変化するので、いずれの画
素容量１２０においても、保持された電圧実効値（ハッチング部分）に影響を与えること
はない。

したがって、第２実施形態では、第１実施形態と同様に、画素の書込極性が行および列
毎に交互に反転するドット反転となるので、高コントラスト比であって、フリッカを抑え
た高品位の表示が可能となる。
また、第２実施形態では、第１実施形態と比較して、容量線駆動回路１５０において、
各行につきＴＦＴ５２、５３が省略されているので、構成の簡略化とともに、素子基板に
おいて、表示に寄与しない領域（いわゆる額縁）が少なくなるので、コストの上昇を抑え
ることも可能となる。
くわえて、第１容量信号Ｖc1（コモン信号Ｖcom）および第２容量信号Ｖc2の電圧切り
替わり周期は、第１実施形態のように水平走査期間（Ｈ）ではなく、１フレームの期間で
あるので、電圧変化に伴って寄生容量で消費される電力も極めて小さくすることが可能と
なる。

なお、各実施形態では、負極性書込については、容量線を電圧ΔＶだけ低下させること
により実行し、正極性書込については、容量線を電圧変化させないことにより実行したが
、反対に、正極性書込については、容量線の電圧ΔＶだけ上昇させることにより実行し、
負極性書込については、容量線を電圧変化させないことにより実行する構成としても良い
。
また、上述した第１実施形態では、容量線駆動回路１５０におけるｉ行目のＴＦＴ５３
、５４のゲート電極（第２実施形態では、ＴＦＴ５４のゲート電極）を、次の（ｉ＋１）
行目の走査線１１２に接続する構成としたが、本発明では、いずれも一定の行数ｍだけ離
間した走査線１１２に接続する構成であれば足りる。ただし、ｍが多くなると、ｉ行目の
ＴＦＴ５３、５４（５４）のゲート電極を、（ｉ＋ｍ）行目の走査線１１２に接続する必
要があり、配線が複雑化する。さらに、最終の３２０行目の容量線に対応するＴＦ５３、
５４（５４）をオンさせるために、ダミーの走査線１１２がｍ行必要となる。
なお、各実施形態のようにｍが「１」であれば、帰線期間をなくして、３２０行目の容
量線１３２に対応するＴＦＴ５３、５４（５４）のゲート電極を、１行目の走査線１１２
に循環するように接続する構成とすれば良いし、また、例えばｍが「２」であれば、やは
り帰線期間をなくして、３１９、３２０行目に対応するＴＦＴ５３、５４（５４）のゲー
ト電極を、それぞれ１、２行目の走査線１１２に循環するように接続する構成とすれば、
あえてダミーの走査線を設ける必要もない。

また、各実施形態では、垂直走査方向を図１において下方向としているので、ｉ行目の
ＴＦＴ５３、５４（５４）のゲート電極を、（ｉ＋１）行目の走査線１１２に接続したが
、垂直走査方向を上方向とする場合には、（ｉ−１）行目の走査線１１２に接続すれば良
い。すなわち、ｉ行目のＴＦＴ５３、５４（５４）のゲート電極については、ｉ行目の走
査線以外の走査線であって、ｉ行目の走査線が選択された後に垂直走査方向に向かって選
択される走査線１１２に接続される構成であれば良い。
一方、各実施形態では、画素容量１２０として画素電極１１８とコモン電極１０８とで
液晶１０５を挟持して、液晶にかかる電界方向を基板面垂直方向とした構成としたが、画
素電極、絶縁層およびコモン電極とを積層して、液晶にかかる電界方向を基板面水平方向
とした構成としても良い。

また、上述した各実施形態では、画素容量１２０を単位としてみたときに、１フレーム
の期間毎に書込極性を反転したが、その理由は、画素容量１２０を交流駆動するために過
ぎないので、その反転は２フレーム以上の期間毎に実行しても良い。
さらに、画素容量１２０はノーマリーホワイトモードとしたが、電圧無印加状態におい
て暗い状態となるノーマリーブラックモードとしても良い。また、Ｒ（赤）、Ｇ（緑）、
Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしても良いし、さらに、別
の１色（例えばシアン（Ｃ））を追加し、これらの４色の画素で１ドットを構成して、色
再現性を向上させる構成としても良い。

上述した説明では、書込極性の基準をコモン電極１０８の電圧としているが、これは、
画素１１０におけるＴＦＴ１１６が理想的なスイッチとして機能する場合であり、実際に
は、ＴＦＴ１１６のゲート・ドレイン電極間の寄生容量に起因して、オンからオフに状態
変化するときにドレイン電極（画素電極１１８）の電位が低下する現象（プッシュダウン
、突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶の劣化を防止するため
、画素容量１２０については交流駆動としなければならないが、コモン電極１０８への印
加電圧を書込極性の基準として交流駆動すると、プッシュダウンのために、負極性書込に
よる画素容量１２０の電圧実効値が、正極性書込による実効値よりも若干大きくなってし
まう（ＴＦＴ１１６がｎチャネルの場合）。このため、実際には、書込極性の基準電圧と
コモン電極１０８の電圧とを分け、詳細には、書込極性の基準電圧を、プッシュダウンの
影響が相殺されるように、コモン電極の電圧よりも高位側にオフセットして設定するよう
にしても良い。
さらに、蓄積容量１３０は、直流的には絶縁されているので、画素容量１２０および蓄
積容量１３０に対する電圧の書き込み後において、第１または第２容量線の電圧変化がΔ
Ｖとなるような条件が確保されれば良い。

＜電子機器＞
次に、上述した実施形態に係る電気光学装置１０を表示装置として有する電子機器につ
いて説明する。図１６は、いずれかの実施形態に係る電気光学装置１０を用いた携帯電話
１２００の構成を示す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受
話口１２０４、送話口１２０６とともに、上述した電気光学装置１０を備えるものである
。なお、電気光学装置１０のうち、表示領域１００に相当する部分以外の構成要素につい
ては外観としては現れない。

なお、電気光学装置１０が適用される電子機器としては、図１６に示される携帯電話の
他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（
またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳
、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネ
ルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、
上述した電気光学装置１０が適用可能であることは言うまでもない。

本発明の第１実施形態に係る電気光学装置の構成を示す図である。 同電気光学装置における画素の構成を示す図である。 同電気光学装置の表示領域と容量線駆動回路との境の構成を示す図である。 同電気光学装置の動作を説明するための図である。 同電気光学装置の動作を説明するための電圧波形図である。 同電気光学装置の動作を説明するための電圧波形図である。 同電気光学装置の電圧書込動作および電圧変動を示す図である。 同電気光学装置のデータ信号と保持電圧との関係を示す図である。 同電気光学装置の変形例を示す図である。 同変形例における表示領域と容量線駆動回路との境の構成を示す図である。 第２実施形態に係る電気光学装置の構成を示す図である。 同電気光学装置の表示領域と容量線駆動回路との境の構成を示す図である。 同電気光学装置の動作を説明するための図である。 同電気光学装置の動作を説明するための電圧波形図である。 同電気光学装置の動作を説明するための電圧波形図である。 実施形態に係る電気光学装置を用いた携帯電話の構成を示す図である。

符号の説明

１０…電気光学装置、２０…制御回路、５１〜５４…ＴＦＴ、１００…表示領域、１０
８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、
１２０…画素容量、１３０…蓄積容量、１３１…第１容量線、１３２…第２容量線、１４
０…走査線駆動回路、１５０…容量線駆動回路、１８１（１８５）…第１給電線、１８２
（１８７）…第２給電線、１８３…第３給電線、１２００…携帯電話

Claims (9)

1. 複数行の走査線と、
   複数列のデータ線と、
   前記複数行の走査線の各行に対応して設けられた第１および第２容量線と、
   前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、
   各々は、
   一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択さ
   れたときに導通状態となる画素スイッチング素子と、
   前記画素スイッチング素子とコモン電極との間に介挿された画素容量と、
   前記画素容量の一端と前記走査線に対応して設けられた第１または第２容量線のいずれ
   か一方との間に介挿された蓄積容量と、
   を含む画素と、
   を有する電気光学装置の駆動回路であって、
   前記走査線を所定の順番で選択する走査線駆動回路と、
   一の走査線に対応して設けられた第１容量線を、当該一の走査線が選択されたときに所
   定電圧とし、当該一の走査線に対して所定数行だけ離間した走査線が選択されたときに、
   前記所定電圧から所定値だけ変化させるかまたは前記所定電圧とし、
   当該一の走査線に対応して設けられた第２容量線を、当該一の走査線が選択されたとき
   に前記所定電圧とし、当該一の走査線に対して所定数行だけ離間した走査線が選択された
   ときに、前記所定電圧とするかまたは前記所定電圧から前記所定値だけ変化させる容量線
   駆動回路と、
   選択された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を
   、データ線を介して供給するデータ線駆動回路と、
   を具備することを特徴とする電気光学装置の駆動回路。
2. 当該一の走査線に対応する画素のうち、
   奇数列のデータ線に対応するものの蓄積容量は、自身に対応する画素容量の一端と、前
   記第１または第２容量線のいずれか一方との間に介挿され、
   偶数列のデータ線に対応するものの蓄積容量は、自身に対応する画素容量の一端と、前
   記第１または第２容量線のいずれか他方との間に介挿された
   ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
3. 前記容量線駆動回路は、
   当該一の走査線に対応して設けられた第１容量線を、当該一の走査線が選択されたとき
   に、前記所定電圧の第１容量信号を供給する第１給電線に接続し、当該一の走査線に対し
   て所定数行だけ離間した走査線が選択されたときに、前記所定電圧から所定値だけ高位ま
   たは低位の一方であるか、もしくは、前記所定電圧である第２容量信号を供給する第２給
   電線に接続し、
   当該一の走査線に対応して設けられた第２容量線を、当該一の走査線が選択されたとき
   に前記第１給電線に接続し、当該一の走査線に対して所定数行だけ離間した走査線が選択
   されたときに、前記所定電圧であるか、もしくは、前記所定電圧から前記所定値だけ高位
   または低位の他方である第３容量信号を供給する第３給電線に接続する
   ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
4. 前記第１容量信号は、前記所定電圧で時間的に一定であり、
   前記第２および第３容量信号の電圧は、低位側電圧と高位側電圧とで互いに排他的であ
   り、１行の走査線を選択する毎に切り替わる
   ことを特徴とする請求項３に記載の電気光学装置の駆動回路。
5. 前記容量線駆動回路は、
   各行に対応して、第１乃至第４トランジスタを有し、
   前記第１および第２容量線の各々に対応する前記第１および第２トランジスタは、ゲー
   ト電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第１給電線に接
   続され、
   前記第３トランジスタは、ゲート電極が当該一の容量線に対応する走査線から所定行離
   間した走査線に接続され、ソース電極が前記第２給電線に接続され、
   前記第４トランジスタは、ゲート電極が当該一の容量線に対応する走査線から所定行離
   間した走査線に接続され、ソース電極が前記第３給電線に接続され、
   前記第１および第３トランジスタのドレイン電極が当該行に対応する第１容量線に接続
   されるとともに、前記第２および第４トランジスタのドレイン電極が当該行に対応する第
   ２容量線に接続された
   ことを特徴とする請求項３に記載の電気光学装置の駆動回路。
6. 前記容量線駆動回路は、
   一の走査線に対応して設けられた第１および第２容量線を、当該一の走査線から所定行
   離間した走査線であって当該一の走査線の後に選択される走査線の選択が終了してから、
   再び当該一の走査線が選択されるまで、それぞれハイ・インピーダンス状態とする
   ことを特徴とする請求項５に記載の電気光学装置の駆動回路。
7. 奇数行奇数列および偶数行偶数列の蓄積容量は、自身に対応する画素容量の一端と前記
   第１または第２容量線のいずれか一方との間に介挿され、
   奇数行偶数列および偶数行奇数列の蓄積容量は、自身に対応する画素容量の一端と前記
   第１または第２容量線のいずれか他方との間に介挿され、
   前記容量線駆動回路は、
   一の走査線に対応して設けられた第１容量線を、第１容量信号を供給する第１給電線に
   接続し、
   一の走査線に対応して設けられた第２容量線を、当該一の走査線が選択されたときに前
   記第１給電線に接続し、当該一の走査線に対して所定数行だけ離間した走査線が選択され
   たときに、第２容量信号を供給する第２給電線に接続し、
   前記第１容量信号と前記第２容量信号とは、一方が高位であって他方が低位である場合
   と一方が低位であって他方が高位である場合とで、両者の差電圧を前記所定値に保ったま
   ま１または複数フレームの期間毎に切り替わり、
   前記コモン電極の電圧は、前記第１容量信号と同一である
   ことを特徴とする請求項１に記載の電気光学装置の駆動回路。
8. 複数行の走査線と、
   複数列のデータ線と、
   前記複数行の走査線の各行に対応して設けられた第１および第２容量線と、
   前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、
   各々は、
   一端が自身に対応するデータ線に接続されるとともに、自身に対応する走査線が選択さ
   れたときに導通状態となる画素スイッチング素子と、
   前記画素スイッチング素子とコモン電極との間に介挿された画素容量と、
   前記画素容量の一端と前記走査線に対応して設けられた第１または第２容量線のいずれ
   か一方との間に介挿された蓄積容量と、
   を含む画素と、
   前記走査線を所定の順番で選択する走査線駆動回路と、
   一の走査線に対応して設けられた第１容量線を、当該一の走査線が選択されたときに所
   定電圧とし、当該一の走査線に対して所定数行だけ離間した走査線が選択されたときに、
   前記所定電圧から所定値だけ変化させるかまたは前記所定電圧とし、
   当該一の走査線に対応して設けられた第２容量線を、当該一の走査線が選択されたとき
   に前記所定電圧とし、当該一の走査線に対して所定数行だけ離間した走査線が選択された
   ときに、前記所定電圧とするかまたは前記所定電圧から前記所定値だけ変化させる容量線
   駆動回路と、
   選択された走査線に対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を
   、データ線を介して供給するデータ線駆動回路と、
   を具備することを特徴とする電気光学装置。
9. 請求項８に記載の電気光学装置を有する
   ことを特徴とする電子機器。

Images