[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2009177161A - 絶縁膜の形成方法 - Google Patents

絶縁膜の形成方法 Download PDF

Info

Publication number
JP2009177161A
JP2009177161A JP2008327944A JP2008327944A JP2009177161A JP 2009177161 A JP2009177161 A JP 2009177161A JP 2008327944 A JP2008327944 A JP 2008327944A JP 2008327944 A JP2008327944 A JP 2008327944A JP 2009177161 A JP2009177161 A JP 2009177161A
Authority
JP
Japan
Prior art keywords
film
silicon
metal
nitrogen
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008327944A
Other languages
English (en)
Inventor
Yusuke Fukuchi
祐介 福地
Naotake Kitano
尚武 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Canon Inc
Original Assignee
Canon Anelva Corp
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp, Canon Inc filed Critical Canon Anelva Corp
Priority to JP2008327944A priority Critical patent/JP2009177161A/ja
Publication of JP2009177161A publication Critical patent/JP2009177161A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02159—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】高誘電率ゲート絶縁膜としての使用に適し、高誘電率窒化金属シリケート膜を含んでなる絶縁膜を形成する。
【解決手段】金属原子及びシリコン原子が酸化反応を生じ難い雰囲気中にてスパッタ法によりシリコン基体１０１上に金属及びシリコンからなる膜１０２を堆積する第１の工程と、膜１０２を窒素プラズマを用いて窒化して窒素、金属及びシリコンからなる膜１０３を形成する第２の工程と、膜１０３を酸素プラズマを用いて酸化して窒化金属シリケート膜１０４を形成する第３の工程とを含む。第１の工程の終了から第２の工程の開始までの間、膜１０２を、その酸化反応が生じ難い雰囲気中に保持する。第３の工程により、膜１０４の下のシリコン基体１０１の表層部を酸化してシリコン酸化膜１０５を形成する。金属は、少なくともハフニウム及びジルコニウムのうちのいずれかを含む。
【選択図】図１

Description

本発明は、絶縁膜の形成方法に関するものであり、とくに半導体装置における高誘電率ゲート絶縁膜としての使用に適する窒化金属シリケートを含む絶縁膜の形成方法に関する。
ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタなどの半導体装置は、動作速度の高速化を達成する為、チャンネル長の縮小が進められてきた。しかし、チャンネル長を縮小しすぎるとゲート絶縁膜の静電容量が低下し、トランジスタのスイッチング動作ができなくなる。このため、ゲート絶縁膜を薄膜化することで、トランジスタのスイッチング動作が可能な静電容量を得てきた。従来、ＭＯＳ型トランジスタのゲート絶縁膜の材料としては、容易な製造工程で良好な界面特性を得る事が可能なシリコン酸化膜（ＳｉＯ２）が用いられてきた。しかし、ゲート絶縁膜の膜厚が数ｎｍ程度にまで薄くなるにつれ、トンネル電流によるゲートリークが大量に発生するようになり、消費電力増大が問題となってきている。この問題を克服する手段として、ＳｉＯ２の比誘電率εｒ＝３．９よりも高い比誘電率を有する材料を用いてゲート絶縁膜を形成する方法が提案されている。このような材料からなる絶縁膜は高誘電率絶縁膜（Ｈｉｇｈ−ｋ絶縁膜）と呼ばれている。Ｈｉｇｈ−ｋ絶縁膜では、比誘電率が高いほど、シリコン酸化膜と同等の静電容量を得るのに必要な膜厚を厚くすることが可能となる。これによりリーク電流の増加を抑制することが可能となる。
Ｈｉｇｈ−ｋ絶縁膜の材料の候補としては、例えばＺｒＯ２やＨｆＯ２などの金属酸化物が挙げられている。従来、このような金属酸化物を基体の表面上に堆積する方法として、特開２００４−１４０２９２号公報（特許文献１）に記載の有機金属化学気相堆積（ＭＯＣＶＤ）法が知られている。ＭＯＣＶＤ法では、金属錯体原料を原料槽に入れてヒーターで加熱して液体状態にし、キャリアガスを原料槽内に流入させることにより、原料を気化して反応室へと運ぶ。反応室に運ばれた原料は加熱された基体の表面上に堆積され、これにより成膜が行われる。
しかし、ＭＯＣＶＤ法によって成膜された膜は、有機原料に由来した炭素や水素などの不純物を多く含む膜である。そのような不純物の影響により、ＭＯＣＶＤ法で成膜された膜はリーク電流が多く発生しやすいという問題を有していた。ＭＯＣＶＤ法のような原料由来の不純物を含むことが少ない金属酸化物を基体に堆積する別の方法として、スパッタ法が知られている。スパッタ法ではターゲット表面に、例えばプラズマによってイオン化したＡｒなどの希ガスを衝突させることで、ターゲットを構成する原子を弾き飛ばし、それを基体表面に堆積させる。このためＭＯＣＶＤに比べ堆積した膜中の不純物の含有量が少ない。また異なる元素からなる複数のターゲットを用いてスパッタを行うことにより、様々な組成の膜を容易に形成することが可能である。例えば、金属からなるターゲットとＳｉ（シリコン）からなるターゲットとを用い、それらのターゲットを同時にスパッタすることで、金属及びシリコンからなる膜が堆積される。そのような膜を酸化する事で金属シリケート膜の形成が容易に可能となる。
図５を用いて、スパッタ法を適用した従来のＨｉｇｈ−ｋ絶縁膜の製造方法について説明する。ここで、２０１は単結晶シリコンなどからなる基体、２０２はシリコン酸化膜、２０３は金属及びシリコンからなる膜、２０４は金属シリケート膜、２０５は窒化金属シリケート膜である。
図５（ａ）に示す工程において、まず公知のＲＣＡ洗浄法などにより基体２０１の表面の汚染物などを除去し、基体２０１の表面にシリコン原子を露出させる。
次に、図５（ｂ）に示す工程では、基体２０１の表面を酸化し、シリコン酸化膜２０２を形成する。なお、基体２０１を酸化する方法は、熱酸化法及びラジカル酸化法など良好なシリコン界面が得られるものであればいかなる方法であっても良い。
次に、図５（ｃ）に示す工程において、金属からなるターゲットとシリコンからなるターゲットとを用いたスパッタを行うことによって、シリコン酸化膜２０２の表面に、金属とシリコンとからなる膜２０３を堆積する。
さらに、図５（ｄ）に示す工程では、酸素ラジカルによって金属とシリコンとからなる膜２０３を酸化することで、金属シリケート膜２０４を形成する。なお、金属及びシリコンからなる膜２０３の酸化は、熱酸化法ではなく、低温で酸化が可能なラジカル酸化法で行うことができる。一般に金属酸化膜や金属シリケート膜はシリコン酸化膜に比べ熱的安定性が低い。高温で酸化処理が行われる熱酸化法では、アモルファス状態である金属シリケート膜が結晶化する虞がある。結晶化が生じた金属シリケート膜はリーク電流が発生しやすい。そこで、低温での処理が可能なラジカル酸化が好適である。酸素ラジカルを発生する手段としては、プラズマ励起、或いは光励起など、活性な酸素ラジカルを生成できるものであれば、いかなる発生方法を用いても良い。或いは、スパッタを行う際、酸素などの酸化反応性ガスを導入しながらスパッタを行う、所謂リアクティブスパッタを行ってもよい。この場合、ターゲットからスパッタされた原子が酸化され、酸化物として基体上に堆積されるため、スパッタ後の酸化工程を省略することが可能となる。
次に、図５（ｅ）に示す工程において、金属シリケート膜２０４の窒化を行い、窒化金属シリケート膜２０５を形成する。金属シリケート膜２０４を窒化することにより、熱的安定性が改善され、またゲート絶縁膜の上に形成される電極からの不純物の拡散を抑えることが可能となる。金属シリケート膜２０４を窒化する場合、窒素プラズマを用いて窒化を行うことができる。窒素プラズマを用いることで、熱窒化に比べ低い温度で金属シリケート膜の窒化を行うことができる。また、熱窒化を行う場合には、窒素原子が基体２０１の表面の近傍すなわちシリコンとの界面の近傍にまで拡散し、チャンネル移動度の低下などの性能劣化を引き起こす虞がある。これに対し、プラズマ窒化では、シリケート膜の表面近傍のみを選択的に窒化することが可能な為、そのような劣化を引き起こし難い。
スパッタ法を適用した従来のＨｉｇｈ−ｋ絶縁膜製造の他の例について、図６を用いて説明する。
図６（ａ）に示す工程において、まず公知のＲＣＡ洗浄法などにより基体２０１の表面の汚染物などを除去し、基体２０１の表面にシリコン原子を露出させる。
次に、図６（ｂ）に示す工程で、金属からなるターゲットとシリコンからなるターゲットとを用いたスパッタを行うことによって、基体２０１の表面に、金属とシリコンとからなる膜２０３を堆積する。
さらに、図６（ｃ）に示す工程では、金属およびシリコンからなる膜２０３を酸化することで、金属シリケート膜２０４を形成する。このとき、酸化種の一部が基体２０１に到達することで基体の表層部のシリコンを酸化し、基体２０１と金属シリケート膜２０４との間にシリコン酸化膜２０２が形成される。
さらに図６（ｄ）に示す工程で、金属シリケート膜２０４の窒化を行い、窒化金属シリケート膜２０５を形成する。
これによって、図５で説明した方法により得られるものと同じような構造を有するＨｉｇｈ−ｋ絶縁膜を形成することができる。
一方、特開平１１−１６８０９６号公報（特許文献２）には、高誘電酸化膜の特性を劣化させることなくシリコン層上に直接、高誘電性酸化膜を形成する方法が開示されている。ここでは、シリコン層上に高誘電窒化膜を形成した後、当該高誘電窒化膜を酸化して高誘電酸化膜に変化させている。しかし、これは、高誘電酸化膜を形成するものであり、窒化金属シリケート膜を形成するものではない。
特開２００４−１４０２９２号公報 特開平１１−１６８０９６号公報
ところで、金属及びシリコンからなる膜中における酸素の拡散は、非常に速く、図５及び図６に示す方法では、金属及びシリコンからなる膜を酸化する工程において、酸素が金属及びシリコンからなる膜を突き抜けて下地にまで拡散しやすい。それにより下地のシリコンからなる基体が酸化されシリコン酸化膜及びこれを含む絶縁膜の膜厚増加（増膜）を引き起こし、設計どおりの各膜の膜厚を得るのが困難であるという問題があった。このように、従来は、シリコン酸化膜の膜厚制御性ひいてはそれを含む絶縁膜の膜厚制御性が悪かったので、それに対する対策が望まれていた。
さらに、金属シリケート膜の窒化を行った場合に生ずる問題点について以下に述べる。
金属材料としてＨｆ（ハフニウム）を用いて形成したＨｆシリケート膜をプラズマ窒化したときの窒素原子濃度を、ＸＰＳ（Ｘ線光電子分光）により測定した。このときのＨｆシリケート膜中に含まれるＨｆ原子とＳｉ原子との組成比は、１：１であった。比較として、同じ窒化条件でシリコン酸化膜を窒化したものについても、同様にして窒素原子濃度の測定を行った。その結果、シリコン酸化膜中に導入された窒素原子の面密度が６．５ｘ１０１５ａｔｏｍｓ／ｃｍ２であったのに対し、Ｈｆシリケート膜中に導入された窒素原子の面密度は１．２ｘ１０１５ａｔｏｍｓ／ｃｍ２であった。このように、同じ条件で窒化したにも拘わらず、Ｈｆシリケート膜の場合は、シリコン酸化膜の場合よりも導入された窒素原子の量が少なかった。Ｈｆシリケート膜中への窒素原子の導入量を増やすため、窒化時間を長くするなど窒化条件の検討を行ったが、シリコン酸化膜に対する窒化に比べて窒素原子が膜中へ導入し難いことが分かった。このような結果は、金属としてＨｆを用いた金属シリケート膜の場合だけに見られるものではなく、Ｚｒなど他の金属を用いた金属シリケート膜の場合についても同様であった。また、窒化方法をプラズマ窒化法の代わりに熱窒化法で行っても同様の結果であった。さらに、シリケート膜中のＳｉ原子に対する金属原子の組成比が高いほど、窒化しにくいということが分かった。
このように、従来、金属の組成比が高いシリケート膜を高濃度に窒化するのが困難であったので、それに対する種々の対策が望まれていた。
本発明は、以上のような技術的課題に鑑みて、高誘電率ゲート絶縁膜としての使用に適し、高誘電率窒化金属シリケート膜を含んでなる絶縁膜を形成することを目的とするものである。
本発明により、上記の目的を達成するものとして、
シリコン基体の上に窒化金属シリケートを含む絶縁膜を形成する絶縁膜の形成方法であって、
前記シリコン基体の上に金属及びシリコンからなる膜を、非酸化雰囲気中でスパッタ法により堆積する第１の工程と、
前記金属及びシリコンからなる膜を窒化して窒素、金属及びシリコンからなる膜を形成する第２の工程と、
前記窒素、金属及びシリコンからなる膜を酸化して窒化金属シリケート膜を形成する第３の工程と、を有することを特徴とする絶縁膜の形成方法、
が提供される。
本発明においては、好ましくは、前記金属は、少なくともハフニウム及びジルコニウムのうちのいずれかを含む。
本発明においては、好ましくは、前記第１の工程の終了から前記第２の工程の開始までの間、前記金属及びシリコンからなる膜を、その酸化反応が生じ難い雰囲気（非酸化雰囲気）中に保持する。本発明においては、好ましくは、前記第２の工程で、少なくとも窒素原子を含むプラズマを用いて、前記金属及びシリコンからなる膜を窒化する。本発明においては、好ましくは、前記第３の工程で、少なくとも酸素原子を含むプラズマを用いて、前記窒素、金属及びシリコンからなる膜を酸化する。本発明においては、好ましくは、前記第３の工程で、マイクロ波プラズマ源を用いて、前記窒素、金属及びシリコンからなる膜を酸化する。
本発明においては、好ましくは、前記第３の工程により、前記窒素、金属及びシリコンからなる膜の下の前記シリコン基体の表層部を酸化してシリコン酸化膜を形成する。本発明においては、好ましくは、前記第１の工程において、前記シリコン基体の表層部を酸化してシリコン酸化膜を形成し、該シリコン酸化膜上に前記金属及びシリコンからなる膜を堆積する。
また、本発明により、上記の目的を達成するものとして、
シリコン基体の上に窒化金属シリケートを含む絶縁膜を形成する絶縁膜の形成方法であって、
前記シリコン基体の上に窒素、金属及びシリコンからなる膜を、非酸化雰囲気中で、少なくとも窒素原子を含むガスを用いたリアクティブスパッタ法により堆積する第１の工程と、
前記窒素、金属及びシリコンからなる膜を酸化して窒化金属シリケート膜を形成する第２の工程と、を有することを特徴とする絶縁膜の形成方法、
が提供される。
本発明においては、好ましくは、前記金属は、少なくともハフニウム及びジルコニウムのうちのいずれかを含む。
本発明においては、好ましくは、前記第２の工程で、少なくとも酸素原子を含むプラズマを用いて、前記窒素、金属及びシリコンからなる膜を酸化する。本発明においては、好ましくは、前記第２の工程で、マイクロ波プラズマ源を用いて、前記窒素、金属及びシリコンからなる膜を酸化する。
本発明においては、好ましくは、前記第２の工程により、前記窒素、金属及びシリコンからなる膜の下の前記シリコン基体の表層部を酸化してシリコン酸化膜を形成する。本発明においては、好ましくは、前記第１の工程において、前記シリコン基体の表層部を酸化してシリコン酸化膜を形成し、該シリコン酸化膜上に前記窒素、金属及びシリコンからなる膜を堆積する。
本発明によれば、高誘電率ゲート絶縁膜としての使用に適し、熱的安定性に優れ高い比誘電率を有する窒化金属シリケート膜を含んでなる絶縁膜の形成が可能となる。
以下、図面を参照しながら、本発明による絶縁膜の形成方法の実施形態を詳細に説明する。全図にわたって、同一または類似の部材または部分には、同様な参照符号が付されている。これらの実施形態の説明により、本発明の特徴および利点が一層明らかになるであろう。
（実施形態１）
図１は、本発明の第一の実施形態を説明するための工程断面図である。ここで、１０１はシリコン基体であり、少なくともその表面にはシリコン原子が露出している。１０２は金属及びシリコンからなる膜、１０３は窒化された金属及びシリコンからなる膜すなわち窒素、金属及びシリコンからなる膜、１０４は窒化金属シリケート膜、１０５はシリコン酸化膜である。絶縁膜は、窒化金属シリケート膜１０４とシリコン酸化膜１０５とにより形成される。ここで、シリコン酸化膜１０５が存在するこことで、界面特性が向上し、絶縁膜の電気的絶縁性が高められる。但し、シリコン酸化膜１０５は、窒化金属シリケート膜１０４より比誘電率が小さいので、シリコン酸化膜１０５の膜厚は、窒化金属シリケート膜１０４の膜厚より小さくするのが好ましい。例えば、窒化金属シリケート膜１０４の膜厚は１ｎｍ〜５ｎｍが好ましく、１．５ｎｍ〜３ｎｍがより好ましい。また、シリコン酸化膜１０５の膜厚は０．５ｎｍ〜２ｎｍが好ましく、０．５ｎｍ〜１．５ｎｍがより好ましい。
シリコン基体１０１は、例えば（１００）面方位を有する単結晶シリコンからなり、さらにリンがドープされ、抵抗値が０．１Ω・ｃｍから１０Ω・ｃｍまでの範囲に制御されたもの等を使用することができる。なお、本発明においては、シリコン基体１０１は、上記の例に限らず、膜が堆積される表面にシリコン原子が露出しているものであれば、上記以外の異なる面方位、ドーパント及び抵抗値を有するものであっても良い。また、例えば、シリコン以外の材料からなる基材上に、エピタキシャル法によりシリコンを成長させた物などであっても良い。
図１（ａ）の工程では、まず公知のＲＣＡ洗浄法などにより、シリコン基体１０１の表面の金属、有機物、パーティクル及び自然酸化膜等を除去し、清浄なシリコン原子を表面に露出させる。
次に、図１（ｂ）の工程（第１の工程）において、シリコン基体１０１の表面上に、スパッタ法によって金属及びシリコンからなる膜１０２を、金属原子及びシリコン原子が酸化反応を生じ難い雰囲気（非酸化雰囲気）中において堆積する。
本発明において、非酸化性雰囲気とは、Ｓｉ基体１０１が酸化しない雰囲気を意味する。非酸化性雰囲気は、希ガスであるＨｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ、および反応性ガスであるN2のうち少なくとも１つから構成されることが好ましい。また、非酸化性雰囲気の酸素分圧は１×１０−５Ｐａ以下であることが好ましい。
金属及びシリコンからなる膜１０２に含まれる金属原子とシリコン原子の組成比は、絶縁膜化した後の比誘電率値が希望する値となるように、適宜変えることが可能である。金属及びシリコンからなる膜１０２に含まれるシリコン原子の濃度（含有率）は、１０原子％以上であるのが良い。このように金属原子とシリコン原子との合計に対するシリコン原子の割合を１０原子％以上とすることで、膜の耐熱性が向上し膜中の結晶成長を抑制することが可能となる。更に、後述の窒化時に膜中に取り込まれる窒素の量を多くすることが可能となる。尚、この工程で金属原子とシリコン原子とを堆積する間、金属原子とシリコン原子との組成比は必ずしも一定である必要はなく、深さ方向で組成比が変化したものであっても良い。
堆積させる金属としては、例えばＡｌ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｔｉ、Ｚｒ、Ｈｆ及びＴａなどの他、Ｌａ及びＣｅなどのランタノイド系金属などが挙げられる。ハフニウム（Ｈｆ）及びジルコニウム（Ｚｒ）の少なくとも一方を選ぶのが好ましい。Ｈｆ或いはＺｒは、絶縁膜化したときに高い比誘電率が得られる上に、熱的安定性にも優れている。また、堆積させる金属は、単一元素のみからなるもの及び複数の金属元素からなるもののいずれであっても良い。また、異なる元素の金属膜を積層させたものであっても良い。金属及びシリコンからなる膜１０２を堆積する間及び堆積後においては、金属原子及びシリコン原子が酸化反応を生じにくくするため、例えば雰囲気の酸素分圧を十分低くするのが好ましい。具体的には酸素分圧は１×１０−５Ｐａ以下であることが好ましい。すなわち、第１の工程の終了から後述の第２の工程の開始までの間、金属及びシリコンからなる膜を、その酸化反応が生じ難い雰囲気中に保持するのが好ましい。
次に図１（ｃ）の工程（第２の工程）において、金属及びシリコンからなる膜１０２の窒化を行い、窒素、金属及びシリコンからなる膜１０３を形成する。酸化されていない状態の金属及びシリコンは容易に窒化され、従来のように酸化された状態の金属シリケート膜を窒化する場合に比べ、高濃度に窒素原子を膜中に導入することが可能となる。例えば、窒素、金属及びシリコンからなる膜１０３における窒素原子の濃度（含有率）を１原子％以上２５原子％以下とすることができる。
なお、図１（ｂ）の工程で堆積した金属及びシリコンからなる膜１０２を、窒化処理を行う迄の間に酸化されることがない様に、酸化反応の生じ難い雰囲気中に保持するのが好ましい。すなわち、第１の工程の終了から第２の工程の開始までの間、金属及びシリコンからなる膜１０２を、その酸化反応が生じ難い雰囲気中に保持するのが好ましい。例えば、スパッタ処理を行う処理装置と窒化処理を行う処理装置との間を直接、或いは高真空に減圧されたロードロック室を介して接続する。これにより、金属及びシリコンからなる膜１０２が形成されたシリコン基体１０１を、酸化雰囲気に曝されないようにして、基体搬送手段により搬送することができる。或いは、スパッタ処理と窒化処理を同じ処理装置内で連続的に行い、金属及びシリコンからなる膜１０２が酸化雰囲気に曝されないようにするのが好ましい。或いは、スパッタ処理の終了後にシリコン基体１０１を処理装置外に搬出する場合は、希ガスや窒素ガスなどの不活性ガスを十分満たした経路のみを通過させるようにしても良い。これらの例に限らず、金属及びシリコンからなる膜１０２が酸化されないものであれば、いかなる手段を用いても良い。
金属及びシリコンからなる膜１０２を窒化する方法は、熱窒化法及びプラズマ窒化法など、いかなる方法であってもよいが、プラズマ窒化が好ましい。高温の熱処理で窒化した場合、膜が相分離して金属シリサイドといった金属結晶を膜中に形成し、不均質化する虞がある。これに対し、プラズマ窒化では、低温で金属及びシリコンからなる膜１０２を窒化することが可能であるため、均一なアモルファス状態を維持することができる。プラズマにより窒化を行う場合、プラズマ源としては、ＩＣＰ、ヘリコン、ＥＣＲ、マイクロ波及び表面波などのいかなる方式のものをも用いることが可能である。窒化に用いる窒素含有ガスとしては、Ｎ２、ＮＨ３、Ｎ２Ｈ４、ヘキサメチルジシラザン（ＨＭＤＳ）などが挙げられる。また、窒素含有ガスには、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ及びＸｅなどの希ガスを添加してもよい。
次に、図１の（ｄ）に示す工程（第３の工程）において、窒素、金属及びシリコンからなる膜１０３の酸化を行う。これにより、窒化処理によって完全に窒化されていなかった膜１０３中の金属原子或いはシリコン原子が酸化される。また、金属原子及びシリコン原子と結合している窒素原子の一部が酸素原子と置換される反応、或いは酸素原子が金属−窒素結合間及びシリコン−窒素結合間などに挿入される反応などによっても、酸化が行われる。このような酸化反応により、窒化金属シリケート膜１０４が形成される。
また、酸化を行っている間、酸素の一部は拡散によって膜１０３を突き抜け、その下のシリコン基体１０１の表層部を酸化してシリコン酸化膜１０５を形成する。
従来の方法では、酸化処理は窒化処理の前に行われ、金属及びシリコンからなる膜中において酸素の拡散は大きいため、酸化処理の際に酸素の突き抜けが起こりやすい。このため、下地のシリコン基体が過剰に酸化されてシリコン酸化膜の急激な増膜を引き起こしやすく、薄い膜厚のシリコン酸化膜を制御性良く形成するのが困難であった。
これに対して、本発明では、酸化処理は窒化処理の後に行われ、窒化された金属及びシリコンからなる膜１０３中における酸素の拡散は従来の窒化されていない金属及びシリコンからなる膜に比べ小さい。このため、本発明では、酸化処理に際して酸素が下地へと急激に突き抜けるのが抑制される。かくして、本発明は、従来の方法に比べ、下地のシリコン基体１０１の表層部を酸化して形成されるシリコン酸化膜１０５の膜厚制御性に優れている。
窒化された金属及びシリコンからなる膜１０３を酸化する方法としては、熱酸化法及びプラズマ酸化など、いかなる方法であってもよいが、プラズマ酸化を用いるのが好ましい。低温で酸化可能なプラズマ酸化を用いることで、形成される窒化金属シリケート膜１０４中の結晶成長を抑制することが可能となる。プラズマにより酸化を行う場合、プラズマ源としては、４０ＭＨｚ以上の高周波を用いるプラズマを使用することが好ましく、さらに、例えば表面波干渉プラズマなどのマイクロ波プラズマ源を用いることが特に好ましい。マイクロ波プラズマは電子温度がおよそ２ｅＶ以下と低く、またマイクロ波プラズマをプラズマ源とする処理装置では、基板へのイオン入射エネルギーを低くすることができる。このような低電子温度のプラズマ源の装置で酸化を行うことで下地のシリコン基体１０１の過剰な酸化を抑制しながら金属及びシリコンからなる膜１０３の酸化を行なうことができる。なお、酸化に用いられる酸素含有ガスとしては、例えばＯ３、Ｈ２Ｏ、ＮＯ、Ｎ２Ｏ、ＮＯ２などが挙げられる。また、これらのガスを混合したものや、酸素含有ガスをＨ２、Ｎ２、Ｈｅ、Ｎｅ、Ａｒ、Ｋｅ及びＸｅなどの希ガスで希釈したものであっても良い。
かくして形成される窒化金属シリケート膜１０４は、高い窒素濃度（窒素含有率）及び高い比誘電率を有するとともに、熱的安定性に優れており、高誘電率ゲート絶縁膜として用いるのに好適である。例えば、窒素濃度（含有率）を１原子％以上２０原子％以下とすることができる。また、比誘電率を１０以上２０以下とすることができる。また、本発明による絶縁膜の形成方法は、従来の方法に比べ膜厚とくにシリコン酸化膜の膜厚の制御性が高いという特徴をもつ。
（実施形態２）
次に、本発明の第二の実施形態について、図２を参照して詳細に説明する。この図において、図１のものと同様な部分または部材には、同一の符号が付されており、ここではその説明を省略する。
図２（ａ）の工程では、図１（ａ）の工程と同様にして、清浄なシリコン原子を表面に露出させる。
次に、図２（ｂ）の工程において、シリコン基体１０１の表層部のシリコンを酸化してシリコン酸化膜１０５を形成する。これにより、シリコン基体１０１のシリコンと絶縁膜を構成するシリコン酸化膜１０５との良好な界面を得る。シリコン基体１０１の表層部を酸化する方法としては、熱酸化法など、良好なシリコン界面が得られる手法が挙げられる。例えば、熱酸化法としては、ホットウォール熱酸化炉、或いは赤外ランプ急速熱酸化装置などによる酸化が適用可能である。熱酸化炉で酸化を行う場合、ドライ酸化や、酸素ガスをアルゴンガス或いは窒素ガスなどのキャリアガスと共に純水中を通したガスによって酸化を行うウェット酸化のいずれの方法を用いても良い。または、酸素ガスと水素ガスとを用いた燃焼酸化（パイロジェニック）法などであってもよい。上記の例以外に、酸化に用いられる酸素含有ガスとしては、Ｏ３、Ｈ２Ｏ、ＮＯ、Ｎ２Ｏ及びＮＯ２などが挙げられる。
次に、図２（ｃ）の工程において、シリコン酸化膜１０５上に、スパッタ法によって金属及びシリコンからなる膜１０２を、金属原子及びシリコン原子が酸化反応を生じ難い雰囲気中において堆積する。これは、シリコン酸化膜１０５が介在していることを除いて、図１（ｂ）の工程と同様である。
尚、図２（ｂ）の工程及び図２（ｃ）の工程により、本発明の第１の工程が構成される。
次に、図２（ｄ）の工程（第２の工程）において、図１（ｃ）の工程と同様にして、金属及びシリコンからなる膜１０２の窒化を行い、窒素、金属及びシリコンからなる膜１０３を形成する。
次に、図２（ｅ）に示す工程（第３の工程）において、図１（ｄ）の工程と同様にして、窒化された金属及びシリコンからなる膜１０３の酸化を行い、窒化金属シリケート膜１０４を形成する。
また、酸化を行っている間、酸素の一部は拡散によって膜１０３を突き抜ける。しかしシリコン酸化膜１０５とシリコン基体１０１との界面にまでは達しない。
酸化膜換算膜厚（ＥＯＴ）が１ｎｍ以下を達成する為には、実施形態１が最適である。しかし、ＥＯＴが１ｎｍより大きい場合には、本実施形態２のように、例えば急速熱酸化法により、１ｎｍ程度のシリコン酸化膜を形成してから金属及びシリコンからなる膜を成膜し、これを窒化したのち酸化することが好ましい。これは、シリコンとシリコン酸化膜との良好な界面を得ることができるからである。すなわち、前述のようにシリコンと熱酸化により形成されたシリコン酸化膜との界面は良好である。さらにこのようにして形成されたシリコン酸化膜は膜質も良く緻密であり酸素を通過させにくいため、１ｎｍ程度の酸化膜を増膜させることがないので、シリコンとシリコン酸化膜との界面は良好に保持される。
（実施形態３）
次に、本発明の第三の実施形態について、図３を参照して詳細に説明する。この図において、図１または図２のものと同様な部分または部材には、同一の符号が付されており、ここではその説明を省略する。
図３（ａ）の工程では、図１（ａ）または図２（ａ）の工程と同様にして、清浄なシリコン原子を表面に露出させる。
次に、図３（ｂ）の工程（第１の工程）において、シリコン基体１０１上に窒化された金属及びシリコンからなる膜すなわち窒素、金属及びシリコンからなる膜１０３を堆積する。ここでは、金属原子及びシリコン原子が酸化反応を生じ難い雰囲気中で、少なくとも窒素原子を含む反応ガスを用いたリアクティブスパッタ法により、窒素、金属及びシリコンからなる膜１０３を堆積する。
窒素、金属及びシリコンからなる膜１０３中に含まれる金属原子とシリコン原子の組成比は、絶縁膜化した後の比誘電率値が希望する値となるように、適宜変えることが可能である。窒素、金属及びシリコンからなる膜１０３に含まれる金属原子とシリコン原子との合計に対するシリコン原子の割合は、１０原子％以上であるのが良い。このようにすることで、膜の耐熱性が向上し膜中の結晶成長を抑制することが可能となる。尚、この工程での堆積膜形成の間、金属原子とシリコン原子との組成比は必ずしも一定である必要はなく、深さ方向で組成比が変化したものであっても良い。
窒素、金属及びシリコンからなる膜１０３中には、高濃度に窒素原子を導入することが可能である。例えば、窒素、金属及びシリコンからなる膜１０３における窒素原子の濃度（含有率）を１原子％以上３０原子％以下とすることができる。
堆積させる金属としては、例えばＡｌ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｔｉ、Ｚｒ、Ｈｆ及びＴａなどの他、Ｌａ及びＣｅなどのランタノイド系金属などが挙げられる。Ｈｆ及びＺｒの少なくとも一方を選ぶのが好ましい。Ｈｆ或いはＺｒは、絶縁膜化したときに高い比誘電率が得られる上に、熱的安定性にも優れている。また、堆積させる金属は、単一元素のみからなるもの及び複数の金属元素からなるもののいずれであっても良い。また、異なる元素の金属膜を積層させたものであっても良い。リアクティブスパッタ法による堆積膜形成の間、金属原子及びシリコン原子が酸化反応を生じにくくするため、例えば酸素分圧が十分低い環境を維持するのが好ましい。具体的には酸素分圧は１×１０−５Ｐａ以下であることが好ましい。
次に、図３の（ｃ）に示す工程（第２の工程）において、窒素、金属及びシリコンからなる膜１０３の酸化を行う。これにより、リアクティブスパッタ処理によって完全に窒化されていなかった膜１０３中の金属原子或いはシリコン原子が酸化される。また、金属原子及びシリコン原子と結合している窒素原子の一部が酸素原子と置換される反応、或いは酸素原子が金属−窒素結合間及びシリコン−窒素結合間などに挿入される反応などによっても、酸化が行われる。このような酸化反応により、窒化金属シリケート膜１０４が形成される。
また、酸化を行っている間、酸素の一部は拡散によって膜１０３を突き抜け、その下のシリコン基体１０１の表層部を酸化してシリコン酸化膜１０５を形成する。
従来の方法では、酸化処理は窒化処理の前に行われ、金属及びシリコンからなる膜中において酸素の拡散は大きいため、酸化処理の際に酸素の突き抜けが起こりやすい。このため、下地のシリコン基体が過剰に酸化されてシリコン酸化膜の急激な増膜を引き起こしやすく、薄い膜厚のシリコン酸化膜を制御性良く形成するのが困難であった。
これに対して、本発明では、酸化処理は窒化された金属及びシリコンからなる膜１０３の形成の後に行われ、窒素、金属及びシリコンからなる膜１０３中における酸素の拡散は従来の窒化されていない金属及びシリコンからなる膜に比べ小さい。このため、本発明では、酸化処理に際して酸素が下地へと急激に突き抜けるのが抑制される。かくして、本発明は、従来の方法に比べ、下地のシリコン基体１０１の表層部を酸化して形成されるシリコン酸化膜１０５の膜厚制御性に優れている。
窒化された金属及びシリコンからなる膜１０３を酸化する方法としては、熱酸化法及びプラズマ酸化など、いかなる方法であってもよいが、プラズマ酸化を用いるのが好ましい。低温で酸化可能なプラズマ酸化を用いることで、形成される窒化金属シリケート膜１０４中の結晶成長を抑制することが可能となる。プラズマにより酸化を行う場合、プラズマ源としては、４０ＭＨｚ以上の高周波を用いるプラズマを使用することが好ましく、さらに、例えば表面波干渉プラズマなどのマイクロ波プラズマ源を用いることが特に好ましい。マイクロ波プラズマは電子温度が２ｅＶ以下と低く、またマイクロ波プラズマを用いた処理装置では基板へのイオン入射エネルギーを低くすることができる。このような低電子温度のプラズマ源の装置で酸化を行うことで下地のシリコン基体１０１の過剰な酸化を抑制しながら金属及びシリコンからなる膜１０３の酸化を行なうことができる。酸化に用いられる酸素含有ガスとしては、例えばＯ３、Ｈ２Ｏ、ＮＯ、Ｎ２Ｏ、ＮＯ２などが挙げられる。また、これらのガスを混合したものや、酸素含有ガスをＨ２、Ｎ２、Ｈｅ、Ｎｅ、Ａｒ、Ｋｅ及びＸｅなどの希ガスで希釈したものであっても良い。
かくして形成される窒化金属シリケート膜１０４は、第一の実施形態のものと同様に、高い窒素濃度及び高い比誘電率を有するとともに、熱的安定性に優れており、高誘電率ゲート絶縁膜として用いるのに好適である。
例えば、窒化金属シリケート膜１０４における窒素濃度（含有率）を１原子％以上２５原子％以下とすることができる。
また、本発明による絶縁膜の形成方法は、従来の方法に比べ、工程数を削減し、電気的膜厚（酸化膜換算膜厚）の薄い絶縁膜を制御性良く形成することができ、膜厚の制御性が高いという特徴をもつ。
（実施形態４）
次に、本発明の第四の実施形態について、図４を参照して詳細に説明する。この図において、図１〜図３のものと同様な部分または部材には、同一の符号が付されており、ここではその説明を省略する。
図４（ａ）の工程では、図１（ａ）、図２（ａ）及び図３（ａ）の工程と同様にして、清浄なシリコン原子を表面に露出させる。
次に、図４（ｂ）の工程において、図２（ｂ）の工程と同様にして、シリコン基体１０１の表層部のシリコンを酸化してシリコン酸化膜１０５を形成する。これにより、シリコン基体１０１のシリコンと絶縁膜を構成するシリコン酸化膜１０５との良好な界面を得る。
次に、図４（ｃ）の工程において、図３（ｂ）の工程と同様にして、シリコン酸化膜１０５上に窒化された金属及びシリコンからなる膜すなわち窒素、金属及びシリコンからなる膜１０３を堆積する。ここでは、金属原子及びシリコン原子が酸化反応を生じ難い雰囲気中で、少なくとも窒素原子を含む反応ガスを用いたリアクティブスパッタ法により、窒素、金属及びシリコンからなる膜１０３を堆積する。
尚、図４（ｂ）の工程及び図４（ｃ）の工程により、本発明の第１の工程が構成される。
次に、図４の（ｄ）に示す工程（第２の工程）において、図３（ｃ）の工程と同様にして、窒素、金属及びシリコンからなる膜１０３の酸化を行う。これにより、リアクティブスパッタ処理によって完全に窒化されていなかった膜１０３中の金属原子或いはシリコン原子が酸化される。また、金属原子及びシリコン原子と結合している窒素原子の一部が酸素原子と置換される反応、或いは酸素原子が金属−窒素結合間及びシリコン−窒素結合間などに挿入される反応などによっても、酸化が行われる。このような酸化反応により、窒化金属シリケート膜１０４が形成される。
また、酸化を行っている間、酸素の一部は拡散によって膜１０３を突き抜ける。
ＥＯＴが１ｎｍ以下を達成する為には実施形態３が最適である。しかし、ＥＯＴが１ｎｍより大きい場合には本実施形態４のように、例えば急速熱酸化法により、１ｎｍ程度のシリコン酸化膜を形成してから金属とシリコンからなる膜を成膜し、これを窒化したのち酸化することが好ましい。これはシリコンとシリコン酸化膜との良好な界面を得ることができるからである。すなわち、前述のようにシリコンと熱酸化により形成されたシリコン酸化膜との界面は良好である。さらにこのようにして形成されたシリコン酸化膜は膜質も良く緻密であり酸素を通過させにくいため、１ｎｍ程度の酸化膜を増膜させることがないので、シリコンとシリコン酸化膜との界面は良好に保持される。
以下、実施例を挙げて本発明の絶縁膜形成方法の具体的な適用例を説明するが、本発明はこれら実施例に限定されるものではない。
［実施例１］
本実施例は、図１の実施形態に従って実施した。シリコン基体１０１として、直径２００ｍｍのＰ型単結晶シリコン基板を使用した。
まず、シリコン基体１０１の表面をＲＣＡ洗浄により洗浄し、不純物や、自然酸化膜の除去を行った。
次に、シリコン基体１０１を図示しないＲＦマグネトロン方式のスパッタ装置内に搬送した。なお、スパッタ装置のターゲットにはＨｆ及びＳｉを用いた。シリコン基体をスパッタ装置内に搬送した後、スパッタ装置内の排気を行い２ｘ１０−６Ｐａまで減圧した。また、シリコン基体１０１を、加熱手段により加熱し、３００℃に保持した。これらにより、膜堆積中にＨｆ及びＳｉを酸化させる虞のある酸素や水分などをスパッタ装置外へと排気した。続いて、スパッタ装置内に５ｓｃｃｍの流量でＡｒガスを導入し、スパッタ装置内を０．２Ｐａに保持した。続いて、それぞれのターゲットに高周波電圧を印加してプラズマを生成し、ターゲットを構成するＨｆ及びＳｉの原子のスパッタを行った。それぞれのターゲットにおいてスパッタされたＨｆ及びＳｉの原子は、ターゲットに対向する位置に支持されたシリコン基体１０１の方へと飛散し、シリコン基板１０１上に堆積された。この処理によって、膜厚１ｎｍのＨｆ及びＳｉからなる膜１０２が形成された。このとき、堆積した膜中に含まれるＨｆに対するＳｉの組成比すなわちＨｆ原子とＳｉ原子との合計に対するＳｉ原子の割合は３０％であった。
次に、シリコン基体１０１の表面に形成された膜１０２を窒化する為、表面波励起により窒素プラズマを発生する図示しないプラズマ窒化装置内に膜１０２付のシリコン基体１０１を搬送した。なお前記スパッタ装置とプラズマ窒化装置は、複数の工程を連続で行う為のクラスター装置を構成するモジュールの一つであり、各装置間にて基体を搬送するエリアは高真空に常時保持されていた。このため、スパッタ処理を行った後に窒化処理を行うまでの間、スパッタされたＨｆ及びＳｉが装置内に残存する酸素などにより酸化され難い雰囲気内に基体が保持された。
プラズマ窒化装置において、２００ｓｃｃｍの流量でＮ２ガスを導入した。さらに、プラズマ窒化装置内の圧力を２６Ｐａに保持した。このとき、シリコン基体１０１は、基体を支持すると共に該基体を加熱可能なヒーターを内蔵するステージによって、２００℃に保持された。その後、２．４５ＧＨｚのマイクロ波を図示しないアンテナから放射し、装置内外を隔離する図示しない誘電体を介してプラズマ窒化装置内に導入して、表面波プラズマを生成した。かくして励起された窒素プラズマによって、シリコン基体１０１の表面に形成されたＨｆ及びＳｉからなる膜１０２の窒化を行って、窒化されたＨｆ及びＳｉからなる膜すなわちＮ、Ｈｆ及びＳｉからなる膜１０３を形成した。膜１０３における窒素原子の濃度（含有率）は２５％であった。
次に、同じくクラスター装置を構成する図示しないプラズマ酸化装置へと膜１０３付の基体１０１を搬送し、酸化処理をおこなった。プラズマ酸化装置は、前記のプラズマ窒化装置と同様に表面波励起プラズマによって酸素プラズマを発生する装置であった。プラズマ酸化装置において、１０００ｓｃｃｍの流量でＯ２ガスを導入した。プラズマ酸化装置内の圧力を１３３Ｐａに保持した。このとき、シリコン基体１０１は、基体を支持すると共に該基体を加熱可能なヒーターを内蔵するステージによって、３５０℃に保持された。その後、２．４５ＧＨｚのマイクロ波を図示しないアンテナから放射し、装置内外を真空隔離する図示しない誘電体を介してプラズマ酸化装置内に導入し表面波プラズマを生成した。かくして励起された酸素プラズマによって、シリコン基体１０１上の窒化されたＨｆ及びＳｉからなる膜１０３の酸化を行い窒化されたＨｆシリケート膜１０４を形成した。更に、この酸化によりシリコン基体１０１の表層部のＳｉが酸化されてシリコン酸化膜１０５が形成された。
かくして形成した膜をＴＥＭにより断面観察を行ったところ、シリコン基体１０１上に膜厚０．７ｎｍの薄いシリコン酸化膜１０５が形成され、更にその上に膜厚１．６ｎｍの窒化されたＨｆシリケート膜１０４が形成されていることが確認された。更に、ＸＰＳにより窒化されたＨｆシリケート膜１０４に含まれる窒素濃度を測定したところ、１９原子％と高濃度の窒素が膜中に導入されていることが確認された。
［実施例２］
本実施例は、図２の実施形態に従って実施した。シリコン基体１０１として、直径２００ｍｍのＰ型単結晶シリコン基板を使用した。
まず、実施例１と同様にして、シリコン基体１０１の表面をＲＣＡ洗浄により洗浄し、不純物や、自然酸化膜の除去を行った。
次に、シリコン基体１０１を図示しない急速熱酸化装置に搬送し、酸素雰囲気中において１０００℃の熱酸化を行った。この熱酸化により、膜厚１．４ｎｍのシリコン酸化膜１０５がシリコン基体１０１上に形成された。
次に、膜１０５付のシリコン基体１０１をスパッタ装置内に搬送し、実施例１と同様にして、スパッタ処理を行い、シリコン酸化膜１０５上に膜厚１ｎｍのＨｆ及びＳｉからなる膜１０２を形成した。このとき、堆積した膜中に含まれるＨｆに対するＳｉの組成比すなわちＨｆ原子とＳｉ原子との合計に対するＳｉ原子の割合は３０％であった。
次に、膜１０５，１０２付のシリコン基体１０１をプラズマ窒化装置内に搬送し、実施例１と同様にして、窒素プラズマによりＨｆ及びＳｉからなる膜１０２の窒化を行った。これにより、窒化されたＨｆ及びＳｉからなる膜すなわちＮ、Ｈｆ及びＳｉからなる膜１０３を形成した。膜１０３における窒素原子の濃度（含有率）は２５％であった。
次に、膜１０５，１０３付のシリコン基体１０１をプラズマ酸化装置内に搬送し、実施例１と同様にして、酸素プラズマによりＮ、Ｈｆ及びＳｉからなる膜１０３の酸化を行った。これにより、窒化Ｈｆシリケート膜１０４を形成した。
かくして形成した膜をＴＥＭにより断面観察を行ったところ、シリコン基体１０１上に膜厚１．４ｎｍのシリコン酸化膜１０５が形成され、更にその上に膜厚１．６ｎｍの窒化されたＨｆシリケート膜１０４が形成されていることが確認された。従って、プラズマ酸化によるシリコン酸化膜１０５の増膜が起きていないことが確認された。
［実施例３］
本実施例は、図３の実施形態に従って実施した。シリコン基体１０１として、直径２００ｍｍのＰ型単結晶シリコン基板を使用した。
まず、実施例１及び２と同様にして、シリコン基体１０１の表面をＲＣＡ洗浄により洗浄し、不純物や、自然酸化膜の除去を行った。
次に、シリコン基体１０１をスパッタ装置内に搬送した。なお、スパッタ装置のターゲットにはＨｆ及びＳｉを用いた。シリコン基体をスパッタ装置内に搬送した後、スパッタ装置内の排気を行い２ｘ１０−６Ｐａまで減圧した。またシリコン基体１０１を加熱手段により加熱し、３００℃に保持した。これらにより、膜堆積中にＨｆ及びＳｉを酸化させる虞のある酸素や水分などをスパッタ装置外へと排気した。続いて、スパッタ装置内にＡｒガスを流量５ｓｃｃｍで、及びＮ２ガスを０．５ｓｃｃｍの流量でそれぞれ導入し、スパッタ装置内を０．２Ｐａに保持した。続いて、それぞれのターゲットに高周波電圧を印加してプラズマを生成し、ターゲットを構成するＨｆ及びＳｉの原子のスパッタを行った。それぞれのターゲットにおいてスパッタされたＨｆ及びＳｉの原子は、プラズマ中の窒素原子と反応し窒化物となって、シリコン基板１０１上に堆積された。このリアクティブスパッタ処理によって、膜厚１．５ｎｍの窒化されたＨｆ及びＳｉからなる膜すなわちＮ、Ｈｆ及びＳｉからなる膜１０３が形成された。このとき、堆積した膜中に含まれるＨｆに対するＳｉの組成比すなわちＨｆ原子とＳｉ原子との合計に対するＳｉ原子の割合は３０％であった。膜１０３における窒素原子の濃度（含有率）は２８原子％であった。
次に、実施例１と同様にして、酸素プラズマによりＮ、Ｈｆ及びＳｉからなる膜１０３の酸化を行って、窒化Ｈｆシリケート膜１０４を形成した。更に、この酸化によりシリコン基体１０１の表層部のＳｉが酸化されてシリコン酸化膜１０５が形成された。
かくして形成した膜をＴＥＭにより断面観察を行ったところ、シリコン基体１０１上に膜厚０．６ｎｍの薄いシリコン酸化膜１０５の層が形成され、更にその上に膜厚１．６ｎｍの窒化されたＨｆシリケート膜１０４が形成されていることが確認された。更に、ＸＰＳにより窒化されたＨｆシリケート膜１０４に含まれる窒素濃度を測定したところ、２３原子％と高濃度の窒素が膜中に導入されていることが確認された。
［実施例４］
本実施例は、図４の実施形態に従って実施した。シリコン基体１０１として、直径２００ｍｍのＰ型単結晶シリコン基板を使用した。
まず、実施例１〜３と同様にして、シリコン基体１０１の表面をＲＣＡ洗浄により洗浄し、不純物や、自然酸化膜の除去を行った。
次に、実施例２と同様にして、シリコン基体１０１を熱酸化して、膜厚１．４ｎｍのシリコン酸化膜１０５を形成した。
次に、膜１０５付のシリコン基体１０１をスパッタ装置内に搬送し、実施例３と同様にして、リアクティブスパッタ処理を行った。これにより、シリコン酸化膜１０５上に膜厚１．５ｎｍの窒化されたＨｆ及びＳｉからなる膜すなわちＮ、Ｈｆ及びＳｉからなる膜１０３が形成された。このとき、堆積した膜中に含まれるＨｆに対するＳｉの組成比すなわちＨｆ原子とＳｉ原子との合計に対するＳｉ原子の割合は３０％であった。膜１０３における窒素原子の濃度（含有率）は２８原子％であった。
次に、実施例２と同様にして、酸素プラズマによりＮ、Ｈｆ及びＳｉからなる膜１０３の酸化を行って、窒化Ｈｆシリケート膜１０４を形成した。
かくして形成した膜をＴＥＭにより断面観察を行ったところ、シリコン基体１０１上に膜厚１．４ｎｍのシリコン酸化膜１０５が形成され、更にその上に膜厚１．６ｎｍの窒化されたＨｆシリケート膜１０４が形成されていることが確認された。従って、プラズマ酸化によるシリコン酸化膜１０５の増膜が起きていないことが確認された。
［実施例５］
本実施例では、本発明による絶縁膜の形成方法に従い成膜した高誘電率絶縁膜の電気的特性評価を行った。
シリコン基体１０１として、（１００）面方位を有する単結晶シリコンからなり、さらにリンがドープされ、抵抗値が約０．１Ω・ｃｍのものを使用した。まず、シリコン基体１０１の表面をＬＯＣＯＳ法により素子分離した後、上記の実施例２と同様の方法で高誘電率絶縁膜を形成した。その後、窒素雰囲気内にて１０００℃で５秒のアニールを行った。次に、絶縁膜の上に金からなる電極を形成してＭＯＳキャパシタを製作し、Ｃ−Ｖ特性及びＩ−Ｖ特性を評価した。
その結果、絶縁膜の酸化膜換算膜厚は１．６１ｎｍであり、フラットバンド電圧は０．３３Ｖであり、Ｃ−Ｖカーブのヒステリシスは３０ｍＶであった。また、リーク電流値は２．４ｘ１０−６Ａ／ｃｍ２（Ｖｇ＝−１Ｖ）と良好な結果が得られた。
本発明による絶縁膜の製造方法の第一の実施形態を説明するための工程断面図である。 本発明による絶縁膜の製造方法の第二の実施形態を説明するための工程断面図である。 本発明による絶縁膜の製造方法の第三の実施形態を説明するための工程断面図である。 本発明による絶縁膜の製造方法の第四の実施形態を説明するための工程断面図である。 従来の高誘電率絶縁膜の製造方法の一例を説明するための工程断面図である。 従来の高誘電率絶縁膜の製造方法の他の一例を説明するための工程断面図である。
符号の説明
１０１ シリコン基体
１０２ 金属及びシリコンからなる膜
１０３ 窒化された金属及びシリコンからなる膜
１０４ 窒化金属シリケート膜
１０５ シリコン酸化膜

Claims (14)

  1. シリコン基体の上に窒化金属シリケートを含む絶縁膜を形成する絶縁膜の形成方法であって、
    前記シリコン基体の上に金属及びシリコンからなる膜を、非酸化雰囲気中でスパッタ法により堆積する第１の工程と、
    前記金属及びシリコンからなる膜を窒化して窒素、金属及びシリコンからなる膜を形成する第２の工程と、
    前記窒素、金属及びシリコンからなる膜を酸化して窒化金属シリケート膜を形成する第３の工程と、を有することを特徴とする絶縁膜の形成方法。
  2. 前記金属は、少なくともハフニウム及びジルコニウムのうちのいずれかを含むことを特徴とする、請求項１に記載の絶縁膜の形成方法。
  3. 前記第１の工程の終了から前記第２の工程の開始までの間、前記金属及びシリコンからなる膜を、非酸化雰囲気中に保持することを特徴とする、請求項１又は２に記載の絶縁膜の形成方法。
  4. 前記第２の工程で、少なくとも窒素原子を含むプラズマを用いて、前記金属及びシリコンからなる膜を窒化することを特徴とする、請求項１〜３のいずれか一項に記載の絶縁膜の形成方法。
  5. 前記第３の工程で、少なくとも酸素原子を含むプラズマを用いて、前記窒素、金属及びシリコンからなる膜を酸化することを特徴とする、請求項１〜４のいずれか一項に記載の絶縁膜の形成方法。
  6. 前記第３の工程で、マイクロ波プラズマ源を用いて、前記窒素、金属及びシリコンからなる膜を酸化することを特徴とする、請求項５に記載の絶縁膜の形成方法。
  7. 前記第３の工程により、前記窒素、金属及びシリコンからなる膜の下の前記シリコン基体の表層部を酸化してシリコン酸化膜を形成することを特徴とする、請求項１〜６のいずれか一項に記載の絶縁膜の形成方法。
  8. 前記第１の工程において、前記シリコン基体の表層部を酸化してシリコン酸化膜を形成し、該シリコン酸化膜の上に前記金属及びシリコンからなる膜を堆積することを特徴とする、請求項１〜７のいずれか一項に記載の絶縁膜の形成方法。
  9. シリコン基体の上に窒化金属シリケートを含む絶縁膜を形成する絶縁膜の形成方法であって、
    前記シリコン基体の上に窒素、金属及びシリコンからなる膜を、非酸化雰囲気中で、少なくとも窒素原子を含むガスを用いたリアクティブスパッタ法により堆積する第１の工程と、
    前記窒素、金属及びシリコンからなる膜を酸化して窒化金属シリケート膜を形成する第２の工程と、を有することを特徴とする絶縁膜の形成方法。
  10. 前記金属は、少なくともハフニウム及びジルコニウムのうちのいずれかを含むことを特徴とする、請求項９に記載の絶縁膜の形成方法。
  11. 前記第２の工程で、少なくとも酸素原子を含むプラズマを用いて、前記窒素、金属及びシリコンからなる膜を酸化することを特徴とする、請求項９又は１０に記載の絶縁膜の形成方法。
  12. 前記第２の工程で、マイクロ波プラズマ源を用いて、前記窒素、金属及びシリコンからなる膜を酸化することを特徴とする、請求項１１に記載の絶縁膜の形成方法。
  13. 前記第２の工程により、前記窒素、金属及びシリコンからなる膜の下の前記シリコン基体の表層部を酸化してシリコン酸化膜を形成することを特徴とする、請求項９〜１２のいずれか一項に記載の絶縁膜の形成方法。
  14. 前記第１の工程において、前記シリコン基体の表層部を酸化してシリコン酸化膜を形成し、該シリコン酸化膜の上に前記窒素、金属及びシリコンからなる膜を堆積することを特徴とする、請求項９〜１３のいずれか一項に記載の絶縁膜の形成方法。
JP2008327944A 2007-12-27 2008-12-24 絶縁膜の形成方法 Pending JP2009177161A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008327944A JP2009177161A (ja) 2007-12-27 2008-12-24 絶縁膜の形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007336731 2007-12-27
JP2008327944A JP2009177161A (ja) 2007-12-27 2008-12-24 絶縁膜の形成方法

Publications (1)

Publication Number Publication Date
JP2009177161A true JP2009177161A (ja) 2009-08-06

Family

ID=40799025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008327944A Pending JP2009177161A (ja) 2007-12-27 2008-12-24 絶縁膜の形成方法

Country Status (4)

Country Link
US (1) US8148275B2 (ja)
JP (1) JP2009177161A (ja)
KR (1) KR101024961B1 (ja)
CN (1) CN101471254B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071313A (ja) * 2009-09-25 2011-04-07 Technical Research & Development Institute Ministry Of Defence 絶縁膜形成方法、絶縁膜形成装置及び半導体装置
JP2012156565A (ja) * 2012-05-22 2012-08-16 Technical Research & Development Institute Ministry Of Defence 絶縁膜形成方法、絶縁膜形成装置及び半導体装置
KR20210053241A (ko) * 2019-11-01 2021-05-11 어플라이드 머티어리얼스, 인코포레이티드 Finfet 형성을 위한 캡 산화

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009031232A1 (ja) * 2007-09-07 2009-03-12 Canon Anelva Corporation スパッタリング方法および装置
JP4465413B1 (ja) 2008-10-31 2010-05-19 キヤノンアネルバ株式会社 誘電体膜、誘電体膜の製造方法、半導体装置、および、記録媒体
KR101126650B1 (ko) * 2008-10-31 2012-03-26 캐논 아네르바 가부시키가이샤 유전체막의 제조 방법
JP4584356B2 (ja) * 2008-12-26 2010-11-17 キヤノンアネルバ株式会社 基板処理方法、基板処理装置、ｍｏｓ−ｆｅｔの製造方法、不揮発メモリの製造方法、およびコンピュータ読み取り可能な記録媒体
JP5247619B2 (ja) * 2009-07-28 2013-07-24 キヤノンアネルバ株式会社 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
CN102074469B (zh) * 2009-11-25 2012-04-11 中国科学院微电子研究所 一种用于pmos器件的金属栅功函数的调节方法
JP2011151366A (ja) 2009-12-26 2011-08-04 Canon Anelva Corp 誘電体膜の製造方法
JP5937297B2 (ja) * 2010-03-01 2016-06-22 キヤノンアネルバ株式会社 金属窒化膜、該金属窒化膜を用いた半導体装置、および半導体装置の製造方法
CN104538444B (zh) * 2010-03-05 2018-02-23 万国半导体股份有限公司 带有沟槽‑氧化物‑纳米管超级结的器件结构及制备方法
KR20120064966A (ko) 2010-12-10 2012-06-20 에스케이하이닉스 주식회사 반도체 장치 제조 방법
JP5458177B2 (ja) 2010-12-28 2014-04-02 キヤノンアネルバ株式会社 半導体装置の製造方法および装置
CN105762107A (zh) * 2014-12-18 2016-07-13 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
TWI726951B (zh) 2015-12-17 2021-05-11 美商應用材料股份有限公司 處理氮化物膜之方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058832A (ja) * 1998-07-15 2000-02-25 Texas Instr Inc <Ti> オキシ窒化ジルコニウム及び／又はハフニウム・ゲ―ト誘電体
JP2003179049A (ja) * 2001-12-11 2003-06-27 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置及びその製造方法
JP2003289139A (ja) * 2002-03-27 2003-10-10 Toshiba Corp 電界効果トランジスタ
JP2004241725A (ja) * 2003-02-07 2004-08-26 Toshiba Corp 半導体装置およびその製造方法
JP2005317647A (ja) * 2004-04-27 2005-11-10 Toshiba Corp 半導体装置及びその製造方法
JP2005322900A (ja) * 2004-04-09 2005-11-17 Tokyo Electron Ltd ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
JP2006086511A (ja) * 2004-08-17 2006-03-30 Nec Electronics Corp 半導体装置
JP2006237371A (ja) * 2005-02-25 2006-09-07 Canon Anelva Corp ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム
JP2006344837A (ja) * 2005-06-09 2006-12-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007194645A (ja) * 2003-02-12 2007-08-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168096A (ja) 1997-12-04 1999-06-22 Sony Corp 高誘電酸化膜の形成方法
JP2001332547A (ja) 2000-03-17 2001-11-30 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP4102072B2 (ja) * 2002-01-08 2008-06-18 株式会社東芝 半導体装置
JP4643884B2 (ja) 2002-06-27 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2004140292A (ja) 2002-10-21 2004-05-13 Tokyo Electron Ltd 誘電体膜の形成方法
US20050153571A1 (en) 2003-11-17 2005-07-14 Yoshihide Senzaki Nitridation of high-k dielectric films
JP5221121B2 (ja) 2007-12-27 2013-06-26 キヤノン株式会社 絶縁膜の形成方法
US8012822B2 (en) 2007-12-27 2011-09-06 Canon Kabushiki Kaisha Process for forming dielectric films

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058832A (ja) * 1998-07-15 2000-02-25 Texas Instr Inc <Ti> オキシ窒化ジルコニウム及び／又はハフニウム・ゲ―ト誘電体
JP2003179049A (ja) * 2001-12-11 2003-06-27 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置及びその製造方法
JP2003289139A (ja) * 2002-03-27 2003-10-10 Toshiba Corp 電界効果トランジスタ
JP2004241725A (ja) * 2003-02-07 2004-08-26 Toshiba Corp 半導体装置およびその製造方法
JP2007194645A (ja) * 2003-02-12 2007-08-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005322900A (ja) * 2004-04-09 2005-11-17 Tokyo Electron Ltd ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
JP2005317647A (ja) * 2004-04-27 2005-11-10 Toshiba Corp 半導体装置及びその製造方法
JP2006086511A (ja) * 2004-08-17 2006-03-30 Nec Electronics Corp 半導体装置
JP2006237371A (ja) * 2005-02-25 2006-09-07 Canon Anelva Corp ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム
JP2006344837A (ja) * 2005-06-09 2006-12-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071313A (ja) * 2009-09-25 2011-04-07 Technical Research & Development Institute Ministry Of Defence 絶縁膜形成方法、絶縁膜形成装置及び半導体装置
JP2012156565A (ja) * 2012-05-22 2012-08-16 Technical Research & Development Institute Ministry Of Defence 絶縁膜形成方法、絶縁膜形成装置及び半導体装置
KR20210053241A (ko) * 2019-11-01 2021-05-11 어플라이드 머티어리얼스, 인코포레이티드 Finfet 형성을 위한 캡 산화
KR102527891B1 (ko) 2019-11-01 2023-04-28 어플라이드 머티어리얼스, 인코포레이티드 Finfet 형성을 위한 캡 산화

Also Published As

Publication number Publication date
CN101471254A (zh) 2009-07-01
US8148275B2 (en) 2012-04-03
KR20090071503A (ko) 2009-07-01
US20090170344A1 (en) 2009-07-02
CN101471254B (zh) 2012-09-19
KR101024961B1 (ko) 2011-03-25

Similar Documents

Publication Publication Date Title
KR101024961B1 (ko) 절연막의 형성방법
TWI450338B (zh) 場效電晶體之閘極介電質的製造方法
US7217659B2 (en) Process for producing materials for electronic device
TWI415193B (zh) 用以製造場效電晶體之閘極介電質的方法
US7964514B2 (en) Multiple nitrogen plasma treatments for thin SiON dielectrics
US7446052B2 (en) Method for forming insulation film
JP4512098B2 (ja) 半導体装置の製造方法及び基板処理装置
JP4408653B2 (ja) 基板処理方法および半導体装置の製造方法
KR101024962B1 (ko) 절연막의 형성방법
US7622402B2 (en) Method for forming underlying insulation film
JP5247619B2 (ja) 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
KR100942106B1 (ko) 플라즈마 질화 처리 방법, 반도체 장치의 제조 방법 및플라즈마 처리 장치
JP5264163B2 (ja) 絶縁膜の形成方法
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
JP2009158783A (ja) 絶縁膜の形成方法
JP5039396B2 (ja) 半導体装置の製造方法
JP2002540628A (ja) 低バッファ酸化膜を有する高誘電率の誘電スタックの製作方法
KR100966388B1 (ko) 금속 실리케이트막의 형성 방법 및 기록 매체
JP2005079563A (ja) 電子デバイスの製造方法
TWI739176B (zh) 在半導體元件中形成用於改良有效氧化物厚度之結構的方法
KR100373165B1 (ko) 게이트 유전체막이 적용되는 반도체 소자의 제조 방법
WO2007124197A2 (en) Method for forming silicon oxynitride materials
JP2010003843A (ja) 絶縁膜の形成方法および半導体装置の製造方法
JP2005123471A (ja) トランジスタの製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100617

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100730

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120726

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120919

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20121016

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20121102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130430