[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4584356B2 - 基板処理方法、基板処理装置、ｍｏｓ−ｆｅｔの製造方法、不揮発メモリの製造方法、およびコンピュータ読み取り可能な記録媒体 - Google Patents

基板処理方法、基板処理装置、ｍｏｓ−ｆｅｔの製造方法、不揮発メモリの製造方法、およびコンピュータ読み取り可能な記録媒体 Download PDF

Info

Publication number
JP4584356B2
JP4584356B2 JP2010517624A JP2010517624A JP4584356B2 JP 4584356 B2 JP4584356 B2 JP 4584356B2 JP 2010517624 A JP2010517624 A JP 2010517624A JP 2010517624 A JP2010517624 A JP 2010517624A JP 4584356 B2 JP4584356 B2 JP 4584356B2
Authority
JP
Japan
Prior art keywords
metal film
film
substrate
gas
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010517624A
Other languages
English (en)
Other versions
JPWO2010074076A1 (ja
Inventor
隆史 中川
恩美 金
尚武 北野
公子 真下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Application granted granted Critical
Publication of JP4584356B2 publication Critical patent/JP4584356B2/ja
Publication of JPWO2010074076A1 publication Critical patent/JPWO2010074076A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3492—Variation of parameters during sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C23C14/5853—Oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、絶縁膜を形成する基板処理方法及び基板処理装置に関するものであって、特に高誘電体膜を有する半導体装置の基板処理方法および基板処理装置に関する。
トランジスタの微細化が進む先端ＣＭＯＳ(相補型ＭＯＳ)デバイスの開発ではゲート絶縁膜の薄膜化によるゲートリーク電流の増加が問題となっている。また、不揮発性半導体素子の微細化が進むＭＯＮＯＳ(ＭｅｔａｌＯｘｉｄｅ Ｎｉｔｒｉｄｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ)デバイスの開発では、電荷蓄積膜に蓄積された電荷のゲート電極側へのリークを防止するブロッキング層の薄膜化による動作電圧の低減と保持特性の両立が課題となっている。
そこで、ＣＭＯＳデバイスのゲート絶縁膜やＭＯＮＯＳデバイスのブロッキング膜に高誘電率材料（Ｈｉｇｈ−ｋ）を用いて物理膜厚を厚くすることで、ゲートリーク電流の低減とシリコン酸化膜換算膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）の薄膜化技術が検討されている。Ｈｉｇｈ−ｋ材料の代表的なものとしてＴａ、Ａｌ、Ｚｒ、Ｈｆ、Ｌａ等を含む酸化物が挙げられる。
前述したＨｉｇｈ−ｋ材料の成膜手段として、ＣＶＤ(Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ)法、原子層吸着堆積法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタ法による金属酸化物の成膜方法が挙げられる。
特許文献１には、ＨｆＯ２の原子層吸着法に関して、金属原料ガスとしてＨｆ[Ｎ(Ｃ２Ｈ５)２]４（テトラキス(ジエチルアミノ)ハフニウム）と、酸化剤としてＯ３を用いた技術であって、基板上に順にＨｆ[Ｎ(Ｃ２Ｈ５)２]４供給工程、パージ工程、Ｏ３供給工程、パージ工程を交互に繰り返すことでＨｆＯ２が形成される技術が開示されている。
また、非特許文献１には、金属原料ガスとしてＬａ(ｉ-ＰｒＣｐ)３(トリス(イソプロピルシクロペンタジエニル)ランタニウムと酸化剤としてＯ３を用いた、Ｌａ２Ｏ３の原子層吸着法に関して述べられている。
次に、特許文献２には、スパッタリング法による酸化物薄膜の形成方法に関して、第１の工程として、薄膜原料元素を含むガスまたはその放電プラズマとの化学反応を伴う反応性スパッタリング堆積工程と、第２の工程として、堆積工程を含まないか、もしくは第１の工程に比べて極めて堆積速度が小さくかつ少なくとも上記薄膜原料元素と反応するガスを含む気体雰囲気において、酸化に用いられるガスを分解しうる電界で実質的にスパッタリングを生じさせないプラズマによる反応性ガスの分解励起を堆積表面もしくは表面近傍に生じさせる工程とを、複数回交互に行う工程を含む方法が開示されている。
また、特許文献３には、スパッタリング法によるＡｌ２Ｏ３の形成方法に関して、Ａｌメタル膜の成膜工程と、Ｏ２ガスを導入してＲＦコイルによるプラズマでＡｌ膜を酸化する工程とを交互に繰り返してＡｌ２Ｏ３を形成する方法が開示されている。
また、特許文献４には、Ｈｉｇｈ−ｋ誘電体上に金属ゲートを蒸着することによりＭＯＳＦＥＴを製造する方法において、熱アニーリングモジュール内で、その上にＨｉｇｈ−ｋ誘電膜が蒸着された基板をアニールするアニーリング工程と、金属ゲート蒸着モジュール内で、上記アニールされた基板上に金属ゲート材料を蒸着させる蒸着工程とを含み、真空を破ることなく、上記アニーリング工程および上記蒸着工程とが連続的に行なわれる方法が開示されている。
また、特許文献５には、ハフニウムシリケート高誘電率膜の形成方法に関して、シリコン酸窒素膜を形成したシリコン基板上にスパッタリング法によりハフニウム層を堆積し、その後、成膜室内で連続熱処理を実施した後に、成膜室内から被処理基板を取り出し、膜中の酸素欠損を補うため窒素雰囲気中にて熱処理を実施する方法が開示されている。
特開２００４−７９７５３号公報 特開平６−１７２９９０号公報 特開平１０−３２４９６９号公報 特開２００６−２３７３７１号公報 国際公開第２００４／００８５４４号パンフレット
Iｎtｅｒｎａｔｉｏｎａｌ ｅlｅｃtｒｏｎｄｅｖｉｃｅｓ ｍｅｅｔｉｎｇ ｔｅｃｈｎｉｃａｌ ｄｉｇｅｓｔ ２００７, ｐ５３９
しかしながら、上述した成膜技術にはそれぞれ以下のような課題が存在する。
第１に、特許文献１および非特許文献１に示されるような原子層吸着堆積法では、金属原料ガスとしてＣを含有する原料ガスを用いるため、金属膜中にＣが残留し、電気特性、例えばリーク電流の増大を招くという課題がある。
第２に、非特許文献１に示されるように、０〜１５サイクルにおけるＬａ２Ｏ３膜の膜厚は、サイクル数に対して飽和傾向を示している。従って、原子層吸着堆積法では金属酸化膜の極薄膜領域における膜厚の制御が困難であるという課題がある。
第３に、特許文献２および特許文献３に示される方法では、基板上に堆積した金属酸化膜中の酸素欠損部分を酸素原子によって補償する点で優れている。しかしながら、酸化手法として酸素プラズマを用いているため、プラズマダメージにより金属膜中にホットキャリアのトラップが形成されてしまい、ＣＭＯＳデバイスにおいては閾値電圧のバラツキやＭＯＮＯＳデバイスではトラップを介したリークによる保持特性の劣化が課題となる。
第４に、特許文献４に示される方法では、成膜工程とアニール工程を別容器で実施しているため、スループットの低下、化学量論的組成を有するＨｉｇｈ−ｋ絶縁膜の形成が困難であるという課題を生じる。特に、膜厚の厚い絶縁膜を形成する場合、成膜工程とアニール工程を何度も繰り返し実施する課題が生じる。
第５に、特許文献５に示されている方法では、同一容器内で成膜工程とアニール工程を行っている。しかし、特許文献５に示されている方法では、酸素欠損を多量に含んだ状態で熱処理工程を実施することで、下地シリコン酸化膜に成膜した金属を拡散させ金属シリケート層を形成している。従って、この方法は、界面反応を利用したシリケート層の形成には適しているが、酸素欠損や界面反応に起因したトラップ層が形成されるため、トラップメモリのブロッキング膜の形成には適していない。また、特許文献５に示される方法では、酸化工程は別容器にて行い、成膜室内で連続熱処理を実施しても膜中の酸素欠損が発生するため、再度、窒素雰囲気中で熱処理を行う必要があると記載されている。また、特許文献５に開示されている方法は、膜厚1ｎｍ程度の誘電率膜を形成するのに適しているが、例えば、膜厚５ｎｍ以上を必要とするＭＯＮＯＳデバイス用のブロッキング膜の形成する場合は、成膜工程と熱処理工程（アニール工程）とを数回繰り返すことになるため、工程数が増加するという課題が生じる。即ち、特許文献５に開示されている方法では、これを実現するには、例えば３ｎｍ程度の金属膜を形成し、別容器において酸化し、その上に再度３ｎｍ程度の金属膜を形成し、別容器において酸化し、・・・を何回か繰り返すことになる。従って、工程数が増加するという課題が生じる。
本発明は、上述した課題を解決すべくなされたものであり、その目的とするところは、スパッタ法を用いて酸素欠損やホットキャリアによるトラップの少ない高誘電体膜を、同一の真空容器内で形成可能な、ＭＯＳ−ＦＥＴの製造方法、不揮発メモリの製造方法、およびコンピュータ読み取り可能な記録媒体を提供することである。
上記の目的を達成すべく成された本発明の構成は以下の通りである。
本発明は、基板処理方法であって、真空容器内に配した被処理基板を加熱し、ターゲットを用いた物理蒸着により被処理基板に金属膜を堆積する第１の工程と、前記真空容器内で、金属膜を酸化する元素を含有するガスを供給し、熱酸化反応によって前記金属膜を酸化する第２の工程とを有し、前記第１の工程と前記第２の工程とを少なくとも１回交互に実施した後、前記真空容器内で、前記金属膜を酸化する元素を含有する元素と不活性ガスとの混合ガスを供給しながら、スパッタリングを行うことを特徴とする。
また、本発明は、基板処理装置であって、成膜処理室と、前記成膜処理室中に、被処理基板を保持するための基板保持台と、前記基板保持台の温度を調節する加熱装置と、前記成膜処理室中に酸化ガスを導入する酸化ガス導入手段と、前記成膜処理室中に不活性ガスを導入する不活性ガス導入手段と、金属膜を構成する元素を含むターゲットに高周波電力を供給するための高周波供給手段と、制御機構とを備え、前記制御機構は、前記成膜処理室内において、前記被処理基板に金属膜を形成する場合は、前記被処理基板を加熱するように前記加熱装置を制御し、該加熱されている被処理基板上に金属膜を堆積するように前記不活性ガス導入手段および前記高周波供給手段を制御し、前記成膜処理室内において、前記堆積された金属膜を酸化する場合は、前記堆積された金属膜上に酸化ガスを供給するように前記酸化ガス導入手段を制御し、熱酸化反応によって前記金属膜を酸化するように前記加熱装置を制御し、前記制御機構は、前記成膜処理室内において、前記被処理基板に金属膜を形成することと前記堆積された金属膜を酸化することとを少なくとも１回交互に実施するように構成されており、前記制御機構は、前記少なくとも１回の実施の後に、前記酸化ガスと不活性ガスとの混合ガスを供給しながら、スパッタリングを実施するように、前記酸化ガス導入手段、前記不活性ガス導入手段、および前記高周波供給手段を制御することを特徴とする。
また、本発明は、高誘電体膜を含むＭＯＳ−ＦＥＴの製造方法であって、真空容器内に配した被処理基板を加熱し、ターゲットを用いた物理蒸着により被処理基板に金属膜を堆積する第１の工程と、前記真空容器内で、金属膜を酸化する元素を含有するガスを供給し、熱酸化反応によって前記金属膜を酸化する第２の工程とを有し、前記第１の工程と前記第２の工程とを少なくとも１回交互に実施した後、前記真空容器内で、前記金属膜を酸化する元素を含有する元素と不活性ガスとの混合ガスを供給しながら、スパッタリングを行うことを特徴とする。
また、本発明は、高誘電体膜を含む不揮発メモリ素子の製造方法であって、真空容器内に配した被処理基板を加熱し、ターゲットを用いた物理蒸着により被処理基板に金属膜を堆積する第1の工程と、前記真空容器内で、金属膜を酸化する元素を含有するガスを供給し、熱酸化反応によって前記金属膜を酸化する第２の工程とを有し、前記第１の工程と前記第２の工程とを少なくとも１回交互に実施した後、前記真空容器内で、前記金属膜を酸化する元素を含有する元素と不活性ガスとの混合ガスを供給しながら、スパッタリングを行うことを特徴とする。
さらに、本発明は、コンピュータに、高誘電体膜を含むＭＯＳ−ＦＥＴの形成方法を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体であって、前記形成方法は、真空容器内に配した被処理基板を加熱し、ターゲットを用いた物理蒸着により被処理基板に金属膜を堆積する第１の工程と、前記真空容器内で、金属膜を酸化する元素を含有するガスを供給し、熱酸化反応によって前記金属膜を酸化する第２の工程とを有し、前記第１の工程と前記第２の工程とを少なくとも１回交互に実施した後、前記真空容器内で、前記金属膜を酸化する元素を含有する元素と不活性ガスとの混合ガスを供給しながら、スパッタリングを行うことを特徴とする。


本発明は、スパッタリングターゲットを用いた物理蒸着により被処理基板に金属酸化物膜を形成する方法において、真空容器内に配した被処理基板を加熱しながら、第１の工程として金属膜を堆積する工程と、第２の工程として、金属膜の堆積工程を含まずに、金属膜を酸化する元素を含有するガスを供給し、熱分解反応のみによって前記金属膜を酸化する工程を実施する。これにより、同一真空容器内において残留Cによるリーク電流の増加が無く、かつプラズマダメージによる金属酸化物膜中へのトラップの形成を抑制し、酸素欠損の少ない膜を形成することができる。
本発明の基板処理装置の概要を示す図である。 本発明の実施形態における制御機構を示す図である。 本発明の実施形態における制御機構を示す図である。 本発明の実施形態における制御機構を示す図である。 本発明で使用する基板処理装置に設置されている制御機構の模式図である。 本発明における第１の工程、第２工程である金属酸化膜形成の手順を示す図である。 本発明の基板処理方法及び基板処理装置で製造されたＭＯＳ−ＦＥＴの構造を示す図である。 本発明の第１の実施例のＭＩＳキャパシタの断面図を示す図である。 本発明の第１の実施例のターゲットパワーと酸素流量の関係を示す図である。 本発明の第１の実施例のターゲットパワーと酸素流量の関係を示す図である。 本発明の第２の実施例の半導体装置の製造方法の工程を示す図である。 本発明の第３の実施例の半導体装置の製造方法の工程を示す図である。
以下、図面を参照して、本発明の実施の形態を説明するが、本発明は本実施形態に限定されるものではない。
本発明は、被処理基板を加熱しながら、金属膜を堆積する第１の工程と、金属膜の堆積工程を含まずに、金属膜を酸化する元素を含有するガスを供給し、熱分解反応によって金属膜を酸化する第２の工程とを同一真空容器内において実施することによって、金属酸化膜中にプラズマダメージによるトラップサイトの形成を伴うことなく、金属酸化物中の酸素欠損の補償ができるという新たな発見に基づいている。
本発明者が、上記新たな知見に至った理由は以下の通りである。即ち、金属膜の、堆積工程と酸化工程とを別容器で行う場合、金属膜の表面領域のみが酸化される問題が懸念されるため、例えば、２０ｎｍの金属膜を、別容器を用いて全て酸化し完全な絶縁膜にするのは困難であると考えられる。また、膜中の酸素欠損に起因した残留した金属元素が下地基板中に拡散することで界面反応が促進され界面層が形成されるという問題が生じる。これに対して、本発明は、金属膜の、堆積工程と酸化工程とを同一容器で行うため、金属膜の表面領域のみが酸化されることを懸念する必要がない。また、膜中の酸素欠損が抑制されるため、金属元素と下地基板との反応による界面層の形成を防止ないしは抑制することができる。
本発明の第１の特徴点は、上記新たな発見に基づいたものであり、具体的には、真空容器内に配した被処理基板を加熱しながら、ターゲットを用いたた物理蒸着により上記被処理基板上に金属膜を堆積する第１の工程と、金属膜を酸化する元素を含有するガスを供給し、熱酸化反応によって金属膜を酸化する第２工程とを、同一の真空容器内で実施した点にある。
次に、基板処理方法の発明の説明を兼ねて、基板処理装置の構成及びその動作について説明する。
図１に本発明における処理装置の概略図を示す。成膜処理室（真空容器）１００はヒータ１０１によって所定の温度に加熱できるようになっている。成膜処理室の内壁は、酸化ガスが十分な蒸気圧を持つ温度以上の温度に設定するのが好ましい。被処理基板１０２は、基板支持台１０３に組み込まれた、サセプタ１０４を介して、ヒータ１０５によって所定の温度に加熱できるようになっている。基板支持台１０３は、膜厚の均一性の観点から所定の回転数で回転できることが好ましい。第１の工程における金属膜の堆積は、ターゲット１０６に、高周波電源１０９より、整合器１０８、磁石ユニット１０７を介して電力を供給することにより実施される。図１において、符号１１０はカソードである。この際、スパッタリングのみに関与する不活性ガスが、不活性ガス源１１１から、バルブ１１２、マスフローコントローラ１１３、バルブ１１４を介して成膜処理室１００に導入される。
次に、第２の工程において、金属膜の酸化に関与するガスが、酸化ガス源１１５から、バルブ１１６、マスフローコントローラ１１７、バルブ１１８を介して成膜処理室１００に導入される。第１の工程および第２の工程における、不活性ガス、酸化ガスは、コンダクタンスバルブ１２０を介して、排気ポンプ１２１によって排気される。第１の工程および第２の工程における成膜処理室内の圧力は、コンダクタンスバルブ１２０によって所定の値に制御される。
バルブ１１２、１１４、１１６、１１８はそれぞれ制御用入出力ポート２００、２０１、２０２、２０３を介して制御装置３００によって開閉制御ができる。また、マスフローコントローラ１１３、１１７については、それぞれ制御用入出力ポート２０４、２０５を介して制御装置３００によって流量の調節ができる。また、コンダクタンスバルブ１２０については、制御用入出力ポート２０６を介して制御装置３００によって開度の調節ができる。また、ヒータ１０５については、入出力ポート２０７を介して制御装置３００によって温度の調節ができる。また、基板支持台１０３の回転状態については、入出力ポート２０８を介して制御装置３００によって回転数の調節ができる。また、高周波電源１０９については、入出力ポート２０９を介して制御装置３００によって周波数ならびに供給電力が調節できる。また、整合器１０８については、入出力ポート２１０を介して制御装置３００によって供給電量の整合を調節できる。
図２は、本発明における金属酸化膜の形成工程に係る基板処理装置の制御機構を示す図である。
はじめに本発明における第１の工程である金属酸化膜形成について説明する。制御装置３００は、バルブ１１２、およびバルブ１１４を開け、マスフローコントローラ１１３を制御して流量調整を行い、不活性ガス源１１１から成膜処理室１００中に不活性ガスを導入する。不活性ガスとしては、Ａｒ、Ｋｒ、Ｘｅから選択される少なくとも一つのガスが含まれていることが好ましい。この際、制御装置３００は、成膜処理室１００中の不活性ガスの分圧を、コンダクタンスバルブ１２０によって所望の圧力に調整する。
次に、制御装置３００は、高周波電源１０９、整合器１０８を制御して、ターゲット１０６に所望の電力を供給する。次に、制御装置３００は、ターゲット１０６と被処理基板１０２を遮っていた遮蔽板１１９を開けることにより、被処理基板１０２上に金属膜が形成される。このとき制御装置３００は、ヒータ１０５を制御して、被処理基板１０２の温度を所定の温度に設定することができる。この所定の温度としては、例えば、この所定の温度は、導入する酸化ガスによって適宜設定することができ、例えば、酸化ガスとしてＨ２Ｏを用いる場合は、基板温度300℃で、で所望の金属酸化膜を形成することができる。また、酸化ガスとしてＯ２、Ｏ３、Ｎ２Ｏ、Ｄ２Ｏを用いる場合は、基板温度600℃で所望の金属酸化膜を形成することができる。
このようにして被処理基板１０２を加熱しながら、ターゲットを用いた物理蒸着により該被処理基板１０２上に金属膜の形成を行う。制御装置３００は、金属膜の形成速度、形成膜厚を、ターゲット１０６に供給される電力および時間、ならびに遮蔽板１１９の開いている時間により制御することができる。所定の金属膜を形成した後、制御装置３００は、遮蔽板１１９を閉じ、高周波電源１１９および整合器１０８を制御して電力供給を停止し、被処理基板１０２上への金属膜形成を停止させる。さらに、制御装置３００は、バルブ１１２およびバルブ１１４を閉じ、マスフローコントローラ１１３を制御して流量調整を停止することにより、成膜処理室１００中への不活性ガスの導入を停止し、第１の工程である金属膜の形成を完了する。
なお、上記被処理基板１０２上に形成される金属膜は、Ｈｆ、Ｚｒ、Ａｌ、Ｌａ、Ｐｒ、Ｙ、Ｔｉ、およびＴａからなる群から選択される少なくとも一つの元素が含まれているものが好ましい。
次に本発明における第２の工程である金属酸化膜の形成工程について説明する。上記第１の工程を行った成膜処理室１００内において、制御装置３００は、バルブ１１６およびバルブ１１８を開け、マスフローコントローラ１１７を制御して流量調整を行い、酸化ガス源１１５から成膜処理室１００中に酸化ガス（酸化剤）を導入する。酸化ガスは、酸素ラジカル原子、酸素ラジカル分子、Ｏ２、Ｏ３、Ｎ２Ｏ、Ｈ２Ｏ、およびＤ２Ｏ（重水素）よりなる群から選ばれる少なくとも原子または分子を含むガスであることが好ましい。この際、制御装置３００は、成膜処理室１００中の不活性ガスの分圧をコンダクタンスバルブ１２０によって所望の圧力に調整することができる。金属酸化膜の形成は、酸化ガスの導入時間、被処理基板１０２の温度によって制御できる。すなわち、制御装置３００は、ヒータ１０５を制御して、被処理基板１０２の温度を所定の温度に設定する。被処理基板１０２の温度は、熱酸化反応を促進するため２００℃以上が好ましく、また、下地基板への酸化を抑制するため６００℃以下が好ましい。
次に、制御装置３００は、バルブ１１６および１１８を閉じ、マスフローコントローラ１１７を制御して流量調整を停止することにより、第２の工程である金属酸化膜の形成を完了する。このように、本発明の金属酸化膜の形成は、金属膜の酸化ガスによる熱酸化反応のみによって形成されるため、プラズマダメージに起因して金属酸化膜中にトラップが形成されることなく、酸素欠損を補償することができる。
また、図３に示すようにターゲット表面の酸化ガスによる酸化を防止ないしは抑制するため、第１の工程にてターゲット１０６への電力供給を停止せずに、第２の工程においてもターゲット１０６に電力を供給して常時ターゲット表面をクリーニングしてもよい。これにより、ターゲット表面の酸化に伴う成膜レートの変動が抑制できるという効果を奏する。
また、図２および図３においては、第１の工程と第２の工程とを各々一回行っているが、第１の工程と第２の工程とを１セットとし、複数セット繰り返すことで、所望の膜厚を有する金属酸化物を形成してもよい。これにより、膜厚２０ｎｍの厚い金属酸化物の場合においても酸素欠損の形成を抑制することができる効果を奏する。
図４は、本発明における金属酸化膜の形成工程に係る基板処理装置の他の制御機構を示す図である。
本実施形態の制御装置の特徴点は、成膜処理室１００に配した被処理基板１０２を加熱しながら、図２に示す第１の工程と前記第２の工程とを１回もしくは複数回交互に実施した後、上記酸化ガスと、不活性ガスとの混合ガスを供給しながら、スパッタリングを実施する制御するようにした点にある。これにより、金属酸化膜中にプラズマダメージによるトラップサイトの形成や、金属酸化物中の酸素欠損の補償ができるという効果を奏する。
具体的には、図４に示すように、第１の工程および第２の工程を少なくとも一回実施した後に、制御装置３００は、酸化ガスおよび不活性ガスとの混合ガスを供給しながら、スパッタリング処理を実行する。すなわち、制御装置３００は、バルブ１１２、１１４、１１６、および１１８を開け、マスフローコントローラ１１３および１１７を制御して流量調整を行い、不活性ガス源１１１および酸化ガス源１１５からそれぞれ不活性ガスおよび酸化ガスを成膜処理室１００へと導入する。制御装置３００は、コンダクタンスバルブ１２０を制御して成膜処理室１００内の不活性ガスおよび酸化ガスの分圧を制御する。
次いで、制御装置３００は、高周波電源１０９および整合器１０８を制御して、ターゲット１０６に所望の電力を印加し、遮蔽板１１９を開いて、基板１０２上にスパッタリングにより金属膜を形成する。次いで、制御装置３００は、遮蔽板１１９を閉じ、高周波電源１０９および制御器１０８を制御してターゲット１０６への電力供給を停止する。次いで、制御装置３００は、バルブ１１２、１１４、１１６、および１１８を閉じ、マスフローコントローラ１１３および１１７を制御して流量調整を停止する。これにより、上記スパッタリング処理を完了する。
図５は、本発明で使用する基板処理装置１００を制御する制御装置３００の模式図である。制御装置３００は、入力部３００ｂ、プログラム及びデータを有する記憶部３００ｃ、プロセッサ３００ｄ及び出力部３００ｅを備えており、基本的にはコンピュータ構成であり、対応の基板処理装置１００を制御している。
図６は、本発明における第１の工程、第２工程である金属酸化膜形成の手順を示す図である。
ステップ−１：Ｈｉｇｈ−ｋ誘電体のための予備的な膜を蒸着する。
ステップ−２：酸素雰囲気下で熱アニール処理を行なってＨｉｇｈ−ｋ誘電体を形成する。
ステップ−３：ウエハを冷却する。
ステップ−４：金属電極材料を蒸着する。
蒸着方法の詳細な説明
ステップ−１
開始ウエハは、被処理基板１０２上に、最初に蒸着された薄いＳｉＯ２またはＳｉＯＮ層１０２ａを有していてもいなくても良い。図６の（ａ）では、被処理基板１０２上に、ＳｉＯ２またはＳｉＯＮ層１０２ａが形成されている。図１に示す基板処理装置１００を使用して、Ｈｉｇｈ−Ｋ誘電体のための開始材料１０２ｂが基板１０２上に蒸着される（図６の（ｂ））。開始材料１０２ｂは、金属であっても良く、Ａｌ, Ｈｆ，Ｔａ，Ｚｒ等の耐熱金属、ＡＬＮ、ＨｆＮ，ＴａＮ，ＴｉＮ等の金属窒化物、ＡｌＴｉ,ＨｆＴａ，ＨｆＴｉ等の金属合金、ＨｆＳｉ等の金属半導体合金、ＴａＳｉＮ等の金属合金窒化物であることが好ましい。また、高誘電率化の観点から上記材料に、Ｌａ、Ｐｒ、Ｙ、Ｔｉを添加してもよい。
この場合も同様に、開始材料１０２ｂを、前述した２以上の膜を積層構造とすることができる。このような２以上の膜の積層構造としては、例えば、Ｈｆ／ＳｉＮ／Ｈｆ、ＨｆＮ／ＡｌＮ／Ｈｆが挙げられる。
通常、Ｈｆ，Ｚｒ，ＴｉまたはＴａが金属ターゲット１０６として使用される。しかしながら、他の金属ターゲットも使用できる。金属半導体合金が蒸着される場合、半導体材料はＳｉであることが好ましい。
重要ではないが、前述した開始材料１０２ｂの膜厚は、通常、５ｎｍ未満に維持され、一般的には約２ｎｍに維持される。
ステップ−２
前述したように開始膜１０２ｂを蒸着した後、被処理基板１０２が酸素ガス雰囲気下で一般に４００℃を超える高い温度まで加熱され、これにより、開始材料である開始膜１０２ｂが酸化されて（図６の（ｃ））、Ｈｉｇｈ−ｋ誘電体１０２ｃが形成される。加熱プロセスは１段階または複数段階で行なうことができる。通常、アニーリングプロセス中に化学反応を制御するためには、２段階以上で加熱処理を行なうのが適当である。例えば、最初に、膜を４００℃まで加熱して、開始材料である開始膜１０２ｂ中の金属元素を酸化する。膜が例えば８００℃等の非常に高い温度まで一気に加熱される場合、開始膜１０２ｂ中の金属元素は、安定で且つ金属性の特徴を示すそのケイ素化合物を形成する場合がある。膜が例えば４００℃等の比較的低い温度で適切に酸化されると、好ましくは不活性ガス環境下で、温度が例えば９００℃等の高い値まで上昇される。異なる金属から成る金属積層体が開始材料１０２ｂとして使用される場合、高温アニーリングは、各材料間の拡散において、また、均一な膜組成を形成するために重要である。
ステップ−３
熱アニーリングプロセスが終了した後、被処理基板１０２は、不図示の冷却モジュールへと搬送され、所望の温度、好ましくは室温まで冷却される。
ステップ−４
基板１０２が不図示のＰＶＤモジュールへ搬送され、ゲート電極２６が蒸着される（図６の（ｄ））。
上述の本発明の処理によって、図７のＭＯＳ電界効果トランジスタ（ＦＥＴ）９０が製造された。Ｓｉ基板９１におけるソース領域９２とドレイン領域９３との間のゲート電極９４下の誘電体ゲート絶縁膜（高誘電体膜）９５として、ＨｆO膜が用いられた。このゲート絶縁膜（高誘電体膜）９５として、他に、Ａｌ２Ｏ３、ＨｆN、ＨｆＯＮ、ＨｆＬａO、ＨｆＬａN、ＨｆＬａＯＮ、ＨｆＡｌＬａO、ＨｆＡｌＬａN、ＨｆＡｌＬａＯＮ、ＬａＡｌO、ＬａＡｌN、ＬａＡｌＯＮ、ＬａO、ＬａN、ＬａＯＮを採用しても良い。比誘電率は３．９〜１００の範囲にある。そして固定電荷密度は０〜１×１０１１ｃｍ‐２である。又、ゲート絶縁層の膜厚は０．５ｎｍ〜５．０ｎｍである。又、界面準位密度は１×１０１１ｃｍ‐２以下である。
第１の実施例
本発明の第１の実施例を、図面を参照しながら詳細に説明する。図８は、第１の実施例に関わる誘電体膜を示した図である。表面に膜厚３ｎｍ〜５ｎｍのシリコン酸化膜３０２を有するシリコン基板３０１に、図１に示す基板処理装置１００を用いてＨｆＯ２膜３０３を堆積した。ターゲットとしては、Ｈｆの金属ターゲットを用い、スパッタガスとしてアルゴン、酸化ガスとして酸素を用いた。基板温度は２７℃〜６００℃、ターゲットパワーは５０Ｗ〜１０００Ｗ、スパッタガス圧力は、０.０２Ｐａ〜０.１Ｐａ、Ａｒ流量は１ｓｃｃｍ〜１００ｓｃｃｍ、酸素ガス流量は１ｓｃｃｍから１００ｓｃｃｍ、の範囲内で適宜決定することができる。
ここでは、基板温度３００℃、Ｈｆのターゲットパワー６００Ｗ、スパッタガス圧力０.０３Ｐａ、Ａｒ流量２５ｓｃｃｍ、酸素ガス流量５０ｓｃｃｍとして成膜を行った。図９に本実施例におけるターゲットパワーの投入工程と酸素ガスの供給工程の概略を示す。図９に示されるように、Ｈｆの金属膜の形成工程と酸素ガスによる酸化工程を１ｃｙｃｌｅとして、１ｓｅｔを複数回繰り返すことで所望の膜厚を有するＨｆＯ２を形成することができる。また、ここでは、ターゲット１０６に投入するパワーを制御することにより金属膜の堆積工程を制御したが、図１０に示されるように、シャッター１１９の開閉状態により金属膜の堆積工程を制御してもよい。ここで、シャッターのＯＰＥＮ状態は、シャッターの開口部がターゲット１０６の全面に面している状態を示し、ＣＬＯＳＥ状態は、基板１０２とターゲット１０６とがシャッター１１９により遮られている状態を示している。ターゲット１０６に常にパワーを投入することにより、酸素ガスによるターゲット１０６の酸化が抑制され、ターゲット１０６の酸化に伴う堆積レートの低下を防止することができる。
上述の形成工程を用いて、膜厚２０ｎｍのＨｆＯ２を形成した。次に、ＨｆＯ２上にスパッタリング法を用いて膜厚１０ｎｍのＴｉＮ膜３０４を堆積させた。ターゲットとしては、Ｔｉの金属ターゲットを用い、スパッタガスとしては、アルゴンおよび窒素を用いた。次に、リソグラフィー技術とＲＩＥ技術を用いてＴｉＮ膜を所望の大きさに加工し、ＭＩＳキャパシタを形成した。
以上のように作製したＨｆＯ２のＣＶ（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ）特性を評価した結果、膜中の酸素欠損に起因したヒステリシスシフトが観測されなかった。また、ＴＥＭによる断面観測を行ったところ、下地のシリコン酸化膜とＨｆＯ２の界面にＨｆの拡散による界面反応層は観測されなかった。このように、本発明の第１の実施例によれば、スパッタリングターゲットを用いた物理蒸着により被処理基板に金属酸化物膜を形成する方法において、真空容器内に配した被処理基板を加熱しながら、第１の工程として金属膜を堆積する工程と、第２の工程として、金属膜の堆積工程を含まずに、金属膜を酸化する元素を含有するガスを供給し、熱分解反応のみによって上記金属膜を酸化する工程を実施する。これにより、同一真空容器内において残留Ｃによるリーク電流の増加が無く、かつプラズマダメージによる金属酸化物膜中へのトラップの形成を抑制し、酸素欠損の少ない膜が得られることを確認した。
また、本実施例では、金属膜としてＡｌ、Ｚｒ、Ｔａ、Ｔｉ、Ｌａ、Ｙを用いて、Ａｌ２Ｏ３、ＺｒＯ２、Ｔａ２Ｏ３、ＴｉＯ２、Ｌａ２Ｏ３、Ｙ２Ｏ３を形成しても同様の効果を得ることを確認した。
また、本実施例では、酸化ガスとして酸素を用いたが、酸素ラジカル原子と、Ｏ３と、Ｎ２ＯとＨ２ＯとＤ２Ｏからなる群から選択される一つの酸化ガスを用いても、同様の効果が得られる。
第２の実施例＜ゲート絶縁膜に適用した実施例＞
本発明の第２の実施例を、図面を参照しながら詳細に説明する。
図１１（ａ）〜（ｃ）は、本発明の第２の実施例である半導体装置の製造方法の工程を示した図である。
まず図１１の（ａ）に示すようにシリコン基板４０１の表面にＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）技術を用いて素子分離領域４０２を形成した。続いて、素子分離されたシリコン基板４０１表面に熱酸化法により膜厚１.８ｎｍのシリコン酸化膜４０３を形成した。その後、第１の実施例と同じ方法によりＨｆＯ２膜を膜厚１ｎｍ〜１０ｎｍの範囲で形成した。
次に、誘電体膜４０４上に厚さ１５０ｎｍのｐｏｌｙ−Ｓｉ４０５を形成した後、図１１の（ａ）に示す積層体を、図１１の（ｂ）に示すようにリソグラフィー技術およびＲＩＥ技術を用いてゲート電極が形成されるように加工した。引き続いてイオン注入を行い、エクステンション領域４０６をゲート電極をマスクとして自己整合的に形成した。
さらに、図１１の（ｃ）に示すように、シリコン窒化膜とシリコン酸化膜とを順次堆積し、その後、エッチバックすることによってゲート側壁４０７を形成した。この状態で再度イオン注入を行い、活性化アニールを経てソース・ドレイン領域４０８を形成した。
作製した半導体装置の電気特性を評価した結果、膜中の酸素欠損に起因したヒステリシスシフトが観測されなかった。また、ＴＥＭによる断面観測を行ったところ、下地のシリコン酸化膜とＨｆＯ２の界面にＨｆの拡散による界面反応層は観測されなかった。
また、本実施例では、金属膜としてＡｌ、Ｚｒ、Ｔａ、Ｔｉ、Ｌａ、Ｙを用いて、Ａｌ２Ｏ３、ＺｒＯ２、Ｔａ２Ｏ３、ＴｉＯ２、Ｌａ２Ｏ３、Ｙ２Ｏ３を形成しても同様の効果を得ることを確認した。
また、本実施例では、酸化ガスとして酸素を用いたが、酸素ラジカル原子と、Ｏ３と、Ｎ２ＯとＨ２ＯとＤ２Ｏからなる群から選択される一つの酸化ガスを用いても、同様の効果が得られる。
第３の実施例＜不揮発メモリ素子のブロッキング膜に適用した実施例＞
図１２（ａ）〜（ｃ）は本発明の第３の実施例に関わる半導体装置の作製工程を示した断面図である。
まず図１２の（ａ）に示すようにシリコン基板５０１の表面にＳＴI技術を用いて素子分離領域５０２を形成した。続いて、素子分離されたシリコン基板５０１表面に、第１の絶縁膜５０３としてシリコン酸化膜を熱酸化法により３ｎｍ〜１０ｎｍ形成した。続いて、第２の絶縁膜５０４としてシリコン窒化膜をＬＰＣＶＤ(ＬｏｗＰｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ)法により３ｎｍ〜１０ｎｍ形成した。続いて、本発明の基板処理方法および基板処理装置を用いて第３の絶縁膜５０５として酸化アルミニウム膜を１０ｎｍ〜２０ｎｍ形成した。
次に、ゲート電極５０６として厚さ１５０ｎｍのｐｏｌｙ−Ｓｉ膜を形成した後、図２１の（ａ）に示す積層体を、図１２の（ｂ）に示すように、リソグラフィー技術およびＲＩＥ技術を用いてゲート電極が形成されるように加工した。引き続きイオン注入を行い、エクステンション領域５０７をゲート電極をマスクとして自己整合的に形成した。
さらに、図１２の（ｃ）に示すように、シリコン窒化膜とシリコン酸化膜とを順次堆積し、その後エッチバックすることによってゲート側壁５０８を形成した。この状態で再度イオン注入を行い、活性化アニールを経てソース・ドレイン領域５０９を形成した。
作製した半導体装置の電気特性を評価した結果、酸化アルミニウム膜の酸素欠損に起因した保持特性の劣化はみられなかった。
以上のように、本実施例によれば、ＭＯＮＯＳ型不揮発メモリ素子のブロッキング絶縁膜に、本発明の基板処理方法および基板処理装置を用いることにより、保持特性が改善できる半導体装置が得ることができる。
また、本実施例では、金属膜としてＡｌ、Ｚｒ、Ｔａ、Ｔｉ、Ｌａ、Ｙを用いて、Ａｌ２Ｏ３、ＺｒＯ２、Ｔａ２Ｏ３、ＴｉＯ２、Ｌａ２Ｏ３、Ｙ２Ｏ３を形成しても同様の効果を得ることを確認した。
また、本実施例では、酸化ガスとして酸素を用いたが、酸素ラジカル原子と、Ｏ３と、Ｎ２ＯとＨ２ＯとＤ２Ｏからなる群から選択される一つの酸化ガスを用いても、同様の効果が得られる。
（その他の実施形態）
なお、制御機構３００は、基板処理装置３０１と別個に設けても良いし、基板処理装置３０１に内蔵しても良い。
前述した実施形態の機能を実現するように前述した実施形態の構成を動作させるプログラムを記憶媒体に記憶させ、該記憶媒体に記憶されたプログラムをコードとして読み出し、コンピュータにおいて実行する処理方法も上述の実施形態の範疇に含まれる。即ちコンピュータ読み取り可能な記憶媒体も実施形態の範囲に含まれる。また、前述のコンピュータプログラムが記憶された記憶媒体はもちろんそのコンピュータプログラム自体も上述の実施形態に含まれる。
かかる記憶媒体としてはたとえばフロッピー（登録商標）ディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ―ＲＯＭ、磁気テープ、不揮発性メモリカード、ＲＯＭを用いることができる。
また前述の記憶媒体に記憶されたプログラム単体で処理を実行しているものに限らず、他のソフトウエア、拡張ボードの機能と共同して、ＯＳ上で動作し前述の実施形態の動作を実行するものも前述した実施形態の範疇に含まれる。

Claims (7)

  1. 真空容器内に配した被処理基板を加熱し、ターゲットを用いた物理蒸着により被処理基板に金属膜を堆積する第１の工程と、
    前記真空容器内で、金属膜を酸化する元素を含有するガスを供給し、熱酸化反応によって前記金属膜を酸化する第２の工程とを有し、
    前記第１の工程と前記第２の工程とを少なくとも１回交互に実施した後、前記真空容器内で、前記金属膜を酸化する元素を含有する元素と不活性ガスとの混合ガスを供給しながら、スパッタリングを行うことを特徴とする基板処理方法。
  2. 前記金属膜を酸化する元素を含有するガスは、酸素ラジカル原子、酸素ラジカル分子、Ｏ２、Ｏ３、Ｎ２Ｏ、Ｈ２Ｏ、およびＤ２Ｏ（重水素）よりなる群から選ばれる原子または分子を含むガスであることを特徴とする請求項１に記載の基板処理方法。
  3. 前記金属膜がＨｆ、Ｚｒ、Ａｌ、Ｌａ、Ｐｒ、Ｙ、Ｔｉ、およびＴａからなる群から選択される少なくとも一つの元素が含まれていることを特徴とする請求項１に記載の基板処理方法。
  4. 成膜処理室と、
    前記成膜処理室中に、被処理基板を保持するための基板保持台と、
    前記基板保持台の温度を調節する加熱装置と、
    前記成膜処理室中に酸化ガスを導入する酸化ガス導入手段と、
    前記成膜処理室中に不活性ガスを導入する不活性ガス導入手段と、
    金属膜を構成する元素を含むターゲットに高周波電力を供給するための高周波供給手段と、
    制御機構とを備え、
    前記制御機構は、
    前記成膜処理室内において、前記被処理基板に金属膜を形成する場合は、前記被処理基板を加熱するように前記加熱装置を制御し、該加熱されている被処理基板上に金属膜を堆積するように前記不活性ガス導入手段および前記高周波供給手段を制御し、
    前記成膜処理室内において、前記堆積された金属膜を酸化する場合は、前記堆積された金属膜上に酸化ガスを供給するように前記酸化ガス導入手段を制御し、熱酸化反応によって前記金属膜を酸化するように前記加熱装置を制御し、
    前記制御機構は、前記成膜処理室内において、前記被処理基板に金属膜を形成することと前記堆積された金属膜を酸化することとを少なくとも１回交互に実施するように構成されており、
    前記制御機構は、前記少なくとも１回の実施の後に、前記酸化ガスと不活性ガスとの混合ガスを供給しながら、スパッタリングを実施するように、前記酸化ガス導入手段、前記不活性ガス導入手段、および前記高周波供給手段を制御することを特徴とする基板処理装置。
  5. 高誘電体膜を含むＭＯＳ−ＦＥＴの製造方法であって、
    真空容器内に配した被処理基板を加熱し、ターゲットを用いた物理蒸着により被処理基板に金属膜を堆積する第１の工程と、
    前記真空容器内で、金属膜を酸化する元素を含有するガスを供給し、熱酸化反応によって前記金属膜を酸化する第２の工程とを有し、
    前記第１の工程と前記第２の工程とを少なくとも１回交互に実施した後、前記真空容器内で、前記金属膜を酸化する元素を含有する元素と不活性ガスとの混合ガスを供給しながら、スパッタリングを行うことを特徴とするＭＯＳ−ＦＥＴの製造方法。
  6. 高誘電体膜を含む不揮発メモリ素子の製造方法であって、
    真空容器内に配した被処理基板を加熱し、ターゲットを用いた物理蒸着により被処理基板に金属膜を堆積する第1の工程と、
    前記真空容器内で、金属膜を酸化する元素を含有するガスを供給し、熱酸化反応によって前記金属膜を酸化する第２の工程とを有し、
    前記第１の工程と前記第２の工程とを少なくとも１回交互に実施した後、前記真空容器内で、前記金属膜を酸化する元素を含有する元素と不活性ガスとの混合ガスを供給しながら、スパッタリングを行うことを特徴とする不揮発メモリ素子の製造方法。
  7. コンピュータに、高誘電体膜を含むＭＯＳ−ＦＥＴの形成方法を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体であって、
    前記形成方法は、
    真空容器内に配した被処理基板を加熱し、ターゲットを用いた物理蒸着により被処理基板に金属膜を堆積する第１の工程と、
    前記真空容器内で、金属膜を酸化する元素を含有するガスを供給し、熱酸化反応によって前記金属膜を酸化する第２の工程とを有し、
    前記第１の工程と前記第２の工程とを少なくとも１回交互に実施した後、前記真空容器内で、前記金属膜を酸化する元素を含有する元素と不活性ガスとの混合ガスを供給しながら、スパッタリングを行うことを特徴とするコンピュータ読み取り可能な記録媒体。
JP2010517624A 2008-12-26 2009-12-22 基板処理方法、基板処理装置、ｍｏｓ−ｆｅｔの製造方法、不揮発メモリの製造方法、およびコンピュータ読み取り可能な記録媒体 Active JP4584356B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008331693 2008-12-26
JP2008331693 2008-12-26
PCT/JP2009/071321 WO2010074076A1 (ja) 2008-12-26 2009-12-22 基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JP4584356B2 true JP4584356B2 (ja) 2010-11-17
JPWO2010074076A1 JPWO2010074076A1 (ja) 2012-06-21

Family

ID=42287685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010517624A Active JP4584356B2 (ja) 2008-12-26 2009-12-22 基板処理方法、基板処理装置、ｍｏｓ−ｆｅｔの製造方法、不揮発メモリの製造方法、およびコンピュータ読み取り可能な記録媒体

Country Status (3)

Country Link
US (1) US20110312179A1 (ja)
JP (1) JP4584356B2 (ja)
WO (1) WO2010074076A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150016945A (ko) * 2012-05-31 2015-02-13 도쿄엘렉트론가부시키가이샤 진공 처리 장치, 진공 처리 방법 및 기억 매체

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101975289B1 (ko) * 2016-10-28 2019-05-07 주식회사 다원시스 유기 발광 소자의 제조 시스템 및 제조 방법
CN109390394B (zh) * 2017-08-03 2022-08-02 联华电子股份有限公司 穿隧场效晶体管及其制作方法
FR3071514B1 (fr) * 2017-09-26 2019-11-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication par pulverisation cathodique magnetron d'un electrolyte pour cellules electrochimiques a oxyde solide
JP7134112B2 (ja) * 2019-02-08 2022-09-09 東京エレクトロン株式会社 成膜装置および成膜方法
WO2021024344A1 (ja) * 2019-08-05 2021-02-11 日本電信電話株式会社 希土類酸化物結晶の成長方法
JP2023000829A (ja) * 2021-06-18 2023-01-04 東京エレクトロン株式会社 成膜装置及び成膜方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326783A (ja) * 1994-05-30 1995-12-12 Canon Inc 光起電力素子の形成方法及びそれに用いる薄膜製造装置
JP3746478B2 (ja) * 2001-12-18 2006-02-15 松下電器産業株式会社 半導体装置の製造方法
CN100468638C (zh) * 2001-12-18 2009-03-11 松下电器产业株式会社 半导体元件的制造方法
US20090202807A1 (en) * 2006-06-22 2009-08-13 National Kuniversity Corporation Kitami Institue Of Technology Method for producing metal nitride film, oxide film, metal carbide film or composite film of them, and production apparatus therefor
DE102007030735A1 (de) * 2007-07-02 2009-01-08 Walter Ag Werkzeug mit mehrlagiger Metalloxidbeschichtung
US8148275B2 (en) * 2007-12-27 2012-04-03 Canon Kabushiki Kaisha Method for forming dielectric films
EP2472295A4 (en) * 2009-08-26 2015-09-16 Sumitomo Riko Co Ltd TRANSPARENT LAMINATE FILM AND PROCESS FOR PRODUCTION THEREOF

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150016945A (ko) * 2012-05-31 2015-02-13 도쿄엘렉트론가부시키가이샤 진공 처리 장치, 진공 처리 방법 및 기억 매체
KR101726031B1 (ko) * 2012-05-31 2017-04-11 도쿄엘렉트론가부시키가이샤 진공 처리 장치, 진공 처리 방법 및 기억 매체

Also Published As

Publication number Publication date
WO2010074076A1 (ja) 2010-07-01
JPWO2010074076A1 (ja) 2012-06-21
US20110312179A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
US6521911B2 (en) High dielectric constant metal silicates formed by controlled metal-surface reactions
TWI462298B (zh) A semiconductor device, a semiconductor device manufacturing method, and a substrate processing system
KR101639464B1 (ko) 유효 산화물 두께가 감소된 하이-ｋ게이트 스택의 형성 방법
JP4584356B2 (ja) 基板処理方法、基板処理装置、ｍｏｓ−ｆｅｔの製造方法、不揮発メモリの製造方法、およびコンピュータ読み取り可能な記録媒体
US20070105398A1 (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
WO2010098121A1 (ja) 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体
JP2007194582A (ja) 高誘電体薄膜の改質方法及び半導体装置
JP5247619B2 (ja) 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
US6828200B2 (en) Multistage deposition that incorporates nitrogen via an intermediate step
JP2016072454A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TW202247469A (zh) 以偶極膜工程化的mosfet閘極
JP5209791B2 (ja) 半導体装置およびその製造方法
JP4914573B2 (ja) 高誘電体ゲート絶縁膜及び金属ゲート電極を有する電界効果トランジスタの製造方法
KR100928023B1 (ko) 반도체 소자 및 그 제조방법
JP4966582B2 (ja) 基板処理方法、コンピュータ可読記録媒体、基板処理装置、および基板処理システム
JP4564310B2 (ja) 半導体装置の製造方法
JPWO2007040057A1 (ja) 半導体装置
TW202009975A (zh) 藉由氮化鈦與鋁膜的整合沉積用於摻雜工程與臨界電壓調整之方法與設備
JP4933256B2 (ja) 半導体微細構造物を形成する方法
JP4523994B2 (ja) 電界効果トランジスタの製造方法
KR101494274B1 (ko) 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 비휘발성 메모리 셀
JP4523995B2 (ja) 電界効果トランジスタの製造方法
TW202301484A (zh) 基於非晶矽的清除及密封等效氧化物厚度
JP2009124177A (ja) ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100901

R150 Certificate of patent or registration of utility model

Ref document number: 4584356

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250