JP2009140655A - 電子放出素子、電子源、画像表示装置および電子放出素子の製造方法 - Google Patents
電子放出素子、電子源、画像表示装置および電子放出素子の製造方法 Download PDFInfo
- Publication number
- JP2009140655A JP2009140655A JP2007313702A JP2007313702A JP2009140655A JP 2009140655 A JP2009140655 A JP 2009140655A JP 2007313702 A JP2007313702 A JP 2007313702A JP 2007313702 A JP2007313702 A JP 2007313702A JP 2009140655 A JP2009140655 A JP 2009140655A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- cathode electrode
- opening
- emitting device
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J31/00—Cathode ray tubes; Electron beam tubes
- H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
- H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
- H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
- H01J31/123—Flat display tubes
- H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
- H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
- H01J29/04—Cathodes
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
Abstract
【課題】電子放出素子の大型化を招くことなく大きな放出電流が得られ、且つ、容易に製造可能な電子放出素子、当該電子放出素子を利用した電子源、及び、該電子源を利用した、画質が良好で高精細な画像表示装置を提供することにある。
【解決手段】本発明に係る電子放出素子は、第1のカソード電極、第2のカソード電極、第3のカソード電極、絶縁層、ゲート電極、及び、電子放出材を備える。ゲート電極、絶縁層、及び、第2のカソード電極のそれぞれには、互いに連通する開口が設けられている。電子放出材は、第1のカソード電極上に設けられており、上記開口内に少なくとも一部が露出している。第3のカソード電極は、第2のカソード電極の開口内に、電子放出材の露出領域の輪郭の長さを増やすように設けられており、第1のカソード電極と電気的に接続されている。
【選択図】図1
【解決手段】本発明に係る電子放出素子は、第1のカソード電極、第2のカソード電極、第3のカソード電極、絶縁層、ゲート電極、及び、電子放出材を備える。ゲート電極、絶縁層、及び、第2のカソード電極のそれぞれには、互いに連通する開口が設けられている。電子放出材は、第1のカソード電極上に設けられており、上記開口内に少なくとも一部が露出している。第3のカソード電極は、第2のカソード電極の開口内に、電子放出材の露出領域の輪郭の長さを増やすように設けられており、第1のカソード電極と電気的に接続されている。
【選択図】図1
Description
本発明は、電子放出素子、電子源、画像表示装置および電子放出素子の製造方法に関する。
電子放出素子を画像表示装置に応用するには、蛍光体を十分な輝度で発光させる程度の放出電流が必要である。また、ディスプレイの高精細化のためには蛍光体に照射される電子ビームの径が小さいことが要求される。そして、製造し易いという事が重要である。
蛍光体を十分な輝度で発光させるためには、放出電流密度を大きくすればよい。
電界放出(FE)型電子放出素子として、例えば、Spindt型電子放出素子がある。一般に、Spindt型電子放出素子は、電子放出材としてマイクロチップを備えており、その先端から電子を放出する。Spindt型電子放出素子は、放出電流密度を大きくするために、1素子あたり、複数のマイクロチップを備えることが一般的である。また、ゲート電極とカソード電極の間に、電子ビームを収束させるための構造が形成される場合がある。そのような構造は、例えば、特許文献1などに開示されている。
一方、電界放出(FE)型電子放出素子として、カソード電極上に設けられた薄膜の少なくとも一部をゲート電極と絶縁層の開口内に露出させ、当該露出部分から電子放出を行う電子放出素子がある。
上記薄膜を形成する電子放出物質として、低仕事関数の材料を使用すれば、マイクロチップを使用せずに電子を放出することのできる電子放出素子が形成できる。さらに、当該電子放出素子は電子を上記薄膜の表面から放出するため、マイクロチップを用いた電子放出素子に比べ電界の集中などが起こりにくく、長寿命である。
しかしながら、上記薄膜の放出電流密度は小さく、多くの放出電流を得るために薄膜の露出面積を大きくしたり、上記薄膜の面上に電界を効率よく印加したりすることが必要であった。
一般的には、Spindt型の電子放出素子と同様に、1つの電子放出素子に複数の開口(ゲート電極と絶縁層の開口)を設け、ゲート電極の開口よりも絶縁層の開口を大きくしている。しかしながら、そのように複数の開口(ゲート電極と絶縁層の開口)を設けることは素子の大型化を招く。
米国特許第5798604号明細書
本発明は上記従来技術の課題を解決するためになされたもので、その目的とするところは、電子放出素子の大型化を招くことなく大きな放出電流が得られ、且つ、容易に製造可能な電子放出素子を提供することにある。また、本発明の更なる目的は、そのような電子放出素子を利用した電子源、及び、該電子源を利用した、画質が良好で高精細な画像表示装置を提供することにある。
上記目的を達成するために本発明に係る電子放出素子は、第1のカソード電極、第2の
カソード電極、絶縁層、ゲート電極、及び、電子放出材を備え、前記ゲート電極は、前記第1のカソード電極の上方に位置し、前記絶縁層は、前記ゲート電極と前記第1のカソード電極の間に位置し、前記第2のカソード電極は、前記第1のカソード電極と前記絶縁層との間に位置し、且つ、前記第1のカソード電極と電気的に接続されており、前記ゲート電極、前記絶縁層、及び、前記第2のカソード電極のそれぞれに、互いに連通する開口が設けられており、前記電子放出材は、前記第1のカソード電極上に設けられ、且つ、前記開口内に少なくとも一部が露出する電子放出素子であって、前記第2のカソード電極の開口内に、前記電子放出材の露出領域の輪郭の長さを増やすように、前記第1のカソード電極と電気的に接続された第3のカソード電極が設けられていることを特徴とする。
カソード電極、絶縁層、ゲート電極、及び、電子放出材を備え、前記ゲート電極は、前記第1のカソード電極の上方に位置し、前記絶縁層は、前記ゲート電極と前記第1のカソード電極の間に位置し、前記第2のカソード電極は、前記第1のカソード電極と前記絶縁層との間に位置し、且つ、前記第1のカソード電極と電気的に接続されており、前記ゲート電極、前記絶縁層、及び、前記第2のカソード電極のそれぞれに、互いに連通する開口が設けられており、前記電子放出材は、前記第1のカソード電極上に設けられ、且つ、前記開口内に少なくとも一部が露出する電子放出素子であって、前記第2のカソード電極の開口内に、前記電子放出材の露出領域の輪郭の長さを増やすように、前記第1のカソード電極と電気的に接続された第3のカソード電極が設けられていることを特徴とする。
また、本発明に係る電子放出素子の製造方法は、第1のカソード電極、第2のカソード電極、絶縁層、ゲート電極、及び、電子放出材を備え、前記ゲート電極は、前記第1のカソード電極の上方に位置し、前記絶縁層は、前記ゲート電極と前記第1のカソード電極の間に位置し、前記第2のカソード電極は、前記第1のカソード電極と前記絶縁層との間に位置し、且つ、前記第1のカソード電極と電気的に接続されており、前記ゲート電極、前記絶縁層、及び、前記第2のカソード電極のそれぞれに、互いに連通する開口が設けられており、前記電子放出材は、前記第1のカソード電極上に設けられ、且つ、前記開口内に少なくとも一部が露出する電子放出素子の製造方法であって、前記第2のカソード電極の開口内に、前記電子放出材の露出領域の輪郭の長さを増やすように、前記第1のカソード電極と電気的に接続された第3のカソード電極を設ける工程を有することを特徴とする。
また、本発明に係る電子源は、上記電子放出素子を複数備えることを特徴とする。
また、本発明に係る画像表示装置は、上記電子源と、該電子源から放出された電子によって画像を形成する画像形成部材と、を備えることを特徴とする。
本発明によれば、電子放出素子の大型化を招くことなく大きな放出電流が得られ、且つ、容易に製造可能な電子放出素子を提供することができる。また、本発明の更なる目的は、そのような電子放出素子を利用した電子源、及び、該電子源を利用した、画質が良好で高精細な画像表示装置を提供することができる。
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。また、カソード電極、ゲート電極、アノード電極に印加される電圧、駆動波形等の条件も特に特定的な記載がない限りは、それらのみに限定する趣旨のものではない。
図1〜4を参照して本発明の実施の形態に係る電子放出素子について説明する。
図1は本実施形態に係る電子放出素子の模式図である。図1(a)は電子放出素子を上方(電子が放出される方向)から見た平面図であり、図1(b)は図1(a)におけるA−A’の断面図である。
図1において、1は基板、2aは第1のカソード電極、2bは第2のカソード電極、3は絶縁層、4はゲート電極、そして、5は電子放出材である。
図1に示すように、本実施形態に係る電子放出素子において、ゲート電極4は第1のカソード電極2aの上方(電子が放出される方向)に位置する。絶縁層3はゲート電極4と
第1のカソード電極2aの間に位置する。第2のカソード電極2bは第1のカソード電極2aと絶縁層3の間に位置する。電子放出材5は第1のカソード電極上に設けられている。また、ゲート電極4、絶縁層3、及び、第2のカソード電極2bには、それぞれ、互いに連通する開口が設けられている。そして、電子放出材5の一部、又は、全部が当該開口内に露出している(当該露出している領域を、以後、露出領域という)。なお、第1のカソード電極2aと第2のカソード電極2bは互いに電気的に接続されている。第2のカソード電極2bの電位を第1のカソード電極2aと同電位にすることにより、電子放出素子から放出される電子ビームの収束率が向上する(収束電位構造が形成される)。
第1のカソード電極2aの間に位置する。第2のカソード電極2bは第1のカソード電極2aと絶縁層3の間に位置する。電子放出材5は第1のカソード電極上に設けられている。また、ゲート電極4、絶縁層3、及び、第2のカソード電極2bには、それぞれ、互いに連通する開口が設けられている。そして、電子放出材5の一部、又は、全部が当該開口内に露出している(当該露出している領域を、以後、露出領域という)。なお、第1のカソード電極2aと第2のカソード電極2bは互いに電気的に接続されている。第2のカソード電極2bの電位を第1のカソード電極2aと同電位にすることにより、電子放出素子から放出される電子ビームの収束率が向上する(収束電位構造が形成される)。
更に、本実施形態に係る電子放出素子では、第2のカソード電極2bの開口内に第3のカソード電極2cが設けられている。第3のカソード電極2cは、第1のカソード電極2aと互いに電気的に接続されており(すなわち、第2のカソード電極2bとも電気的に接続されている)、電子放出材5の露出領域の輪郭の長さを増やすように設けられている。このような構成を有することにより、電子放出素子の大型化を招くことなく大きな放出電流を得ることができる(詳細については後述する)。なお、本実施形態では第1〜第3のカソード電極をあわせてカソード電極2という。
図2は、図1に示す電子放出素子の駆動方法の一例を示す図である。なお、図1と同じものについては同じ番号を付している。
カソード電極2とゲート電極4の間には駆動電圧Vgが電源6により印加される。
7は電子放出素子の上方にHだけ離れて配置されたアノード電極であり、アノード電極にはアノード電圧Vaが高圧電源8により印加される。放出された電子は、アノード電極7に捕捉され、電子放出電流Ieが検出される。
また、本実施形態に係る電子放出素子は、2種類の開口を有している。一つは、絶縁層3が形成する開口又はゲート電極4が形成する開口(第1の開口)であり、もう一つは、第2のカソード電極2bと第3のカソード電極2cによって形成される第2の開口である。なお、本実施形態では、第2のカソード電極2bとゲート電極4の開口の形状は略等しいものとする。
図3は電子放出素子の駆動状態における電子放出材表面付近の電界強度の分布を示す図である。
図3(a)及び図3(c)は、開口が1種類の場合であり、図3(b)及び図3(d)は、それぞれ、図3(a)、図3(c)に示す電子放出材の表面付近にかかる電界強度の分布を示すグラフである。
第2のカソード電極2bは、電子放出材5よりもゲート電極側(上方に)配置されることにより、電子放出材5の表面付近の電界強度の分布を変化させる。電子放出材5の表面付近の電界強度は、具体的には、図3(b)及び図3(d)に示すように、ゲート電極の開口の輪郭周辺に対応する領域で最も高い値となる。換言すれば、第2のカソード電極2bは、電子放出材の電子放出面上の等電位面を窪ませる。このような電界強度の分布により、電子ビームは開口内側へ向かう。すなわち、電子ビームの収束効果を得ることができる。また、当該収束効果により、絶縁層3やゲート電極4への電子の衝突を避けることができる。そのため、第2のカソード電極2bは収束電極と呼ぶことができる。
しかし、ゲート電極の開口が大きい場合(ゲート電極の開口幅w1>>電子放出材表面からゲート電極表面までの距離h1)、ゲート電極の開口の輪郭周辺に対応する(電子放
出材表面の)領域の電界強度は強くなるが、開口中心部の電界強度は弱くなる。この場合、電子を放出するために最低限必要な電界強度(しきい電界強度)をEthとすると、電子が放出される部分は、電界強度がEthを超えている領域であり、図3(b)の例では、ゲート電極の開口の輪郭周辺に対応する2つの領域から電子が放出される。ゲート電極の開口の形状を長方形とすると、電子は、当該長方形の輪郭周辺に対応する領域から放出される。以後、電子が放出される領域を放出領域という。なお、本実施形態において、開口の大きさは、電子放出素子の断面における開口の幅とする。
出材表面の)領域の電界強度は強くなるが、開口中心部の電界強度は弱くなる。この場合、電子を放出するために最低限必要な電界強度(しきい電界強度)をEthとすると、電子が放出される部分は、電界強度がEthを超えている領域であり、図3(b)の例では、ゲート電極の開口の輪郭周辺に対応する2つの領域から電子が放出される。ゲート電極の開口の形状を長方形とすると、電子は、当該長方形の輪郭周辺に対応する領域から放出される。以後、電子が放出される領域を放出領域という。なお、本実施形態において、開口の大きさは、電子放出素子の断面における開口の幅とする。
ゲート電極の開口を小さくすると、図3(b)に示す2つの領域間距離が狭まり、図3(d)に示すように放出領域は1つになり、開口内のほぼ全域から電子が放出される。
すなわち、ゲート電極の開口が小さいと、ゲート電極の開口内に対応する電子放出材表面にしきい電界強度以上の電界が印加されるが、ゲート電極の開口が大きいと、ゲート電極の輪郭周辺に対応する領域にしかしきい電界強度以上の電界が印加されない。
実際には、ゲート電極の開口の大きさの絶対値ではなく、ゲート電極の開口の大きさw1と電子放出材表面からゲート電極表面までの距離h1の比が放出領域を決めている。w1:h1=1:1ならば放出領域は面状になり、2:1で2つが分離しはじめ、3:1以上では、放出領域はほぼ線状となる。
したがって、当該比を1:1に近づけることができない場合、電子放出素子の電子放出密度(放出電流)は低くなってしまう。ゲート電極の開口の大きさ(開口径)と電子放出材表面からゲート電極表面までの距離の比を1:1に近づけることができない場合とは、例えば、小さな電子放出素子を製造する場合などである。小さな電子放出素子で高い放出電流を得るためには、ゲート電極の開口としてさらに小さい開口が必要とされる。ゲート電極の開口の大きさは、電子ビーム径に大きく左右する因子であるため、精度良く形成されることが望まれる。しかし、当該開口の大きさが製造プロセスの精度の保証範囲外である場合、開口の大きさを精度良く得ることができない。すなわち、ゲート電極の開口径と電子放出材表面からゲート電極表面までの距離の比を1:1に近づけることができない。
本実施形態では、第3のカソード電極2cを設けることにより、上述した比を1:1に近づけることができない場合でも、高い電子放出密度を得ることができる。図1(a)の例では、第3のカソード電極2cが第2のカソード電極の開口内に島状に設けられている。なお、図1(a)の例では、第2のカソード電極2bから離れているが、第3のカソード電極の一部が第2のカソード電極に接触していてもよい。第3のカソード電極は、電子放出材5の露出領域の輪郭の長さを増やすように設けられていればよい。
上述したように第3のカソード電極2cを設けると、図3(e)に示すような断面を得ることができる。図3(e)に示す断面において、電子放出材5の表面付近における電界強度の分布は図3(f)のようになる。電子放出材5の表面付近の電界強度の分布は、具体的には、ゲート電極4の開口の輪郭周辺に対応する領域だけでなく、第3のカソード電極2cの輪郭周辺でも強くなる。即ち、ゲート電極の開口の輪郭周辺に対応する領域だけでなく、第3のカソード電極の輪郭周辺も放出領域となる。そのため、ゲート電極の開口の輪郭周辺に対応する領域からのみ電子放出が行われるのに比べ、高い電子放出密度を得ることができる。
図4は、図1に示す本実施形態に係る電子放出素子の製造方法の一例を示す図である。
以下、図4を参照して、本実施形態に係る電子放出素子の製造方法の一例を説明する。
まず、予め表面が十分に洗浄された基板1上に第1のカソード電極2aを積層する(図4(a))。基板1は、石英ガラス、Na等の不純物含有量を減少させたガラス、青板ガラス、シリコン基板、あるいは、シリコン基板等にスパッタ法等によりSiO2を積層した積層体、アルミナ等セラミックスの絶縁性基板などから適宜選択される。
第1のカソード電極2aは一般的に導電性を有しており、蒸着法、スパッタ法等の一般的な真空成膜技術、フォトリソグラフィー技術により形成される。第1のカソード電極2aの材料は、例えば、金属、合金、炭化物、硼化物、窒化物、半導体、有機高分子材料、アモルファスカーボン,グラファイト,ダイヤモンドライクカーボン,ダイヤモンドを分散した炭素及び炭素化合物等から適宜選択される。金属としては、Be,Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W,Al,Cu,Ni,Cr,Au,Pt,Pd等を用いればよく、合金もまたそれら金属を用いて生成されたものを用いればよい。炭化物としては、TiC,ZrC,HfC,TaC,SiC,WC等、硼化物としては、HfB2,ZrB2,LaB6,CeB6、YB4,GdB4等、窒化物としては、TiN,ZrN,HfN等、そして、半導体としては、Si,Ge等を用いればよい。第1のカソード電極2aの厚さとしては、数十nmから数mmの範囲で設定され、好ましくは数百nmから数μmの範囲で選択される。
なお、絶縁性シリコン基板の一部をドーピングにより導電性とし、当該導電性の部分を第1のカソード電極2aとしてもよい。
なお、第1のカソード電極2aは、組成の異なる複数の層を積層した、多層構成であってもよい。当該複数の層の一部の層が高抵抗体であってもよい。
次に、第1のカソード電極2aの表面全体に電子放出材5を堆積する(図4(a))。
電子放出材5は蒸着法、スパッタ法、プラズマCVD法等の一般的な成膜技術などで形成される。電子放出材5の材料は、低仕事関数の材料を選択するのが好ましい。例えば、アモルファスカーボン,グラファイト,ダイヤモンドライクカーボン,ダイヤモンドを分散した炭素及び炭素化合物等から適宜選択される。電子放出材5の膜厚としては、数nmから数百nmの範囲で設定され、好ましくは数nmから数十nmの範囲で選択される。
電子放出材5は、第1のカソード電極2aと電気的に接続される必要があり、導電性を有することが望ましい。例えば、絶縁性の材料であればドーピングによる導電性の付加などが必要である。また、電子放出材5自体が導電性であってもよい。
次に、第2のカソード電極2bを電子放出材5上に堆積する(図4(a))。
第2のカソード電極2bは、第1のカソード電極2aと同じ材料でもよいし、異なっていてもよい。第2のカソード電極2bの膜厚は、適宜設計可能であり、厚くすると収束効果は大きくなるが、膜面にかかる電界強度が小さくなり、放出面積が減少する(電子放出密度が減少する)。
第2のカソード電極2bは、第1のカソード電極2aと同電位になるように電気的に接続される。電子放出材が導電性の場合、第2のカソード電極2bと第1のカソード電極2aの電位は、電子放出材を介して積層することで同電位にすることができる。電子放出材の絶縁性が高い場合、第2のカソード電極2bと第1のカソード電極2aは、電子放出素子の(後の工程で作製される)開口内もしくはその周辺などで互いに接触させることにより、電気的な接続が確保できればよい。そうすることにより、両方の電極の電位を同電位にすることができる。
次に、第2のカソード電極上に、絶縁層3、ゲート電極4を順に堆積する(図4(b))。
絶縁層3は、スパッタ法等の一般的な真空成膜法、CVD法、真空蒸着法で形成される。絶縁層3の厚さは、数nmから数μmの範囲で設定され、好ましくは数十nmから数百nmの範囲から選択される。望ましい材料としてはSiO2,SiN,Al2O3,CaFなどの高電界に絶えられる耐圧性の高い材料が望ましい。
ゲート電極4は、第1カソード電極2aなどと同様に導電性を有しており、蒸着法、スパッタ法等の一般的な真空成膜技術、フォトリソグラフィー技術により形成される。ゲート電極4の材料は、例えば、金属、合金、炭化物、硼化物、窒化物、半導体、有機高分子材料等から適宜選択される。金属としては、Be,Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W,Al,Cu,Ni,Cr,Au,Pt,Pd等を用いればよく、合金もまたそれら金属を用いて生成されたものを用いればよい。炭化物としては、TiC,ZrC,HfC,TaC,SiC,WC等、硼化物としては、HfB2,ZrB2,LaB6,CeB6、YB4,GdB4等、窒化物としては、TiN,ZrN,HfN等、そして、半導体としては、Si,Ge等を用いればよい。
次に、ゲート電極4、絶縁層3、及び、第2のカソード電極のそれぞれの開口を作製する。本実施形態では、ロの字型の開口を作製した。なお、本実施形態では、ロの字型の開口内における第2のカソード電極を第3のカソード電極とする。換言すれば、第2のカソード電極2bの開口を形成する際に、当該開口内に第2のカソード電極の一部を第3のカソード電極として残している。なお、本実施形態では第2のカソード電極の一部を第3のカソード電極としているが、第2のカソード電極とは独立して第3のカソード電極を形成してもよい。その場合、第1〜3のカソード電極がすべて同じ材料であってもよいし、全て異なっていてもよいし、3つのカソード電極のうちのいずれか一組が同じ材料であってもよい。
まず、フォトリソグラフィー技術によりマスクパターン31を形成する(図4(c))。
次に、ゲート電極4、絶縁層3、第2のカソード電極2bの順にエッチングし、開口を作製する(図4(d))。ゲート電極4、絶縁層3、第2のカソード電極2bの材料、厚さにより、ドライエッチング法、ウエットエッチング法などが適宜選択される。なお、状況に応じて集束イオンビームエッチングなどの部分的な微細加工などを適宜選択してもよい。
次に、マスクパターン31を剥離する(図4(e))。
そして、絶縁層3をウエットエッチングする(図4(f))。これにより、開口の内側の絶縁層3は全て取り除かれる。また開口はロの字型であるため、開口の内側の絶縁層3が取り除かれることによって、当該絶縁層3上のゲート電極4も取り除かれる。
ゲート電極4の開口の大きさ、収束電極の開口の大きさは、ビーム径の大きさを大きく左右する因子であり、重要である。具体的には、それら開口の大きさは、数十nmから数十μmであることが好ましく、さらに好ましくは、100nmから1μmである。
なお、本実施形態では、電子放出材5を、第1のカソード電極2aの表面全体に積層したが、露出する箇所のみに積層してもよい。そのような構成は、例えば、電子放出材5を
積層する工程を、ゲート電極4、絶縁層3、第2のカソード電極2bの開口を作製する工程の次に行うことにより得られる。
積層する工程を、ゲート電極4、絶縁層3、第2のカソード電極2bの開口を作製する工程の次に行うことにより得られる。
このように、本実施形態に係る電子放出素子は、各層を積層し、エッチングを行う、という非常にシンプルな工程で作製できるため、製造が容易である。
なお、各層の面積を大きくし、複数の電子放出素子を一枚の基板で製造すれば、大型の画像表示装置などへの応用が容易となる。また、一枚の基板上に作製された複数の電子放出素子は、基板を切り分けることにより多数の装置に利用可能となる。そのため、大型の装置も小型の装置も比較的低いコストで製造することができる。
<応用例>
本実施形態に係る電子放出素子の応用例について以下に述べる。例えば、本実施形態に係る電子放出素子を複数備える電子源や、当該電子源を備える画像表示装置を構成することができる。
本実施形態に係る電子放出素子の応用例について以下に述べる。例えば、本実施形態に係る電子放出素子を複数備える電子源や、当該電子源を備える画像表示装置を構成することができる。
(電子源)
まず、本実施形態に係る電子放出素子を基体上に複数配することによって得られる電子源について説明する。電子放出素子の配列については、種々のものが採用される。一例として、電子放出素子をX方向及びY方向に行列状に複数配する。同じ行に配された複数の電子放出素子の電極の一方を、X方向の配線に共通に接続し、同じ列に配された複数の電子放出素子の電極の他方を、Y方向の配線に共通に接続する。これを単純マトリクス配置という。以下単純マトリクス配置について詳述する。
まず、本実施形態に係る電子放出素子を基体上に複数配することによって得られる電子源について説明する。電子放出素子の配列については、種々のものが採用される。一例として、電子放出素子をX方向及びY方向に行列状に複数配する。同じ行に配された複数の電子放出素子の電極の一方を、X方向の配線に共通に接続し、同じ列に配された複数の電子放出素子の電極の他方を、Y方向の配線に共通に接続する。これを単純マトリクス配置という。以下単純マトリクス配置について詳述する。
図5、図6において、51、61は電子源基板、52、62はX方向配線、53、63はY方向配線である。64は本実施形態に係る電子放出素子である。
X方向配線62は、Dx1,Dx2,・・・Dxmのm本の配線からなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は、適宜設計される。Y方向配線63は、Dy1,Dy2,・・・Dynのn本の配線よりなり、X方向配線62と同様に形成される。これらm本のX方向配線62とn本のY方向配線63との間には、層間絶縁層(不図示)が設けられており、両者を電気的に分離している(m,nは、共に正の整数)。
層間絶縁層(不図示)は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたSiO2等で構成される。例えば、X方向配線62を形成した電子源基板61の全面或いは一部に所望の形状で形成される。特に、X方向配線62とY方向配線63の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。X方向配線62とY方向配線63は、それぞれ外部端子として引き出されている。
電子放出素子64を構成するm本のX方向配線62は、カソード電極2を兼ねる場合があり、n本のY方向配線63は、ゲート電極4を兼ねる場合があり、層間絶縁層は絶縁層3を兼ねる場合がある。
X方向配線62には、不図示の走査信号印加手段が接続される。走査信号印加手段は、選択されたX方向配線に接続されている電子放出素子64に走査信号を印加する。一方、Y方向配線63には、不図示の変調信号発生手段が接続される。変調信号発生手段は、電子放出素子64の各列に、入力信号に応じて変調された変調信号を印加する。各電子放出素子に印加される駆動電圧は、それぞれ、電子放出素子に印加される走査信号と変調信号の差電圧として供給される。
(画像表示装置)
上記構成においては、単純なマトリクス配線を用いて、電子放出素子を個別に選択し、独立に駆動可能とすることができる。上記電子源を用いて構成した画像表示装置について、図7を用いて説明する。図7は、画像表示装置の表示パネルの一例を示す模式図である。
上記構成においては、単純なマトリクス配線を用いて、電子放出素子を個別に選択し、独立に駆動可能とすることができる。上記電子源を用いて構成した画像表示装置について、図7を用いて説明する。図7は、画像表示装置の表示パネルの一例を示す模式図である。
図7において、71は電子放出素子、80は電子源基板、91はリアプレート、96はフェースプレート、92は支持枠である。電子源基板80には電子放出素子71が複数配されており、リアプレート91には電子源基板80が固定されている。フェースプレート96はガラス基体93、蛍光膜94、メタルバック95等によって形成されている。蛍光膜94、メタルバック95はガラス基体93の内側に設けられている。図7の例では、ガラス基体93の内面(内側表面)に蛍光膜94が設けられており、蛍光膜94の内面にメタルバック95が設けられている。支持枠92には、リアプレート91とフェースプレート96がフリットガラスなどを用いて接続される。
外囲器(パネル)98は、フェースプレート96、支持枠92、リアプレート91で構成される。リアプレート91は、主に電子源基板80の強度を補強する目的で設けられるため、電子源基板80自体が十分な強度を持つ場合には、別体のリアプレート91は不要とすることができる。換言すれば、電子源基板80とリアプレート91は、一体構成の部材であっても構わない。
フェースプレート96と、リアプレート91と、支持枠92とは、夫々の接合する面(接着面)にフリットガラスを塗布し、所定の位置で合わせ、固定し、加熱してフリットガラスを焼成することにより封着される。
また、そのような加熱をするための手段としては、赤外線ランプ等を用いたランプ加熱、ホットプレート等、種々のものが採用できるが、これらに限定されるものではない。
また、外囲器を構成する複数の部材を加熱接着する接着材料は、フリットガラスに限るものではなく、封着工程後、充分な真空状態を保つことができれば、どのような接着材料を採用してもよい。
上述した外囲器は、本発明の一実施態様であり、限定されるものではなく、種々のものが採用できる。
他の例として、電子源基板80に直接支持枠92を封着し、フェースプレート96、支持枠92及び電子源基板80で外囲器98を構成しても良い。また、フェースプレート96、リアプレート91間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器98を構成することもできる。
また、図8にフェースプレート96に形成された蛍光膜94を模式図で示す。蛍光膜94は、電子源から放出された電子によって画像を形成する画像形成部材である。画像形成部材は、例えば、電子の衝突によって発光する蛍光体である。蛍光膜94は、モノクロームの場合は蛍光体85のみから構成することができる。カラーの蛍光膜の場合は、ブラックストライプ(図8(a))、ブラックマトリクス(図8(b))などと呼ばれる黒色導電材86と蛍光体85とから構成することができる。
ブラックストライプ、ブラックマトリクスを設ける目的は2つある。1つ目は、カラー表示の場合、必要となる三原色蛍光体の各蛍光体85間の塗り分け部を黒くすることで混
色等を目立たなくすることである。そして2つ目は、蛍光膜94における外光反射によるコントラストの低下を抑制することにある。ブラックストライプの材料としては、通常用いられている黒鉛を主成分とする材料の他、導電性があり、光の透過及び反射が少ない材料を用いることができる。
色等を目立たなくすることである。そして2つ目は、蛍光膜94における外光反射によるコントラストの低下を抑制することにある。ブラックストライプの材料としては、通常用いられている黒鉛を主成分とする材料の他、導電性があり、光の透過及び反射が少ない材料を用いることができる。
ガラス基体93に蛍光体を塗布する方法は、モノクローム、カラーによらず、沈澱法、印刷法等が採用できる。蛍光膜94の内面側には、通常メタルバック95が設けられる。メタルバックを設ける目的は3つあり、1つは、蛍光体の発光のうち内面側への光をフェースプレート96側へ鏡面反射させることにより輝度を向上させることにある。そして、電子ビーム加速電圧を印加するための電極として作用させること、外囲器内で発生した負イオンの衝突によるダメージから蛍光膜94を保護すること等も、メタルバックを設ける目的である。メタルバック95は、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理(通常、「フィルミング」と呼ばれる。)を行い、その後、蛍光膜上にAlを真空蒸着等を用いて堆積させることで作製できる。
フェースプレート96には、蛍光膜94の導電性を高めるため、更に、蛍光膜94の外面側に透明電極(不図示)を設けてもよい。
本実施形態に係る画像表示装置において、電子放出素子71が直上に電子ビームを放出するため、蛍光膜94は電子放出素子71の直上に配置される。
次に、封着工程を施した外囲器(パネル)を真空封止するための真空封止工程について説明する。
真空封止工程は、まず、外囲器(パネル)98を加熱して、80〜250℃に保持しながら、イオンポンプ、ソープションポンプなどの排気装置によりの排気管(不図示)を通じて排気する。そして、有機物質の十分に少ない雰囲気にした後、排気管をバーナーで熱して溶解させて封じきる。外囲器98の封止後の圧力を維持するために、ゲッター処理を行うこともできる。これは、外囲器98の真空封止を行う直前あるいは封止後に、抵抗加熱あるいは高周波加熱等を用いた加熱により、外囲器98内の所定の位置(不図示)に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ba等が主成分であり、該蒸着膜の吸着作用により、外囲器98内の雰囲気を維持するためのものである。
以上の工程によって製造された単純マトリクス配置の電子源を用いて構成した画像表示装置は、各電子放出素子に、容器外端子Dox1〜Doxm、Doy1〜Doynを介して電圧を印加することにより、電子放出を行う。
高圧端子97を介してメタルバック95、あるいは透明電極(不図示)に高圧を印加することで、電子ビームを加速する。
加速された電子は、蛍光膜94に衝突し、発光が生じて画像が形成される。
図9はNTSC方式のテレビ信号に応じて表示を行うための駆動回路の一例を示すブロック図である。
図9の駆動回路について説明する。この回路は、内部にM個のスイッチング素子を備えたもので(図中,S1ないしSmで模式的に示している)ある。各スイッチング素子は、直流電圧源Vx1の出力電圧もしくは直流電圧源Vx2のいずれか一方を選択し、表示パネル1301の容器外端子Dox1ないしDoxmと電気的に接続される。S1乃至Sm
の各スイッチング素子は、制御回路1303が出力する制御信号Tscanに基づいて動作するものであり、例えばFETのようなスイッチング素子を組み合せることにより構成することができる。直流電圧源Vx1は、電子放出素子の特性に基づき設定されている。
の各スイッチング素子は、制御回路1303が出力する制御信号Tscanに基づいて動作するものであり、例えばFETのようなスイッチング素子を組み合せることにより構成することができる。直流電圧源Vx1は、電子放出素子の特性に基づき設定されている。
制御回路1303は、外部より入力する画像信号に基づいて適切な表示が行なわれるように各部の動作を整合させる機能を有する。制御回路1303は、同期信号分離回路1306より送られる同期信号Tsyncに基づいて、各部に対してTscanおよびTsftおよびTmryの各制御信号を発生する。
同期信号分離回路1306は、外部から入力されるNTSC方式のテレビ信号(NTSC信号)から同期信号成分と輝度信号成分とを分離する為の回路で、一般的な周波数分離(フィルター)回路等を用いて構成できる。同期信号分離回路1306によりNTSC信号から分離された同期信号は、垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上Tsync信号として図示した。NTSC信号から分離された画像の輝度信号成分は便宜上DATA信号と表した。該DATA信号はシフトレジスタ1304に入力される。
シフトレジスタ1304は、時系列的にシリアルに入力されるDATA信号を、画像の1ライン毎にシリアル/パラレル変換するためのもので、制御回路1303より送られる制御信号Tsftに基づいて動作する。即ち、制御信号Tsftは,シフトレジスタ1304のシフトクロックであるということもできる。シリアル/パラレル変換された画像1ライン分(電子放出素子N素子分の駆動データに相当)のデータは、Id1乃至IdnのN個の並列信号として出力され、ラインメモリ1305に入力される。
ラインメモリ1305は、画像1ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、制御回路1303より送られる制御信号Tmryに従って適宜Id1乃至Idnの内容を記憶する。記憶された内容は、Id’1乃至Id’nとして出力され、変調信号発生器1307に入力される。
変調信号発生器1307は、画像データId’1乃至Id’nの各々に応じて本実施形態の電子放出素子の各々を適切に駆動変調する為の変調信号の信号源である。変調信号発生器1307からの出力信号は、端子Doy1乃至Doynを通じて表示パネル1301内の電子放出素子に印加される。
本電子放出素子にパルス状の電圧を印加する場合、例えば、電子放出電圧以下の電圧を印加しても電子放出は生じないが、電子放出電圧以上の電圧を印加すると電子ビームが出力される。その際、パルスの波高値Vmを変化させる事により出力電子ビームの強度を制御することが可能である。また、パルスの幅Pwを変化させることにより出力される電子ビームの電荷の総量を制御する事が可能である。
従って、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器1307として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。
パルス幅変調方式を実施するに際しては、変調信号発生器1307として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。
シフトレジスタ1304やラインメモリ1305は、デジタル信号式あるいはアナログ
信号式のものを採用できる。画像信号のシリアル/パラレル変換や記憶が所定の速度で行なわれれば良いからである。
信号式のものを採用できる。画像信号のシリアル/パラレル変換や記憶が所定の速度で行なわれれば良いからである。
デジタル信号式を用いる場合には、同期信号分離回路1306の出力信号DATAをデジタル信号化する必要があるが、これには1306の出力部にA/D変換器を設ければ良い。これに関連してラインメモリ1305の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器1307に用いられる回路が若干異なったものとなる。具体的には、デジタル信号を用いた電圧変調方式の場合、変調信号発生器1307には、例えばD/A変換回路を用い、必要に応じて増幅回路などを付加する。パルス幅変調方式の場合、変調信号発生器1307には、例えば、高速の発振器、当該発振器の出力する波数を計数する計数器(カウンタ)、及び、計数器の出力値とラインメモリの出力値を比較する比較器(コンパレータ)を組み合せた回路を用いる。必要に応じて、比較器の出力するパルス幅変調された変調信号を、本実施形態の電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。
アナログ信号を用いた電圧変調方式の場合、変調信号発生器1307には、例えばオペアンプなどを用いた増幅回路を採用でき、必要に応じてレベルシフト回路などを付加することもできる。パルス幅変調方式の場合には、例えば、電圧制御型発振回路(VCO)を採用でき、必要に応じて本実施形態の電子放出素子の駆動電圧まで電圧増幅するための増幅器を付加することもできる。
ここで述べた画像表示装置の構成は、本発明を適用可能な画像表示装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号については、NTSC方式を挙げたが、入力信号はこれに限られるものではなく、PAL,SECAM方式などの他、これらよりも多数の走査線からなるTV信号(例えば、MUSE方式をはじめとする高品位TV)方式をも採用できる。
また表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像形成装置等としても用いることができる。
<実施例>
以下、本実施形態の具体的な実施例について詳しく説明する。
以下、本実施形態の具体的な実施例について詳しく説明する。
(第1の実施例)
本実施形態の第1の実施例として、本実施形態に係る電子放出素子の製造方法の一例を示す。以下、図4を用いて当該製造方法について説明する。
本実施形態の第1の実施例として、本実施形態に係る電子放出素子の製造方法の一例を示す。以下、図4を用いて当該製造方法について説明する。
(工程1)
まず、基板1としてPD200ガラスを用いた。基板1を十分に洗浄した後、第1のカソード電極2aとして厚さ800nmのTaを形成した。
まず、基板1としてPD200ガラスを用いた。基板1を十分に洗浄した後、第1のカソード電極2aとして厚さ800nmのTaを形成した。
(工程2)
次に、電子放出材5として、ダイヤモンドライクカーボンをプラズマCVD法により第1のカソード電極2aの表面全体に厚さ30nm程度堆積した。反応ガスとして、CH4ガスを用いた。
次に、電子放出材5として、ダイヤモンドライクカーボンをプラズマCVD法により第1のカソード電極2aの表面全体に厚さ30nm程度堆積した。反応ガスとして、CH4ガスを用いた。
(工程3)
そして、電子放出材上に、第2のカソード電極2bとして厚さ100nmのTaを形成した。さらに、第2のカソード電極上に絶縁層3として厚さ1μmのSiO2を堆積し、絶縁層上にゲート電極4として厚さ200nmのPtを堆積した。
そして、電子放出材上に、第2のカソード電極2bとして厚さ100nmのTaを形成した。さらに、第2のカソード電極上に絶縁層3として厚さ1μmのSiO2を堆積し、絶縁層上にゲート電極4として厚さ200nmのPtを堆積した。
(工程4)
次に、フォトリソグラフィー法を用いて、ゲート電極上にレジストのマスクパターン31を形成した。
次に、フォトリソグラフィー法を用いて、ゲート電極上にレジストのマスクパターン31を形成した。
本実施例では、長さが3.5μm以上であれば保証される精度を有するフォトリソフィー法でのパターンニングにより、実現可能な構成とした。パターンは、外側の2辺の長さをP3=P1+2×P2=9μm、L3=L1+2×L2=32μmとし、内側の2辺の長さをP1=2μm、L1=25μmとする2つの四角形に囲まれたロの字型の開口を有する。また、当該開口の幅をP2(X方向)=L2(Y方向)=3.5μmとし、X方向の開口ピッチP5=P3+P4=12.5μmで複数形成した。そのため、図1に示すように、1つの電子放出素子に3つの上記開口を有するマスクパターンを形成する場合、開口端から開口端までの距離は、34μmとなる。
なお、長さ(幅)P1については、パターンニング精度の保証範囲ではないため線幅の保証はないが、幅P1の精度は高くなくても電子ビーム径が小さくかつ高い放出電流を得ることができる。具体的には、ゲート電極、及び、ゲート電極直下の絶縁層や第2のカソード電極の開口の大きさは、電子ビーム径を大きく左右する因子であるため、パターニング精度の保証範囲内であることが必要とされる。しかし、幅P1の部分のゲート電極及び絶縁層は、後の工程で取り除かれるため、当該幅は電子ビーム径を大きく左右する因子にはならず、パターニング精度の保証範囲内である必要はない。
(工程5)
次に、マスクパターン31をマスクとして、Ptのゲート電極4をArプラズマエッチングで、絶縁層3及び第2のカソード電極2bをCF4ガスでそれぞれドライエッチングした。これにより、マスクされている部分以外の部分におけるゲート電極4、絶縁層3、及び第2のカソード電極2bが取り除かれた。これにより、2つの四角形に囲まれたロの字型の開口を形成すると共に、内側の四角形に相当する第2のカソード電極を第3のカソード電極2cとして形成することができた。
次に、マスクパターン31をマスクとして、Ptのゲート電極4をArプラズマエッチングで、絶縁層3及び第2のカソード電極2bをCF4ガスでそれぞれドライエッチングした。これにより、マスクされている部分以外の部分におけるゲート電極4、絶縁層3、及び第2のカソード電極2bが取り除かれた。これにより、2つの四角形に囲まれたロの字型の開口を形成すると共に、内側の四角形に相当する第2のカソード電極を第3のカソード電極2cとして形成することができた。
(工程6)
そして、マスクパターン31を剥離し、作製中の電子放出素子を十分に洗浄した。
そして、マスクパターン31を剥離し、作製中の電子放出素子を十分に洗浄した。
(工程7)
次に、バッファードフッ酸でウエットエッチングを行った。エッチング時間を制御することで、SiO2を1μmエッチングした。それにより、幅P1のSiO2は、両側からのエッチングにより、幅2μm(幅P1のSiO2全て)がエッチングされ、当該SiO2上のゲート電極4も取り除かれた。一方、他の絶縁層3は、一部分のみがエッチングされた。これにより、ゲート電極の開口よりも絶縁層の開口のほうが大きくなった。
次に、バッファードフッ酸でウエットエッチングを行った。エッチング時間を制御することで、SiO2を1μmエッチングした。それにより、幅P1のSiO2は、両側からのエッチングにより、幅2μm(幅P1のSiO2全て)がエッチングされ、当該SiO2上のゲート電極4も取り除かれた。一方、他の絶縁層3は、一部分のみがエッチングされた。これにより、ゲート電極の開口よりも絶縁層の開口のほうが大きくなった。
以上の工程により本実施形態に係る電子放出素子を作製することができた。
本実施例で作製された電子放出素子(本素子)と比較するための電子放出素子(比較素子)を作成した。比較素子において、開口の幅(P3)が3.5μm、開口の長さ(L3)が32μm、隣接開口までの距離(P4)が3.5μm、開口ピッチ(P5)が7μmである。比較素子の模式図を図14に示す。
比較素子の大きさと本素子の大きさが等しいとすると、開口端から開口端までの長さが34μmであるため、比較素子には5つの開口が作製される。
図2に示すように、本素子と比較素子のそれぞれの上方にアノード電極を設け、駆動させた。ここで、距離H=2mm、アノード電圧Va=10kV、駆動電圧Vg=40Vとした。
両方の素子を駆動させた結果、本素子の放出電流は、比較素子の放出電流よりも約5%大きかった。これは、本素子では、1つの開口内に有効な電圧のかかる面積(箇所)が増えたためと考えられる。具体的には、本素子は第3のカソード電極を備えることにより、電子放出材の表面において、ゲート電極4の開口の輪郭周辺に対応する領域だけでなく、第3のカソード電極2cの輪郭周辺で大きな電界強度が得られる。ただし、ゲート電極4の開口の輪郭周辺に対応する領域の電界強度の方が、第3のカソード電極2cの輪郭周辺の電界強度よりも強い。したがって、本素子において、大きな電界強度が得られる輪郭の長さは408μm(3×(P3×2+(L1+2×L2)×2+P1×2+L1×2))となる。一方、比較素子において、大きな電界強度が得られる輪郭の長さは355μm(5×(P3×2+L3×2))となる。比較素子よりも本素子のほうが大きな電界強度が得られる輪郭の長さが長いため、放出電流が大きくなったものと考えられる。即ち、電子放出材の露出領域の輪郭の長さを増やすように第3のカソード電極を設けることにより、高い放出電流を得ることができる。
本実施例の電子放出素子の構成は、特に、大きな電子放出量を得るために、フォトリソ工程において精度が保証されている範囲よりも小さい開口が必要な場合に有効である。換言すれば、上述したゲート電極の開口径と電子放出材表面からゲート電極表面までの距離の比を1:1に近づけることができない場合に、本実施例の構成が、比較素子の構成より有利となる。
また、開口を有する電子放出素子では、開口を形成するために、カソード電極とゲート電極を絶縁層をはさんで対向させるため、そこに容量が発生する。この容量は、素子の駆動時に信号遅延を起こす要因となり、この容量が大きいと短パルスの信号に対する応答性が悪くなる。しかしながら、本素子の絶縁層の容量は、比較素子より4/5に低減されていた。そのため、本素子では、1μsec〜1msecの駆動波形に対し良好な応答性(線形の応答)が得られた。一方、比較素子では、1μsecの波形に対する応答性に劣化がみられた。
また、電子放出素子を大型の画像表示装置に応用する場合、素子数が多いことや、配線の長さが長いことなどにより、容量による信号遅延は大きくなる。従って、諧調性が悪くなったり、諧調性を補正するための電気回路が複雑となったりする。本実施例の素子は比較素子よりも容量が低いため、本素子を用いた電子源及び画像表示装置は高精細化が図れる。
(第2の実施例)
本実施例は、第3のカソード電極が、第2のカソード電極の開口を複数に分割するように設けられた例である。第3のカソード電極をそのように設けることにより、電子放出材の露出領域の輪郭の長さを長くすることができる。図10に第2の実施例に係る電子放出素子の模式図を示す。図10(a)は、カソード電極の上方(電子が放出される側)から見た平面図、図10(b)は、図10(a)におけるA−A’の断面図、図10(c)は、図10(a)におけるB−B’の断面図である。また、図11に本実施例に係る電子放出素子の製造方法の一例を示す。図11は、図10(a)におけるC−C’の断面図である。
本実施例は、第3のカソード電極が、第2のカソード電極の開口を複数に分割するように設けられた例である。第3のカソード電極をそのように設けることにより、電子放出材の露出領域の輪郭の長さを長くすることができる。図10に第2の実施例に係る電子放出素子の模式図を示す。図10(a)は、カソード電極の上方(電子が放出される側)から見た平面図、図10(b)は、図10(a)におけるA−A’の断面図、図10(c)は、図10(a)におけるB−B’の断面図である。また、図11に本実施例に係る電子放出素子の製造方法の一例を示す。図11は、図10(a)におけるC−C’の断面図である。
(工程1)
まず、基板1としてPD200ガラスを用いた。基板1を十分に洗浄した後、第1のカ
ソード電極2aとして厚さ800nmのTaを形成した。
まず、基板1としてPD200ガラスを用いた。基板1を十分に洗浄した後、第1のカ
ソード電極2aとして厚さ800nmのTaを形成した。
(工程2)
次に、電子放出材5として、ダイヤモンドライクカーボンをプラズマCVD法により第1のカソード電極2aの表面全体に厚さ30nm程度堆積した。反応ガスとして、CH4ガスを用いた。
次に、電子放出材5として、ダイヤモンドライクカーボンをプラズマCVD法により第1のカソード電極2aの表面全体に厚さ30nm程度堆積した。反応ガスとして、CH4ガスを用いた。
(工程3)
そして、電子放出材上に、第2のカソード電極2bとして厚さ100nmのTaを形成した。さらに、第2のカソード電極2b上に絶縁層3として厚さ1μmのSiO2を堆積し、絶縁層3上にゲート電極4として厚さ200nmのPtを堆積した(図11(a))。
そして、電子放出材上に、第2のカソード電極2bとして厚さ100nmのTaを形成した。さらに、第2のカソード電極2b上に絶縁層3として厚さ1μmのSiO2を堆積し、絶縁層3上にゲート電極4として厚さ200nmのPtを堆積した(図11(a))。
(工程4)
次に、ゲート電極の開口を形成するためのマスクとして、フォトリソグラフィー法を利用してレジストのマスクパターン31を形成した(図11(b))。パターンは、2辺の長さをPy3=20μm、P3=5μmとする長方形の開口を有するものであり、当該開口はX方向の開口ピッチP5=10μmとして複数形成されている(図10(a))。
次に、ゲート電極の開口を形成するためのマスクとして、フォトリソグラフィー法を利用してレジストのマスクパターン31を形成した(図11(b))。パターンは、2辺の長さをPy3=20μm、P3=5μmとする長方形の開口を有するものであり、当該開口はX方向の開口ピッチP5=10μmとして複数形成されている(図10(a))。
(工程5)
そして、マスクパターン31をマスクとして、Ptのゲート電極4をArプラズマエッチングした後、マスクを剥離した(図11(c))
そして、マスクパターン31をマスクとして、Ptのゲート電極4をArプラズマエッチングした後、マスクを剥離した(図11(c))
(工程6)
次に、フォトリソグラフィー法を利用してレジストのマスクパターン32を形成した(図11(d))。パターンは、2辺をPy2=3.5μm、P3=5μmとする長方形の開口を有するものであり、当該開口はX方向の開口ピッチP5=10μm、Y方向のピッチPy1=2μmとして複数形成されている(図10(a))。ただし、当該複数の開口は、ゲート電極の開口内に収まるように位置調整されている。
次に、フォトリソグラフィー法を利用してレジストのマスクパターン32を形成した(図11(d))。パターンは、2辺をPy2=3.5μm、P3=5μmとする長方形の開口を有するものであり、当該開口はX方向の開口ピッチP5=10μm、Y方向のピッチPy1=2μmとして複数形成されている(図10(a))。ただし、当該複数の開口は、ゲート電極の開口内に収まるように位置調整されている。
(工程7)
そして、絶縁層3、第2のカソード電極2bをCF4ガスを用いてそれぞれドライエッチングし、マスクパターンを剥離し、十分な洗浄を行った(図11(e))。本工程により幅Py1の第2のカソード電極が第3のカソード電極として形成された。本実施形例では、第2のカソード電極の開口とゲート電極の開口とが同じ形状であるとする。即ち、本実施例の第2のカソード電極の開口の形状は長方形である。マスクパターンの内、幅Py1に部分は当該長方形内に収まるように位置調整されているため、第3のカソード電極は当該長方形の開口を長辺方向に分割するように形成される。
そして、絶縁層3、第2のカソード電極2bをCF4ガスを用いてそれぞれドライエッチングし、マスクパターンを剥離し、十分な洗浄を行った(図11(e))。本工程により幅Py1の第2のカソード電極が第3のカソード電極として形成された。本実施形例では、第2のカソード電極の開口とゲート電極の開口とが同じ形状であるとする。即ち、本実施例の第2のカソード電極の開口の形状は長方形である。マスクパターンの内、幅Py1に部分は当該長方形内に収まるように位置調整されているため、第3のカソード電極は当該長方形の開口を長辺方向に分割するように形成される。
(工程8)
次に、第1の実施例における工程7と同様に、バッファードフッ酸でウエットエッチングを行った。エッチング時間を制御することで、SiO2を1μmエッチングしたところ、第3のカソード電極上の絶縁層3(SiO2)は、両側からのエッチングにより全て取り除かれた。一方、他の絶縁層3は、一部分のみがエッチングされた。これにより、ゲート電極の開口よりも絶縁層の開口のほうが大きくなった(図11(f))。
次に、第1の実施例における工程7と同様に、バッファードフッ酸でウエットエッチングを行った。エッチング時間を制御することで、SiO2を1μmエッチングしたところ、第3のカソード電極上の絶縁層3(SiO2)は、両側からのエッチングにより全て取り除かれた。一方、他の絶縁層3は、一部分のみがエッチングされた。これにより、ゲート電極の開口よりも絶縁層の開口のほうが大きくなった(図11(f))。
本実施例では、第3のカソード電極が、第2のカソード電極の開口を複数に分割するように設けられているため、電子放出材の露出領域の輪郭の長さを長くすることができる。それにより、電子放出素子の大型化を招くことなく高い放出電流を得ることができる。
(第3の実施例)
図12に第3の実施例に係る電子放出素子の製造方法の一例を示す。本実施例は、ゲート電極の上方から見た平面図が図1(a)と同じであり、積層構造が図1(b)と異なる電子放出素子の例である。
図12に第3の実施例に係る電子放出素子の製造方法の一例を示す。本実施例は、ゲート電極の上方から見た平面図が図1(a)と同じであり、積層構造が図1(b)と異なる電子放出素子の例である。
(工程1)
まず、基板1として青板ガラスを用いた。基板1を十分に洗浄した後、第1のカソード電極2aとして厚さ800nmのTaを形成した。そして、基板1上に絶縁層101として、厚さ150nmのSiNを形成した。次に、絶縁層101上に第2のカソード電極2bとして厚さ50nmのTaを形成した(図12(a))。
まず、基板1として青板ガラスを用いた。基板1を十分に洗浄した後、第1のカソード電極2aとして厚さ800nmのTaを形成した。そして、基板1上に絶縁層101として、厚さ150nmのSiNを形成した。次に、絶縁層101上に第2のカソード電極2bとして厚さ50nmのTaを形成した(図12(a))。
(工程2)
そして、絶縁層3として厚さ1μmのSiO2を第2のカソード電極上に堆積した。さらに、第2のカソード電極上にゲート電極4として厚さ200nmのPtを堆積した(図12(b))。
そして、絶縁層3として厚さ1μmのSiO2を第2のカソード電極上に堆積した。さらに、第2のカソード電極上にゲート電極4として厚さ200nmのPtを堆積した(図12(b))。
(工程3)
次に、フォトリソグラフィー法を利用してレジストのマスクパターン31を形成した。マスクパターンの開口は、第1の実施例と同じとした(図12(c))。
次に、フォトリソグラフィー法を利用してレジストのマスクパターン31を形成した。マスクパターンの開口は、第1の実施例と同じとした(図12(c))。
(工程4)
そして、マスクパターン31をマスクとして、Ptのゲート電極4をArプラズマエッチングでドライエッチングし、絶縁層3、カソード電極2b、及び、絶縁層101をCF4ガスを用いてドライエッチングした(図12(d))。これにより、第1の実施形態と同じ形状の開口、及び、第3のカソード電極が形成された。
そして、マスクパターン31をマスクとして、Ptのゲート電極4をArプラズマエッチングでドライエッチングし、絶縁層3、カソード電極2b、及び、絶縁層101をCF4ガスを用いてドライエッチングした(図12(d))。これにより、第1の実施形態と同じ形状の開口、及び、第3のカソード電極が形成された。
(工程5)
次に、プラズマCVD法でダイヤモンドライクカーボンの電子放出材5を全面に50nm程度堆積した。反応ガスはCH4ガスを用いた(図12(e))。
次に、プラズマCVD法でダイヤモンドライクカーボンの電子放出材5を全面に50nm程度堆積した。反応ガスはCH4ガスを用いた(図12(e))。
(工程6)
そして、マスクパターン31を剥離し、十分な洗浄を行った。これにより、開口内に露出する電子放出材5以外の電子放出素材が除去された(図12(f))。
そして、マスクパターン31を剥離し、十分な洗浄を行った。これにより、開口内に露出する電子放出材5以外の電子放出素材が除去された(図12(f))。
(工程7)
次に、バッファードフッ酸でウエットエッチングを行った。エッチング時間を制御することで、SiO2を1μmエッチングした。それにより、幅P1のSiO2は、両側からのエッチングにより、幅2μm(幅P1のSiO2全て)がエッチングされ、当該SiO2上のゲート電極4も取り除かれた。一方、他の絶縁層3は、一部分のみがエッチングされた。これにより、ゲート電極の開口よりも絶縁層の開口のほうが大きくなった(図12(g))。
次に、バッファードフッ酸でウエットエッチングを行った。エッチング時間を制御することで、SiO2を1μmエッチングした。それにより、幅P1のSiO2は、両側からのエッチングにより、幅2μm(幅P1のSiO2全て)がエッチングされ、当該SiO2上のゲート電極4も取り除かれた。一方、他の絶縁層3は、一部分のみがエッチングされた。これにより、ゲート電極の開口よりも絶縁層の開口のほうが大きくなった(図12(g))。
以上の工程により、図1(b)とは異なる積層構造(図12(g))で、図1(a)と同じ平面図を示す電子放出素子が作製できた。
(第4の実施例)
図13に本実施例に係る電子放出素子の模式図を示す。図13(a)は電子放出素子を上方から見た平面図であり、図13(b)は図13(a)におけるA−A’断面図である。本実施例は、第3のカソード電極が複数の開口を有しており、当該複数の電極のそれぞれを電子放出材の露出領域とする例である。
図13に本実施例に係る電子放出素子の模式図を示す。図13(a)は電子放出素子を上方から見た平面図であり、図13(b)は図13(a)におけるA−A’断面図である。本実施例は、第3のカソード電極が複数の開口を有しており、当該複数の電極のそれぞれを電子放出材の露出領域とする例である。
(工程1)
まず、基板1として青板ガラスを用いた。基板1を十分に洗浄した後、基板1上に第1のカソード電極2aとして厚さ800nmのTaを形成した。
まず、基板1として青板ガラスを用いた。基板1を十分に洗浄した後、基板1上に第1のカソード電極2aとして厚さ800nmのTaを形成した。
(工程2)
次に、プラズマCVD法でダイヤモンドライクカーボンの電子放出材5を第1のカソード電極2aの表面全面に30nm程度堆積した。反応ガスはCH4ガスを用いた。
次に、プラズマCVD法でダイヤモンドライクカーボンの電子放出材5を第1のカソード電極2aの表面全面に30nm程度堆積した。反応ガスはCH4ガスを用いた。
(工程3)
そして、電子放出材5上に円形のマスクをランダムに形成した。当該マスクは、具体的には、レジスト内に球形の不透過材を混入してフォトリソ工程を行うことにより形成された。次に、第2のカソード電極2bとしてTaを100nmを形成した後、レジストを除去した。レジストを除去することによって得られた開口径は、1μmであった。なお、不透過材の形状は円形に限らず、多角形など如何なるものであってもよいし、そのサイズ、位置などもランダムでなくてもよい。不透過材の形状はランダムであってもよい。
そして、電子放出材5上に円形のマスクをランダムに形成した。当該マスクは、具体的には、レジスト内に球形の不透過材を混入してフォトリソ工程を行うことにより形成された。次に、第2のカソード電極2bとしてTaを100nmを形成した後、レジストを除去した。レジストを除去することによって得られた開口径は、1μmであった。なお、不透過材の形状は円形に限らず、多角形など如何なるものであってもよいし、そのサイズ、位置などもランダムでなくてもよい。不透過材の形状はランダムであってもよい。
(工程4)
次に、第2のカソード電極上に絶縁層3として厚さ1μmのSiO2を堆積した。なお、第2のカソード電極の開口内も絶縁層3で満たされた(本実施例では上記レジストで一時的に形成された開口を、第2のカソード電極の開口とは呼ばない)。そして、絶縁層3上にゲート電極4として厚さ200nmのPtを堆積した。
次に、第2のカソード電極上に絶縁層3として厚さ1μmのSiO2を堆積した。なお、第2のカソード電極の開口内も絶縁層3で満たされた(本実施例では上記レジストで一時的に形成された開口を、第2のカソード電極の開口とは呼ばない)。そして、絶縁層3上にゲート電極4として厚さ200nmのPtを堆積した。
(工程5)
次に、フォトリソグラフィー法を利用してレジストのマスクパターン31を形成した。幅3.5μmの開口を開口ピッチ7μmで複数形成した。
次に、フォトリソグラフィー法を利用してレジストのマスクパターン31を形成した。幅3.5μmの開口を開口ピッチ7μmで複数形成した。
(工程6)
そして、マスクパターン31をマスクとして、Ptのゲート電極4をArプラズマエッチングで、絶縁層3をCF4ガスを用いて、それぞれドライエッチングした。なお、本実施例における第2のカソード電極の開口と、ゲート電極の開口とは同じ形状を有するものとする。すなわち、本実施例では、当該開口内に位置する第2のカソード電極を、複数のランダムな開口を有する第3のカソード電極2cとして考える。
そして、マスクパターン31をマスクとして、Ptのゲート電極4をArプラズマエッチングで、絶縁層3をCF4ガスを用いて、それぞれドライエッチングした。なお、本実施例における第2のカソード電極の開口と、ゲート電極の開口とは同じ形状を有するものとする。すなわち、本実施例では、当該開口内に位置する第2のカソード電極を、複数のランダムな開口を有する第3のカソード電極2cとして考える。
(工程7)
次に、マスクパターン31を剥離し、十分に洗浄を行った。
次に、マスクパターン31を剥離し、十分に洗浄を行った。
これにより、図13の素子が作製できた。
本実施例では、ゲート電極の開口内に当該開口よりも小さな開口を多数形成した。これにより、大きな開口を設けるよりも放出面積をはるかに大きくできるため、高い放出電流を得ることができる。
(第5の実施例)
第1の実施例に係る電子放出素子を、X方向に1280個、Y方向に720個配列し、図6に示す電子源を作製した。さらに、図7に示す画像表示装置の表示パネルを作製した。そして、当該表示パネルを、図8に示す駆動回路で表示させた。
第1の実施例に係る電子放出素子を、X方向に1280個、Y方向に720個配列し、図6に示す電子源を作製した。さらに、図7に示す画像表示装置の表示パネルを作製した。そして、当該表示パネルを、図8に示す駆動回路で表示させた。
本実施例における画像表示装置は、容量が小さく、安価な回路で低輝度での高い諧調性を示した。
以上説明したように、本実施形態に係る電子放出素子は、電子放出素子の大型化を招くことなく大きな放出電流得られる。さらに、当該電子放出素子は、複雑な工程を含まずに作製することができる。
また、このような電子放出素子を電子源や画像表示装置に適用することにより、性能に優れた電子源及び高精細、高画質な画像表示装置を実現できる。
1 基板
2 カソード電極
2a 第1のカソード電極
2b 第2のカソード電極
2c 第3のカソード電極
3 絶縁層
4 ゲート電極
5 電子放出材
2 カソード電極
2a 第1のカソード電極
2b 第2のカソード電極
2c 第3のカソード電極
3 絶縁層
4 ゲート電極
5 電子放出材
Claims (11)
- 第1のカソード電極、第2のカソード電極、絶縁層、ゲート電極、及び、電子放出材を備え、
前記ゲート電極は、前記第1のカソード電極の上方に位置し、
前記絶縁層は、前記ゲート電極と前記第1のカソード電極の間に位置し、
前記第2のカソード電極は、前記第1のカソード電極と前記絶縁層との間に位置し、且つ、前記第1のカソード電極と電気的に接続されており、
前記ゲート電極、前記絶縁層、及び、前記第2のカソード電極のそれぞれに、互いに連通する開口が設けられており、
前記電子放出材は、前記第1のカソード電極上に設けられ、且つ、前記開口内に少なくとも一部が露出する
電子放出素子であって、
前記第2のカソード電極の開口内に、前記電子放出材の露出領域の輪郭の長さを増やすように、前記第1のカソード電極と電気的に接続された第3のカソード電極が設けられている
ことを特徴とする電子放出素子。 - 前記第3のカソード電極は、前記第2のカソード電極の開口内に島状に設けられていることを特徴とする請求項1に記載の電子放出素子。
- 前記第3のカソード電極は、前記第2のカソード電極から離れている
ことを特徴とする請求項1または請求項2に記載の電子放出素子。 - 前記第3のカソード電極は、前記第2のカソード電極の開口を複数に分割するように設けられている
ことを特徴とする請求項1に記載の電子放出素子。 - 前記第2のカソード電極の開口の形状は、長方形であり、
前記第3のカソード電極は、当該長方形を長辺方向に分割するように設けられている
ことを特徴とする請求項4に記載の電子放出素子。 - 前記第3のカソード電極は、複数の開口を有する電極であり、
前記複数の開口のそれぞれは、前記電子放出材の露出領域である
ことを特徴とする請求項1に記載の電子放出素子。 - 前記複数の開口はランダムに形成されている
ことを特徴とする請求項6に記載の電子放出素子。 - 第1のカソード電極、第2のカソード電極、絶縁層、ゲート電極、及び、電子放出材を備え、
前記ゲート電極は、前記第1のカソード電極の上方に位置し、
前記絶縁層は、前記ゲート電極と前記第1のカソード電極の間に位置し、
前記第2のカソード電極は、前記第1のカソード電極と前記絶縁層との間に位置し、且つ、前記第1のカソード電極と電気的に接続されており、
前記ゲート電極、前記絶縁層、及び、前記第2のカソード電極のそれぞれに、互いに連通する開口が設けられており、
前記電子放出材は、前記第1のカソード電極上に設けられ、且つ、前記開口内に少なくとも一部が露出する
電子放出素子の製造方法であって、
前記第2のカソード電極の開口内に、前記電子放出材の露出領域の輪郭の長さを増やすように、前記第1のカソード電極と電気的に接続された第3のカソード電極を設ける工程を有することを特徴とする電子放出素子の製造方法。 - 前記第3のカソード電極を設ける工程は、前記第2のカソード電極に開口を形成する際に、当該開口内に前記第2のカソード電極の一部を前記第3のカソード電極として残す工程を含む
ことを特徴とする請求項8に記載の電子放出素子の製造方法。 - 請求項1〜7のいずれかに記載の電子放出素子を複数備える
ことを特徴とする電子源。 - 請求項10に記載の電子源と、
前記電子源から放出された電子によって画像を形成する画像形成部材と、
を備えることを特徴とする画像表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007313702A JP2009140655A (ja) | 2007-12-04 | 2007-12-04 | 電子放出素子、電子源、画像表示装置および電子放出素子の製造方法 |
US12/327,858 US7994701B2 (en) | 2007-12-04 | 2008-12-04 | Electron-emitting device, electron source, image display apparatus, and manufacturing method of electron-emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007313702A JP2009140655A (ja) | 2007-12-04 | 2007-12-04 | 電子放出素子、電子源、画像表示装置および電子放出素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009140655A true JP2009140655A (ja) | 2009-06-25 |
Family
ID=40674998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007313702A Withdrawn JP2009140655A (ja) | 2007-12-04 | 2007-12-04 | 電子放出素子、電子源、画像表示装置および電子放出素子の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7994701B2 (ja) |
JP (1) | JP2009140655A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218195A (ja) * | 2007-03-05 | 2008-09-18 | Canon Inc | 電子源、画像表示装置及び情報表示再生装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5424605A (en) * | 1992-04-10 | 1995-06-13 | Silicon Video Corporation | Self supporting flat video display |
DE69919242T2 (de) * | 1998-02-12 | 2005-08-11 | Canon K.K. | Verfahren zur Herstellung eines elektronenemittierenden Elementes, Elektronenquelle und Bilderzeugungsgerätes |
US20020036452A1 (en) * | 1999-12-21 | 2002-03-28 | Masakazu Muroyama | Electron emission device, cold cathode field emission device and method for the production thereof, and cold cathode field emission display and method for the production thereof |
JP3634781B2 (ja) * | 2000-09-22 | 2005-03-30 | キヤノン株式会社 | 電子放出装置、電子源、画像形成装置及びテレビジョン放送表示装置 |
JP3969981B2 (ja) * | 2000-09-22 | 2007-09-05 | キヤノン株式会社 | 電子源の駆動方法、駆動回路、電子源および画像形成装置 |
JP3774682B2 (ja) * | 2001-06-29 | 2006-05-17 | キヤノン株式会社 | 電子放出素子、電子源および画像形成装置 |
JP4741764B2 (ja) * | 2001-09-26 | 2011-08-10 | キヤノン株式会社 | 電子放出素子 |
JP3535871B2 (ja) * | 2002-06-13 | 2004-06-07 | キヤノン株式会社 | 電子放出素子、電子源、画像表示装置及び電子放出素子の製造方法 |
JP4154356B2 (ja) * | 2003-06-11 | 2008-09-24 | キヤノン株式会社 | 電子放出素子、電子源、画像表示装置及びテレビ |
JP3745348B2 (ja) * | 2003-06-16 | 2006-02-15 | キヤノン株式会社 | 電子放出素子、電子源及び画像表示装置の製造方法 |
JP3826120B2 (ja) * | 2003-07-25 | 2006-09-27 | キヤノン株式会社 | 電子放出素子、電子源及び画像表示装置の製造方法 |
JP3840251B2 (ja) * | 2004-03-10 | 2006-11-01 | キヤノン株式会社 | 電子放出素子、電子源、画像表示装置及び該画像表示装置を用いた情報表示再生装置及びそれらの製造方法 |
JP4115410B2 (ja) * | 2004-03-12 | 2008-07-09 | キヤノン株式会社 | 電子放出素子、電子源ならびに画像表示装置の製造方法および電子放出素子の駆動方法 |
JP4667031B2 (ja) * | 2004-12-10 | 2011-04-06 | キヤノン株式会社 | 電子放出素子の製造方法、および該製造方法を用いた、電子源並びに画像表示装置の製造方法 |
JP4095610B2 (ja) * | 2004-12-28 | 2008-06-04 | キヤノン株式会社 | 電子放出素子、電子源、画像表示装置、および映像受信表示装置 |
JP2007073208A (ja) * | 2005-09-05 | 2007-03-22 | Canon Inc | 電子放出素子、電子源および画像形成装置の製造方法 |
JP2007214032A (ja) * | 2006-02-10 | 2007-08-23 | Canon Inc | 電子放出素子、電子源及び画像表示装置の製造方法 |
JP2007294126A (ja) * | 2006-04-21 | 2007-11-08 | Canon Inc | 電子放出素子、電子源、画像表示装置、及び、電子放出素子の製造方法 |
JP2009032443A (ja) * | 2007-07-25 | 2009-02-12 | Canon Inc | 電子放出素子、電子源および画像表示装置、並びに情報表示再生装置 |
-
2007
- 2007-12-04 JP JP2007313702A patent/JP2009140655A/ja not_active Withdrawn
-
2008
- 2008-12-04 US US12/327,858 patent/US7994701B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7994701B2 (en) | 2011-08-09 |
US20090140627A1 (en) | 2009-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4741764B2 (ja) | 電子放出素子 | |
JP3969981B2 (ja) | 電子源の駆動方法、駆動回路、電子源および画像形成装置 | |
EP1271594A1 (en) | Electron-emitting device, electron source, and image-forming apparatus | |
JP2000311587A (ja) | 電子放出装置及び画像形成装置 | |
JP2000285801A (ja) | 電子放出素子の製造方法、該電子放出素子を用いた電子源および画像形成装置 | |
JP4298156B2 (ja) | 電子放出装置及び画像形成装置 | |
JP3241219B2 (ja) | 画像表示装置の製造方法 | |
JP3689656B2 (ja) | 電子放出素子及び電子源及び画像形成装置 | |
JP4393257B2 (ja) | 外囲器の製造方法および画像形成装置 | |
JP4810010B2 (ja) | 電子放出素子 | |
JP2009140655A (ja) | 電子放出素子、電子源、画像表示装置および電子放出素子の製造方法 | |
JP2003016907A (ja) | 電子放出素子、電子源、画像形成装置及び電子放出素子の製造方法 | |
JP2000251643A (ja) | 電子放出素子、電子放出素子を用いた電子源、及び電子源を用いた画像形成装置 | |
US20090108727A1 (en) | Electron-emitting device, electron source, image display apparatus, and manufacturing method of electron-emitting device | |
JP3397520B2 (ja) | 電子源、表示パネルおよび画像形成装置ならびにそれらの製造方法 | |
JP2003016919A (ja) | 電子放出素子、電子源、電子源集合体および画像形成装置 | |
JP2003092056A (ja) | 電子放出素子、電子源及び画像形成装置 | |
JP2001273849A (ja) | 電子放出素子、電子源、画像形成装置、及び電子放出素子の製造方法 | |
JP2003016910A (ja) | 電子放出素子、電子源、画像形成装置及び電子放出素子の製造方法 | |
JPH08162009A (ja) | 電子放出素子および該素子を用いた電子源および画像形成装置ならびにそれらの製造方法 | |
JP2002124176A (ja) | 電子放出素子及び電子源及び画像形成装置 | |
JP2000340112A (ja) | 画像表示装置の製造方法 | |
JP2010086927A (ja) | 電子線装置及び画像表示装置 | |
JP2001143607A (ja) | 電子放出素子、電子源及び画像形成装置 | |
JP2000285792A (ja) | 電子放出素子及びそれを用いた画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100528 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110610 |