[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2009031223A - 補償回路、プローブ装置、プローブ装置キット - Google Patents

補償回路、プローブ装置、プローブ装置キット Download PDF

Info

Publication number
JP2009031223A
JP2009031223A JP2007197947A JP2007197947A JP2009031223A JP 2009031223 A JP2009031223 A JP 2009031223A JP 2007197947 A JP2007197947 A JP 2007197947A JP 2007197947 A JP2007197947 A JP 2007197947A JP 2009031223 A JP2009031223 A JP 2009031223A
Authority
JP
Japan
Prior art keywords
probe
terminal
impedance
output terminal
inverting input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007197947A
Other languages
English (en)
Inventor
Tsutomu Kondo
力 近藤
Tsumoru Niitake
積 新竹
Takahiro Inagaki
隆宏 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RIKEN
Original Assignee
RIKEN
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RIKEN filed Critical RIKEN
Priority to JP2007197947A priority Critical patent/JP2009031223A/ja
Publication of JP2009031223A publication Critical patent/JP2009031223A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】簡易な構成でプローブの周波数特性を補償することができる補償回路を提供する。
【解決手段】本発明の補償回路は、プローブの周波数特性を補償するための補償回路であって、反転入力端子、非反転入力端子及び出力端子を有するオペアンプと、前記反転入力端子と前記出力端子の間に設けられたOPインピーダンス部とを備え、前記反転入力端子は、前記プローブからの信号の入力を受け付ける端子であり、前記非反転入力端子は、接地される端子であり、前記出力端子は、信号を出力する端子である。
【選択図】図1

Description

本発明は、プローブの周波数特性を補償するための補償回路と、プローブと補償回路を有するプローブ装置及びプローブ装置キットに関する。
図8を用いて従来のプローブ1について説明する。図8は、従来のプローブの構成図である。
プローブ1は、プローブ先端部3と、プローブ出力端子5と、プローブGND端子7とを有する。また、プローブ先端部3とプローブ出力端子5の間には第1インピーダンス部Z1が設けられ、プローブ出力端子5とプローブGND端子7の間には第2インピーダンス部Z2が設けられている。
このような構成のプローブ1では、プローブ先端部3に印加される電圧Vinと、プローブ出力端子5に出力される電圧Voutには、式(1)の関係が成り立つ(以下の式において、Z1及びZ2は、それぞれ、第1インピーダンス部Z1及び第2インピーダンス部Z2のインピーダンスを示す。)。
Vout/Vin=Z2/(Z1+Z2) (1)
1及びZ2が抵抗成分のみを有している場合は、Vout/Vinの値は、Vinの周波数によらずに一定になるが、Z1及びZ2の少なくとも一方が静電容量成分又はインダクタンス成分を有している場合には、Vout/Vinの値は、Vinの周波数に依存することとなる。この場合、Voutの波形にオーバーシュートが生じたり(図9を参照)、ハンチングが生じたりして、Vinの波形を正確に測定することができない。
そこで、プローブ1の周波数特性を補償するために、図10に示すように、プローブ出力端子5にインピーダンス部ZBを有する補償回路9が接続される(例えば、特許文献1を参照)。
この場合、電圧Vinと電圧Voutには、式(2)の関係が成り立つ(式(2)において、ZBは、インピーダンス部ZBのインピーダンスを示す。)。
Vout/Vin=ZX/(Z1+ZX) (2)
(但し、1/ZX=1/Z2+1/ZBである。)
特開平8−86808号公報
Vout/Vinが式(2)のような複雑な式で表現されるので、Vinの周波数によらずにVout/Vinの値が一定になるようにZBを設定することは、極めて難しい。そこで、インピーダンスを周波数毎に調整する複雑な回路でZBを構成し、勘と経験によって調整を行うことが一般的である。
本発明はこのような事情に鑑みてなされたものであり、簡易な構成でプローブの周波数特性を補償することができる補償回路を提供するものである。
課題を解決するための手段及び発明の効果
本発明の補償回路は、プローブの周波数特性を補償するための補償回路であって、反転入力端子、非反転入力端子及び出力端子を有するオペアンプと、前記反転入力端子と前記出力端子の間に設けられたOPインピーダンス部とを備え、前記反転入力端子は、前記プローブからの信号の入力を受け付ける端子であり、前記非反転入力端子は、接地される端子であり、前記出力端子は、信号を出力する端子である。
本発明の補償回路によれば、オペアンプの出力がOPインピーダンス部を介して反転入力端子にフィードバックされているのでオペアンプの反転入力端子の電位が非反転入力端子の電位に等しくなる。非反転入力端子は、接地されるので、反転入力端子の電位は、常にGND電位になり、それによってプローブ出力端子の電位も常にGND電位になる。このため、プローブ先端部とプローブ出力端子の間のインピーダンス部と、オペアンプの反転入力端子と出力端子の間のOPインピーダンス部とを互いに相似な回路で構成することによってプローブの周波数特性の補償を行うことができ、補償回路の構成が簡易になる。
また、プローブ出力端子とオペアンプの反転入力端子との間の電位も常にGND電位になるので、プローブ出力端子とオペアンプの反転入力端子とを電気的に接続するケーブルの浮遊容量の影響を無視することができる。このため、プローブからの信号の長距離伝送が容易になる。
また、本発明は、プローブと、上記記載の補償回路を有するプローブ装置であって、前記プローブは、プローブ先端部と、プローブ出力端子と、前記プローブ先端部と前記プローブ出力端子との間に設けられた第1インピーダンス部を有し、前記プローブ出力端子と前記オペアンプの反転入力端子が電気的に接続され、
前記OPインピーダンス部と第1インピーダンス部は、互いに相似な回路で構成されることを特徴とするプローブ装置も提供する。
また、本発明は、プローブと、請求項1に記載の補償回路を有するプローブ装置キットであって、前記プローブは、プローブ先端部と、プローブ出力端子と、前記プローブ先端部と前記プローブ出力端子との間に設けられた第1インピーダンス部を有し、前記プローブ出力端子は、前記オペアンプの反転入力端子に電気的に接続される端子であり、前記OPインピーダンス部と第1インピーダンス部は、互いに相似な回路で構成されることを特徴とするプローブ装置キットも提供する。
前記プローブは、接地される端子であるプローブGND端子と、前記プローブ出力端子と前記プローブGND端子との間に設けられた第2インピーダンス部を有してもよい。
ここで示した構成は、互いに組み合わせることができる。
以下,本発明の一実施形態を図面を用いて説明する。図面や以下の記述中で示す内容は,例示であって,本発明の範囲は,図面や以下の記述中で示すものに限定されない。
1.補償回路とプローブ装置の構成について
図1を用いて、本発明の一実施形態の補償回路9とプローブ装置11について説明する。図1は、本発明の一実施形態の補償回路9とプローブ装置11の構成図である。
本実施形態の補償回路9は、プローブ1の周波数特性を補償するための補償回路9であって、反転入力端子13、非反転入力端子15及び出力端子17を有するオペアンプ19と、反転入力端子13と出力端子17の間に設けられたOPインピーダンス部ZBとを備えている。非反転入力端子15は、接地されている。
また、本実施形態のプローブ装置11は、プローブ1と、補償回路9を有するプローブ装置11であって、プローブ1は、プローブ先端部3と、プローブ出力端子5と、プローブ先端部3とプローブ出力端子5との間に設けられた第1インピーダンス部Z1を有し、プローブ出力端子5とオペアンプ19の反転入力端子13が電気的に接続されている。また、プローブ1は、プローブGND端子7と、プローブ出力端子5とプローブGND端子7との間に第2インピーダンス部Z2とを備えている。プローブGND端子7は、接地されている。プローブ装置11は、互いに電気的に分離されたプローブ1と補償回路9を有するプローブ装置キットに含まれるプローブ1のプローブ出力端子5と補償回路9中のオペアンプ19の反転入力端子13とを電気的に接続することによって構成することができる。
補償回路9では、オペアンプ19の出力がOPインピーダンス部ZBを介して反転入力端子13にフィードバックされているのでオペアンプ19の反転入力端子13の電位が非反転入力端子15の電位に等しくなる。非反転入力端子15は、接地されるので、反転入力端子13の電位は、常にGND電位になり、それによってプローブ出力端子5の電位も常にGND電位になる。
図1に示すような構成のプローブ装置11では、プローブ先端部3に印加される電圧Vinと、オペアンプ19の出力端子17から出力される電圧Voutには、式(3)の関係が成り立つ(以下の式においてにおいて、ZBは、OPインピーダンス部ZBのインピーダンスを示す。)。
Vout/Vin=−ZB/Z1 (3)
式(3)には、第2インピーダンス部Z2のインピーダンスが含まれおらず、式(2)に比べてはるかにシンプルであることが分かる。式(3)がこのようなシンプルな形になったのは、プローブ出力端子5の電位が常にGND電位であるので第2インピーダンス部Z2に電圧が印加されないからである。このように、本実施形態の補償回路9は、第2インピーダンス部Z2の影響を排除できるという効果を有するので、本実施形態の補償回路9は、第2インピーダンス部Z2を有するプローブ1、すなわち、Z2/(Z1+Z2)倍に減衰された電圧信号がプローブ出力端子5から出力されるプローブ1(例えば、プローブ1)の周波数特性の補償に好適に利用される。
また、プローブ出力端子5と反転入力端子13との間の電位も常にGND電位になるので、本実施形態の補償回路9を用いれば、プローブ出力端子5との反転入力端子13とを電気的に接続するケーブルの浮遊容量の影響を無視することができるようになり、プローブ1からの信号の長距離伝送が容易になる。
上記の通り、本実施形態の補償回路9は、第2インピーダンス部Z2を有するプローブ1の周波数特性を補償するために好適に利用されるが、図2に示すような第2インピーダンス部Z2を有さないプローブ1の周波数特性を補償するためにも利用することができる。この場合でも、プローブ出力端子5と反転入力端子13とを電気的に接続するケーブルの浮遊容量の影響を無視することができるようになるという効果が得られるからである。
プローブ1の周波数特性を補償するためには、式(3)のVout/VinがVinの周波数によらずに一定になるように、OPインピーダンス部ZBと第1インピーダンス部Z1を互いに相似な回路で構成すればよい。「互いに相似な回路」とは、言い換えると、インピーダンスの比が周波数依存しない回路である。この場合、ZB=Z1/N(Nは、周波数に依存しない正の値)となり、式(3)は、次の式で表される。
Vout/Vin=−ZB/Z1=−1/N
この式は、ZB/Z1を調節することによって信号の減衰比を自由に調節することができ、さらに、Nを1より小さくすることによって信号の増幅をすることもできることを示している。
互いに相似な回路の一例は、図3のような回路において、R2=R1/N,C2=NC1の場合である。この場合、第1インピーダンス部Z1とOPインピーダンス部ZBのそれぞれのインピーダンスは、次の式で表される。
1=R1/(1+jωC11
B=R2/(1+jωC22)=R2/(1+jωC11
この式によると、ZB=Z1/(R1/R2)となり、ZB=Z1/Nとなり、第1インピーダンス部Z1とOPインピーダンス部ZBが互いに相似な回路で構成されていることが分かる。
一般に、互いに相似な回路は、各抵抗器の抵抗値を1/N倍にし、各キャパシタの容量値をN倍にすることによって得ることができる。例えば、図4のような回路において、R3=R1/N,R4=R2/N,C3=NC1,C4=NC2にすると、ZB=Z1/Nとなり、第1インピーダンス部Z1とOPインピーダンス部ZBが互いに相似な回路になる。
また、図3や図4では、第1インピーダンス部Z1とOPインピーダンス部ZBは、回路素子(抵抗器、キャパシタ、インダクタ)の配置が同じで回路定数(抵抗値、容量値、インダクタンス値)が互いに異なる回路で構成しているが、図5に示すように、回路素子の配置が互いに異なるようにしてもよい。図5のZBの回路は、R5=2R3、C5=C3/2にすると図4のZBの回路と等価になるので、この場合には、第1インピーダンス部Z1とOPインピーダンス部ZBが互いに相似な回路で構成されていると言える。
2.プローブの周波数特性の補償を行う手順について
次に、プローブ1の周波数特性の補償を行う手順について説明する。
プローブ1の周波数特性の補償は、まず、プローブ1の第1インピーダンス部Z1の回路構成を決定することから始める。回路構成の決定方法の一例は、(1)スペクトルアナライザを用いて、補償回路9がない状態でのプローブ出力端子5からの出力の周波数特性を測定し、(2)次に、プローブ1の物理的構成から浮遊容量が発生する位置を推定してプローブ1の第1及び第2インピーダンス部Z1,Z2の回路素子の配置を例えば図6のように推定し、(3)次に、図6の回路の出力の周波数特性がプローブ出力端子5からの出力の周波数特性に一致するように、R6〜R8及びC6〜C8の回路定数を決定することによってプローブ1の第1及び第2インピーダンス部Z1,Z2の回路構成が決定される。
次に、プローブ1の第1インピーダンス部Z1と回路構成が相似になるようにOPインピーダンス部ZBの回路素子の配置及び回路定数を決定する。回路定数は、信号の減衰率が所望の値になるように決定する。
図7に、ここで示した方法で求めた第1及び第2インピーダンス部Z1,Z2の一例と、第1インピーダンス部Z1と回路構成が相似になるように決定したOPインピーダンス部ZBの一例を示す。ZBは、減衰率が4000:1になるように決定した。図7に示す回路でシミュレーションを行ったところ、プローブ1の周波数特性が適切に補償されていた。
ここまでは、第1インピーダンス部Z1とOPインピーダンス部ZBがそれぞれ抵抗器とキャパシタのみで構成されている場合を例にとって説明を進めたが、第1インピーダンス部Z1とOPインピーダンス部ZBは、それぞれ、インダクタを含んでもよい。
また、OPインピーダンス部ZBを構成する各回路素子は、それぞれ、回路定数が可変なものであってもよい。この場合、第1インピーダンス部Z1とOPインピーダンス部ZBの回路構成を互いに相似にすることが容易になる。
本発明の一実施形態の補償回路とプローブ装置の構成図である。 本発明の別の実施形態の補償回路とプローブ装置の構成図である。 図1の補償回路とプローブ装置中の第1インピーダンス部とOPインピーダンス部の回路構成の一具体例である。 図1の補償回路とプローブ装置中の第1インピーダンス部とOPインピーダンス部の回路構成の別の具体例である。 図1の補償回路とプローブ装置中の第1インピーダンス部とOPインピーダンス部の回路構成のさらに別の具体例である。 プローブの物理的構成から推測される回路素子の配置を示す構成図である。 本発明の補償回路とプローブ装置の具体例を示す。 従来のプローブの構成図である。 従来のプローブの周波数特性の一例を示す。 図8のプローブに従来の補償回路が取り付けられた状態を示す。
符号の説明
1:プローブ 3:プローブ先端部 5:プローブ出力端子 7:プローブGND端子 9:補償回路 11:プローブ装置 13:反転入力端子 15:非反転入力端子 17:オペアンプの出力端子 19:オペアンプ
1:第1インピーダンス部 Z2:第2インピーダンス部 ZB:OPインピーダンス部

Claims (5)

  1. プローブの周波数特性を補償するための補償回路であって、
    反転入力端子、非反転入力端子及び出力端子を有するオペアンプと、前記反転入力端子と前記出力端子の間に設けられたOPインピーダンス部とを備え、
    前記反転入力端子は、前記プローブからの信号の入力を受け付ける端子であり、前記非反転入力端子は、接地される端子であり、前記出力端子は、信号を出力する端子である補償回路。
  2. プローブと、請求項1に記載の補償回路を有するプローブ装置であって、
    前記プローブは、プローブ先端部と、プローブ出力端子と、前記プローブ先端部と前記プローブ出力端子との間に設けられた第1インピーダンス部を有し、
    前記プローブ出力端子と前記オペアンプの反転入力端子が電気的に接続され、
    前記OPインピーダンス部と第1インピーダンス部は、互いに相似な回路で構成されることを特徴とするプローブ装置。
  3. 前記プローブは、接地される端子であるプローブGND端子と、前記プローブ出力端子と前記プローブGND端子との間に設けられた第2インピーダンス部を有する請求項2に記載のプローブ装置。
  4. プローブと、請求項1に記載の補償回路を有するプローブ装置キットであって、
    前記プローブは、プローブ先端部と、プローブ出力端子と、前記プローブ先端部と前記プローブ出力端子との間に設けられた第1インピーダンス部を有し、
    前記プローブ出力端子は、前記オペアンプの反転入力端子に電気的に接続される端子であり、
    前記OPインピーダンス部と第1インピーダンス部は、互いに相似な回路で構成されることを特徴とするプローブ装置キット。
  5. 前記プローブは、接地される端子であるプローブGND端子と、前記プローブ出力端子と前記プローブGND端子との間に設けられた第2インピーダンス部を有する請求項4に記載のプローブ装置キット。
JP2007197947A 2007-07-30 2007-07-30 補償回路、プローブ装置、プローブ装置キット Pending JP2009031223A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007197947A JP2009031223A (ja) 2007-07-30 2007-07-30 補償回路、プローブ装置、プローブ装置キット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007197947A JP2009031223A (ja) 2007-07-30 2007-07-30 補償回路、プローブ装置、プローブ装置キット

Publications (1)

Publication Number Publication Date
JP2009031223A true JP2009031223A (ja) 2009-02-12

Family

ID=40401868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007197947A Pending JP2009031223A (ja) 2007-07-30 2007-07-30 補償回路、プローブ装置、プローブ装置キット

Country Status (1)

Country Link
JP (1) JP2009031223A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108107241A (zh) * 2017-12-01 2018-06-01 浙江大学 一种稳定漏电压的新型探针结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6182172A (ja) * 1984-09-07 1986-04-25 Yokogawa Hewlett Packard Ltd プローブ回路
JPH11258273A (ja) * 1998-03-09 1999-09-24 Iwatsu Electric Co Ltd 高圧プローブ用減衰器
JP2005345469A (ja) * 2004-06-01 2005-12-15 Tektronix Inc 測定プローブ用広帯域入力減衰回路
JP2006313155A (ja) * 2005-05-05 2006-11-16 Agilent Technol Inc マイクロギャップのための方法およびesd保護装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6182172A (ja) * 1984-09-07 1986-04-25 Yokogawa Hewlett Packard Ltd プローブ回路
JPH11258273A (ja) * 1998-03-09 1999-09-24 Iwatsu Electric Co Ltd 高圧プローブ用減衰器
JP2005345469A (ja) * 2004-06-01 2005-12-15 Tektronix Inc 測定プローブ用広帯域入力減衰回路
JP2006313155A (ja) * 2005-05-05 2006-11-16 Agilent Technol Inc マイクロギャップのための方法およびesd保護装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108107241A (zh) * 2017-12-01 2018-06-01 浙江大学 一种稳定漏电压的新型探针结构

Similar Documents

Publication Publication Date Title
US8487686B2 (en) Active guarding for reduction of resistive and capacitive signal loading with adjustable control of compensation level
US7256575B2 (en) Wide bandwidth attenuator input circuit for a measurement probe
EP2996244A1 (en) Two differential amplifier configuration
US9645193B2 (en) Impedance source ranging apparatus and method
CN108429545B (zh) 可调阻值式虚拟电阻
JP2009145172A (ja) パッシブプローブ装置
KR101239487B1 (ko) 가변 이퀄라이저 회로 및 이를 이용한 시험 장치
JP5152512B2 (ja) プローブ
US7478029B1 (en) Cable simulation device and method
JP2009031223A (ja) 補償回路、プローブ装置、プローブ装置キット
CN111214228B (zh) 应用于生物信息采集系统的电路
JP5759644B1 (ja) 差動増幅回路
JP4936125B2 (ja) プローブ
JP6409148B1 (ja) 圧力検出装置、処理回路
US7123080B2 (en) Differential amplification input circuit
JP2010135607A (ja) プリント回路板
WO2022124220A1 (ja) 増幅回路及び測定装置
US9755496B2 (en) Solid state wideband high impedance voltage converter
TWI660575B (zh) 具提升輸出電壓響應之運算放大裝置
JP4256894B2 (ja) デジタル信号オフセット調整装置及びそれを用いるパルスパターンジェネレータ
CN222050307U (zh) 一种模拟前端电路和示波器
JP6725781B2 (ja) インピーダンス増減回路
US20070129903A1 (en) Digital Signal Offset Adjusting Apparatus and Pulse Pattern Generator Using the Same
JPH04130591A (ja) 複素数加重係数を有する加算増幅器およびそのような加算増幅器を備えたインターフェイス
RU2388000C2 (ru) Способ обработки сигнала измерительного моста и устройство для его осуществления

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A02 Decision of refusal

Effective date: 20120529

Free format text: JAPANESE INTERMEDIATE CODE: A02