JP2009095236A - Charge pump circuit - Google Patents
Charge pump circuit Download PDFInfo
- Publication number
- JP2009095236A JP2009095236A JP2009021949A JP2009021949A JP2009095236A JP 2009095236 A JP2009095236 A JP 2009095236A JP 2009021949 A JP2009021949 A JP 2009021949A JP 2009021949 A JP2009021949 A JP 2009021949A JP 2009095236 A JP2009095236 A JP 2009095236A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- voltage
- periodic
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
この発明は、直流低電圧を昇圧して直流高電圧を生成するチャージポンプ回路に関する。 The present invention relates to a charge pump circuit that boosts a DC low voltage to generate a DC high voltage.
近年のＬＳＩ（大規模集積回路）においては、回路内部において３Ｖ、５Ｖ、１０Ｖというように多電源が要求される場合が多い。従来、このような多電源が要求される場合、ＬＳＩ外部において複数の電源を生成してＬＳＩへ供給するようになっていた。しかし、最近は、ＬＳＩへ供給する電源は１電源で、ＬＳＩ内部において多電源を生成することが要求される。 In recent LSIs (Large Scale Integrated Circuits), multiple power sources such as 3V, 5V, and 10V are often required inside the circuit. Conventionally, when such multiple power supplies are required, a plurality of power supplies are generated outside the LSI and supplied to the LSI. However, recently, the power supplied to the LSI is one power supply, and it is required to generate multiple power supplies inside the LSI.
ＬＳＩ内部において、外部から供給される電源電圧Ｖccより高い電圧を生成する回路として、チャージポンプ回路が用いられる。図１０は、従来のチャージポンプ回路の構成を示す回路図である。この図において、符号２０１は波高値Ｖccでデューティ５０％の周期パルスが供給される入力端子、２０２は電源電圧Ｖccが加えられる端子、２０３〜２０７はダイオード、２１１〜２１４はコンデンサ、２２０はインバータ、２３０は出力端子である。
Inside the LSI, a charge pump circuit is used as a circuit for generating a voltage higher than the power supply voltage Vcc supplied from the outside. FIG. 10 is a circuit diagram showing a configuration of a conventional charge pump circuit. In this figure,
このような構成において、入力端子２０１が電圧０（接地電位）の時はダイオード２０３を介してコンデンサ２１１が電圧Ｖccに充電される。次に、入力端子２０１が電圧Ｖccになると、コンデンサ２１１の一端（ダイオード２０４のアノード側）が２Ｖccとなり、また、インバータ２２０の出力が電圧０となる。これにより、コンデンサ２１２が電圧２Ｖccに充電される。次に、入力端子２０１が再び電圧０、インバータ２２０の出力が電圧Ｖccになると、コンデンサ２１２の一端が電圧３Ｖccとなり、コンデンサ２１３がこの電圧３Ｖccに充電される。次に、入力端子２０１が電圧Ｖcc、インバータ２２０の出力が電圧０になると、コンデンサ２１３の一端が電圧４Ｖccとなり、コンデンサ２１４がこの電圧４Ｖccに充電される。次に、入力端子２０１が電圧０、インバータ２２０の出力が電圧Ｖccになると、コンデンサ２１４の一端が電圧５Ｖccとなる。この電圧５Ｖccがダイオード２０７を介して出力端子２３０へ出力される。なお、この出力電圧は、正確にはダイオード２０３〜２０７の順降下電圧を引いた電圧となる。
なお、従来の技術として特許文献１に記載されるものが知られている。
In such a configuration, when the
In addition, what is described in patent document 1 is known as a prior art.
ところで、近年、例えば携帯電話等においては、装置の小型化に伴い、電池も益々小型化され、この結果、電池の出力電圧も例えば１Ｖ（ボルト）とかなり低くなってきている。このため、上述したチャージポンプ回路によって、１Ｖの電源電圧を例えば１０Ｖまで昇圧しようとすると、図１０における１個のコンデンサおよび１個のダイオードからなるブロックが１０個またはそれ以上必要となる。しかし、特に、コンデンサはＬＳＩ内部において大きい面積を必要とし、このため、ＬＳＩ内に多くのコンデンサを作成することは、他の回路を作成する面積が少なくなって極めて好ましくない。一方、コンデンサの面積を少なくするため、コンデンサの容量を小とすると、負荷電流がとれなくなる問題が発生する。
本発明は上記事情を考慮してなされたもので、その目的は、コンデンサの面積を従来のものより小さくすることができるチャージポンプ回路を提供することにある。また、この発明の他の目的は、負荷電流を従来のものより多くとることができるチャージポンプ回路を提供することにある。
By the way, in recent years, for example, in mobile phones, the size of the device has been reduced, and the battery has been further reduced in size. As a result, the output voltage of the battery has become considerably low, for example, 1V (volt). For this reason, when the power supply voltage of 1 V is to be boosted to, for example, 10 V by the above-described charge pump circuit, 10 or more blocks including one capacitor and one diode in FIG. 10 are required. However, in particular, the capacitor requires a large area inside the LSI. Therefore, it is extremely undesirable to create a large number of capacitors in the LSI because the area for creating other circuits is reduced. On the other hand, if the capacity of the capacitor is reduced to reduce the area of the capacitor, there arises a problem that the load current cannot be obtained.
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a charge pump circuit capable of making the capacitor area smaller than the conventional one. Another object of the present invention is to provide a charge pump circuit capable of taking a larger load current than the conventional one.
この発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、順方向に直列接続された第１〜第ｎ（ｎは正の整数）のダイオード素子と、前記第１〜第ｎのダイオード素子と対応して設けられ、周期パルスを昇圧して出力する第１〜第ｎのパルス昇圧回路と、前記各パルス昇圧回路の出力端と前記各ダイオード素子の接続点間に介挿されたｎ個のコンデンサと、周期パルスを昇圧して前記第１のダイオードへ出力する充電電流用パルス昇圧回路と、入力端子に得られる周期パルスを前記第１、第３・・・のパルス昇圧回路へ供給すると共に、該周期パルスを反転して前記第２、第４・・・のパルス昇圧回路および前記充電電流用パルス昇圧回路へ供給する回路とを具備することを特徴とするチャージポンプ回路である。 The present invention has been made to solve the above-described problems. The invention according to claim 1 is directed to the first to n-th (n is a positive integer) diode elements connected in series in the forward direction, and 1st to nth pulse booster circuits provided corresponding to the 1st to nth diode elements and boosting and outputting a periodic pulse, and an output terminal of each pulse booster circuit and a connection point of each diode element N capacitors interposed therebetween, a charging current pulse booster circuit that boosts a periodic pulse and outputs the boosted pulse to the first diode, and the periodic pulse obtained at an input terminal is the first, third,... .., And a circuit that inverts the periodic pulse and supplies the inverted pulse to the second, fourth,... Pulse booster circuits and the charge current pulse booster circuit. A charge pump circuit.
請求項２に記載の発明は、順方向に直列接続された第１〜第ｎ（ｎは正の整数）のダイオード素子と、前記第１〜第ｎのダイオード素子と対応して設けられ、周期パルスを昇圧して出力する第１〜第ｎのパルス昇圧回路と、前記各パルス昇圧回路の出力端と前記各ダイオード素子の接続点間に介挿されたｎ個のコンデンサと、周期パルスを昇圧して前記第１のダイオードへ出力する充電電流用パルス昇圧回路と、入力端子に得られる周期パルスを前記第１、第３・・・のパルス昇圧回路へ供給すると共に、該周期パルスを反転して前記第２、第４・・・のパルス昇圧回路および前記充電電流用パルス昇圧回路へ供給する第１の回路と、順方向に直列接続され、第（ｎ＋１）のダイオード素子が前記第ｎのダイオード素子に接続された第（ｎ＋１）〜第ｍ（ｍはｎより大きい正の整数）のダイオード素子と、前記第（ｎ＋１）〜第ｍの各ダイオード素子の接続点に一端が接続された第（ｎ＋１）〜第ｍのコンデンサと、入力端子に得られる周期パルスまたは該周期パルスを反転した反転周期パルスを前記第（ｎ＋１）、第（ｎ＋３）・・・のコンデンサの他端へ供給すると共に、前記反転周期パルスまたは入力端子に得られる周期パルスを前記第（ｍ＋２）、第（ｍ＋４）・・・のコンデンサの他端へ供給する第２の回路とを具備することを特徴とするチャージポンプ回路である。 The invention according to claim 2 is provided corresponding to the first to n-th (n is a positive integer) diode elements connected in series in the forward direction, and the first to n-th diode elements. 1st to n-th pulse booster circuit for boosting and outputting a pulse, n capacitors interposed between the output terminal of each pulse booster circuit and the connection point of each diode element, and boosting a periodic pulse And supplying the charging current pulse booster circuit to be output to the first diode and the periodic pulse obtained at the input terminal to the first, third,... Pulse booster circuit and inverting the periodic pulse. Are connected in series in the forward direction with the second, fourth,... Pulse booster circuit and the first circuit supplying the charge current pulse booster circuit, and the (n + 1) th diode element is the nth Nth (n +) connected to the diode element ) To m-th (m is a positive integer greater than n) diode element, and (n + 1) to m-th capacitors having one end connected to the connection point of each of the (n + 1) -th to m-th diode elements. The periodic pulse obtained at the input terminal or the inverted periodic pulse obtained by inverting the periodic pulse is supplied to the other ends of the (n + 1) th, (n + 3),... Capacitors, and at the inverted periodic pulse or the input terminal. And a second circuit for supplying the obtained periodic pulse to the other ends of the (m + 2) th, (m + 4) th,... Capacitors.
請求項３に記載の発明は、順方向に直列接続された第１〜第ｎ（ｎは正の整数）のダイオード素子と、前記第１〜第ｎのダイオード素子と対応して設けられ、周期パルスを昇圧して出力する第１〜第ｎのパルス昇圧回路と、前記各パルス昇圧回路の出力端と前記各ダイオード素子間に介挿された第１〜第ｎのコンデンサと、周期パルスを昇圧して前記第１のダイオードへ出力する充電電流用パルス昇圧回路と、第１の入力端子に得られる第１の周期パルスを前記第１、第３・・・のパルス昇圧回路へ供給すると共に、該第１の周期パルスを反転して前記第２、第４・・・のパルス昇圧回路および前記充電電流用パルス昇圧回路へ供給する回路と、第１、第２の出力コンデンサと、第２の入力端子に得られる第２の周期パルスが接地レベルの時前記第ｎのコンデンサの充電電荷によって前記第１の出力コンデンサを充電すると共に、前記第２の出力コンデンサの充電電圧に電源電圧を加算した電圧を出力端子へ出力し、前記第２の周期パルスが電源電圧レベルの時前記第ｎのコンデンサの充電電荷によって前記第２の出力コンデンサを充電すると共に、前記第１の出力コンデンサの充電電圧に電源電圧を加算した電圧を出力端子へ出力する充電回路とを具備することを特徴とするチャージポンプ回路である。 The invention according to claim 3 is provided corresponding to the first to nth (n is a positive integer) diode elements connected in series in the forward direction and the first to nth diode elements. First to nth pulse booster circuits that boost and output pulses, first to nth capacitors interposed between the output terminals of the pulse booster circuits and the diode elements, and boost periodic pulses A charge current pulse booster circuit for outputting to the first diode, and a first periodic pulse obtained at a first input terminal to the first, third,... Pulse booster circuit, A circuit that inverts the first periodic pulse and supplies the inverted pulse to the second, fourth,... Pulse booster circuit and the charge current pulse booster circuit; a first output capacitor; a second output capacitor; When the second periodic pulse obtained at the input terminal is at ground level The first output capacitor is charged by the charge of the nth capacitor, and a voltage obtained by adding a power supply voltage to the charge voltage of the second output capacitor is output to an output terminal, and the second periodic pulse is A charging circuit for charging the second output capacitor with the charge of the n-th capacitor at a power supply voltage level and outputting a voltage obtained by adding the power supply voltage to the charge voltage of the first output capacitor to an output terminal; A charge pump circuit comprising:
請求項４に記載の発明は、請求項１〜請求項３のいずれかの項に記載のチャージポンプ回路において、前記パルス昇圧回路は、入力される周期パルスが第１のレベルの時、コンデンサを充電する充電回路と、第１、第２のレベルを繰り返す入力端子の周期パルスの変化に応じて、前記第１のレベルと、前記コンデンサの充電電圧に電源電圧を加算した電圧とを交互に出力端子へ出力するスイッチング回路とを具備することを特徴とする。 According to a fourth aspect of the present invention, in the charge pump circuit according to any one of the first to third aspects, the pulse booster circuit includes a capacitor when the input periodic pulse is at the first level. The first level and the voltage obtained by adding the power supply voltage to the charging voltage of the capacitor are alternately output according to the change of the periodic pulse at the input terminal that repeats the first and second levels. And a switching circuit for outputting to a terminal.
請求項５に記載の発明は、請求項４に記載のチャージポンプ回路において、前記スイッチング回路は直列接続された導電型が異なる第１、第２の増幅素子からなることを特徴とする。
請求項６に記載の発明は、請求項５に記載のチャージポンプ回路において、前記第１、第２のレベルを繰り返す第１の周期パルスと、前記第１の周期パルスの立ち上がりより微少時間早く立ち上がり、前記第１の周期パルスの立ち下がりより微少時間遅く立ち下がる第２の周期パルスを出力するパルス発生回路を設け、前記第１、第２の増幅素子を各々前記第１、第２の周期パルスによって駆動することを特徴とする。
According to a fifth aspect of the present invention, in the charge pump circuit according to the fourth aspect, the switching circuit includes first and second amplifying elements having different conductivity types connected in series.
According to a sixth aspect of the present invention, in the charge pump circuit according to the fifth aspect, the first periodic pulse that repeats the first and second levels and a rising time slightly earlier than a rising edge of the first periodic pulse. A pulse generation circuit for outputting a second periodic pulse that falls slightly later than the falling edge of the first periodic pulse, and the first and second amplifying elements are respectively connected to the first and second periodic pulses. It is characterized by driving by.
以上説明したように、この発明によれば、コンデンサの面積を従来のものより少なくすることができる効果がある。また、請求項３の発明によれば、従来のもの以上の負荷電流をとることができる効果も得られる。 As described above, according to the present invention, there is an effect that the area of the capacitor can be made smaller than that of the conventional one. Further, according to the invention of claim 3, an effect that a load current higher than that of the conventional one can be obtained is also obtained.
以下、図面を参照し、この発明の実施の形態について説明する。図１はこの発明の第１の実施の形態によるチャージポンプ回路の構成を示す回路図である。図１において、符号ＩＮａは、波高値Ｖcc（電源電圧）、デューティ比５０％の矩形状周期パルスが入力される入力端子であり、パルス昇圧回路１０２の入力端に接続されると共に、インバータ１０３を介してパルス昇圧回路１０４、１０５の各入力端に接続されている。パルス昇圧回路１０２、１０４、１０５は同一の回路であり、入力される波高値Ｖccの周期パルスを波高値２Ｖccまで昇圧して出力する。すなわち、パルス昇圧回路１０２は入力端子ＩＮａへ供給される周期パルスと同相で波高値が２Ｖccの周期パルスを出力し、パルス昇圧回路１０４、１０５は入力端子ＩＮａへ供給される周期パルスと位相が逆相で波高値が２Ｖccの周期パルスを出力する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing a configuration of a charge pump circuit according to a first embodiment of the present invention. In FIG. 1, symbol INa is an input terminal to which a peak value Vcc (power supply voltage) and a rectangular periodic pulse with a duty ratio of 50% are input, and is connected to the input terminal of the
図４はパルス昇圧回路１０２（１０４、１０５）の具体的構成を示す回路図である。この図において、符号ＩＮは、波高値Ｖcc、デューティ比５０％の矩形状の周期パルスが入力される入力端子であり、この入力端子ＩＮに入力された周期パルスはインバータ８によって反転され、ＦＥＴ（電界効果トランジスタ）３のゲートへ供給される。ＦＥＴ３は、ＮチャネルＦＥＴであり、そのドレインが電源電圧Ｖccに接続され、ソースがコンデンサ４を介して入力端子ＩＮに接続されると共に、ＦＥＴ５のゲートに接続される。ＦＥＴ５はＮチャネルＦＥＴであり、そのドレインが電源電圧Ｖccに接続され、ソースがコンデンサ６の一端およびＦＥＴ７のソースに接続されている。インバータ８は、入力端子ＩＮの周期パルスを反転し、コンデンサ６の他端へ出力する。ＦＥＴ７およびＦＥＴ９はそれぞれＰチャネルおよびＮチャネルＦＥＴであり、これらのＦＥＴ７，９の各ゲートおよびドレインが共通接続され、これによってインバータが構成されている。そして、ＦＥＴ７，９のゲートが入力端子ＩＮに接続され、ドレインが出力端子ＯＵＴに接続され、また、ＦＥＴ９のソースが接地されている。
FIG. 4 is a circuit diagram showing a specific configuration of the pulse booster circuit 102 (104, 105). In this figure, symbol IN is an input terminal to which a rectangular periodic pulse having a peak value Vcc and a duty ratio of 50% is input, and the periodic pulse input to this input terminal IN is inverted by an inverter 8 and FET ( To the gate of the field effect transistor 3). The FET 3 is an N-channel FET, the drain thereof is connected to the power supply voltage Vcc, the source is connected to the input terminal IN via the
このような構成において、入力端子ＩＮの電圧が”Ｈ”（ハイレベル＝Ｖcc）の時は、インバータ８の出力が”Ｌ”（ロー＝接地電位）となり、ＦＥＴ３がオフとなる。またこの時、入力端子ＩＮの”Ｈ”がコンデンサ４を介してＦＥＴ５のゲートへ供給され、ＦＥＴ５がオンとなる。ここで、後に示すように、接続点Ａは予めＶcc−Ｖth（ＶthはＦＥＴ３のしきい値）に充電されているため、接続点Ｂは２Ｖcc−Ｖthとなり、Ｖccより高い電圧となるので、ＦＥＴが３極管動作となる。
ＦＥＴ５がオンとなると、このＦＥＴ５を介してコンデンサ６に電圧Ｖccが充電される。また、この時点において、ＦＥＴ７，９の各ゲートへは”Ｈ”が加えられ、これにより、ＦＥＴ９がオン、ＦＥＴ７がオフとなり、出力端子ＯＵＴが接地電位となる。この時、接続点Ａの電圧は、Ｖcc-Ｖthであり、Ｖccより低い電圧にある。
In such a configuration, when the voltage of the input terminal IN is “H” (high level = Vcc), the output of the inverter 8 is “L” (low = ground potential), and the FET 3 is turned off. At this time, “H” of the input terminal IN is supplied to the gate of the
When the
次に、入力端子ＩＮが”Ｌ”になると、インバータ８の出力が”Ｈ”となり、ＦＥＴ３がオンとなる。これにより、ＦＥＴ３からコンデンサ４の充電電流が流れ、ＦＥＴ５のゲートが”Ｌ”となり、ＦＥＴ５がオフとなる。また、この時点で、コンデンサ６には電圧Ｖccが充電されていることから、インバータ８の出力が”Ｈ”になると、接続点Ｂの電圧が、２Ｖccとなる。そして、この時点でＦＥＴ７がオン、ＦＥＴ９がオフとなることから、上記の電圧２Ｖccが出力端子ＯＵＴから出力される。
Next, when the input terminal IN becomes “L”, the output of the inverter 8 becomes “H”, and the FET 3 is turned on. As a result, the charging current of the
次に、入力端子ＩＮが再び”Ｈ”になると、再び、出力端子ＯＵＴが接地電位となると共に、コンデンサ６の充電が行われ、入力端子ＩＮが”Ｌ”になると、出力端子ＯＵＴが電圧２Ｖccとなり、以下、この動作が繰り返される。
このように、上記実施形態のパルス昇圧回路によれば、波高値Ｖccの周期パルスを波高値２Ｖccの周期パルスに変換することができる。
Next, when the input terminal IN becomes “H” again, the output terminal OUT becomes the ground potential again, and the
Thus, according to the pulse booster circuit of the above embodiment, the periodic pulse with the peak value Vcc can be converted into the periodic pulse with the peak value 2Vcc.
次に、図１に戻ると、符号１０６、１０７は各々、一端がパルス昇圧回路１０２、１０４の各出力端に接続されたコンデンサである。１１０〜１１２はダイオードであり、ダイオード１１０のアノードがパルス昇圧回路１０５の出力端に接続され、ダイオード１１０のカソードがダイオード１１１のアノードおよびコンデンサ１０６の他端に接続され、ダイオード１１１のカソードがダイオード１１２のアノードおよびコンデンサ１０７の他端に接続され、ダイオード１１２のカソードが出力端子ＯＵＴａに接続されている。
Next, referring back to FIG. 1,
次に、図１に示す回路の動作を説明する。
まず、入力端子ＩＮａが電圧０（接地電位）になると、パルス昇圧回路１０２の出力電圧が０、パルス昇圧回路１０５の出力が２Ｖcc、となり、コンデンサ１０６がダイオード１１０を介して電圧２Ｖccに充電される。なお、実際にはダイオード１１０の順降下電圧分だけ電源電圧Ｖccより低い電圧に充電されるが、ここでは説明の簡略化のためダイオードの順降下電圧を０として説明する。次に、入力端子ＩＮａが電圧Ｖccになると、パルス昇圧回路１０２の出力電圧が電圧２Ｖccとなり、この結果、点Ｃ１の電圧（ダイオード１１１のアノード電圧）が４Ｖccとなる。またこの時、インバータ１０３の電圧が０となり、パルス昇圧回路１０４の出力電圧が０となる。この結果、コンデンサ１０７が点Ｃ１の電圧４Ｖccによって充電され、一方、コンデンサ１０６が放電する。次に、入力端子ＩＮａの電圧が０になると、コンデンサ１０６が充電され、入力端子ＩＮａの電圧がＶccになると、コンデンサ１０７が充電され、コンデンサ１０６が放電し、以下、この動作が繰り返され、これにより、コンデンサ１０７の充電電圧が４Ｖccとなる。
Next, the operation of the circuit shown in FIG. 1 will be described.
First, when the input terminal INa becomes a voltage 0 (ground potential), the output voltage of the
また、入力端子ＩＮａの電圧が０になり、インバータ１０３の出力がＶccになると、パルス昇圧回路１０４の出力電圧が２Ｖccとなり、この結果、パルス昇圧回路１０４の出力電圧にコンデンサ１０７の充電電圧を加えた点Ｃ２の電圧（ダイオード１１２のアノード電圧）が６Ｖccとなる。そして、この電圧６Ｖccがダイオード１１２を介して出力端子ＯＵＴａへ出力される。また、入力端子ＩＮａの電圧がＶccになり、インバータ１０３の出力が０になると、パルス昇圧回路１０４の出力電圧が０となり、この結果、点Ｃ２の電圧が４Ｖccとなり、この電圧４Ｖccがダイオード１１２を介して出力端子ＯＵＴａへ出力される。
When the voltage of the input terminal INa becomes 0 and the output of the
以上がこの発明の第１の実施形態の動作である。ところで、図１０の回路におけるコンデンサ２１１〜２１４には各々、３０００μｍ２の面積が必要であり、したがって図１０の回路をＬＳＩ内に作成するには、コンデンサのために１２０００μｍ２の面積を必要とする。これに対し、図４のコンデンサ４、６には各々５００μｍ２および１０００μｍ２の面積が必要であり、また、図１のコンデンサ１０６、１０７には１０００μｍ２の面積が必要である。この結果、図１の回路をＬＳＩ内に構成するためには、
１５００×３＋１０００＋１０００＝６５００μｍ２の面積でよいことになる。
なお、上記実施形態においては、ダイオード、コンデンサおよびパルス昇圧回路の組を２組（符号１１０、１０６、１０２の組および符号１１１、１０７、１０４の組）設けているが、この組数は出力電圧に応じて更に多数組設けてもよいことは勿論である。
The above is the operation of the first embodiment of the present invention. By the way, each of the
The area of 1500 × 3 + 1000 + 1000 = 6500 μm 2 is sufficient.
In the above embodiment, two pairs of diodes, capacitors and pulse booster circuits (a pair of
次に、この発明の第２の実施形態について説明する。
図２はこの発明の第２の実施形態の構成を示す回路図であり、この図に示す実施形態は図１に示す実施形態より負荷電流をより多くとることができる。この図において、図１の各部に対応する部分には同一の符号を付してある。この図に示す回路が図１に示す回路と異なる点は、入力端子ＩＮａとダイオード１１２のカソードとの間に介挿されたコンデンサ１０８と、ダイオード１１２のカソードと出力端子ＯＵＴａとの間に介挿されダイオード１１３とが設けられている点である。
Next explained is the second embodiment of the invention.
FIG. 2 is a circuit diagram showing the configuration of the second embodiment of the present invention. The embodiment shown in this figure can take more load current than the embodiment shown in FIG. In this figure, parts corresponding to those in FIG. 1 are denoted by the same reference numerals. The circuit shown in this figure is different from the circuit shown in FIG. 1 in that a
このような構成によれば、入力端子ＩＮａの電圧が０の時、点Ｃ２（ダイオード１１３のアノード）の電圧が前述したように、６Ｖccとなり、この電圧がコンデンサ１０８に充電され、また、この充電電圧がダイオード１１３を介して出力端子ＯＵＴａへ出力される。また、入力端子ＩＮａの電圧がＶccになると、点Ｃ３の電圧が、７Ｖccとなり、この点Ｃ３の電圧がダイオード１１３を通して、出力端子ＯＵＴａへ出力される。
According to such a configuration, when the voltage at the input terminal INa is 0, the voltage at the point C2 (the anode of the diode 113) becomes 6Vcc as described above, and this voltage is charged in the
ここで、コンデンサ１０８を面積２０００μｍ２によって構成すれば、全コンデンサの面積は８５００μｍ２となり、図１０の回路の約７割の面積で済むことになる。そして、この回路によれば、図１０に示す従来の回路と同様の負荷電流をとることができる。
Here, if the
なお、上記実施形態は、図１に示す第１の実施形態における点Ｃ２の後部にダイオードとコンデンサを１組設けたものであるが、図２の点Ｃ３の後部にさらに複数のダイオードおよびコンデンサの組を設けてもよい。この場合、コンデンサへ供給する周期パルスは１個おきに位相を逆転させることは勿論である。 In the above embodiment, a pair of a diode and a capacitor is provided at the rear portion of the point C2 in the first embodiment shown in FIG. 1, but a plurality of diodes and capacitors are further provided at the rear portion of the point C3 in FIG. A set may be provided. In this case, of course, every other periodic pulse supplied to the capacitor reverses the phase.
次にこの発明の第３の実施形態について説明する。
図３はこの発明の第３の実施形態の構成を示す回路図であり、この図に示す実施形態は、図２に示す実施形態を改良し、図２に示すものよりさらに負荷電流がとれるようにしたものである。
Next explained is the third embodiment of the invention.
FIG. 3 is a circuit diagram showing the configuration of the third embodiment of the present invention. The embodiment shown in this figure improves the embodiment shown in FIG. 2 so that a load current can be obtained more than that shown in FIG. It is a thing.
この図に示す実施形態が図２に示すものと異なる点は、図２におけるダイオード１１２，１１３およびコンデンサ１０８に代えて、ダイオード１１５〜１１８、コンデンサ１２０、１２１、インバータ１２３および入力端子ＩＮｂを設けた点である。すなわち、ダイオード１１５および１１７の各アノードが共にダイオード１１１のカソードに接続され、ダイオード１１５のカソードとダイオード１１６のアノードが接続されると共にその接続点にコンデンサ１２０の一端が接続され、ダイオード１１７のカソードとダイオード１１８のアノードが接続されると共にその接続点にコンデンサ１２１の一端が接続され、ダイオード１１６、１１７の各カソードが共に出力端子ＯＵＴａに接続され、インバータ１２３の入力端が入力端子ＩＮｂに接続されると共にコンデンサ１２０の他端に接続され、インバータ１２３の出力端がコンデンサ１２１の他端に接続されている。ここで、入力端子ＩＮｂには、波高値Ｖcc（電源電圧）、デューティ比５０％の矩形状周期パルスで、周波数が入力端子ＩＮａの周期パルスの周波数の１／３の周期パルスを入力する。
The embodiment shown in this figure is different from that shown in FIG. 2 in that
次に、上述した第３の実施形態の動作を説明する。
図１において説明したように、入力端子ＩＮａがＶccの時、コンデンサ１０７に電圧４Ｖccが充電され、入力端子ＩＮａが０になると、パルス昇圧回路１０４の出力が２Ｖccとなることから、点Ｃ２の電圧が６Ｖccとなる。そして、入力端子ＩＮｂの電圧が０の時、点Ｃ２の電圧によってコンデンサ１２０が充電される。次に、入力端子ＩＮａがＶccになると、コンデンサ１０７が充電され、入力端子ＩＮａが０になると、コンデンサ１０７の電荷によってコンデンサ１２０が再び充電される。
Next, the operation of the above-described third embodiment will be described.
As described in FIG. 1, when the input terminal INa is at Vcc, the
このコンデンサ１２０の充電が３回繰り返されると、入力端子ＩＮｂがＶccとなる。これにより、点Ｃ３の電圧（ダイオード１１６のアノード電圧）が、電圧Ｖccとコンデンサ１２０の充電電圧６Ｖccの和である７Ｖccとなり、この電圧がダイオード１１６を介して出力端子ＯＵＴａへ出力される。またこの時、インバータ１２３の出力が０となり、コンデンサ１０７の電荷によってコンデンサ１２１が充電される。そして、コンデンサ１０７の電荷によるコンデンサ１２１の充電が３回繰り返されると、入力端子ＩＮｂが０となり、コンデンサ１２１の一端の電圧がダイオード１１８を介して出力端子ＯＵＴａへ出力され、また、コンデンサ１２０の充電が行われ、以下、上記の過程が繰り返される。
When charging of the
上述した第３の実施形態によれば、図１の回路より多くの負荷電流をとることができる。すなわち、図１の回路は、出力が変動する電圧となり、このため、直流として使用するためには当然ながら負荷回路にコンデンサを追加して平滑する必要がある。コンデンサで平滑した電源からは多くの負荷電流をとることはできない。これに対し、図３の回路は、入力端子ＩＮｂの半周期毎にコンデンサ１２０，１２１の電圧が交互に出力端子ＯＵＴａへ出力される。これにより、図１の回路に比較し多くの負荷電流をとることができる。
According to the third embodiment described above, a larger load current can be obtained than in the circuit of FIG. In other words, the circuit of FIG. 1 has a voltage whose output fluctuates. Therefore, in order to use it as a direct current, it is naturally necessary to add a capacitor to the load circuit and smooth it. A large load current cannot be taken from a power supply smoothed by a capacitor. On the other hand, in the circuit of FIG. 3, the voltages of the
なお、上記第３の実施形態においては、入力端子ＩＮｂの周期パルスの周波数を入力端子ＩＮａの周期パルスの周波数の１／３としたが、これは１／３に限るものではない。例えば１／２、あるいは１／５等でもよい。 In the third embodiment, the frequency of the periodic pulse at the input terminal INb is 1/3 of the frequency of the periodic pulse at the input terminal INa. However, this is not limited to 1/3. For example, 1/2 or 1/5 may be used.
次に、パルス昇圧回路１０２（１０４、１０５）の他の構成例を説明する。
図５は図４の構成をさらに簡略化した回路であり、この図において、入力端子ＩＮに入力される周期パルスはインバータ１１において反転され、コンデンサ１２の一端に供給される。また、ＮチャネルＦＥＴ１３のドレインは電源電圧Ｖccに接続され、ゲートがドレインと接続され、ソースがコンデンサ１２の他端およびＰチャネルＦＥＴ１４のソースに接続されている。ＦＥＴ１４およびＮチャネルＦＥＴ１５はインバータを構成しており、各ゲートの接続点に入力端子ＩＮの電圧が加えられ、各ドレインの接続点が出力端子ＯＵＴに接続されている。
Next, another configuration example of the pulse booster circuit 102 (104, 105) will be described.
FIG. 5 is a circuit in which the configuration of FIG. 4 is further simplified. In this figure, the periodic pulse input to the input terminal IN is inverted by the
このような構成において、入力端子ＩＮの電圧が”Ｈ”の時は、インバータ１１の出力が”Ｌ”となる。これにより、ＦＥＴ１３を介してコンデンサ１２に電圧（Ｖcc−Ｖth）が充電される。ここで、電圧ＶthはＦＥＴ１３のゲート−ソース間電圧であり、約０．７Ｖである。またこの時、ＦＥＴ１４がオフ、ＦＥＴ１５がオンとなり、出力端子ＯＵＴが接地電位となる。次に、入力端子ＩＮが”Ｌ”になると、インバータ１１の出力が”Ｈ”となり、この結果、ＦＥＴ１４のソース電圧が
Ｖcc＋（Ｖcc−Ｖth）＝２Ｖcc−Ｖthとなる。またこの時、ＦＥＴ１３はソース−ドレイン間が逆バイアスとなり、カットオフされる。そして、この時点でＦＥＴ１４がオン、ＦＥＴ１５がオフとなることから、上記の電圧（２Ｖcc−Ｖth）が出力端子ＯＵＴから出力される。
In such a configuration, when the voltage of the input terminal IN is “H”, the output of the
図６はパルス昇圧回路１０２のさらに他の構成例を示す回路図であり、この図において図４の各部と対応する部分には同一の符号が付してある。図４の回路においては、入力端子ＩＮに１相の周期パルスが供給され、ＦＥＴ７，９のゲートへこの周期パルスが入力されるようになっている。しかし、このような構成の場合、ＦＥＴ７，９のオン／オフ切替時においてＦＥＴ７，９を貫通する貫通電流が流れる恐れがある。そこで、この回路においては、入力端子ＩＮの周期パルスに基づいて、波高値Ｖccの２相周期パルスＰ１、Ｐ２を発生するパルス発生回路２０を設けている。図７はパルス発生回路２０から出力される２相周期パルスＰ１、Ｐ２の波形図であり、この図に示すように、周期パルスＰ２が立ち上がった後、微少時間経過後に周期パルスＰ１が立ち上がり、周期パルスＰ１が立ち下がった後、微少時間後に周期パルスＰ２が立ち下がる。そして、周期パルスＰ１、Ｐ２がそれぞれがＦＥＴ９、７のゲートへ入力されるようになっている。なお、パルス発生回路２０は公知の回路であり、その一例を図８に示す。この図において、３１〜３８はインバータ、４１，４２はナンドゲートである。
FIG. 6 is a circuit diagram showing still another configuration example of the
また、この回路においては、図４のインバータ８に代えてＰチャネルＦＥＴ２１とＮチャネルＦＥＴ２２を設け、ＦＥＴ２１のゲートに周期パルスＰ２を加え、ソースを電源電圧Ｖccに、ドレインをＦＥＴ２２のドレインにそれぞれ接続し、また、ＦＥＴ２２のゲートに周期パルスＰ１を加え、ＦＥＴ２２のソースを接地している。そして、ＦＥＴ２１、２２の共通ドレインとＦＥＴ７のソースとの間にコンデンサ６を接続している。また、ＦＥＴ７，２１の各基板をそれぞれのソースに接続している。
In this circuit, a P-
このような構成によれば、周期パルスＰ１が”Ｌ”となり、ＦＥＴ９がオフとなった後、周期パルスＰ２が”Ｌ”となってＦＥＴ７がオンとなり、また、周期パルスＰ２が”Ｈ”となってＦＥＴ７がオフとなった後、周期パルスＰ１が”Ｈ”となりＦＥＴ９がオンとなる。これにより、ＦＥＴ７，９に貫通電流が流れることはない。
According to such a configuration, after the periodic pulse P1 becomes “L” and the
図９はパルス昇圧回路１０２のさらに他の構成例を示す回路図であり、この図において、図５の各部に対応する部分には同一の符号が付してある。この図に示すパルス昇圧回路は、図５に示す回路におけるＦＥＴ１４、１５の貫通電流を防止するための回路である。すなわち、図６と同様に、２相周期パルスを出力するパルス発生回路２０を設け、周期パルスＰ１、Ｐ２をそれぞれがＦＥＴ１５、１４のゲートへ入力している。また、図５のインバータ１１に代えてＰチャネルＦＥＴ２４とＮチャネルＦＥＴ２５を設け、ＦＥＴ２４のゲートに周期パルスＰ２を加え、ＦＥＴ２４のソースを電源電圧Ｖccに、ドレインをＦＥＴ２５のドレインにそれぞれ接続し、また、ＦＥＴ２５のゲートに周期パルスＰ１を加え、ＦＥＴ２５のソースを接地している。そして、ＦＥＴ２４、２５の共通ドレインとＦＥＴ４のソースとの間にコンデンサ１２を接続している。
そして、この回路によっても、図６の回路と同様にＦＥＴ１４、１５の貫通電流を防ぐことができる。
FIG. 9 is a circuit diagram showing still another configuration example of the
And this circuit can also prevent the through currents of the
なお、上述した第１〜第３の実施形態においては、ダイオード、パルス昇圧回路およびコンデンサから構成されるブロックが２組（ダイオード１１０、１１１に対応するブロック）しか設けられていないが、これは、出力電圧に応じてさらに多数設けられることは勿論である。
In the first to third embodiments described above, only two sets of blocks (blocks corresponding to the
１０２、１０４、１０５…パルス昇圧回路１０３、１２３…インバータ１０６、１０７、１０８、１２０、１２１…コンデンサ１１０〜１１３、１１５〜１１８…ダイオードＩＮａ、ＩＮｂ…入力端子、ＯＵＴａ…出力端子
102, 104, 105 ...
Claims (6)
前記第１〜第ｎのダイオード素子と対応して設けられ、周期パルスを昇圧して出力する第１〜第ｎのパルス昇圧回路と、
前記各パルス昇圧回路の出力端と前記各ダイオード素子の接続点間に介挿されたｎ個のコンデンサと、
周期パルスを昇圧して前記第１のダイオードへ出力する充電電流用パルス昇圧回路と、
入力端子に得られる周期パルスを前記第１、第３・・・のパルス昇圧回路へ供給すると共に、該周期パルスを反転して前記第２、第４・・・のパルス昇圧回路および前記充電電流用パルス昇圧回路へ供給する回路と、
を具備することを特徴とするチャージポンプ回路。 First to nth (n is a positive integer) diode elements connected in series in the forward direction;
First to n-th pulse boosting circuits provided corresponding to the first to n-th diode elements for boosting and outputting periodic pulses;
N capacitors interposed between an output terminal of each pulse booster circuit and a connection point of each diode element;
A charge booster circuit for boosting a periodic pulse and outputting the boosted pulse to the first diode;
The periodic pulse obtained at the input terminal is supplied to the first, third,... Pulse booster circuits, and the second, fourth,... Pulse booster circuits and the charging current are inverted by inverting the periodic pulses. A circuit for supplying to the pulse booster circuit,
A charge pump circuit comprising:
前記第１〜第ｎのダイオード素子と対応して設けられ、周期パルスを昇圧して出力する第１〜第ｎのパルス昇圧回路と、
前記各パルス昇圧回路の出力端と前記各ダイオード素子の接続点間に介挿されたｎ個のコンデンサと、
周期パルスを昇圧して前記第１のダイオードへ出力する充電電流用パルス昇圧回路と、
入力端子に得られる周期パルスを前記第１、第３・・・のパルス昇圧回路へ供給すると共に、該周期パルスを反転して前記第２、第４・・・のパルス昇圧回路および前記充電電流用パルス昇圧回路へ供給する第１の回路と、
順方向に直列接続され、第（ｎ＋１）のダイオード素子が前記第ｎのダイオード素子に接続された第（ｎ＋１）〜第ｍ（ｍはｎより大きい正の整数）のダイオード素子と、
前記第（ｎ＋１）〜第ｍの各ダイオード素子の接続点に一端が接続された第（ｎ＋１）〜第ｍのコンデンサと、
入力端子に得られる周期パルスまたは該周期パルスを反転した反転周期パルスを前記第（ｎ＋１）、第（ｎ＋３）・・・のコンデンサの他端へ供給すると共に、前記反転周期パルスまたは入力端子に得られる周期パルスを前記第（ｍ＋２）、第（ｍ＋４）・・・のコンデンサの他端へ供給する第２の回路と、
を具備することを特徴とするチャージポンプ回路。 First to nth (n is a positive integer) diode elements connected in series in the forward direction;
First to n-th pulse boosting circuits provided corresponding to the first to n-th diode elements for boosting and outputting periodic pulses;
N capacitors interposed between an output terminal of each pulse booster circuit and a connection point of each diode element;
A charge booster circuit for boosting a periodic pulse and outputting the boosted pulse to the first diode;
The periodic pulse obtained at the input terminal is supplied to the first, third,... Pulse booster circuits, and the second, fourth,... Pulse booster circuits and the charging current are inverted by inverting the periodic pulses. A first circuit for supplying to the pulse booster circuit;
(N + 1) th to mth (m is a positive integer greater than n) diode elements connected in series in the forward direction, and the (n + 1) th diode element is connected to the nth diode element;
(N + 1) th to mth capacitors having one end connected to a connection point of each of the (n + 1) th to mth diode elements;
A periodic pulse obtained at the input terminal or an inverted periodic pulse obtained by inverting the periodic pulse is supplied to the other end of the (n + 1) th, (n + 3), etc. capacitors, and obtained at the inverted periodic pulse or the input terminal. A second circuit for supplying the generated periodic pulse to the other ends of the (m + 2) th, (m + 4),... Capacitors,
A charge pump circuit comprising:
前記第１〜第ｎのダイオード素子と対応して設けられ、周期パルスを昇圧して出力する第１〜第ｎのパルス昇圧回路と、
前記各パルス昇圧回路の出力端と前記各ダイオード素子間に介挿された第１〜第ｎのコンデンサと、
周期パルスを昇圧して前記第１のダイオードへ出力する充電電流用パルス昇圧回路と、
第１の入力端子に得られる第１の周期パルスを前記第１、第３・・・のパルス昇圧回路へ供給すると共に、該第１の周期パルスを反転して前記第２、第４・・・のパルス昇圧回路および前記充電電流用パルス昇圧回路へ供給する回路と、
第１、第２の出力コンデンサと、
第２の入力端子に得られる第２の周期パルスが接地レベルの時前記第ｎのコンデンサの充電電荷によって前記第１の出力コンデンサを充電すると共に、前記第２の出力コンデンサの充電電圧に電源電圧を加算した電圧を出力端子へ出力し、前記第２の周期パルスが電源電圧レベルの時前記第ｎのコンデンサの充電電荷によって前記第２の出力コンデンサを充電すると共に、前記第１の出力コンデンサの充電電圧に電源電圧を加算した電圧を出力端子へ出力する充電回路と、
を具備することを特徴とするチャージポンプ回路。 First to nth (n is a positive integer) diode elements connected in series in the forward direction;
First to n-th pulse boosting circuits provided corresponding to the first to n-th diode elements for boosting and outputting periodic pulses;
First to nth capacitors interposed between an output terminal of each pulse booster circuit and each diode element;
A charge booster circuit for boosting a periodic pulse and outputting the boosted pulse to the first diode;
The first periodic pulse obtained at the first input terminal is supplied to the first, third,... Pulse booster circuits, and the first periodic pulse is inverted so that the second, fourth,. A circuit for supplying the pulse booster circuit and the charge current pulse booster circuit;
First and second output capacitors;
When the second periodic pulse obtained at the second input terminal is at the ground level, the first output capacitor is charged by the charge of the nth capacitor, and the charging voltage of the second output capacitor is set to the power supply voltage. Is output to the output terminal, and when the second periodic pulse is at the power supply voltage level, the second output capacitor is charged by the charge of the nth capacitor, and the first output capacitor A charging circuit that outputs a voltage obtained by adding the power supply voltage to the charging voltage to the output terminal; and
A charge pump circuit comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009021949A JP4877334B2 (en) | 2009-02-02 | 2009-02-02 | Charge pump circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009021949A JP4877334B2 (en) | 2009-02-02 | 2009-02-02 | Charge pump circuit |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003005869A Division JP4281361B2 (en) | 2003-01-14 | 2003-01-14 | Charge pump circuit |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009095236A true JP2009095236A (en) | 2009-04-30 |
| JP2009095236A5 JP2009095236A5 (en) | 2009-06-18 |
| JP4877334B2 JP4877334B2 (en) | 2012-02-15 |
Family
ID=40666635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009021949A Expired - Fee Related JP4877334B2 (en) | 2009-02-02 | 2009-02-02 | Charge pump circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4877334B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102491767B1 (en) | 2018-11-05 | 2023-01-27 | 삼성전자주식회사 | Electronic circuit including charge pump for converting voltage |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59175214A (en) * | 1983-03-25 | 1984-10-04 | Toshiba Corp | Generating circuit of two-phase synchronizing signal |
| JPH01259751A (en) * | 1988-04-07 | 1989-10-17 | Toshiba Corp | Step-up circuit |
| JPH02280412A (en) * | 1989-04-20 | 1990-11-16 | Nec Corp | Bipolar-mos semiconductor integrated circuit |
| JPH04183266A (en) * | 1990-11-15 | 1992-06-30 | Omron Corp | Charge pump circuit |
| JP2002051538A (en) * | 2000-05-24 | 2002-02-15 | Toshiba Corp | Potential detection circuit and semiconductor integrated circuit |
-
2009
- 2009-02-02 JP JP2009021949A patent/JP4877334B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59175214A (en) * | 1983-03-25 | 1984-10-04 | Toshiba Corp | Generating circuit of two-phase synchronizing signal |
| JPH01259751A (en) * | 1988-04-07 | 1989-10-17 | Toshiba Corp | Step-up circuit |
| JPH02280412A (en) * | 1989-04-20 | 1990-11-16 | Nec Corp | Bipolar-mos semiconductor integrated circuit |
| JPH04183266A (en) * | 1990-11-15 | 1992-06-30 | Omron Corp | Charge pump circuit |
| JP2002051538A (en) * | 2000-05-24 | 2002-02-15 | Toshiba Corp | Potential detection circuit and semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4877334B2 (en) | 2012-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4849907B2 (en) | Charge pump circuit | |
| US7208996B2 (en) | Charge pump circuit | |
| US20100244935A1 (en) | High-voltage cmos charge pump | |
| JP4193462B2 (en) | Booster circuit | |
| JP2010119226A (en) | Charge pump circuit | |
| JP2015126595A (en) | Charge pump circuit | |
| US20130257522A1 (en) | High input voltage charge pump | |
| JP2015142449A (en) | charge pump circuit | |
| JP2019201546A (en) | Low VIN high efficiency charge pump | |
| JP2006311703A (en) | Electronic apparatus having charge pump circuit | |
| JP2006141196A (en) | Charge pump circuit and DC converter using the same | |
| JP2008253031A (en) | Charge pump circuit | |
| US8072257B2 (en) | Charge pump-type voltage booster circuit and semiconductor integrated circuit device | |
| US7683699B2 (en) | Charge pump | |
| US20090309650A1 (en) | Booster circuit | |
| JP4877334B2 (en) | Charge pump circuit | |
| JP4281359B2 (en) | Charge pump circuit | |
| JP4281360B2 (en) | Charge pump circuit | |
| JP4281361B2 (en) | Charge pump circuit | |
| JP4877333B2 (en) | Charge pump circuit | |
| CN102263499B (en) | Clock generation circuit and charge pump system | |
| KR100925326B1 (en) | DC-DC converter | |
| JP4877332B2 (en) | Pulse booster circuit | |
| JP2002233134A (en) | Charge pump circuit | |
| JP4281358B2 (en) | Pulse booster circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090302 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090303 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110915 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111114 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4877334 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |