JP2009059547A - 電子放出素子とその製造方法 - Google Patents

Abstract

【課題】導電性膜の間隙長が長く、十分な量の電子放出が得られ、特性バラツキの少ない電子放出素子を製造する。
【解決手段】導電性膜２を屈曲部７を有するＶ字形状とし、間隙５を形成する工程においてＶ字の内側の点Ｂに電流を集中させてより低消費電力で、該点Ｂを基点に間隙５を形成する。
【選択図】図１

Description

本発明は平面型の画像表示装置に用いられる電子放出素子とその製造方法に関する。

表面伝導型電子放出素子は、基板上に形成された小面積の導電性膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものであり、係る導電性膜には予め通電処理（フォーミング）によって電子放出部を形成するのが一般的であった。即ち、導電性膜両端に直流電圧或いは非常にゆっくりとした昇電圧例えば１Ｖ／分程度を印加通電し、導電性膜を局所的に破壊、変形もしくは変質せしめ、電気的に高抵抗な状態にした電子放出部を形成する。電子放出部においては導電性膜の一部に間隙が発生しており、その間隙付近から電子放出が行われる。

このような電子放出素子を複数個用いて構成される画像表示装置においては、電子放出素子の電子放出特性を均一にすることが必要であり、そのためには導電性膜の所定の位置に間隙を形成する技術が必要である。

特許文献１には、導電性膜の一部分を除去して電流を集中せしめる狭窄部を形成し、該狭窄部に間隙を形成する方法が開示されている。また、特許文献２には、一方の電極と導電性膜との接続長と、他方の電極と導電性膜との接続長とが互いに異なるように構成することにより、接続長が短い側の電極近傍に間隙を形成する方法が開示されている。

特許第２６２７６２０号公報 特許第３６４７４３６号公報

しかしながら特許文献１，２に開示された方法は、いずれも導電性膜内に狭窄部を形成して該狭窄部に間隙を形成することから、スペース効率が低下し、素子内に形成しうる電子放出長（間隙長）を長くすることが困難であった。

本発明の課題は、間隙長を長くすることで十分な量の電子放出を得ることにある。また、導電性膜に形成する間隙の位置を制御し、特性バラツキの少ない電子放出素子を低消費電力で製造することにある

本発明の第１は、間隔を置いて配置された第１電極及び第２電極と、該第１電極と該第２電極とを接続する導電性膜とを基板上に設け、前記第１電極と前記第２電極との間に電圧を印加することで前記導電性膜に間隙を設ける工程を有する電子放出素子の製造方法であって、
上記第１電極と上記第２電極を左右に配置して見た平面において、上記第１電極と上記第２電極とを接続する導電性膜の上記第１電極と上記第２電極間での形状が、Ｖ字形状であることを特徴とする。

本発明においては、下記の構成を好ましい態様として含む。

上記第１電極と上記第２電極の相対する端辺が平行であり、該端辺に平行な方向における導電性膜の幅が上記第１電極と上記第２電極間において等しい。

上記Ｖ字形状の導電性膜の屈曲部の内側を点Ｂ、外側を点Ｅ、
点Ｅを含む導電性膜の端辺と、第１電極が導電性膜と接続する端辺とが接する点をＣ、
点Ｅを含む導電性膜の端辺と、第２電極が導電性膜と接続する端辺とが接する点をＡ、
点Ａ，Ｃを結ぶ線分ＡＣと点Ｂとの距離をＬ、
上記導電性膜に間隙を設ける工程において高電位側の電極の導電性膜と接続する端辺の長さをＷとした時、
｜Ｌ／Ｗ｜≦０．８である。

上記第１電極と上記第２電極とを接続する導電性膜は、上記Ｖ字形状の導電性膜の屈曲部を同じ方向に向けた複数の導電性膜を有する。

本発明の第２は、基板上に、間隔を置いて配置された第１電極及び第２電極と、該第１電極と該第２電極とを接続する導電性膜とを備え、
上記第１電極と上記第２電極とを左右に配置して見た平面において、上記第１電極と上記第２電極とを接続する導電性膜の上記第１電極と上記第２電極間での形状が、Ｖ字形状であり、該Ｖ字形状の屈曲部に間隙が配されていることを特徴とする電子放出素子である。

本発明においては、下記の構成を好ましい態様として含む。

上記第１電極と上記第２電極の相対する端辺が平行であり、該端辺に平行な方向における導電性膜の幅が上記第１電極と上記第２電極間において等しい。

上記第１電極と上記第２電極とを接続する導電性膜は、上記Ｖ字形状の導電性膜の屈曲部を同じ方向に向けた複数の導電性膜を有する。

本発明においては、導電性膜をＶ字形状としたことにより、通電時に該Ｖ字の屈曲部に電流が集中するため、低消費電力で温度上昇しやすくなり、よって、少ない電流で常に該屈曲部に間隙を形成することができる。また、素子内に複数の導電性膜を形成した場合でも、導電性膜の屈曲方向を同一方向に向けることで狭いスペース内に効率良く複数の導電性膜を配置して、従来よりも長い間隙長を形成することができ、十分な量の電子放出を得ることができる。

よって、本発明によれば、均一で良好な電子放出特性を示す電子放出素子を省スペースで再現性良く製造することができ、係る電子放出素子を用いて高精細、高画質な画像表示装置を提供することができる。

本発明は、導電性膜内に間隙を形成することで電子放出させる素子及びその製造方法を対象としており、特に一対の電極間に電位差を与えることにより電子を放出する電子放出素子、例えば表面伝導型電子放出素子が本発明の適用される好ましい形態である。

本発明の好ましい実施の形態について、表面伝導型電子放出素子を例にとり、以下に具体的に説明する。

図１（ａ）は本発明の電子放出素子の好ましい一実施形態の構成を示す平面模式図である。

図１（ａ）に示す様に、本発明の電子放出素子は、基板１上に間隔ｄをおいて設けられた一対の電極３，４（第１電極３及び第２電極４）と、該電極３，４を接続し、その一部に間隙５を有する導電性膜２とを有している。尚、電極３，４と導電性膜２とは良好な電気的接続を得るため、通常は上下方向で一部重なるように設けられるが、便宜上、重なり部分を省略した図面で説明する。

図１（ｂ）は、図１（ａ）の帯状の導電性膜２を線分で模式化した平面模式図であり、本図に示すように、本発明にかかる導電性膜２は、少なくとも、電極３，４間を結ぶ線分のある一箇所が折れ曲がった屈曲部７を有している。言い換えると、本発明の電子放出素子の導電性膜２は、帯状であると共に、電極２と電極３との間で、屈曲している。従って、第１電極３、第２電極４を左右に配置して見た平面において、上記導電性膜２の、上記電極２，３間の間隙における形状がＶ字形状である。このような形状は一般に「シェブロン形状」とも呼ばれている。

導電性膜２は電極３，４の相対する端辺に沿った方向に幅を有する帯状である。そして、屈曲部７の内側（Ｖ字の内側）を点Ｂ、外側（Ｖ字の外側）を点Ｅとすると、点Ｂ、点Ｅを結んだ領域に間隙５が配置される。尚、本発明において導電性膜２の幅とは、電極３，４の相対する端辺が平行である場合には、該端辺に平行な方向の導電性膜２の長さであり、電極３，４の相対する端辺が平行でない場合には、両端辺から同距離にある線分に平行な方向の長さとする。

先ず、本発明に係る導電性膜２の形状による作用について説明する。尚、図１（ａ）において、点Ｅを含む導電性膜２の端辺と、第１電極３が導電性膜２と接続する端辺とが接する点をＣ、点Ｅを含む導電性膜２の端辺と、第２電極４が導電性膜２と接続する端辺とが接する点をＡとする。また、点Ｂを含む導電性膜２の端辺と、第１電極３が導電性膜２と接続する端辺とが接する点をＦ、点Ｂを含む導電性膜２の端辺と、第２電極４が導電性膜２と接続する端辺とが接する点をＤとする。

本発明の如く、導電性膜２をＶ字形状として電極３，４間に電圧を印加すると、導電性膜２を流れる電流が抵抗の低い屈曲部７の内側の点Ｂに集中する。その結果、ジュール熱によって、屈曲部７の内側の点Ｂが局所的に温度上昇しやすくなり、少ない電流、つまり少ない消費電力で屈曲部７の内側の点Ｂを起点として間隙５を形成することができる。また、間隙５が屈曲部７に形成されることから、屈曲部７の位置で間隙５の位置を制御することができる。間隙５が電極３，４のいずれかに近すぎたり、電極２と電極３の間で大きく蛇行する場合には、電子放出特性が低下する場合があるが、本発明では間隙５の位置を制御しうるため、特性バラツキを抑制することができる。

次に、１つの電子放出素子内に複数の導電性膜２を配置した場合（電極２と電極３との間に複数の導電性膜２を配置した場合）のレイアウト上の効果について説明を行う。

図２（ａ）に本発明の電子放出素子の一例の平面図、図２（ｂ）に特許文献１に示されるような狭窄部を設けた従来の電子放出素子の平面図を示す。図２（ｂ）において、狭窄部は導電性膜２の最も幅が狭い部分をいう。

図２（ａ）の例は、導電性膜２の端辺が平行（即ち、図１（ａ）における線分ＣＥとＦＢ、ＥＡとＢＤが平行）であり、導電性膜２の幅がＷ０＝Ｗ１＝Ｗ２で一定である。図２（ｂ）の構成では、電極３，４の相対する端辺が平行に向かい合い、狭窄部での導電性膜２の幅をＷ０、電極３，４に接続する導電性膜２の幅をＷ３×２＋Ｗ０の構成とする。また、説明を簡単にするため、図２（ａ）の導電性膜２は屈曲部を境界に上下線対称形、図２（ｂ）の導電性膜２は狭窄部を境界に上下線対称形で、且つ左右線対称形とする。図２（ａ）、（ｂ）のいずれも、隣接する導電性膜２間の間隔をＧとする。

導電性膜２が１本である場合、図２（ａ）の構成で導電性膜２に必要な領域の幅はＷ０＋Ｗ３となり、図２（ｂ）の構成ではＷ０＋Ｗ３×２となる。一方、間隙５の長さはいずれもＷ０で同一である。つまり、これらの比較では、間隙５が同じ長さであるにも関わらず、本発明の方がＷ３だけ幅の狭い領域に配置することができる。

また、導電性膜２がＮ個設けられている場合、図２（ａ）の構成では、使用する幅はＷ３＋Ｎ×Ｗ０＋（Ｎ−１）×Ｇとなり、図２（ｂ）の構成では、Ｎ×（Ｗ０＋Ｗ３×２）＋（Ｎ−１）×Ｇとなる。つまり、これらの比較では、本発明の方が（２Ｎ−１）×Ｗ３だけ幅の狭い領域に配置することができることが分かる。

特に、導電性膜２と接続する電極３，４の相対する端辺が平行で、該端辺に平行な方向の導電性膜２の幅が同一であれば（図１（ａ）、図２（ａ）の構成例）、より狭い領域で無駄なく配置することができる。このことにより、本発明の電子放出素子は従来の電子放出素子に比較して、より狭い領域で同等の電子放出量を得ることができる。

次に、図３乃至図５を用いて、本発明に係る導電性膜２の好ましい形状について説明する。本発明に係る導電性膜２の点Ａ，Ｃを結ぶ線分ＡＣと点Ｂとの距離をＬ、導電性膜２に間隙５を形成する工程において高電位側の電極（本例では第２の電極４とする）の導電性膜２と接続する端辺の長さ（線分ＡＤの長さ）をＷとする。図３はＬ＝０、図４と図５はＬ≠０であり、線分ＡＣが点Ｂを基板面と交差する図４をＬ＜０、交差しない図５をＬ＞０とする。

本発明においては、｜Ｌ／Ｗ｜≦０．８であることが好ましい。その理由は、Ｌが小さいほど、電極３または４から流れ込む電流が屈曲部７の内側の方へ集中して温度上昇し易くなり、より少ないエネルギーで間隙５を形成することができるからである。

図３乃至図５の（ｂ）はいずれも、（ａ）の導電性膜２に間隙５を形成するための通電工程において、第２の電極４から導電性膜２に流れる主要な電流の流れを直線の矢印で模式的に示した図であり、矢印の密度が高いほど電流密度が高いことを表している。

図３（ｂ）と図５（ｂ）とを比較すれば明らかなように、Ｌ＞０である図５（ｂ）の構成よりも、Ｌ＝０である図３（ｂ）の構成の方が、電流が屈曲部の内側の点Ｂにより集中していることがわかる。

図３（ｂ）と図４（ｂ）を比較した場合、電極４から導電性膜２に流れる電流は、いずれも点Ｂの電流密度が高くなっているが、図４（ｂ）の方がパワー密度の集中という観点からは若干不利になっている。また、図３（ｂ）と図５（ｂ）を比較した場合、図５（ｂ）の方が明らかに点Ｂでの電流密度が小さくなっている。よって、図３の構成が局所的という意味で温度上昇しやすく、より好ましい形態と言える。図３乃至図５から分かるように、点Ｂへの電流密度はＬとＷで規定されており、発明者の検討によると｜Ｌ／Ｗ｜≦０．８であれば、従来技術より消費電力低減効果があることが明らかになっている。

図１８は、後述する実施例においてＬ／Ｗを変化させて間隙５を形成した時のＬ／Ｗに対する１Ｗ当たりの温度上昇を示した図である。図１８より明らかなように、Ｌ／Ｗ＝０の場合（図３）に１Ｗ当たりの温度上昇が最大値となり、最も低消費電力で間隙５を形成することができる。また、Ｌ／Ｗ＜０の場合（図４）には、Ｌ／Ｗ＝０の場合と比較して、広範囲で電流密度が均一になり、温度が分散してしまうため、１Ｗ当りの温度上昇は、小さくなる。さらに、Ｌ／Ｗ＞０の場合（図５）には、Ｌ１／Ｗ＝０と比較し、電流が屈曲部の内側以外も流れ、屈曲部内側の電流密度が小さくなり、１Ｗ当りの温度上昇は、小さくなる。比較例２は図２（ａ）に示した従来の狭窄部を有する導電性膜２に間隙５を形成する場合の１Ｗ当たりの温度上昇値であり、本発明においては｜Ｌ／Ｗ｜≦０．８とすることで、従来の構成と同等或いはそれよりも低い消費電力で間隙５を形成できることがわかる。

尚、導電性膜２の形状として上記の説明では、左側に屈曲している例を示しているが、右側に屈曲した形状であっても同様の作用、効果が得られることは言うまでもない。

次に、本発明の電子放出素子の他の実施形態について例示する。

図６は、屈曲部７における導電性膜２の幅よりも、電極３，４が導電性膜２と接続する端辺における導電性膜２の幅を広く（ＥＢ＜ＡＤ，ＥＢ＜ＣＦ）した構成である。当該構成とすることにより、屈曲部７が導電性膜２の中で最も細くなり、このことより、屈曲部７の内側点Ｂにより電流が集中し、その位置を起点に間隙５が形成され易くなる。

図７は、導電性膜２の端辺ＣＥ，ＥＡ，ＦＢ，ＢＤを曲線で構成した例であり、このような曲線で構成した場合でも、直線で構成した図１の構成と同様の効果が得られる。また、図８のように、屈曲部を境界にして一方の端辺ＣＥ，ＦＢを曲線で、他方の端辺ＥＡ，ＢＤを直線としても同様である。

また、図９に示すように導電性膜２と第１電極３及び第２電極４が接続する角度がそれぞれ違っていてもよい（図１（ａ）におけるθ１≠θ２）。この構成は本発明の基本的な構成と比較し、消費電力低減、間隙５の位置制御において、同様の効果が得られる。しかしながら、スペース削減効果はθ１＝θ２の場合よりも低下する。

また、図１０に示すように電極３，４の相対する端辺が平行でなくてもよい。この構成は電極３，４の相対する端辺が平行の場合と比較して、消費電力低減、スペース削減において、同様の効果が得られる。しかし、間隙５の位置制御効果は電極３，４の相対する端辺が平行の場合よりも低下する。

図１１は、導電性膜２の幅が部分的に同一でない場合である。この構成は導電性膜２の幅が均一な構成と比較し、消費電力低減、間隙位置制御において、同様の効果が得られるが、スペース削減効果は低下する。

図１２は、素子内に複数の導電性膜２を有する場合に、その幅が互いに等しくない場合である。この構成は、複数の導電性膜２の幅が互いに等しい構成と比較し、消費電力低減においては、同様の効果が得られる。そして、よりスペース削減効果が得られる。しかしながら、間隙５の位置制御の効果は幅が互いに等しい構成よりも低下する。

図１３は、素子内に複数の導電性膜２を有する場合に、屈曲部の電極３，４までの距離が互いに異なる場合であり、この構成は屈曲部の電極３，４への距離が導電性膜２毎に等しい構成と比較し、消費電力低減、間隙５の位置制御において、同様である。しかしながら、スペース削減効果は低下する。

尚、導電性膜２が電極３，４に接続する端部や、屈曲部７の点Ｅ，Ｂにおいては、本発明の効果を損ねない範囲で曲率を有していても良い。

本発明の導電性膜２の形状は、導電性膜２の電流伝熱の連成解析を実施して、温度上昇を見積もることで設計することができる。具体的には、電流場・熱解析を連成させた有限要素ソルバーにより、導電性膜２及び基板１の電気的物性値（導電率）と、熱的物性値（熱伝導率、比熱、密度）と形状モデルを用いて、電流または電圧を入力として各位置の温度を導出する。そして、導電性膜２の融点を超える条件をその位置に間隙５が形成されるしきい値とみなす。

本発明の電子放出素子の各構成部材の材料について説明する。

基板１として、ガラス（石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス）を用いることができる。また、基板１として、ガラス基板にスパッタ法等によりＳｉＯ₂膜を積層した基板、アルミナ等のセラミックス基板、Ｓｉ基板、等を用いることができる。

電極３，４の材料としては、一般的な導体材料を用いることができる。例えば、Ｎｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等の金属から適宜選択することができる。また、電極３，４の膜厚は１ｎｍ以上１μｍ以下の範囲とすることができる。

導電性膜２の材料としては、例えば、Ｐｄ、Ｐｔ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｃｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等の金属、ＰｄＯ、ＳｎＯ₂、Ｉｎ₂Ｏ₃、ＰｂＯ、Ｓｂ₂Ｏ₃等の酸化物導電体が挙げられる。また、ＴｉＮ、ＺｒＮ、ＨｆＮ等の窒化物等も挙げられる。

導電性膜２には、良好な電子放出特性を得るために、微粒子で構成された微粒子膜を用いることが好ましい。その膜厚は、１０Å以上１００ｎｍ以下の範囲とすることができる。導電性膜２の幅は、１μｍ以上１００μｍ以下の範囲とすることができる。

間隙５は、導電性膜２の一部に形成された高抵抗の部位であり、導電性膜２の膜厚、膜質、材料及び後述する通電フォーミング等の手法等に依存したものとなる。また、間隙５内及びその近傍の導電性膜２上には、従来公知の活性化工程と呼ばれる手法により、カーボン膜を設けることもできる。

次に、本発明の電子放出素子の製造方法について一例を挙げて説明する。

まず、基板１上に真空蒸着法により電極３，４の構成材料を成膜する。この後、フォトリソグラフィー技術により、パターニングして電極３，４を得る。

次に、電極３，４を設けた基板１上に、有機金属溶液を塗布して、有機金属膜を形成する。有機金属溶液には、導電性膜２の材料を主元素とする有機化合物の溶液を用いることができる。そして、この有機金属膜を加熱焼成処理し、リフトオフ、エッチング、レーザ加工等によりパターニングし、導電性膜２を形成する。尚、導電性膜２の形成方法としては、真空蒸着法、スパッタ法、化学的気相堆積法、分散塗布法、ディッピング法、スピンナー法等を用いることができる。

さらに、各導電性膜２に間隙５を形成するいわゆる「フォーミング処理」を行う。フォーミング処理は、一対の電極３，４に電位差を与えて導電性膜２に通電する（電流を流す）ことにより行う。

つまり、電極３，４間に電圧を印加する事により、導電性膜２内に、ジュール熱が発生し、導電性膜２に間隙５が形成される。フォーミング処理時における電圧は、パルス波形が望ましい。フォーミング処理の終了は、例えば、０．１［Ｖ］程度の電圧印加により流れる電流を測定し、抵抗値を求めて、１［ＭΩ］以上の抵抗を示した時点とすることができる。

本発明においては、当該工程によって導電性膜２の屈曲部７に間隙５が形成される。

上記のようにフォーミング処理を終えた電子放出素子にはいわゆる「活性化処理」を施すのが好ましい。活性化処理とは、有機物質のガスを含有する雰囲気下で、フォーミング処理と同様に、電極３，４間にパルス状の電圧を印加することで実施される。この活性化処理により、後述する素子電流Ｉｆ及び放出電流Ｉｅが著しく増加する。そして、活性化処理により、間隙５内及び間隙５近傍の導電性膜２上を覆うカーボン膜が形成される。尚、カーボン膜には、間隙５より狭い間隙が、間隙５内に設けられ、当該狭い間隙から電子が放出されるようになる。

最後に、上述した処理工程を経て得られた電子放出素子は、安定化処理を実施することが好ましい。この安定化処理は、真空装置内の有機物質などの不要な物質を排気して低減する処理である。

次に、上記のように製造された電子放出素子（基板１、導電性膜２、電極３，４、間隙５で構成されている）の基本特性について、図１４及び図１５を参照して説明する。図１４には電子放出素子の特性を評価するための特性評価装置の概念図を示してあり、図１５には評価結果の一例をグラフに示してある。

図１４に示すように、特性評価装置は、評価対象となる電子放出素子をセットする真空容器９を有する。真空容器９内は、有機物質が十分に排気された状態に保たれる。また、真空容器９内には、電子放出素子の電子放出面に対向するアノード電極１０が設けられている。

電子放出素子の電極３、４間には、電源１２により、パルス形状の電圧が印加され、電極３、４間を流れる電流Ｉｆ（以下、素子電流Ｉｆと称する）が電流測定計１３で測定される。また、アノード電極１０には、電源１４により、１［ｋＶ］以上４０［ｋＶ］以下のアノード電圧が印加され、この時に電子放出素子から放出されてアノード電極１０を流れる電流Ｉｅ（以下、放出電流Ｉｅと称する）が電流測定計１５で測定される。

図１５には、この特性評価装置で評価を行った電子放出素子の素子特性を模式的に示した。素子電流Ｉｆ、放出電流Ｉｅと素子電圧Ｖｆとは、Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍの関係に従う、電界電子放出特性を示している。

本発明の電子放出素子を多数配列することで、電子源を構成することができる。また、このような電子源に対向するように、蛍光体とアノード電極とを備える基板を配置することで、フラットパネルディスプレイを構成することができる。このようなフラットパネルディスプレイや電子源の構成については、例えば、特開２００２−２０３４７５号公報や特開２００５−１９０７６９号公報などに開示されている。

（実施例１）
図１に示した形状の導電性膜２を有する表面伝導型電子放出素子を作製した。製造工程は以下の通りである。

工程ａ：基板１として石英基板（ＳｉＯ₂基板）を用い、これを有機溶剤により充分に洗浄後、Ｐｔからなる電極３，４を形成した。この時、電極間隔ｄを１０μｍ、膜厚を０．０４μｍ、電極３，４が相対する端辺が平行でその長さを２００μｍとした。

工程ｂ：有機金属化合物を有する溶液の液滴をインクジェット法により、基板１の電極３、４間に滴下し、乾燥させて有機金属薄膜を形成した。その後、クリーンオーブンで焼成し酸化パラジウム（ＰｄＯ）微粒子からなる導電性膜２を形成した。

導電性膜２は以下のような形状とした。前記に定義したＬを０、図１（ａ）に示す点Ａまたは点Ｃにおける導電性膜２側の角度θ２、θ１をそれぞれ１３５°とした。導電性膜２の幅Ｗ（図３（ａ）参照）は導電性膜２と前記電極３、４が接続する端辺に平行な方向で同一の５μｍとした。この微粒子膜の膜厚は０．００４μｍとなった。

工程ｃ：電極３，４及び導電性膜２を形成した上記基板１を図１４の測定評価系の真空容器９内に設置し、排気ポンプ１５にて排気して、真空容器９内を約１０^-4Ｐａの真空度とした。この後、電源１１により電極３，４間に電圧を印加しフォーミング処理することにより、間隙５を形成した。フォーミング処理は、図１６に示した電圧波形でＴ１を１ｍｓｅｃ、Ｔ２を１０ｍｓｅｃとし、三角波の波高値（フォーミング時のピーク電圧）は、１０Ｖとし、約６０ｓｅｃの間フォーミング処理を行った。

続いて、真空雰囲気中にベンゾニトリルを導入し、真空度を１×１０^-4Ｐａ程度に維持して、１５Ｖの波高電圧で活性化処理を行った。この時、約３０ｍｉｎで素子電流Ｉｆが飽和したところで活性化処理を終了した。

導電性膜２が１本の電子放出素子と、パターンを拡張して、隣接する導電性膜２間の間隔をＧ＝５μｍで１０本の導電性膜２を形成した電子放出素子を作製した。

以上のようにして作製した本実施例の複数の素子の電子放出特性の測定を、前述の測定評価系を用いて行った。尚、測定条件は、アノード電極１０と素子との距離を２ｍｍ、アノード電極１０の電位を１０ｋＶ、素子電圧Ｖｆを１５Ｖ、電子放出特性測定時の真空容器９内の真空度を１×１０^-6Ｐａとした。

（実施例２）
実施例１における導電性膜２をθ１，θ２がいずれも１５０°となるように変更した以外は実施例１と同様にして、導電性膜２が１本の電子放出素子と１０本の電子放出素子を作製した。

（実施例３）
実施例１における導電性膜２をθ２は１３５°のままθ１のみ１５０°となるように変更して図１９に示すような形状とした以外は実施例１と同様にして、導電性膜２が１本の電子放出素子と１０本の電子放出素子を作製した。

（実施例４）
導電性膜２の幅Ｗが５μｍと１０μｍの２種類をそれぞれ５本ずつ、互い違いに配置した以外は実施例１と同様にして導電性膜２が１０本の電子放出素子を作製した。

（比較例１）
導電性膜２の形状を、図１７に示すような屈曲部のない形状とした以外は実施例１と同様にして導電性膜２が１本の電子放出素子と導電性膜２が１０本の電子放出素子を作製した。

（比較例２）
導電性膜２の形状を、図２（ｂ）に示すような狭窄部を有する形状とし、実施例１と同様にして導電性膜２が１本の電子放出素子と１０本の電子放出素子を作製した。狭窄部の導電性膜２の幅Ｗ０は５μｍ、電極３，４と導電性膜２の接続する長さ（Ｗ３＋Ｗ０＋Ｗ３）は１５μｍとした。

表１に、上記実施例、比較例の素子の構造とフォーミングパワーを示す。表中、「スペース」は、１本または１０本の導電性膜を形成した際に、該導電性膜が電極の相対する端辺に平行な方向に占める長さを表している。また、「間隙長」は導電性膜に形成された間隙の長さを表している。「間隙形成位置」は、各素子で間隙が形成された位置の制御性の良さを表している。当該項目において、◎は制御しやすい、○は実施例１ほどではないが、制御効果がある、×は制御性が悪いことを示す。「Ｌ／Ｗ」は、四捨五入し、有効数字２桁として求めた。「フォーミングパワー」はフォーミング処理に必要な電力を、実施例１の素子を１として表している。

また、Ｌを変化させる以外は実施例１と同様にして導電性膜が１本の電子放出素子を作製し、Ｌ／Ｗに対する１Ｗ当たりの温度上昇を測定した。その結果を図１８に示す。図１８より明らかなように、本発明において｜Ｌ／Ｗ｜≦０．８とすることによって従来例である比較例１，２と同等か或いはそれ以上の温度上昇が得られ、より低い消費電力で導電性膜に間隙を形成しうることがわかった。

（実施例５）
実施例１の電子放出素子を多数ガラス基板上にマトリクス状に配列し、各電子放出素子を個別に駆動できるように配線し、電子源を形成した。そして、この電子源に対向するように、ＲＧＢの蛍光体を備える発光体層と、アノード電極であるメタルバックとを備えるフェースプレートを配置し、フラットパネルディスプレイ（画像表示装置）を形成した。このディスプレイを表示させたところ、均一性の高い表示画像を得ることができた。

本発明の電子放出素子の好ましい実施形態の構成を示す平面模式図である。 本発明の電子放出素子のレイアウト上の効果を説明するための平面模式図である。 本発明の電子放出素子における導電性膜の好ましい形状を説明するための平面模式図である。 本発明の電子放出素子における導電性膜の好ましい形状を説明するための平面模式図である。 本発明の電子放出素子における導電性膜の好ましい形状を説明するための平面模式図である。 本発明の電子放出素子の他の実施形態の構成を示す平面模式図である。 本発明の電子放出素子の他の実施形態の構成を示す平面模式図である。 本発明の電子放出素子の他の実施形態の構成を示す平面模式図である。 本発明の電子放出素子の他の実施形態の構成を示す平面模式図である。 本発明の電子放出素子の他の実施形態の構成を示す平面模式図である。 本発明の電子放出素子の他の実施形態の構成を示す平面模式図である。 本発明の電子放出素子の他の実施形態の構成を示す平面模式図である。 本発明の電子放出素子の他の実施形態の構成を示す平面模式図である。 本発明の電子放出素子の特性評価装置の概念図である。 本発明の電子放出素子の素子特性を模式的に示した図である。 本発明の実施例で用いたフォーミング電圧波形を示す図である。 本発明の実施例で作製した比較例の素子の構成を示す平面模式図である。 本発明の電子放出素子における、フォーミング時のＬ／Ｗに対する１Ｗ当たりの温度上昇を示す図である。

符号の説明

１ 基板
２ 導電性膜
３，４ 電極
５ 間隙
９ 真空容器
１０ アノード電極
１２，１４ 電源
１３，１５ 電流測定計

Claims (7)

1. 間隔を置いて配置された第１電極及び第２電極と、該第１電極と該第２電極とを接続する導電性膜とを基板上に設け、前記第１電極と前記第２電極との間に電圧を印加することで前記導電性膜に間隙を設ける工程を有する電子放出素子の製造方法であって、
   上記第１電極と上記第２電極を左右に配置して見た平面において、上記第１電極と上記第２電極とを接続する導電性膜の上記第１電極と上記第２電極間での形状が、Ｖ字形状であることを特徴とする電子放出素子の製造方法。
2. 上記第１電極と上記第２電極の相対する端辺が平行であり、該端辺に平行な方向における導電性膜の幅が上記第１電極と上記第２電極間において等しい請求項１に記載の電子放出素子の製造方法。
3. 上記Ｖ字形状の導電性膜の屈曲部の内側を点Ｂ、外側を点Ｅ、
   点Ｅを含む導電性膜の端辺と、第１電極が導電性膜と接続する端辺とが接する点をＣ、
   点Ｅを含む導電性膜の端辺と、第２電極が導電性膜と接続する端辺とが接する点をＡ、
   点Ａ，Ｃを結ぶ線分ＡＣと点Ｂとの距離をＬ、
   上記導電性膜に間隙を設ける工程において高電位側の電極の導電性膜と接続する端辺の長さをＷとした時、
   ｜Ｌ／Ｗ｜≦０．８である請求項１又は２に記載の電子放出素子の製造方法。
4. 上記第１電極と上記第２電極とを接続する導電性膜は、上記Ｖ字形状の導電性膜の屈曲部を同じ方向に向けた複数の導電性膜を有する請求項１乃至３のいずれかに記載の電子放出素子の製造方法。
5. 基板上に、間隔を置いて配置された第１電極及び第２電極と、該第１電極と該第２電極とを接続する導電性膜とを備え、
   上記第１電極と上記第２電極とを左右に配置して見た平面において、上記第１電極と上記第２電極とを接続する導電性膜の上記第１電極と上記第２電極間での形状が、Ｖ字形状であり、該Ｖ字形状の屈曲部に間隙が配されていることを特徴とする電子放出素子。
6. 上記第１電極と上記第２電極の相対する端辺が平行であり、該端辺に平行な方向における導電性膜の幅が上記第１電極と上記第２電極間において等しい請求項５に記載の電子放出素子。
7. 上記第１電極と上記第２電極とを接続する導電性膜は、上記Ｖ字形状の導電性膜の屈曲部を同じ方向に向けた複数の導電性膜を有する請求項５または６に記載の電子放出素子。

Images