[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008520110A - ゲート及びチャネル内に歪を誘起させてｃｍｏｓトランジスタの性能を向上させる方法 - Google Patents

ゲート及びチャネル内に歪を誘起させてｃｍｏｓトランジスタの性能を向上させる方法 Download PDF

Info

Publication number
JP2008520110A
JP2008520110A JP2007541381A JP2007541381A JP2008520110A JP 2008520110 A JP2008520110 A JP 2008520110A JP 2007541381 A JP2007541381 A JP 2007541381A JP 2007541381 A JP2007541381 A JP 2007541381A JP 2008520110 A JP2008520110 A JP 2008520110A
Authority
JP
Japan
Prior art keywords
type transistor
transistor
gate
channel region
hard layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007541381A
Other languages
English (en)
Other versions
JP2008520110A5 (ja
JP4979587B2 (ja
Inventor
ヤン、ヘイニング、エス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2008520110A publication Critical patent/JP2008520110A/ja
Publication of JP2008520110A5 publication Critical patent/JP2008520110A5/ja
Application granted granted Critical
Publication of JP4979587B2 publication Critical patent/JP4979587B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7847—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate using a memorization technique, e.g. re-crystallization under strain, bonding on a substrate having a thermal expansion coefficient different from the one of the region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 ゲート内の応力を調節することによってトランジスタ・チャネル内に歪を誘起させること。
【解決手段】 相補型金属酸化物半導体トランジスタを製造する方法は、異なる型のトランジスタ、例えばＮ型金属酸化物半導体（ＮＭＯＳ）トランジスタ及びＰ型金属酸化物半導体（ＰＭＯＳ）トランジスタ（第１及び第２型トランジスタ）を基板（１２）上に形成する。この方法は、これらのＮＭＯＳトランジスタ及びＰＭＯＳトランジスタ上に任意の酸化物層を形成し、次いでＮＭＯＳトランジスタ及びＰＭＯＳトランジスタを硬い材料（５０）、例えば窒化ケイ素層で覆う。この後、この方法は、この硬い材料層（５０）の一部をパターン形成し、硬い材料層がＮＭＯＳトランジスタ上にのみ残るようにする。次に、この方法は、ＮＭＯＳトランジスタを加熱し（１７８、２０４）、次いで硬い材料層（５０）の残存部分を除去する。ＰＭＯＳトランジスタ（ＰＦＥＴ）のゲート（２０）又はチャネル領域内に応力を生じさせることなく、ＮＭＯＳトランジスタ（ＮＦＥＴ）のゲート（２２）内に圧縮応力、チャネル領域内に引張応力（７０）を生じさせることによって、この方法は、ＰＦＥＴの性能を低下させることなく、ＮＦＥＴの性能を改善する。
【選択図】 図９

Description

本発明は、ＣＭＯＳトランジスタ・デバイスの性能を改善するために歪工学を使用する分野に関する。
より詳細には、本発明は、ゲート内の応力を調節することによってトランジスタ・チャネル内に歪を誘起させることに関する。
米国特許第５,６７０,３８８号
相補型金属酸化物半導体（ＣＭＯＳ）デバイスの性能は、チャネル領域に適用される応力によって改善又は劣化されることがある。この応力は、ウェハを曲げるか、又は負荷材料を近くに配置することによって適用できる。引張応力がＮ型金属酸化物半導体（ＮＭＯＳあるいはＮＦＥＴ）にそのチャネル方向に沿って適用される場合、電子移動度が改善されて、オン電流及び速度がより高くなる。一方で、ＮＭＯＳ性能は、その応力が圧縮性である場合は劣化する。Ｐ型金属酸化物半導体（ＰＭＯＳあるいはＰＦＥＴ）デバイスの性能は、正孔移動度を向上させる圧縮応力を用いて改善することができる。同様に、ＰＭＯＳの性能は、チャネル方向に沿って適用される引張応力によって劣化する。
本明細書に示される相補型金属酸化物半導体トランジスタを製造する方法は、異なる型のトランジスタ、例えばＮ型金属酸化物半導体（ＮＭＯＳ）トランジスタ及びＰ型金属酸化物半導体（ＰＭＯＳ）トランジスタ（第１型及び第２型トランジスタ）を基板上に形成する。本発明は、これらのＮＭＯＳトランジスタ及びＰＭＯＳトランジスタ上に任意の酸化物層を形成し、次いでＮＭＯＳトランジスタ及びＰＭＯＳトランジスタを硬い材料、例えば窒化ケイ素層で覆う。この後、本発明は、この窒化ケイ素層の一部をパターン形成し、窒化ケイ素層がＮＭＯＳトランジスタ上にのみ残るようにする。次に、本発明は、ＮＭＯＳトランジスタを加熱し、次いで窒化ケイ素層の残存部分を除去する。
任意の酸化物層が、窒化ケイ素層の残存部分の除去プロセスを制御するエッチング停止層として使用される。加熱プロセスは、ゲート内に圧縮応力を生じさせるので、窒化ケイ素層によって覆われたトランジスタのチャネル領域内に引張応力を生じさせる。故に、加熱プロセスは、ＰＭＯＳトランジスタのチャネル領域内に引張応力を生じさせることなく、ＮＭＯＳトランジスタのチャネル領域内に引張応力を生じさせる。より詳細には、加熱プロセス中に、ＮＭＯＳトランジスタのゲート導体の体積膨張が制限され、結果としてＮＭＯＳトランジスタのゲート導体内に圧縮応力をもたらす。ＮＭＯＳトランジスタのゲート導体内の圧縮応力は、ＮＭＯＳトランジスタのチャネル領域内に引張応力を生じさせる。
別の実施形態において、本発明はまた、基板上にＮ型金属酸化物半導体（ＮＭＯＳ）トランジスタ及びＰ型金属酸化物半導体（ＰＭＯＳ）トランジスタを形成する。しかし、本実施形態においては、本発明はまず、ＮＭＯＳトランジスタを保護し、次いでＰＭＯＳトランジスタにイオンを注入してＰＭＯＳトランジスタをアモルファスにする。次いで、本発明は、アニールプロセスを行ない、ＰＭＯＳトランジスタを結晶化する。この後、本発明は、ＮＭＯＳトランジスタにイオンを注入する前にＰＭＯＳトランジスタをマスクで保護する。次いでＮＭＯＳトランジスタ及びＰＭＯＳトランジスタの両方を硬質層で覆い、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタを加熱する。この加熱プロセスの間、硬質層は、ＮＭＯＳトランジスタのゲートが膨張するのを防止し、ＮＭＯＳトランジスタのゲート内に圧縮圧力を生じさせる。また、このＮＭＯＳトランジスタのゲート内の圧縮圧力は、ＮＭＯＳトランジスタのチャネル領域内に引張応力を生じさせる。この後、この硬質層は除去され、トランジスタの残りの構造体が完成される。
ＰＭＯＳトランジスタ（ＰＦＥＴ）のゲート又はチャネル領域内に応力を生じさせることなく、ＮＭＯＳトランジスタ（ＮＥＦＴ）のゲート内に圧縮応力、チャネル領域内に引張応力を生じさせることによって、本発明は、ＰＦＥＴの性能を劣化させることなくＮＦＥＴの性能を改善する。
本発明のこれら及びその他の態様を以下でさらに詳細に説明する。
添付の図面に示され、以下の記載に詳述される非限定的な実施形態を参照して、本発明及び種々の特徴、並びにそれらの有利な詳細をより完全に説明する。図面に示される特徴は、必ずしも一定の縮尺で描かれていないことに留意すべきである。周知の構成要素及び加工技術の詳細は、本発明を不必要に不鮮明にしないために省略する。本明細書にて使用される例は、単に、本発明を実施できる方法を容易に理解するため、そしてさらに当業者が本発明を実施できるようにするためのものである。従って、そうした例は本発明の範囲を限定するものとして解釈されるべきではない。
上述したように、ＮＭＯＳ性能は、チャネル領域が引張応力下に置かれる場合に改善され、応力が圧縮性である場合には劣化する。しかし、ＰＭＯＳデバイスの性能は、チャネル方向に沿って適用される引張応力によって劣化する。故に、本発明は、ＰＭＯＳデバイス内に引張応力を生じさせることなく、ＮＭＯＳデバイス内にのみ引張応力を生じさせる製造方法を提供する。より詳細には、本発明は、トランジスタ・ゲート内に圧縮応力を生じさせ、ゲートとチャネルとの間の近接性に起因してチャネル内に引張応力を誘起する。
トランジスタ・ゲートスタックは、一般にゲート・ポリシリコン及び（酸化物及び窒化物の）スペーサを含む。トランジスタが高温でアニールされるときに、ポリシリコン粒子が成長することができ（又はポリシリコンがアニールの前にアモルファスである場合は結晶化することができ）、ゲート導体サイズの体積を増大させることになる。しかし、アニールプロセスの間、ゲートスタックが剛性の硬い材料で覆われている場合、ゲートのサイズは増大することができず、ゲート内に圧縮応力が生じる。
この圧縮応力は、上述のようなポリシリコンの結晶化による体積変化に加えて、ゲートスタックにおける材料間の異なる熱膨張係数によっても生じる。以下でより詳細に議論されるように、本発明は、ゲートスタックのアニーリングの前に硬い層（例えば窒化ケイ素層）でゲートスタックを覆う。このことが、ゲートスタック内に圧縮応力を生じさせる。本発明は、窒化ケイ素、炭化ケイ素などのような硬い材料を使用して、アニーリング・プロセスの間、ゲートを覆う。本発明は、例えば酸化物でゲートスタックを覆う場合と比較して、こうした硬質膜を使用することに利点がある。酸化物及び硬質でない他の膜を使用する場合、こうした膜は、アニーリング・プロセス中に変形してわずかに形状を変化させて、ゲート内の応力に屈し、ゲートスタック内に応力を有効に生じさせないことがある。トランジスタ・ゲートがアニールされ、Ｓｉ３Ｎ４層で覆われる場合、ポリシリコンの体積変化及びスペーサの変形はＳｉ３Ｎ４層によって制限され、アニール後にゲートスタック内に大きな応力を誘起する。この応力は、Ｓｉ３Ｎ４が除去された後でさえもゲート及びチャネル内に残る。
ここで図を参照すると、図１から図９は、第１の実施形態に従う電界効果トランジスタ製造プロセスにおける異なる段階を示す概略断面図であり、図１０から図１６は、第２の実施形態に従う電界効果トランジスタ製造プロセスにおける異なる段階を示す概略断面図である。本発明の硬質層で覆われたトランジスタを形成するために使用されるプロセス及び材料の多くは、当業者に周知である（例えば、特許文献１を参照のこと）。
図１において、浅いトレンチ分離（ＳＴＩ）領域１４及びゲート酸化物１６を周知の加工技術を用いて形成した後、ポリシリコン１０をウェハ１２（例えばシリコンウェハ）上に堆積させる。ポリシリコン１０は、図２に示されるように、例えば周知のマスキング及びエッチング・プロセスを用いてパターン形成されてゲートスタック２０、２２を形成する。この例において、左側のゲートスタック２０は、Ｐ型トランジスタ（ＰＦＥＴ）のような或る型のトランジスタに使用される一方で、右側のゲートスタック２２はＮ型トランジスタ（ＮＥＦＴ）のような反対の型のトランジスタに使用される。図３において、側壁スペーサ３０をゲートスタック２０上に形成し、延長／ハロ注入をＮＦＥＴ及びＰＦＥＴの両方に行う。
図４では、別の側壁スペーサ４０が形成され、ソース／ドレーンのイオン注入４２が行われる。ソース／ドレーンのイオン注入のイオン衝撃によって、ゲート・ポリシリコン２０、２２（並びにソース／ドレーン領域４２）が、図面では異なる陰影によって表されるようにアモルファスになることに留意されたい。このプロセスにおいて、結晶性又は多結晶性シリコンは、アモルファス・シリコンになり、加熱されたときに膨張する。
図５において、硬質（硬い）膜５０、例えば窒化ケイ素、炭化ケイ素などを、従来の堆積プロセス、例えば化学気相堆積法（ＣＶＤ）又はプラズマ強化ＣＶＤプロセスあるいはその他のプロセスを用いてウェハ１２上に堆積させる。硬質膜５０を形成する前に、任意のエッチング停止層５２、例えばＳｉＯ２などを成長又は堆積させてもよい。硬質膜５０に用いられる材料は、以下で説明されるアニーリング・プロセス中にゲート導体２２が膨張しようとする際に実質的に変形しない好適な材料を含むことができる。硬質膜５０の厚さ及び任意のエッチング停止層５２は、硬質膜５０がアニーリング・プロセス中にゲート導体２２が顕著に膨張するのを防止するのに十分な厚さを有する限り、利用される製造プロセス、及び、含まれるトランジスタの具体的な設計に応じて、適切ないずれかの厚さにすることができる。例えば、硬質層５０の厚さは、５００Åから１５００Åの範囲であってもよく、エッチング停止層の厚さは２０Åから５０Åの範囲であってもよい。
図６において、硬質膜５０は周知のマスキング及び材料除去プロセスを用いてパターン形成され、ＮＦＥＴだけを覆うように硬質膜５０を残す。図７において、熱アニールを行ない、注入されたドーパントを活性化させ、アモルファス・シリコンを結晶化させる。アニール温度は、例えば７００℃から１１００℃の範囲であってもよい。ＮＦＥＴゲート２２は、それが硬質層５０によって内包され、顕著には膨張できないために、応力を受けることに留意されたい。アモルファス・シリコンが結晶化するときに、その体積が膨張する。しかし、硬質層５０はＮＦＥＴゲート２２の外面のサイズが大きくなるのを妨げるので、応力がＮＦＥＴゲート２２内に蓄積される。一旦温度がアニール温度未満まで下がると、ゲート・ポリシリコン２２の外側部分がその形状及びサイズを保つので、硬質層５０が除去された後でさえも、この応力はＮＦＥＴのゲート２２内に留まる。ＮＦＥＴゲート２２内のこの圧縮応力は、ＮＦＥＴチャネル領域内に引張応力７０を生じさせる。チャネル方向に沿った引張応力７０は、電子移動度を向上させ、故にＮＦＥＴデバイスの性能を改善する。同じ応力は、正孔移動度を低下させるので、ＰＦＥＴの性能を低下させる。故に、図６において、硬質層５０は、アニーリング・プロセスの前にＰＦＥＴ領域から除去され、ＰＦＥＴ２０を自由に膨張可能にした。
図８において、再び周知の材料除去プロセスを用いて硬質層５０の残存部分を除去する。エッチング停止層５２を利用した場合、ここで、例えばＨＦ含有化学物質を用いる洗浄プロセスを用いてそれを除去することができる。上述したように、それらの圧縮応力はゲート２２内に残り、それ故に硬質膜５０を除去した後でさえも、引張応力７０がチャネル領域に残る。図９において、シリサイド領域６５は、ゲート２０、２２の最上部及びソース／ドレーン領域上に形成される。自己整合シリサイド（サリサイド）は、Ｎｉ又はＣｏを用いて３００℃から７００℃にて形成できる。次いで反応しなかった金属をウェハから剥離する。次いで層間誘電体（ＩＬＤ）及び相互接続部を、周知の加工及び材料を用いて形成する。
ＰＭＯＳトランジスタ（ＰＦＥＴ）のゲート又はチャネル領域内に応力を生じさせることなく、ＮＭＯＳトランジスタ（ＮＦＥＴ）のゲート内に圧縮応力、チャネル領域内に引張応力を生じさせることによって、本発明は、ＰＦＥＴの性能を低下させることなく、ＮＦＥＴの性能を改善する。
別の実施形態を図１０から図１６に示す。より詳細には、図１０において、マスク１０２、例えばフォトレジスト・マスクをパターン形成し、ＰＦＥＴソース／ドレーン注入１００を行なう間、ＮＦＥＴをフォトレジスト１０２で覆う。述べたように、注入プロセス中は、ＰＦＥＴゲート２０がアモルファスになる。次いで図１１において、マスク１０２を剥離し、加熱プロセス、例えば高速熱アニール（ＲＴＡ）を行ない、ＰＦＥＴアモルファス・シリコン２０を結晶化させる。このゲート２０の結晶化プロセスはゲート２０を膨張させるが、ゲート２０上に硬質層がないので、この膨張はゲート２０内に圧縮応力を生じない。
図１２において、別のフォトレジスト・マスク１２２をパターン形成し、ＰＦＥＴを覆い、第２のイオン注入プロセスを露出したＮＦＥＴに行ない、ソース／ドレーン領域１２０を形成し、ゲート導体２２をアモルファスにする。次いで、図１３において、フォトレジスト１２２を再び剥離する。このＰＦＥＴはマスク１２２で保護されたので、ＮＦＥＴだけにアモルファスのシリコン領域が残ることに留意されたい。
図１４において、硬質層５０及び任意の酸化物層５２を上記で議論したように形成する。次いで、図１５において、熱アニールを行ない、注入されたドーパントを活性化し、アモルファス・シリコンを結晶化する。また、アニール温度は、例えば７００℃から１１００℃の範囲とすることができる。ＰＦＥＴゲート２０はゲート２２内にあったアモルファス状態の材料を含有しなかったので、ＮＦＥＴゲートポリ２２だけが圧縮応力を受けることに留意されたい。次いで、図１６において、硬質層５０及び任意の酸化物膜５２が除去され、ウェハは、上記で議論されたようにサリサイド化の準備が整う。
図１７は、第１の実施形態をフローチャートの形態で示す。より詳細には、アイテム１７０では、この方法は、異なる（例えば反対の）型のトランジスタ、例えばＮ型金属酸化物半導体（ＮＭＯＳ）トランジスタ及びＰ型金属酸化物半導体（ＰＭＯＳ）トランジスタ（第１及び第２トランジスタ）を基板上に形成する。アイテム１７２において、本発明は、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタ上に任意の酸化物層を形成し、次いでアイテム１７４において、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタを硬質材料、例えば窒化ケイ素層で覆う。この後、本発明は、アイテム１７６において硬質層の一部をパターン形成し、硬質層がＮＭＯＳトランジスタ上にのみ残るようにする。次に本発明は、アイテム１７８においてＮＭＯＳトランジスタを加熱し、次いでアイテム１８０において硬質層の残存部分を除去する。
図１８にフローチャートの形態で示される第２の実施形態において、本発明はまた、アイテム１９０において、Ｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタ及びＰ型金属酸化物半導体（ＰＭＯＳ）トランジスタを基板上に形成する。しかし、この実施形態において、本発明はまず、アイテム１９２において、ＮＭＯＳトランジスタを保護し、次いでアイテム１９４において、ＰＭＯＳトランジスタにイオンを注入し、ＰＭＯＳトランジスタをアモルファスにする。次いで、本発明は、アイテム１９６において、アニーリング・プロセスを行ない、ＰＭＯＳトランジスタを結晶化する。この後、本発明は、アイテム１９８においてＰＭＯＳトランジスタをマスクで保護した後、アイテム２００においてＮＭＯＳトランジスタにイオンを注入する。次いで、アイテム２０２において、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタの両方が硬質層で覆われ、アイテム２０４において、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタが加熱される。この加熱プロセスの間、硬質層は、ＮＭＯＳトランジスタのゲートが膨張するのを防止して、ＮＭＯＳトランジスタのゲート内に圧縮応力を生じさせる。また、ＮＭＯＳトランジスタのゲート内のこの圧縮応力は、ＮＭＯＳトランジスタのチャネル領域内に引張応力を生じさせる。この後、アイテム２０６において硬質層を除去し、アイテム２０８においてトランジスタの残りの構造体が完成される。
加熱プロセスは、ゲート内に圧縮応力を生じさせ、それによって、窒化ケイ素層によって覆われたトランジスタのチャネル領域内に引張応力を生じさせる。故に、加熱プロセスは、ＰＭＯＳトランジスタのチャネル領域内に引張応力を生じさせることなく、ＮＭＯＳトランジスタのチャネル領域内に引張応力を生じさせる。より詳細には、加熱プロセスの間、ＮＭＯＳトランジスタのゲート導体の体積膨張が制限され、結果としてＮＭＯＳトランジスタのゲート導体に圧縮応力が生じる。ＮＭＯＳトランジスタのゲート導体内の圧縮応力が、ＮＭＯＳトランジスタのチャネル領域内に引張応力を生じさせる。ＰＭＯＳトランジスタ（ＰＦＥＴ）のゲート又はチャネル領域内に応力を生じさせることなく、ＮＭＯＳトランジスタ（ＮＦＥＴ）のゲート内に圧縮応力、チャネル領域内に引張応力を生じさせることによって、本発明は、ＰＦＥＴの性能を低下させることなく、ＮＦＥＴの性能を改善する。
本発明は好ましい実施形態に関して説明されたが、当業者は、本発明が添付の特許請求の範囲の精神及び範囲内の変更を実施できることを認識する。
第１実施形態に従う電界効果トランジスタ製造プロセスにおける段階を示した概略断面図である。 第１実施形態に従う電界効果トランジスタ製造プロセスにおける段階を示した概略断面図である。 第１実施形態に従う電界効果トランジスタ製造プロセスにおける段階を示した概略断面図である。 第１実施形態に従う電界効果トランジスタ製造プロセスにおける段階を示した概略断面図である。 第１実施形態に従う電界効果トランジスタ製造プロセスにおける段階を示した概略断面図である。 第１実施形態に従う電界効果トランジスタ製造プロセスにおける段階を示した概略断面図である。 第１実施形態に従う電界効果トランジスタ製造プロセスにおける段階を示した概略断面図である。 第１実施形態に従う電界効果トランジスタ製造プロセスにおける段階を示した概略断面図である。 第１実施形態に従う電界効果トランジスタ製造プロセスにおける段階を示した概略断面図である。 第２実施形態に従う電界効果トランジスタ製造プロセスにおける段階を示した概略断面図である。 第２実施形態に従う電界効果トランジスタ製造プロセスにおける段階を示した概略断面図である。 第２実施形態に従う電界効果トランジスタ製造プロセスにおける段階を示した概略断面図である。 第２実施形態に従う電界効果トランジスタ製造プロセスにおける段階を示した概略断面図である。 第２実施形態に従う電界効果トランジスタ製造プロセスにおける段階を示した概略断面図である。 第２実施形態に従う電界効果トランジスタ製造プロセスにおける段階を示した概略断面図である。 第２実施形態に従う電界効果トランジスタ製造プロセスにおける段階を示した概略断面図である。 本発明の好ましい方法を示す流れ図である。 本発明の好ましい方法を示す流れ図である。
符号の説明
１２：基板
１４：浅いトレンチ分離（ＳＴＩ）領域
１６：ゲート酸化物
２０：ゲート
２２：ゲート
４０：側壁スペーサ
６５：シリサイド領域
７０：引張応力

Claims (23)

  1. トランジスタを製造する方法であって、
    ゲート導体（２２）を有する第１型トランジスタを基板（１２）上に形成するステップと、
    前記第１型トランジスタを硬質層（５０）で覆うステップと、
    前記第１型トランジスタを加熱して（１７８）、前記第１型トランジスタ内に引張応力（７０）を生じさせるステップと、
    を含む方法。
  2. 前記硬質層（５０）を形成する前に、前記第１型トランジスタ上に酸化物層（５２）を形成するステップをさらに含む、請求項１に記載の方法。
  3. 前記硬質層（５０）が窒化ケイ素及び炭化ケイ素の少なくとも１つを含む、請求項１に記載の方法。
  4. 前記硬質層（５０）で前記第１型トランジスタを覆う前に、前記第１型トランジスタのゲート（２２）にイオンを注入するステップをさらに含む、請求項１に記載の方法。
  5. 前記基板（１２）がさらに、前記硬質層（５０）で覆われていない他のトランジスタを含み、前記加熱プロセス（１７８）が、前記硬質層（５０）で覆われていない他のトランジスタのチャネル領域内に引張応力を生じさせることなく、前記第１型トランジスタのチャネル領域内に引張応力（７０）を生じさせる、請求項１に記載の方法。
  6. 前記加熱プロセス（１７８）の間、前記第１型トランジスタのゲート導体（２２）の体積膨張を制限し、結果として前記第１型トランジスタの前記ゲート導体（２２）内に圧縮応力を生じさせる、請求項１に記載の方法。
  7. 前記第１型トランジスタの前記ゲート導体（２２）内の前記圧縮応力が、前記第１型トランジスタのチャネル領域内に引張応力（７０）を生じさせる、請求項６に記載の方法。
  8. 相補型トランジスタの製造方法であって、
    ゲート導体（２２）を有する第１型トランジスタ及びゲート導体（２０）を有する第２型トランジスタを、基板（１２）上に形成するステップと、
    前記第１型トランジスタ及び前記第２型トランジスタを硬質層（５０）で覆うステップと、
    前記硬質層（５０）の一部をパターン形成して、前記硬質層（５０）を前記第１型トランジスタ上にのみ残すステップと、
    前記第１型トランジスタを加熱する（１７８）ステップと、
    を含む方法。
  9. 前記硬質層（５０）を前記第１型トランジスタ及び前記第２型トランジスタ上に形成する前に、前記第１型トランジスタ及び前記第２型トランジスタ上に酸化物層（５２）を形成するステップをさらに含む、請求項８に記載の方法。
  10. 前記硬質層（５０）が窒化ケイ素及び炭化ケイ素の少なくとも１つを含む、請求項８に記載の方法。
  11. 前記加熱プロセス（１７８）が、前記硬質層（５０）によって覆われた前記第１型トランジスタのチャネル領域内に引張応力（７０）を生じさせる、請求項８に記載の方法。
  12. 前記加熱プロセス（１７８）が、前記第２型トランジスタのチャネル領域内に引張応力を生じさせることなく、前記第１型トランジスタのチャネル領域内に引張応力（７０）を生じさせる、請求項８に記載の方法。
  13. 前記加熱プロセス（１７８）の間、前記第１型トランジスタのゲート導体（２２）の体積膨張を制限し、結果として前記第１型トランジスタの前記ゲート導体（２２）内に圧縮応力を生じさせる、請求項８に記載の方法。
  14. 前記第１型トランジスタの前記ゲート導体（２２）内の前記圧縮応力が、前記第１型トランジスタのチャネル領域内に引張応力（７０）を生じさせる、請求項１３に記載の方法。
  15. 前記第１型トランジスタがＮ型金属酸化物半導体（ＮＭＯＳ）トランジスタであり、前記第２型トランジスタがＰ型金属酸化物半導体（ＰＭＯＳ）トランジスタである、請求項８から請求項１４のいずれか１項に記載の方法。
  16. 相補型トランジスタの製造方法であって、
    ゲート導体（２２）を有する第１型トランジスタ及びゲート導体（２０）を有する第２型トランジスタを基板（１２）上に形成するステップと、
    前記第２型トランジスタをマスク（１９８）で保護するステップと、
    前記第１型トランジスタの中にイオンを注入する（２００）ステップと、
    前記第１型トランジスタ及び前記第２型トランジスタを硬質層（５０）で覆うステップと、
    前記第１型トランジスタ及び前記第２型トランジスタを加熱する（２０４）ステップと、
    を含む方法。
  17. 前記硬質層（５０）を前記第１型トランジスタ及び前記第２型トランジスタ上に形成する前に、前記第１型トランジスタ及び前記第２型トランジスタ上に酸化物層（５２）を形成するステップをさらに含む、請求項１６に記載の方法。
  18. 前記硬質層（５０）が窒化ケイ素及び炭化ケイ素の少なくとも１つを含む、請求項１６に記載の方法。
  19. 前記加熱プロセス（２０４）が、前記第１型トランジスタのチャネル領域内に引張応力を生じさせる、請求項１６に記載の方法。
  20. 前記加熱プロセス（２０４）が、前記第２型トランジスタのチャネル領域内に引張応力を生じさせることなく、前記第１型トランジスタのチャネル領域内に引張応力を生じさせる、請求項１６に記載の方法。
  21. 前記加熱プロセス（２０４）の間、前記第１型トランジスタのゲート導体（２２）の体積膨張を制限し、結果として前記第１型トランジスタの前記ゲート導体（２２）内に圧縮応力を生じさせる、請求項１６に記載の方法。
  22. 前記第１型トランジスタの前記ゲート導体（２２）内の前記圧縮応力が、前記第１型トランジスタのチャネル領域内に引張応力を生じさせる、請求項２１に記載の方法。
  23. 前記第１型トランジスタがＮ型金属酸化物半導体（ＮＭＯＳ）トランジスタであり、前記第２型トランジスタがＰ型金属酸化物半導体（ＰＭＯＳ）トランジスタである、請求項１６から請求項２２のいずれか１項に記載の方法。
JP2007541381A 2004-11-11 2005-11-10 ゲート及びチャネル内に歪を誘起させてｃｍｏｓトランジスタの性能を向上させる方法 Expired - Fee Related JP4979587B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/904,461 2004-11-11
US10/904,461 US20060099765A1 (en) 2004-11-11 2004-11-11 Method to enhance cmos transistor performance by inducing strain in the gate and channel
PCT/US2005/041051 WO2006053258A2 (en) 2004-11-11 2005-11-10 Method to enhance cmos transistor performance by inducing strain in the gate and channel

Publications (3)

Publication Number Publication Date
JP2008520110A true JP2008520110A (ja) 2008-06-12
JP2008520110A5 JP2008520110A5 (ja) 2008-09-18
JP4979587B2 JP4979587B2 (ja) 2012-07-18

Family

ID=36316861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007541381A Expired - Fee Related JP4979587B2 (ja) 2004-11-11 2005-11-10 ゲート及びチャネル内に歪を誘起させてｃｍｏｓトランジスタの性能を向上させる方法

Country Status (7)

Country Link
US (2) US20060099765A1 (ja)
EP (1) EP1815506A4 (ja)
JP (1) JP4979587B2 (ja)
KR (1) KR101063360B1 (ja)
CN (1) CN101390209B (ja)
TW (1) TW200629426A (ja)
WO (1) WO2006053258A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027747A (ja) * 2005-07-13 2007-02-01 Infineon Technologies Ag 直接チャネル応力
JP2008277753A (ja) * 2007-04-06 2008-11-13 Panasonic Corp 半導体装置及びその製造方法
JP2012504345A (ja) * 2008-09-29 2012-02-16 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 高応力下にあるチャネルを有するｍｏｓデバイスを製造するための方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7396724B2 (en) * 2005-03-31 2008-07-08 International Business Machines Corporation Dual-hybrid liner formation without exposing silicide layer to photoresist stripping chemicals
US20060228843A1 (en) * 2005-04-12 2006-10-12 Alex Liu Method of fabricating semiconductor devices and method of adjusting lattice distance in device channel
US7232730B2 (en) * 2005-04-29 2007-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a locally strained transistor
US7790561B2 (en) * 2005-07-01 2010-09-07 Texas Instruments Incorporated Gate sidewall spacer and method of manufacture therefor
US20070108529A1 (en) * 2005-11-14 2007-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strained gate electrodes in semiconductor devices
US7678630B2 (en) * 2006-02-15 2010-03-16 Infineon Technologies Ag Strained semiconductor device and method of making same
US20070281405A1 (en) * 2006-06-02 2007-12-06 International Business Machines Corporation Methods of stressing transistor channel with replaced gate and related structures
DE102006035646B3 (de) * 2006-07-31 2008-03-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung verformter Transistoren durch Verspannungskonservierung auf der Grundlage einer verspannten Implantationsmaske
DE102006051494B4 (de) * 2006-10-31 2009-02-05 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Ausbilden einer Halbleiterstruktur, die einen Feldeffekt-Transistor mit verspanntem Kanalgebiet umfasst
US7471548B2 (en) * 2006-12-15 2008-12-30 International Business Machines Corporation Structure of static random access memory with stress engineering for stability
US20080237733A1 (en) * 2007-03-27 2008-10-02 International Business Machines Corporation Structure and method to enhance channel stress by using optimized sti stress and nitride capping layer stress
KR100839359B1 (ko) * 2007-05-10 2008-06-19 삼성전자주식회사 피모스 트랜지스터 제조 방법 및 상보형 모스 트랜지스터제조 방법
JP5076771B2 (ja) * 2007-09-21 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
US7718496B2 (en) * 2007-10-30 2010-05-18 International Business Machines Corporation Techniques for enabling multiple Vt devices using high-K metal gate stacks
JP5194743B2 (ja) * 2007-11-27 2013-05-08 富士通セミコンダクター株式会社 半導体装置の製造方法
US20090142891A1 (en) * 2007-11-30 2009-06-04 International Business Machines Corporation Maskless stress memorization technique for cmos devices
DE102007057687B4 (de) * 2007-11-30 2010-07-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Erzeugen einer Zugverformung in Transistoren
US20090179308A1 (en) * 2008-01-14 2009-07-16 Chris Stapelmann Method of Manufacturing a Semiconductor Device
DE102008007003B4 (de) * 2008-01-31 2015-03-19 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zum selektiven Erzeugen von Verformung in einem Transistor durch eine Verspannungsgedächtnistechnik ohne Hinzufügung weiterer Lithographieschritte
JP5117883B2 (ja) * 2008-02-25 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8193049B2 (en) * 2008-12-17 2012-06-05 Intel Corporation Methods of channel stress engineering and structures formed thereby
CN102386134B (zh) * 2010-09-03 2013-12-11 中芯国际集成电路制造(上海)有限公司 制作半导体器件结构的方法
US8952429B2 (en) * 2010-09-15 2015-02-10 Institute of Microelectronics, Chinese Academy of Sciences Transistor and method for forming the same
CN102403226B (zh) * 2010-09-15 2014-06-04 中国科学院微电子研究所 晶体管及其制造方法
CN102637642B (zh) * 2011-02-12 2013-11-06 中芯国际集成电路制造(上海)有限公司 Cmos器件的制作方法
CN102790085B (zh) * 2011-05-20 2016-04-20 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN102290352B (zh) * 2011-09-09 2013-02-06 电子科技大学 一种mos晶体管局部应力的引入技术
CN105304567A (zh) * 2014-07-31 2016-02-03 上海华力微电子有限公司 用于形成嵌入式锗硅的方法
CN106158630B (zh) * 2015-03-24 2019-07-02 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US10263107B2 (en) * 2017-05-01 2019-04-16 The Regents Of The University Of California Strain gated transistors and method
CN111508961A (zh) * 2020-04-27 2020-08-07 复旦大学 一种高隧穿效率半浮栅存储器及其制备方法
US11735590B2 (en) 2020-11-13 2023-08-22 International Business Machines Corporation Fin stack including tensile-strained and compressively strained fin portions
CN115547936B (zh) * 2022-12-02 2023-06-16 合肥晶合集成电路股份有限公司 半导体结构的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6213061A (ja) * 1985-07-11 1987-01-21 Fujitsu Ltd 半導体集積回路装置
JP2002093921A (ja) * 2000-09-11 2002-03-29 Hitachi Ltd 半導体装置の製造方法
JP2002329868A (ja) * 2001-04-27 2002-11-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003152100A (ja) * 2001-11-13 2003-05-23 Ricoh Co Ltd 半導体装置
JP2004096041A (ja) * 2002-09-04 2004-03-25 Renesas Technology Corp 半導体装置およびその製造方法
JP2004172389A (ja) * 2002-11-20 2004-06-17 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281532B1 (en) * 1999-06-28 2001-08-28 Intel Corporation Technique to obtain increased channel mobilities in NMOS transistors by gate electrode engineering
US6512273B1 (en) * 2000-01-28 2003-01-28 Advanced Micro Devices, Inc. Method and structure for improving hot carrier immunity for devices with very shallow junctions
JP2002198368A (ja) * 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法
US6563152B2 (en) * 2000-12-29 2003-05-13 Intel Corporation Technique to obtain high mobility channels in MOS transistors by forming a strain layer on an underside of a channel
US6586294B1 (en) * 2002-01-02 2003-07-01 Intel Corporation Method of fabricating MOSFET transistors with multiple threshold voltages by halo compensation and masks
JP4173672B2 (ja) * 2002-03-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6828211B2 (en) * 2002-10-01 2004-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench filled with two or more dielectrics for isolation and coupling or for stress control
US6921913B2 (en) * 2003-03-04 2005-07-26 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel transistor structure with lattice-mismatched zone
US7052946B2 (en) * 2004-03-10 2006-05-30 Taiwan Semiconductor Manufacturing Co. Ltd. Method for selectively stressing MOSFETs to improve charge carrier mobility
US7172936B2 (en) * 2004-09-24 2007-02-06 Texas Instruments Incorporated Method to selectively strain NMOS devices using a cap poly layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6213061A (ja) * 1985-07-11 1987-01-21 Fujitsu Ltd 半導体集積回路装置
JP2002093921A (ja) * 2000-09-11 2002-03-29 Hitachi Ltd 半導体装置の製造方法
JP2002329868A (ja) * 2001-04-27 2002-11-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003152100A (ja) * 2001-11-13 2003-05-23 Ricoh Co Ltd 半導体装置
JP2004096041A (ja) * 2002-09-04 2004-03-25 Renesas Technology Corp 半導体装置およびその製造方法
JP2004172389A (ja) * 2002-11-20 2004-06-17 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027747A (ja) * 2005-07-13 2007-02-01 Infineon Technologies Ag 直接チャネル応力
JP4700569B2 (ja) * 2005-07-13 2011-06-15 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 直接チャネル応力
JP2008277753A (ja) * 2007-04-06 2008-11-13 Panasonic Corp 半導体装置及びその製造方法
JP2012504345A (ja) * 2008-09-29 2012-02-16 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 高応力下にあるチャネルを有するｍｏｓデバイスを製造するための方法

Also Published As

Publication number Publication date
WO2006053258A3 (en) 2008-01-03
US20070275522A1 (en) 2007-11-29
CN101390209A (zh) 2009-03-18
US20060099765A1 (en) 2006-05-11
KR101063360B1 (ko) 2011-09-07
EP1815506A4 (en) 2009-06-10
EP1815506A2 (en) 2007-08-08
WO2006053258A2 (en) 2006-05-18
KR20070084030A (ko) 2007-08-24
CN101390209B (zh) 2010-09-29
JP4979587B2 (ja) 2012-07-18
TW200629426A (en) 2006-08-16

Similar Documents

Publication Publication Date Title
JP4979587B2 (ja) ゲート及びチャネル内に歪を誘起させてｃｍｏｓトランジスタの性能を向上させる方法
JP4937253B2 (ja) コンタクト絶縁層および異なる特性を有するシリサイド領域を形成するための技法
JP5795735B2 (ja) チャネル領域への減少させられたオフセットを有する埋め込みＳｉ／Ｇｅ材質を伴うトランジスタ
US7517766B2 (en) Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device
KR100992036B1 (ko) 응력이 가해진 게이트 금속 실리사이드층을 포함하는고성능 ｍｏｓｆｅｔ 및 그 제조 방법
EP1683187B1 (en) Stressed semiconductor device structures having granular semiconductor material
JP4700569B2 (ja) 直接チャネル応力
JP4630728B2 (ja) 半導体装置及びその製造方法
US20070138570A1 (en) Formation of raised source/drain structures in NFET with embedded SiGe in PFET
US20080286916A1 (en) Methods of stressing transistor channel with replaced gate
WO2008147433A2 (en) Methods and devices employing metal layers in gates to introduce channel strain
US8129236B2 (en) Method for creating tensile strain by applying stress memorization techniques at close proximity to the gate electrode
JP4558841B2 (ja) 簡単化されたデュアル応力ライナ構成を用いる向上した性能をもつ半導体構造体
EP1908103B1 (en) Technique for forming contact insulation layers silicide regions with different characteristics
JP4997752B2 (ja) 半導体装置の製造方法
JP2005209980A (ja) 半導体装置の製造方法および半導体装置
JP2008091426A (ja) 半導体装置及びその製造方法
JPH09320989A (ja) 半導体装置の製造方法
JP2005252010A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120117

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120417

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees