JP2008311406A - 溝ゲート型ＳｉＣ半導体装置の製造方法 - Google Patents
溝ゲート型ＳｉＣ半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008311406A JP2008311406A JP2007157360A JP2007157360A JP2008311406A JP 2008311406 A JP2008311406 A JP 2008311406A JP 2007157360 A JP2007157360 A JP 2007157360A JP 2007157360 A JP2007157360 A JP 2007157360A JP 2008311406 A JP2008311406 A JP 2008311406A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sic
- insulating film
- groove
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 230000003647 oxidation Effects 0.000 claims abstract description 31
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000000151 deposition Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 20
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 30
- 230000008021 deposition Effects 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 230000007547 defect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】均一な厚さのゲート絶縁膜を形成することを可能とした溝ゲート型ＳｉＣ半導体装置の製造方法を提供する。
【解決手段】六方晶ＳｉＣの（０００１）Ｓｉ面に形成した溝ゲート型ＳｉＣ半導体装置の製造方法において、
ゲート絶縁膜を形成する処理が、下記の工程：
ＳｉＣ基板のＳｉ面に形成した溝の底面および側面と溝以外のＳｉＣ基板面全体に、堆積法によりＳｉＯ２層を形成する工程、および
１０００〜１３００℃での熱酸化により上記ＳｉＯ２層を成長させて上記ゲート絶縁膜を完成させる工程
を含むことを特徴とする溝ゲート型ＳｉＣ半導体装置の製造方法。
【選択図】図２
【解決手段】六方晶ＳｉＣの（０００１）Ｓｉ面に形成した溝ゲート型ＳｉＣ半導体装置の製造方法において、
ゲート絶縁膜を形成する処理が、下記の工程：
ＳｉＣ基板のＳｉ面に形成した溝の底面および側面と溝以外のＳｉＣ基板面全体に、堆積法によりＳｉＯ２層を形成する工程、および
１０００〜１３００℃での熱酸化により上記ＳｉＯ２層を成長させて上記ゲート絶縁膜を完成させる工程
を含むことを特徴とする溝ゲート型ＳｉＣ半導体装置の製造方法。
【選択図】図２
Description
本発明は、ＳｉＣ半導体装置の製造方法、特に、ＳｉＣのＳｉ面に形成した溝ゲート型ＳｉＣ半導体装置の製造方法に関する。
従来、溝（トレンチ）部にゲートを形成した六方晶ＳｉＣ半導体（４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ）のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）構造は、素子作成面として（０００−１）Ｃ面を用いていたが（例えば特許文献１）、六方晶ＳｉＣ半導体（０００−１）Ｃ面上へのエピタキシャル成長は困難であり、歩留まりや成長の安定性が低いという問題があった。すなわち、表面状態の良好な成長条件が、成長装置内部の部品劣化や堆積物の状況により敏感に変動するため、安定した成長が確保し難い。
これに対して（０００１）Ｓｉ面を用いると、エピタキシャル成長性は良好であるが、熱酸化によるゲート絶縁膜の厚さが溝の底面および溝外の基板表面と、溝内の側面とで大きく異なる。これは、酸化速度が結晶方位により大きく異なり、底面および基板表面〔（０００１）Ｓｉ面〕＝１とすると、側面〔（１１−２０）面、（１−１００）面〕≒５、基板裏面〔（０００−１）Ｃ面〕≒１０と大差があるためである。
その結果、図１（Ａ）に示すように、溝の断面が逆メサ状になる。同図において、ＳｉＣ基板面（図の上面）がＳｉ面であり、裏面（図の下面）がＣ面である。Ｎ＋４Ｈ−ＳｉＣ（０００１）基板１０上に、Ｎ−ドリフト層（ＳｉＣ）１２、Ｐ−チャネル層（ＳｉＣ）１４、Ｎ＋コンタクト層（ＳｉＣ）１６を形成し、上面ＴからＮ−ドリフト層（ＳｉＣ）１２内に達する溝（トレンチ）１８を掘り込んだ後に、熱酸化によりＳｉＯ２ゲート絶縁膜２０を形成した状態である。
上述したとおり、酸化速度の小さいＳｉ面（基板上面Ｔおよび溝の底面Ｂ）ではゲート絶縁膜２０は薄く、その５倍程度に酸化速度が大きい溝の側面Ｗではゲート絶縁膜２０は著しく厚く成長している。溝１８のコーナー部では成長速度に大差のある底面Ｂと側面Ｗの絶縁膜２０の界面に絶縁膜に欠陥Ｄが生ずる。その結果、図１（Ｂ１）に示すように絶縁膜２０上に形成したゲート電極２２が絶縁膜２０の欠陥Ｄ上では不連続（Ｘ）になり電極の断線が発生する。また、図１（Ｂ２）に示すように欠陥Ｄ上にゲート電極２２が形成されても、欠陥Ｄを介してゲートとソース／ドレイン間で漏れ電流が発生する。更に、ゲート酸化膜２０の厚さが不均一であることによって、チャネル部のキャリア分布が不均一になり、閾値のバラツキが大きくなる。
特許文献２に、ゲート層を作成する際に、ＳｉＣ層の表面をＳｉ終端とし、ＣＶＤによりＳｉＯ２層を形成した後、９００℃以下でＳｉのみを熱酸化することにより、ゲート絶縁膜と表面チャネル層との界面が残留炭素をほぼ含まない状態にして、チャネル移動度を高めることが開示されている。しかし、この方法では、９００℃以下という低温で熱酸化を行なっており、ゲート絶縁膜と表面チャネル層との界面状態を改善するためにｎｍオーダーの薄いＳｉＯ２を生成するが、ゲート絶縁膜自体の厚さを調整することはできない。
このように、ＳｉＣのＳｉ面に溝ゲート型ＳｉＣ半導体装置を作製する場合、ゲート絶縁膜の厚さを均一に形成することができないという問題があった。
本発明は、均一な厚さのゲート絶縁膜を形成することを可能とした溝ゲート型ＳｉＣ半導体装置の製造方法を提供することを目的とする。
上記の目的を達成するために、本発明によれば、六方晶ＳｉＣの（０００１）Ｓｉ面に形成した溝ゲート型ＳｉＣ半導体装置の製造方法において、
ゲート絶縁膜を形成する処理が、下記の工程：
ＳｉＣ基板のＳｉ面に形成した溝の底面および側面と溝以外のＳｉＣ基板面全体に、堆積法によりＳｉＯ２層を形成する工程、および
１０００〜１３００℃での熱酸化により上記ＳｉＯ２層を成長させることにより、上記ゲート絶縁膜を形成する工程
を含むことを特徴とする溝ゲート型ＳｉＣ半導体装置の製造方法が提供される。
ゲート絶縁膜を形成する処理が、下記の工程：
ＳｉＣ基板のＳｉ面に形成した溝の底面および側面と溝以外のＳｉＣ基板面全体に、堆積法によりＳｉＯ２層を形成する工程、および
１０００〜１３００℃での熱酸化により上記ＳｉＯ２層を成長させることにより、上記ゲート絶縁膜を形成する工程
を含むことを特徴とする溝ゲート型ＳｉＣ半導体装置の製造方法が提供される。
第一段階の堆積法によるＳｉＯ２層の形成工程においては、堆積方向による形成速度の異方性が高いため、ＳｉＯ２層が溝の底面および溝以外の基板面全体は厚く、溝の側面には薄く形成され、次いで第二段階の熱酸化によりＳｉＯ２層を成長させる工程においては、結晶方位による成長速度の異方性が高いため、成長速度の遅い（０００１）Ｓｉ面である溝の底面および溝以外の基板面全体のＳｉＯ２層の成長に対して、溝の側面〔（１１−２０）面、（１−１００）面〕はＳｉＯ２層の成長が５倍の速さで進行することにより、初期の堆積厚さの大小関係と追加の成長速度の大小関係が逆転して、全体として均一な厚さのＳｉＯ２ゲート絶縁膜が得られる。
図２を参照して、本発明による溝ゲート型ＳｉＣ半導体装置の製造方法を説明する。
図２（Ａ）に示すように、六方晶ＳｉＣの（０００１）Ｓｉ面を基板面とするＳｉＣ基板１０上に、Ｎ−ドリフト層（ＳｉＣ）１２、Ｐ−チャネル層（ＳｉＣ）１４、Ｎ＋コンタクト層（ＳｉＣ）１６をエピタキシャル成長により形成し、上面ＴからＮ−ドリフト層（ＳｉＣ）１２内に達する溝（トレンチ）１８を掘り込んだ後に、スパッタリング、ＣＶＤ、電子ビーム蒸着等の堆積法によりＳｉＯ２ゲート絶縁膜２０を形成した状態である。堆積方向は図中白抜き矢印の方向であり、これに直交する溝底面Ｂおよび基板上面Ｔにはゲート絶縁膜２０が厚く堆積し、これに比較して堆積方向に平行な溝側面Ｗにはゲート絶縁膜２０が薄く堆積する。
次に図２（Ｂ）に示すように、熱酸化によりゲート絶縁膜２０を成長させる。その際、ゲート絶縁膜２０は初期堆積厚さｔ１の大きい溝底面Ｂおよび基板上面Ｔでは成長速度が遅いため厚さ増加ｄ１は小さく、初期堆積厚さｔ２の小さい溝側面Ｗでは成長速度が５倍程度大きいため厚さ増加ｄ２が大きく、初期堆積厚さ（ｔ１、ｔ２）と追加熱酸化厚さ（ｄ１、ｄ２）とが補完し合って、溝内外に亘って均一な厚さのゲート絶縁膜２０が得られる。このようにゲート絶縁膜２０が均一形成されるので、溝１８のコーナー部のゲート絶縁膜２０には従来のような欠陥が発生することがない。
その結果、図２（Ｃ）に示すように、ゲート絶縁膜２０上に形成したゲート電極２２には、溝１８のコーナー部でも連続して形成されるので、従来のような断線や漏れ電流の発生することがない。
このように、初期堆積厚さの大小関係を補完するためには追加の熱酸化により十分な成長厚さが確保される必要がある。そのため、熱酸化は１０００℃〜１３００℃の範囲の温度で行なう。図３に、ＳｉＣ（０００１）Ｓｉ面での酸化速度の温度依存性を示す。１０００℃未満では酸化速度が遅すぎて、実質的に酸化が進行しない。一方、１３００℃を超えるとＳｉＯ２が軟化する傾向が強まり、また、無視できない蒸気圧で揮発が生ずる虞がある。したがって、実用的な制御性を確保して熱酸化を行なうには、温度１０００〜１３００℃で行なう必要がある。
このように、本発明によれば、素子作成面として（０００１）Ｓｉ面を用いて均一なゲート絶縁膜を形成することができるので、エピタキシャル成長性の良好な（０００１）Ｓｉ面の長所を生かして良好な素子構成層を再現性良く得られる。
以下に実施例により、本発明を更に詳細に説明する。
〔実施例１〕
本発明により横型ＭＯＳＦＥＴ構造を有するＳｉＣ半導体装置を作製した。図４に工程を示す。
本発明により横型ＭＯＳＦＥＴ構造を有するＳｉＣ半導体装置を作製した。図４に工程を示す。
〔１〕先ず、図４（Ａ）に示すように、下記の手順により、Ｎ＋４Ｈ−ＳｉＣ（０００１）基板３０上に、ＣＶＤ法によりＳｉＣチャネル層３２およびＳｉＣコンタクト層３４をエピタキシャル成長させた。
Ｎ＋４Ｈ−ＳｉＣ（０００１）基板（オフ角８°）、キャリアガス：Ｈ２、Ｓｉ原料：ＳｉＨ４、Ｃ原料：Ｃ３Ｈ８、Ｎ（窒素）原料：Ｎ２、Ａｌ原料：ＴＭＡ（トリメチルアルミニウム）を用いた。
〈１〉Ｐ−ＳｉＣチャネル層３２
膜厚：５μｍ、Ａｌドープ、キャリア濃度：５×１０１６ｃｍ−３
〈２〉Ｎ＋ＳｉＣコンタクト層３４
膜厚：０．５μｍ、Ｎドープ、キャリア濃度：３×１０１８ｃｍ−３以上
〔２〕次に、図４（Ｂ）に示すように、下記の手順により、通常の半導体プロセスを用いてゲート溝３６を加工する。
膜厚：５μｍ、Ａｌドープ、キャリア濃度：５×１０１６ｃｍ−３
〈２〉Ｎ＋ＳｉＣコンタクト層３４
膜厚：０．５μｍ、Ｎドープ、キャリア濃度：３×１０１８ｃｍ−３以上
〔２〕次に、図４（Ｂ）に示すように、下記の手順により、通常の半導体プロセスを用いてゲート溝３６を加工する。
〈１〉コンタクト層３４上に、エッチングマスク用として、ＣＶＤ法などによりＳｉＯ２層を形成した。
〈２〉上記のＳｉＯ２層上に、フォトリソグラフィーにより、溝形成位置に開口を持つフォトレジストを形成した。
〈３〉ＣＨＦ３ガスなどを用いたプラズマエッチングにより、上記フォトレジストの開口内に露出したＳｉＯ２層を選択的に除去した。
〈４〉レジスト剥離液やアッシング装置により、上記フォトレジストを除去した。これにより溝形成位置に開口を持つＳｉＯ２層から成るエッチングマスクが完成した。
〈５〉ＳＦ６などを用いたプラズマエッチングにより、上記のＳｉＯ２マスクを介してエッチングを行ない、Ｎ＋ＳｉＣコンタクト層３４を貫通し、Ｐ−ＳｉＣチャネル層３２内に至る溝３６を形成した。
〈６〉不要となったＳｉＯ２マスクをＨＦ溶液などで除去した。これにより、図４（Ｂ）に示す状態となった。
〔３〕次に、図４（Ｃ）に示すように、スパッタリングまたは電子ビーム蒸着法により、ゲート絶縁膜の初期層として、ＳｉＯ２層３８ｔ（溝底部膜厚８０ｎｍ）を堆積させた。
〔４〕次に、図４（Ｄ）に示すように、酸化炉を用いて熱酸化を行ない、酸化層３８ｄを成長させた。熱酸化層３８ｄにより、溝底部での膜厚で８ｎｍ増加した。その結果、合計膜厚（３８ｔ＋３８ｄ）として、溝底部および基板上面で８８ｎｍ、溝側面で約８０ｎｍ程度を持つゲート絶縁膜３８が得られた。
〔５〕次に、通常の半導体プロセスにより、順次、Ｎｉ層４０ａとＴｉ／Ａｌ層４０ｂとから成るドレイン電極４０、Ｎｉ層４２ａとＴｉ／Ａｌ層４２ｂとから成るソース電極４２、Ｔｉ／Ａｌ層から成るゲート電極４４を形成した。これは、フォトレジストパターンを先ず形成し、その上からＮｉ層およびＴｉ／Ａｌ層を、またはＴｉ／Ａｌ層のみを蒸着し、リフトオフによりフォトレジストと共に電極以外のＮｉ層、Ｔｉ／Ａｌ層を除去することにより行なった。
ここで、ドレイン電極４０、ソース電極４２は、Ｎｉ蒸着後１０００℃で加熱合金化した後、その上にゲート、ソース、ドレインをパターニングしたフォトレジストを形成し、その上にＴｉ（１０ｎｍ）とＡｌ（２〜４μｍ）を順次形成することにより、ゲート電極４４、ソース電極４２、ドレイン電極４０を同時に形成した。
＜ゲート絶縁膜の観察＞
図５に、本実施例により形成したゲート絶縁膜のＳＥＭによる観察像を示す。比較として従来の熱酸化法のみ（熱酸化条件：酸化温度１０５０℃、原料はＯ2のみ）により形成したゲート絶縁膜の観察像も併せて示す。
図５に、本実施例により形成したゲート絶縁膜のＳＥＭによる観察像を示す。比較として従来の熱酸化法のみ（熱酸化条件：酸化温度１０５０℃、原料はＯ2のみ）により形成したゲート絶縁膜の観察像も併せて示す。
本発明によるゲート絶縁膜は、図５（１）および（２）に示すように、（１）初期堆積厚さは溝底部および基板上面で厚く、溝壁面で薄くなっており、（２）これを熱酸化すると溝底部および基板上面と、溝壁面とでほぼ同等の膜厚になっている。
従来の熱酸化のみによるゲート絶縁膜は、図５（３）に示すように、溝底部および基板上面が非常に薄いのに対して溝側面で５倍程度に著しく厚くなっている。
＜ゲート耐圧の測定＞
図６に、（１）実施例１および（２）従来例によるゲート／ドレイン間Ｉ−Ｖ特性を示す。黒塗りプロットは左側縦軸（実数値）、白抜きプロットは右側縦軸（対数値）である。従来２Ｖ程度であった耐圧が本発明により２０Ｖ程度と著しく向上している。
図６に、（１）実施例１および（２）従来例によるゲート／ドレイン間Ｉ−Ｖ特性を示す。黒塗りプロットは左側縦軸（実数値）、白抜きプロットは右側縦軸（対数値）である。従来２Ｖ程度であった耐圧が本発明により２０Ｖ程度と著しく向上している。
＜トランジスタ特性の測定＞
図７に、（１）実施例１および（２）従来例について、ゲート電圧によるバイアス依存性を示す。本発明の実施例１により作製したＭＯＳＦＥＴはバイアス依存性が明瞭に認められた。これに対して従来例はバイアス依存性が全く認められず、リーク電流のみが観察された。
図７に、（１）実施例１および（２）従来例について、ゲート電圧によるバイアス依存性を示す。本発明の実施例１により作製したＭＯＳＦＥＴはバイアス依存性が明瞭に認められた。これに対して従来例はバイアス依存性が全く認められず、リーク電流のみが観察された。
〔実施例２〕
本発明により縦型ＭＯＳＦＥＴ構造を有するＳｉＣ半導体装置を作製した。図８に工程を示す。
本発明により縦型ＭＯＳＦＥＴ構造を有するＳｉＣ半導体装置を作製した。図８に工程を示す。
〔１〕先ず、図８（Ａ）に示すように、下記の手順により、Ｎ＋４Ｈ−ＳｉＣ（０００１）基板３０上に、ＣＶＤ法によりＳｉＣドリフト層３１、ＳｉＣチャネル層３２およびＳｉＣコンタクト層３４をエピタキシャル成長させた。
Ｎ＋４Ｈ−ＳｉＣ（０００１）基板（オフ角８°）、キャリアガス：Ｈ２、Ｓｉ原料：ＳｉＨ４、Ｃ原料：Ｃ３Ｈ８、Ｎ（窒素）原料：Ｎ２、Ａｌ原料：ＴＭＡ（トリメチルアルミニウム）を用いた。
〈１〉Ｎ−ＳｉＣドリフト層３１
膜厚：１０μｍ、Ｎドープ、キャリア濃度：５×１０１５ｃｍ−３
〈２〉Ｐ−ＳｉＣチャネル層３２
膜厚：２μｍ、Ａｌドープ、キャリア濃度：５×１０１６ｃｍ−３
〈３〉Ｎ＋ＳｉＣコンタクト層３４
膜厚：０．５μｍ、Ｎドープ、キャリア濃度：３×１０１８ｃｍ−３以上
〔２〕次に、図８（Ｂ）に示すように、下記の手順により、通常の半導体プロセスを用いてゲート溝３６を加工する。
膜厚：１０μｍ、Ｎドープ、キャリア濃度：５×１０１５ｃｍ−３
〈２〉Ｐ−ＳｉＣチャネル層３２
膜厚：２μｍ、Ａｌドープ、キャリア濃度：５×１０１６ｃｍ−３
〈３〉Ｎ＋ＳｉＣコンタクト層３４
膜厚：０．５μｍ、Ｎドープ、キャリア濃度：３×１０１８ｃｍ−３以上
〔２〕次に、図８（Ｂ）に示すように、下記の手順により、通常の半導体プロセスを用いてゲート溝３６を加工する。
〈１〉コンタクト層３４上に、エッチングマスク用として、ＣＶＤ法などによりＳｉＯ２層を形成した。
〈２〉上記のＳｉＯ２層上に、フォトリソグラフィーにより、溝形成位置に開口を持つフォトレジストを形成した。
〈３〉ＣＨＦ３ガスなどを用いたプラズマエッチングにより、上記フォトレジストの開口内に露出したＳｉＯ２層を選択的に除去した。
〈４〉レジスト剥離液やアッシング装置により、上記フォトレジストを除去した。これにより溝形成位置に開口を持つＳｉＯ２層から成るエッチングマスクが完成した。
〈５〉ＳＦ６などを用いたプラズマエッチングにより、上記のＳｉＯ２マスクを介してエッチングを行ない、Ｎ＋ＳｉＣコンタクト層３４およびＰ−ＳｉＣチャネル層３２を貫通し、Ｎ−ＳｉＣドリフト層３１内に至る溝３６を形成した。
〈６〉不要となったＳｉＯ２マスクをＨＦ溶液などで除去した。これにより、図８（Ｂ）に示す状態となった。
〔３〕次に、図８（Ｃ）に示すように、スパッタリングまたは電子ビーム蒸着法により、ゲート絶縁膜の初期層として、ＳｉＯ２層３８ｔ（溝底部膜厚８０ｎｍ）を堆積させた。
〔４〕次に、図８（Ｄ）に示すように、酸化炉を用いて熱酸化を行ない、酸化層３８ｄを成長させた。熱酸化層３８ｄにより、溝底部での膜厚で８ｎｍ増加した。その結果、合計膜厚（３８ｔ＋３８ｄ）として、溝底部および基板上面で８８ｎｍ、溝側面で約８０ｎｍ程度を持つゲート絶縁膜３８が得られた。
〔５〕次に、図８（Ｅ）に示すように、通常の半導体プロセスにより、順次、Ｎｉ層４０ａとＴｉ／Ａｌ層４０ｂとから成るドレイン電極４０、Ｎｉ層４２ａとＴｉ／Ａｌ層４２ｂとから成るソース電極４２、Ｔｉ／Ａｌ層から成るゲート電極４４を形成した。
ドレイン電極４０およびゲート電極４４の形成は、フォトレジストパターンを先ず形成し、その上からＮｉ層およびＴｉ／Ａｌ層を、またはＴｉ／Ａｌ層のみを蒸着し、リフトオフによりフォトレジストと共に電極以外のＮｉ層、Ｔｉ／Ａｌ層を除去することにより行なった。
ソース電極４２の形成は、基板３０の裏面全体に、ＮｉおよびＴｉ／Ａｌを成膜することにより行なった。
また、ドレイン電極４０およびソース電極４２は、Ｎｉ蒸着後１０００℃で加熱合金化した後、その上にＴｉ（１０ｎｍ）とＡｌ（２〜４μｍ）を順次形成することにより形成した。
実施例２により得られた縦型ＭＯＳＦＥＴについても、実施例１の横型ＭＯＳＦＥＴと同様に、ゲート絶縁膜が均一に形成されており、十分なゲート耐圧が得られ、バイアス依存性が明瞭に認められることを確認した。
本発明によれば、均一な厚さのゲート絶縁膜を形成することを可能とした溝ゲート型ＳｉＣ半導体装置の製造方法が提供される。
１０ ＳｉＣ基板
１２ Ｎ−ドリフト層（ＳｉＣ）
１４ Ｐ−チャネル層（ＳｉＣ）
１６ Ｎ＋コンタクト層（ＳｉＣ）
１８ 溝（トレンチ）
２０ ＳｉＯ２ゲート絶縁膜
２２ ゲート電極
ｔ１、ｔ２ ゲート絶縁膜２０の初期堆積厚さ
ｄ１、ｄ２ ゲート絶縁膜２０の熱酸化増分
３０ ＳｉＣ基板
３１ ＳｉＣドリフト層
３２ ＳｉＣチャネル層
３４ ＳｉＣコンタクト層
３６ 溝（トレンチ）
３８ ゲート絶縁膜
３８ｔ 堆積によるゲート絶縁膜の初期層
３８ｄ 熱酸化によるゲート絶縁膜の増分
４０ ドレイン電極
４２ ソース電極
４４ ゲート電極
１２ Ｎ−ドリフト層（ＳｉＣ）
１４ Ｐ−チャネル層（ＳｉＣ）
１６ Ｎ＋コンタクト層（ＳｉＣ）
１８ 溝（トレンチ）
２０ ＳｉＯ２ゲート絶縁膜
２２ ゲート電極
ｔ１、ｔ２ ゲート絶縁膜２０の初期堆積厚さ
ｄ１、ｄ２ ゲート絶縁膜２０の熱酸化増分
３０ ＳｉＣ基板
３１ ＳｉＣドリフト層
３２ ＳｉＣチャネル層
３４ ＳｉＣコンタクト層
３６ 溝（トレンチ）
３８ ゲート絶縁膜
３８ｔ 堆積によるゲート絶縁膜の初期層
３８ｄ 熱酸化によるゲート絶縁膜の増分
４０ ドレイン電極
４２ ソース電極
４４ ゲート電極
Claims (1)
- 六方晶ＳｉＣの（０００１）Ｓｉ面に形成した溝ゲート型ＳｉＣ半導体装置の製造方法において、
ゲート絶縁膜を形成する処理が、下記の工程：
ＳｉＣ基板のＳｉ面に形成した溝の底面および側面を含む上記ＳｉＣ基板面に、堆積法によりＳｉＯ２層を形成する工程、および
１０００〜１３００℃での熱酸化により上記ＳｉＯ２層を成長させることにより、上記ゲート絶縁膜を形成する工程
を含むことを特徴とする溝ゲート型ＳｉＣ半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007157360A JP2008311406A (ja) | 2007-06-14 | 2007-06-14 | 溝ゲート型ＳｉＣ半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007157360A JP2008311406A (ja) | 2007-06-14 | 2007-06-14 | 溝ゲート型ＳｉＣ半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008311406A true JP2008311406A (ja) | 2008-12-25 |
Family
ID=40238767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007157360A Pending JP2008311406A (ja) | 2007-06-14 | 2007-06-14 | 溝ゲート型ＳｉＣ半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008311406A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011024956A1 (ja) * | 2009-08-28 | 2011-03-03 | 独立行政法人産業技術総合研究所 | リセスゲート型炭化珪素電界効果トランジスタおよびその製造方法 |
| CN102569399A (zh) * | 2011-11-29 | 2012-07-11 | 中国科学院微电子研究所 | 源漏自对准的mos器件及其制作方法 |
| JP2013077761A (ja) * | 2011-09-30 | 2013-04-25 | Toshiba Corp | 炭化珪素半導体装置 |
| US8686439B2 (en) | 2011-06-27 | 2014-04-01 | Panasonic Corporation | Silicon carbide semiconductor element |
| JP2015220407A (ja) * | 2014-05-20 | 2015-12-07 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| EP3022772B1 (en) * | 2013-07-17 | 2021-02-17 | Cree, Inc. | Enhanced gate dielectric for a field effect device with a trenched gate |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330464A (ja) * | 1998-05-15 | 1999-11-30 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
| WO2005101518A1 (ja) * | 2004-04-09 | 2005-10-27 | Fuji Electric Holdings Co., Ltd. | 半導体装置の製造方法 |
| JP2006216918A (ja) * | 2005-02-07 | 2006-08-17 | Kyoto Univ | 半導体素子の製造方法 |
| JP2006269924A (ja) * | 2005-03-25 | 2006-10-05 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体装置とその製造方法 |
| JP2009016783A (ja) * | 2007-06-08 | 2009-01-22 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
-
2007
- 2007-06-14 JP JP2007157360A patent/JP2008311406A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330464A (ja) * | 1998-05-15 | 1999-11-30 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
| WO2005101518A1 (ja) * | 2004-04-09 | 2005-10-27 | Fuji Electric Holdings Co., Ltd. | 半導体装置の製造方法 |
| JP2006216918A (ja) * | 2005-02-07 | 2006-08-17 | Kyoto Univ | 半導体素子の製造方法 |
| JP2006269924A (ja) * | 2005-03-25 | 2006-10-05 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体装置とその製造方法 |
| JP2009016783A (ja) * | 2007-06-08 | 2009-01-22 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011024956A1 (ja) * | 2009-08-28 | 2011-03-03 | 独立行政法人産業技術総合研究所 | リセスゲート型炭化珪素電界効果トランジスタおよびその製造方法 |
| JP2011049408A (ja) * | 2009-08-28 | 2011-03-10 | National Institute Of Advanced Industrial Science & Technology | リセスゲート型炭化珪素電界効果トランジスタおよびその製造方法 |
| US8835933B2 (en) | 2009-08-28 | 2014-09-16 | National Institute Of Advanced Industrial Science And Technology | Recessed gate-type silicon carbide field effect transistor and method of producing same |
| US8686439B2 (en) | 2011-06-27 | 2014-04-01 | Panasonic Corporation | Silicon carbide semiconductor element |
| US8748901B1 (en) | 2011-06-27 | 2014-06-10 | Panasonic Corporation | Silicon carbide semiconductor element |
| JP2013077761A (ja) * | 2011-09-30 | 2013-04-25 | Toshiba Corp | 炭化珪素半導体装置 |
| CN102569399A (zh) * | 2011-11-29 | 2012-07-11 | 中国科学院微电子研究所 | 源漏自对准的mos器件及其制作方法 |
| EP3022772B1 (en) * | 2013-07-17 | 2021-02-17 | Cree, Inc. | Enhanced gate dielectric for a field effect device with a trenched gate |
| EP3826073A1 (en) * | 2013-07-17 | 2021-05-26 | Cree, Inc. | Enhanced gate dielectric for a field effect device with a trenched gate |
| JP2015220407A (ja) * | 2014-05-20 | 2015-12-07 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| US10192967B2 (en) | 2014-05-20 | 2019-01-29 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor with trench gate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8338833B2 (en) | Method of producing silicon carbide semiconductor substrate, silicon carbide semiconductor substrate obtained thereby and silicon carbide semiconductor using the same | |
| JP5344873B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2008311406A (ja) | 溝ゲート型ＳｉＣ半導体装置の製造方法 | |
| KR101217216B1 (ko) | 전자 소자 및 그 제조 방법 | |
| JP2009266871A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2012160485A (ja) | 半導体装置とその製造方法 | |
| US11342179B2 (en) | Semiconductor structure having a Si substrate heterointegrated with GaN and method for fabricating the same | |
| WO2019119959A1 (zh) | SiC肖特基二极管的制备方法及其结构 | |
| WO2014161463A1 (zh) | 半导体器件栅氧化层的形成方法 | |
| JP2008177487A (ja) | 半導体デバイスを形成する方法 | |
| JP4857697B2 (ja) | 炭化珪素半導体装置 | |
| JP2011003825A (ja) | 炭化珪素半導体素子及びその製造方法 | |
| JP2005268507A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP4283840B2 (ja) | Ｉｉｉ族窒化物半導体の製造方法 | |
| JP2004031471A (ja) | 炭化珪素半導体素子及びその製造方法 | |
| JP5532248B2 (ja) | ダイヤモンド電子素子及びその製造方法 | |
| WO2012050157A1 (ja) | ダイヤモンド電子素子及びその製造方法 | |
| JP2008071896A (ja) | 金属−絶縁膜−炭化珪素半導体構造 | |
| JP2011023502A (ja) | 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法 | |
| JP4857698B2 (ja) | 炭化珪素半導体装置 | |
| JP2002299642A (ja) | 半導体素子及びその製造方法 | |
| JP4410531B2 (ja) | 炭化珪素半導体基板及びその製造方法 | |
| US11651958B2 (en) | Two-dimensional material device and method for manufacturing same | |
| CN107706100B (zh) | 一种选择区域外延的图形化掩膜制备及二次生长界面优化方法 | |
| JP2012204472A (ja) | ＳｉＣ基板のドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100506 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120814 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121113 |