[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008310859A - 情報記録再生装置 - Google Patents

情報記録再生装置 Download PDF

Info

Publication number
JP2008310859A
JP2008310859A JP2007155710A JP2007155710A JP2008310859A JP 2008310859 A JP2008310859 A JP 2008310859A JP 2007155710 A JP2007155710 A JP 2007155710A JP 2007155710 A JP2007155710 A JP 2007155710A JP 2008310859 A JP2008310859 A JP 2008310859A
Authority
JP
Japan
Prior art keywords
layer
recording
oriented
nitride
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007155710A
Other languages
English (en)
Other versions
JP4792010B2 (ja
JP2008310859A5 (ja
Inventor
Takayuki Tsukamoto
隆之 塚本
Koichi Kubo
光一 久保
Shingi Kamata
親義 鎌田
Takatomo Hirai
隆大 平井
Shinya Aoki
伸也 青木
Toshiro Hiraoka
俊郎 平岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007155710A priority Critical patent/JP4792010B2/ja
Priority to PCT/JP2008/060776 priority patent/WO2008153100A1/ja
Publication of JP2008310859A publication Critical patent/JP2008310859A/ja
Publication of JP2008310859A5 publication Critical patent/JP2008310859A5/ja
Priority to US12/636,646 priority patent/US7995382B2/en
Application granted granted Critical
Publication of JP4792010B2 publication Critical patent/JP4792010B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/04Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using record carriers having variable electric resistance; Record carriers therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1463Record carriers for recording or reproduction involving the use of microscopic probe means
    • G11B9/149Record carriers for recording or reproduction involving the use of microscopic probe means characterised by the memorising material or structure
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/003Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8413Electrodes adapted for resistive heating
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50Resistive cell structure aspects
    • G11C2213/53Structure wherein the resistive material being in a transistor, e.g. gate
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/75Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Optical Record Carriers And Manufacture Thereof (AREA)

Abstract

【課題】本発明は、高記録密度及び低消費電力の不揮発性の情報記録再生装置を提供する。
【解決手段】本発明の一態様によれば、少なくとも2種類の陽イオン元素を有する複合化合物であって、前記陽イオン元素の少なくともいずれかは電子が不完全に満たされたd軌道を有する遷移元素であり、隣接する前記陽イオン元素間の最短距離は0.32nm以下である第1化合物を含む第1の層を有する記録層と、前記記録層に電圧を印加して前記記録層に相変化を発生させて情報を記録する電圧印加部と、前記記録層に電圧を印加する電極層と、前記記録層と前記電極層との間に設けられ、前記記録層の配向を制御する配向制御層と、が設けられていることを特徴とする情報記録再生装置が提供される。
【選択図】図1

Description

本発明は、高記録密度の情報記録再生装置に関する。
近年、小型携帯機器が世界的に普及し、同時に、高速情報伝送網の大幅な進展に伴い、小型大容量不揮発性メモリの需要が急速に拡大してきている。その中でも、NAND型フラッシュメモリ及び小型HDD(hard disk drive)は、特に、急速な記録密度の進化を遂げ、大きな市場を形成するに至っている。
このような状況の下、記録密度の限界を大幅に超えることを目指した新規メモリのアイデアがいくつか提案されている。例えば、PRAM(相変化メモリ)は、記録材料として、アモルファス状態(オン)と結晶状態(オフ)の2つの状態をとることができる材料を使用し、この2つの状態を2値データ“0”、“1”に対応させてデータを記録する、という原理を採用する。
書き込み/消去に関しては、例えば、大電力パルスを記録材料に印加することによりアモルファス状態を作り、小電力パルスを記録材料に印加することにより結晶状態を作る。
読み出しに関しては、記録材料に、書き込み/消去が起こらない程度の小さな読み出し電流を流し、記録材料の電気抵抗を測定することにより行う。アモルファス状態の記録材料の抵抗値は、結晶状態の記録材料の抵抗値よりも大きく、その比は、10程度である。
PRAMの最大の特長は、素子サイズを10nm程度にまで縮小しても動作できるという点にあり、この場合には、約10Tbpsi(terra bit per square inch)の記録密度を実現できるため、高記録密度化への候補の一つとされる(例えば、特許文献1を参照)。
また、PRAMとは異なるが、これと非常に似た動作原理を有する新規メモリが報告されている(例えば、特許文献2を参照)。
この報告によれば、データを記録する記録材料の代表例は、酸化ニッケルであり、PRAMと同様に、書き込み/消去には、大電力パルスと小電力パルスとを使用する。この場合、書き込み/消去時の消費電力が、PRAMに比べて小さくなるという利点が報告されている。
現在までのところ、この新規メモリの動作メカニズムについては解明されていないが、再現性については確認されており、高記録密度化への候補の他の一つとされる。また、動作メカニズムについても、いくつかのグループが解明を試みている。
これらの他、MEMS(micro electro mechanical systems)技術を使ったMEMSメモリが提案されている(例えば、非特許文献1を参照)。
特に、ミリピード(Millipede)と呼ばれるMEMSメモリは、アレイ状の複数のカンチレバーと有機物質が塗布された記録媒体とが対向する構造を有し、カンチレバーの先端のプローブは、記録媒体に適度な圧力で接触している。
書き込みに関しては、選択的に、プローブに付加されるヒータの温度を制御することにより行う。即ち、ヒータの温度を上げると、記録媒体が軟化し、プローブが記録媒体にくい込んで、記録媒体に窪みを形成する。
読み出しに関しては、記録媒体が軟化しない程度の電流をプローブに流しながら、記録媒体の表面に対し、このプローブをスキャンさせることにより行う。プローブが記録媒体の窪みに落ち込むとプローブの温度が低下し、ヒータの抵抗値が上昇するため、この抵抗値の変化を読み取ることによりデータをセンスできる。
ミリピードのようなMEMSメモリの最大の特長は、ビットデータを記録する各記録部に配線を設ける必要がないため、記録密度を飛躍的に向上できる点にある。現状で、既に、1Tbpsi程度の記録密度を達成している(例えば、非特許文献2を参照)。
また、ミリピードの発表を受けて、最近、MEMS技術と新たな記録原理とを組み合わせ、消費電力、記録密度、動作速度などに関して大きな改善を達成しようという試みがなされている。
例えば、記録媒体に強誘電体層を設け、記録媒体に電圧を印加することにより強誘電体層に誘電分極を引き起こしてデータの記録を行う方式が提案されている。この方式によれば、ビットデータを記録する記録部同士の間隔(記録最小単位)を結晶の単位胞レベルにまで近づけることができる、との理論的予測がある。
仮に、記録最小単位が強誘電体層の結晶の1単位胞になると、記録密度は、約4Pbpsi(peta bit per square inch)という巨大な値になる。
しかし、このような強誘電体記録のMEMSメモリは、従来から知られている原理でありながら現在においても実現されていない。
その最も大きな理由は、記録媒体からその外部に出る電場が空気中のイオンにより遮蔽されてしまうことにある。つまり、記録媒体からの電場を感知できないため、読み出しを行うことができない。
また、結晶中に格子欠陥が存在すると、格子欠陥による電荷が記録部に移動して電荷を遮蔽してしまう、という理由もある。
前者の空気中のイオンによる電場遮蔽の問題は、最近、SNDM(走査型非線形誘電率顕微鏡)を用いた読み出し方式の提案により解決され、この新規メモリは、実用化に向けてかなり進展してきている(例えば、非特許文献3を参照)。
特開2005−252068号公報 特開2004−234707号公報 P. Vettiger, G. Cross, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz and G. K. Binnig, IEEE Trans. Nanotechnology 1, 39(2002) P. Vettiger, T. Albrecht, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, D. Jubin, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz, D. Wiesmann and G. K. Binnig, P. Bachtold, G. Cherubini, C. Hagleitner, T. Loeliger, A. Pantazi, H. Pozidis and E. Eleftheriou, in Technical Digest, IEDM03 pp.763-766 A. Onoue, S. Hashimoto, Y. Chu, Mat. Sci. Eng. B120, 130(2005)
本発明は、高記録密度及び低消費電力の不揮発性の情報記録再生装置を提供する。
本発明の一態様によれば、少なくとも2種類の陽イオン元素を有する複合化合物であって、前記陽イオン元素の少なくともいずれかは電子が不完全に満たされたd軌道を有する遷移元素であり、隣接する前記陽イオン元素間の最短距離は0.32nm以下である第1化合物を含む第1の層を有する記録層と、前記記録層に電圧を印加して前記記録層に相変化を発生させて情報を記録する電圧印加部と、前記記録層に電圧を印加する電極層と、前記記録層と前記電極層との間に設けられ、前記記録層の配向を制御する配向制御層と、が設けられていることを特徴とする情報記録再生装置が提供される。
本発明によれば、高記録密度及び低消費電力の不揮発性の情報記録再生装置が提供される。
以下、本発明の実施の形態について図面を参照しつつ説明する。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る情報記録再生装置における情報の記録/再生の基本原理を説明するための概念図である。
図1(a)は、記録部の断面図である。この記録部は、記録層12の両側を電極層11、1 3Aにより挟んだ構造を有する。さらに、記録層12と電極層11との間に配向制御層11Aが設けられている。
記録層12は、少なくとも2種類の陽イオン元素を有する複合化合物であって、陽イオン元素の少なくともいずれかは電子が不完全に満たされたd軌道を有する遷移元素であり、隣接する陽イオン元素間の最短距離は0.32nm以下である第1化合物を有する。このような記録層は、例えば以下の材料が挙げられる。
例えば、A(0.1≦x≦2.2、1.5≦y≦2)で表されるスピネル構造である。AとMは、互いに異なる元素であり、少なくともいずれかは電子が不完全に満たされたd軌道を有する遷移元素である。XはO(酸素)、N(窒素)よりなる群から選択された少なくともいずれかを含む元素である。
Aは、Na,K,Rb,Be,Mg,Ca,Sr,Ba,Al,Ga,Mn,Fe,Co,Ni,Cu,Zn,S,P,S,Se,Ge,Ag,Au,Cd,Sn,Sb,Pt,Pd,Hg,Tl,Pb,Bi のグループから選択される少なくとも1種類の元素である。
また、Aは、Mg,Mn,Fe,Co,Ni,Zn,Cd,Hg のグループから選択される少なくとも1種類の元素とするのが好ましい。これらの元素を使用すると、結晶構造を維持するためのイオン半径が最適となり、イオン移動度についても十分に確保できるからである。また、イオンの価数を2価に制御することが容易となる。
また、Aは、Zn,Cd,Hg から選択される少なくとも1種類の元素とするのがさらに好ましい。これらの元素を使用すると、陽イオンの移動が生じやすくなるためである。
Mは、Al,Ga,Ti,Ge,Sn,V,Cr,Mn,Fe,Co,Ni,Nb,Ta,Mo,W,Re,Ru,Rh のグループから選択される少なくとも1種類の元素である。
また、Mは、Ti,Zr,Hf,V,Nb,Ta,Cr,Mo,W,Mn,Re,Fe,Co,Ni,Al,Ga のグループから選択される少なくとも1種類の元素とするのが好ましい。これらの元素を使用すると、結晶内の電子状態をコントロールし易くなるためである。
また、Mは、Cr,Mo,W,Mn,Re のグループ(便宜上「グループ1」と称す)から選択される少なくとも1種類の遷移元素とするのがさらに好ましい。これらの元素を使用すると、母体構造が安定に保持されるため、安定にスイッチングを繰り返すことができるからである。
また、Mは、Fe,Co,Ni,Al,Ga のグループから選択される少なくとも1種類の元素を、前記グループ1の遷移元素に加えて含むことがさらに好ましい。グループ1の元素の一部の代わりにこれらの元素を使用すると、母体構造がより安定に保持されることによって、より安定にスイッチングを繰り返すことができるためである。
他には、例えば、A(0.1≦x≦1.1、0.9≦y≦1.1)で表されるデラフォサイト構造である。AとMは、互いに異なる元素であり、少なくともいずれかは電子が不完全に満たされたd軌道を有する遷移元素である。XはO(酸素)、N(窒素)よりなる群から選択された少なくともいずれかを含む元素である。
Aは、Li,Na,Be,Mg,Ca,Cu,Ag,Au,Pt,Pd,Rh,Hg,Tl のグループから選択される少なくとも1種類の元素である。
また、Aは、Mg,Mn,Fe,Co,Ni,Cu,Ag,Zn のグループから選択される少なくとも1種類の元素とするのがさらに好ましい。これらの元素を使用すると、結晶構造を維持するためのイオン半径が最適となり、イオン移動度についても十分に確保できるからである。また、配位数を2に制御することが容易となる。
また、Aは、Cu,Ag のグループから選択される少なくとも1種類の元素であることが好ましい。これらの元素を使用すると、容易にデラフォサイト構造をとることができるからである。
Mは、Al,Ga,Sc,In,Y,La,Pr,Nd,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Tb,Lu,Ti,Ge,Sn,V,Cr,Mn,Fe,Co,Ni,Nb,Ta,Mo,W,Ru,Rh,Pd のグループから選択される少なくとも1種類の元素である。
また、Mは、Y,Sc,V,Cr,Mn,Fe,Co,Ni,Al,Ga のグループから選択される少なくとも1種類の元素とするのがさらに好ましい。これらの元素を使用すると、結晶内の電子状態をコントロールし易くなるためである。
また、Mは、Fe,Co,Al のグループから選択される少なくとも1種類の元素とすることがさらに好ましい。これらの元素を使用すると、容易にデラフォサイト構造をとることができるからである。
他には、例えば、A(0.5≦x≦1.1、0.7≦y≦1.1)で表されるウルフラマイト構造である。AとMは、互いに異なる元素であり、少なくともいずれかは電子が不完全に満たされたd軌道を有する遷移元素である。XはO(酸素)、N(窒素)よりなる群から選択された少なくともいずれかを含む元素である。
Aは、Na,K,Rb,Be,Mg,Ca,Sr,Ba,Al,Ga,Ti,V,Cr,Mn,Fe,Co,Ni,Cu,Zn,Si,P,S,Se,Ge,Ag,Au,Cd,Sn,Sb,Pt,Pd,Hg,Tl,Pb,Bi のグループから選択される少なくとも1種類の元素である。
また、Aは、Ti,V, Mn,Fe,Co,Ni のグループから選択される少なくとも1種類の元素とするのが好ましい。これらの元素を使用すると、結晶構造を維持するためのイオン半径が最適となり、イオン移動度についても十分に確保できるからである。また、イオンの価数を2価に制御することが容易となる。
また、Aは、Mn,Fe,Co,Ni のグループから選択される少なくとも1種類の元素とするのがさらに好ましい。これらの元素を使用すると、容易に抵抗変化を起こすことができるからである。
Mは、V,Nb,Ta,Cr,Mn,Mo,W のグループから選択される少なくとも1種類の元素である。
また、Mは、Cr,Mo,W のグループから選択される少なくとも1種類の元素とするのがさらに好ましい。これらの元素を使用すると、容易にウルフラマイト構造をとることができるからである。
他には、例えば、A(0.5≦x≦1.1、0.9≦y≦1)で表されるイルメナイト構造である。AとMは、互いに異なる元素であり、少なくともいずれかは電子が不完全に満たされたd軌道を有する遷移元素である。XはO(酸素)、N(窒素)よりなる群から選択された少なくともいずれかを含む元素である。
Aは、Na,K,Rb,Be,Mg,Ca,Sr,Ba,Al,Ga,Mn,Fe,Co,Ni,Cu,Zn,Si,P,S,Se,Ge,Ag,Au,Cd,Sn,Sb,Pt,Pd,Hg,Tl,Pb,Bi のグループから選択される少なくとも1種類の元素である。
また、Aは、Mg,Mn,Fe,Co,Ni,Zn のグループから選択される少なくとも1種類の元素とするのが好ましい。これらの元素を使用すると、結晶構造を維持するためのイオン半径が最適となり、イオン移動度についても十分に確保できるからである。また、イオンの価数を2価に制御することが容易となる。
また、Aは、Fe, Niのグループから選択される少なくとも1種類の元素とするのがさらに好ましい。これらの元素を使用すると、容易にイルメナイト構造をとることができるからである。
Mは、Al,Ga,Ti,Ge,Sn,V,Cr,Mn,Fe,Co,Ni,Nb,Ta,Mo,W,Re,Ru,Rh のグループから選択される少なくとも1種類の元素である。
また、Mは、Ti,Zr,Hf,V,Nb,Ta,Cr,Mn,Fe,Co,Ni のグループから選択される少なくとも1種類の元素とするのがさらに好ましい。これらの元素を使用すると、結晶内の電子状態をコントロールし易くなるためである。
また、Mは、Ti, Zr, Hf, V のグループから選択される少なくとも1種類の元素とするのが好ましい。これらの元素を使用すると、容易にイルメナイト構造をとることができるからである。
なお、A(0.1≦x≦2.2、1.5≦y≦2)で表されるスピネル構造と、A(0.1≦x≦1.1、0.9≦y≦1.1)で表されるデラフォサイト構造と、A(0.5≦x≦1.1、0.7≦y≦1.1)で表されるウルフラマイト構造と、A(0.5≦x≦1.1、0.9≦y≦1)で表されるイルメナイト構造と、のモル比x,yに関し、数値範囲の下限は、結晶構造を維持するために設定され、その上限は、結晶内の電子状態をコントロールするために設定される。
以上のような記録層を所望の配向として使用することで、原理的には、Pbpsi(peta bit per square inch)級の記録密度を実現することができ、さらに、低消費電力化も達成できる。
図1に表した記録部において、記録層12内の小さな白丸は、Aイオン(例えば、拡散イオン)を表し、大きな白丸は、Xイオン(例えば、陰イオン)を表す。また、小さな黒丸は、Mイオン(例えば、母体イオン)を表す。
記録層12に電圧を印加し、記録層12内に電位勾配を発生させると、Aイオンの一部が結晶中を移動する。そこで、本実施形態では、記録層12の初期状態を絶縁体(高抵抗状態相)とし、電位勾配により記録層12を相変化させ、記録層12に導電性を持たせる(低抵抗状態相)ことにより情報の記録を行う。
まず、例えば、電極層13Aの電位が電極層11の電位よりも相対的に低い状態を作る。電極層11を固定電位(例えば、接地電位)とすれば、電極層13Aに負の電位を与えればよい。
この時、記録層12内のAイオンの一部が電極層(陰極)13A側に移動し、記録層(結晶)12内のAイオンの数がXイオンに対して相対的に減少する。電極層13A側に移動したAイオンは、電極層13Aから電子を受け取り、メタルであるA原子として析出してメタル層14を形成する。従って、電極層13Aに近い領域では、Aイオンが還元されてメタル的に振舞うので、その電気抵抗が大きく減少する。
あるいは、例えばスピネル構造のように記録層12の結晶構造においてAイオンが占め得る空隙サイトがある場合には、電極層13A側に移動したAイオンは電極層13A側の空隙サイトを埋めても良い。この場合にも、局所的な電荷の中性条件を満たすために、Aイオンは電極層13Aから電子を受け取り、メタル的に振舞う。
記録層12の内部では、Xイオンが過剰となり、結果的に、記録層12内に残されたAイオンあるいはMイオンの価数を上昇させる。このとき、その価数があがったときに電気抵抗が減少するようにAイオンあるいはMイオンを選択すると、メタル層14、記録層12内ともにAイオンの移動により電気抵抗が減少するので、記録層全体として低抵抗状態相へと相変化する。つまり、情報記録(セット動作)が完了する。
情報再生に関しては、例えば電圧パルスを記録層12に印加し、記録層12の抵抗値を検出することにより容易に行える。ただし、電圧パルスの振幅は、Aイオンの移動が生じない程度の微小な値であることが必要である。
以上説明した過程は、一種の電気分解であり、電極層(陽極)11側では電気化学的酸化により酸化剤が生じ、電極層(陰極)13A側では電気化学的還元により還元剤が生じた、と考えることができる。
このため、低抵抗状態相を高抵抗状態相に戻すには、例えば、記録層12を大電流パルスによりジュール加熱して、記録層12の酸化還元反応を促進させればよい。すなわち、大電流パルスによるジュール熱のため、Aイオンは熱的により安定な結晶構造12内へと戻り、初期の高抵抗状態相が現れる(リセット動作)。
あるいは、セット動作時とは逆向きの電圧パルスを印加してもリセット動作を行うことができる。つまり、セット時と同様に電極層11を固定電位とすれば、電極層13Aに正の電位を与えればよい。すると、電極層13A近傍のA原子は電極層13Aに電子を与えAイオンとなった後、記録層12内の電位勾配により結晶構造12内に戻っていく。これにより、価数が上昇していた一部のAイオンは、その価数が初期と同じ値に減少するため、初期の高抵抗状態相へと変化する。
ただし、この動作原理を実用化するには、室温でリセット動作が生じないこと(十分に長いリテンション時間の確保)と、リセット動作の消費電力が十分に小さいこととを確認しなければならない。
前者に対しては、Aイオンの配位数を小さく(理想的には2以下に)する、あるいはその価数を2価以上にすることで対応できる。
仮に、AイオンがLiイオンのような1価であると、セット状態において十分なイオンの移動抵抗が得られず、即座に、Aイオン元素は、メタル層14から記録層12内に戻ってしまう。言い換えれば、十分に長いリテンション時間が得られないということになる。また、Aイオンが3価以上であると、セット動作に必要とされる電圧が大きくなるため、結晶の崩壊を引き起こす可能性がある。従って、Aイオンの価数を2価にすることが、情報記録再生装置としては好ましいことになる。
また、後者に対しては、結晶破壊を引き起こすことなく、記録層(結晶)12内をAイオンが移動できるように、Aイオンのイオン半径を最適化し、移動パスが存在する構造を用いることにより対応できる。そのような記録層12としては、前述したような元素及び結晶構造を採用すればよい。
次に、各原子の混合比の最適値について説明する。
Aイオンが占め得る空隙サイトがある場合や、また、本来Mイオンが占めるサイトをAイオンが占めることが可能な場合には、Aイオンの混合比には若干の任意性がある。さらに、Xイオンの過剰/欠損がある場合にもAイオン、またはMイオンの混合比は定比組成のそれからずれることになる。従って、Aイオン、Mイオンの混合比には幅を持たせてある。実際には、各状態の抵抗、あるいはAイオンの拡散係数が最適値になるように、Aイオンの混合比を最適化することが可能である。
Aイオン、Mイオンの混合比の下限は、所望の結晶構造を有する第1化合物を容易に作製できるように設定した。また、Mイオンのサイトを占めるイオンの総量が少なすぎると、Aイオンが引き抜かれた後の構造を安定に保持するのが困難になる。
図1に表した記録部においては、十分に大きな結晶が得られている場合について説明したが、図26に表した記録部のように、結晶が膜厚方向に分断された配置となっている場合にも、本発明で説明した基本原理でAイオンの移動とそれに伴う抵抗変化が生じうる。
つまり、電極層11を接地した状態で電極層13に負の電圧を加えると、記録層12内に電位勾配が生じ、Aイオンは輸送される。Aイオンが結晶界面まで移動すると、電極層13Aに近い領域から徐々に電子を受け取り、メタル的に振舞う。その結果、結晶界面近傍にメタル層14が形成される。
また、記録層12内部では、Mイオンの価数が上昇するため、その導電性が上昇する。このような場合、結晶界面に沿ったメタル層14の導電パスが形成されるので、電極層11と電極層13Aの間の抵抗は減少し、素子は低抵抗状態相に変化する。
この場合にも、大電流パルスによるジュール加熱や、逆向き電圧パルス印加によって結晶界面のAイオンをスピネル構造内に引き戻すことにより、高抵抗状態相に変化させることが可能である。
しかしながら、図1に表した記録部のように、Aイオンの移動が印加電圧に対して効率的に生じるためには、Aイオンが拡散する方向と電場が加えられている方向とが一致していることが好ましい。
前述のような結晶構造を有する第1化合物としては、スピネル構造を有する材料を用いることができる。スピネル構造では、Aイオンが占め得るサイトのほぼ半分が空隙の状態であるので、Aイオンの拡散が容易である。
第1化合物が、スピネル構造の場合には、図1に表した記録部の通り、記録層12のc軸が膜面に対して平行方向に配向していると、電極間を結ぶ方向に移動パスが配置されるので好ましい。さらに、記録層12が(110)配向していると、移動パスがほぼ電場方向と平行方向に配置するので、記録層12は(110)配向していることがより好ましい。なお本願明細書において、「(110)配向している」とは、(110)面が膜面に対して略平行であることをいう。他の結晶面の配向についても同様である。
記録層12を(110)配向させるためには、後述のように、単位格子が直行し、単位格子長の比が例えば約1:21/2程度である材料を配向制御層11Aとして用いるとよい。すなわち、記録層12を所望の方向に配向させる手段として、記録層12の格子定数と整数倍の関係にある格子定数を有する層である配向制御層11Aを記録層12と電極層11との間に形成するとよい。配向制御層11Aは、単純な結晶構造を有し、記録層12よりも配向制御が容易である層を用いることが好ましい。また、配向制御層11Aの導電性が低すぎると、記録層12への電圧印加が困難になるので、配向制御層11Aの抵抗率は絶縁体状態の記録層12の抵抗率と例えば約同程度以上であることが好ましい。
このため、配向制御層11Aは、Si,Ti,Zr,Hf,V,Nb,Ta,Wのいずれかの窒化物を含むことが好ましい。あるいは、配向制御層11Aは、Ru,Ir,Ta,Mg,Ce,Wのいずれかの酸化物を含む材料としてもよい。窒化物の中では、Ti,Zr,Hf,V,Wが安定に成膜できるため特に好ましい。酸化物の中では、RuあるいはIrの酸化物が高い導電性を示すので特に好ましい。
これらの窒化物あるいは酸化物を第1化合物の近傍に配置すると、第1化合物に含まれる元素が拡散するのを防ぐ効果を、第1化合物に併せ持たせることが可能である。さらに、好適な熱伝導率を有する材料を配向制御層11Aとして用いた場合においては、ジュール熱により記録層12の温度が上昇したときであっても、その冷却段階で第1化合物と配向制御層11Aとの間の膜はがれを防ぐ機能をも、第1化合物に併せ持たせることができる。
次に、各記録層材料の好適な配向方向と、その方向に配向した記録層材料と配向制御層との格子定数の関係について説明する。
図27は、記録層12と配向制御層11Aとの結晶軸であるa軸、b軸、c軸の方向を例示した模式図である。
記録層12と配向制御層11Aとの格子定数のマッチングを求める。スピネル構造は、正方晶構造を有するZnMnを除くと、一般に立方晶構造を有する。スピネル構造において、そのc軸を記録層12の膜面と平行方向にするには、もっとも単純には、第1化合物を(100)配向させればよい。このためには、記録層12のb軸、c軸と一致度が高い格子定数を有する配向制御層11Aを用いればよい。立方晶を有するZnCrおよびZnVに関しては、a軸長、b軸長、c軸長が同じであるので、比較すべき格子定数は図29に表す通りとなる。
図29は、記録層12の格子定数(ここではa=b)と、配向制御層11Aの格子定数(ここではa=b)と、の差(a−na)/aの計算結果をまとめた表である。ただし、nは任意の整数とする。
図29に表した計算結果より、例えば、ZnCrのa軸長とVNのa軸長との差は1%であるので、(100)配向したVN膜上にZnCrを成膜すると、(100)配向が得られやすくなる。ずれ量(記録層12の格子定数と、配向制御層11Aの格子定数と、の差(a−na)/a)は20%程度以下であることが好ましく、5%以下であることがさらに好ましい。
ここで、配向面の定義に関して説明する。
図28は、配向面の定義を説明するための模式図である。
図28(a)に表した配向面ように、結晶軸のa軸、b軸、c軸と、それぞれ、3、2、2で交わる平面は、これらの数の逆数1/3、1/2、1/2を用いて(322)面と定義する。また、表面に(322)面が現れる配向方向を(322)配向と定義する。
図28(b)に表した配向面のように、結晶軸のa軸、b軸と、それぞれ、1、1で交わり、c軸と交わらない場合には、1/1、1/1、1/∞として(110)面とする。(110)面が表面に現れる配向を(110)配向とする。この定義は、a軸、b軸、c軸間の角度には依存しない。つまり、a軸、b軸間が120度であるような場合にも図28(b)で示される切片を有する面は(110)面と定義する。
図29に表した計算結果のように、スピネル構造の構成元素が変わっても、格子定数の変化は大きくないので、図29に示した代表的な組成ZnCr、ZnV、ZnMnのデータからスピネル構造を所望の方向に配向させるのに好適な配向制御層11Aの組成および配向を決定することができる。
スピネル構造を(100)配向させるには、スピネル構造のa軸2辺と格子定数が一致する2辺とを有する例えば以下の材料を配向制御層11Aに用いることが好ましい。
・(001)配向したIrOあるいはRuO
・(100)、(110)、あるいは(111)配向したTiN、VN、あるいはW
・(100)配向したZrNあるいはHfN
・(100)あるいは(001)配向したSi
この中でも、(100)配向したTiN、VN、あるいはWNが、最も格子定数の一致度が高いという点で好ましい。
ここで、例えば、TiNは(100)、(110)、あるいは(111)配向のいずれでも整合性は高いが、これらが同程度に交じり合ったランダムな状態でないことが好ましい。これらがランダムに交じり合っていると、セル間で配向性が異なる配向制御層となることが予想され、配向制御層上に形成される第1化合物の配向、ひいては、その抵抗変化特性がセルごとに異なる可能性が高いからである。
スピネル構造においては、移動パスがほぼ[110]軸方向に向いているので、記録層12の膜面が(110)配向していることがさらに好ましい。記録層12の膜面が(110)配向するためには、[1−10]方向単位ベクトルとc軸方向単位格子とが一致していればよい。記録層12の膜面を(110)配向させるのに好適な配向制御層11Aとしては、例えば以下の組成および配向が挙げられる。
・(100)あるいは(110)配向したIrOあるいはRuO
・(100)、(110)、あるいは(111)配向したTiN、VN、あるいはW
・(110)配向したZrNあるいはHfN
・(100)あるいは(110)配向したSi
この中でも、(110)配向したTiN、VN、あるいはWN、が最も格子定数の一致度が高いという点で好ましい。一方で、(100)あるいは(111)配向したTiN、VN、あるいはWNは、成膜のしやすさという点で好ましい。
以上の結果より、結晶格子の一致度と、配向を完全に(110)配向に制御できなかった場合にも、Aイオンを記録層12の膜面に垂直な層状に配置できることと、から、スピネル構造を有する第1化合物を用いた場合には、TiN、VN、あるいはWNを配向制御層11Aとして用いることが好ましい。これらの窒化物は(100)、(110)、あるいは(111)配向していることが好ましい。また、成膜の容易さを考慮すると、TiNを配向制御層11Aとして用いることがさらに好ましい。
図29に表した計算結果のように、Mnを用いたスピネル構造は正方晶となることが多い。このような場合には、a軸が記録層12の膜面と平行方向に配置した場合にも、図1に表した記録部のように、Aイオンが記録層12の断面に対して層状に存在するので電極方向へのAイオンの拡散が容易に生じる。前述の配向制御層11Aを用いた場合には、ZnMnのa軸が記録層12の膜面と平行方向に配置した場合においても、格子定数の一致度が高いので、(001)配向したZnMnも容易に得ることができる。
一方、Mnを用いたスピネルにおいては、c軸長がa軸長よりも長いので、c軸が記録層12の膜面とほぼ平行になるときに、電極間を結ぶ方向の拡散パスの径が大きくなる。Mnを用いたスピネルを配向させるためには、そのc軸長とa軸長とが、あるいはc軸長と[1−10]方向単位ベクトルとが、配向制御層の単位ベクトルと比較して一致度が高いものを選択すればよい。従って、(100)配向したIrOあるいはRuO、(110)あるいは(111)配向したTiN、VN、あるいはWNを配向制御層として用いることが好ましい。
一方、ZnMnのMnの一部をCr、Fe、Co、Ni、Al、Gaで置換すると、スピネル構造は立方晶に近づくので、このような置換によって得られる立方晶のZnMn2−xMs(ただし、Msは置換元素)を第1化合物に用いてもよい。このような目的で用いられる元素としてはCr、Alを用いることがより好ましい。
前述のような結晶構造を有する第1化合物としては、デラフォサイト構造を有する材料を用いることもできる。デラフォサイト構造においては、移動パスの径が大きく、移動パスが3方向に伸びているため、Aイオンの拡散が容易である。
デラフォサイト構造の場合においては、c軸が膜面に平行方向に配向しているときに、図1に表した記録部のように、電極間を結ぶ方向に移動パスが配置されるので好ましい。ここで、デラフォサイト構造の結晶格子は、a軸とb軸が120度をなし、a軸とc軸とが、およびb軸とc軸とが、直行するようにとった。a軸長とb軸長が等しいような六方晶系であるので、[100]軸、[010]軸、[110]方向への隣接A原子間の距離は同じである。従って、記録層12の膜面がa軸とc軸とを含む面に平行に配向(本願明細書において、「ac面配向」と称す)している、または(110)配向している、ときに、移動パスがほぼ電場方向と平行方向に配置するのでより好ましい。
まず、ac面配向を容易にするには、記録層12の膜面のa軸長とc軸長とが、配向制御層11Aの単位格子と一致していればよい。図30に表した計算結果より、このために好適な配向制御層11Aとしては、例えば以下の組成および配向が挙げられる。
・(100)あるいは(110)配向したIrOあるいはRuO
・(110)あるいは(111)配向したTiN、VN、WN、ZrN、あるいはHfN
・(100)、(001)、あるいは(110)配向したSi
この中でも、(110)配向したTiN、VN、WNが、最も格子定数の一致度が高いという点で好ましい。一方で、(111)配向したTiN、VN、WNは成膜のしやすさという点で好ましい。
また、(110)配向した記録層12の膜面を得るためには、[1−10]方向の単位ベクトルとc軸長に注目すればよい。このために好適な配向制御層11Aとしては、例えば以下の組成および配向が挙げられる。
・(100)あるいは(001)配向したIrOあるいはRuO
・(100)配向したZrN、あるいはHfN
・(110)配向したSi
以上の結果より、デラフォサイト構造と好適に用いられる配向制御層11Aとしては、TiN、VN、WNが挙げられる。これらの窒化物は(110)配向していることがさらに好ましい。成膜の容易さを考慮するとTiNを配向制御層11Aとして用いることがさらに好ましい。
前述のような結晶構造を有する第1化合物としては、ウルフラマイト構造を有する材料を用いることもできる。ウルフラマイト構造においては、MイオンとXイオンの結合が強く、Aイオンが移動した構造を安定に保持することが可能となる。
ウルフラマイト構造の場合においては、a軸が膜面に平行方向に配向しているときに、図1に表した記録部のように、電極間を結ぶ方向に移動パスが配置されるので好ましい。ここで、ウルフラマイト構造の結晶格子は、3軸が直行方向よりわずかにずれている構造を有するが、ずれ角度は1度程度以下であるので、このずれを無視してもよい。また、記録層12の膜面が(01−1)配向している場合においては、移動パスがほぼ電場方向に配置するのでより好ましい。
このためには、後述のように、単位格子が直行し、単位格子長の比が約例えば1:1程度、または例えば約1:21/2程度である材料を配向制御層として用いるとよい。
まず、a軸が記録層12の膜面と平行方向に配向するには、a軸長とb軸長とが、あるいはa軸長とc軸長とが、配向制御層11Aの単位格子と一致していればよい。図31に表した計算結果より、このために好適な配向制御層11Aとしては、例えば以下の組成および配向が挙げられる。
・(100)あるいは(001)配向したIrOあるいはRuO
・(100)あるいは(110)配向したTiN、VN、WN、ZrN、あるいはHfN
この中でも(100)配向したZrNあるいはHfNが、最も格子定数の一致度が高いという点で好ましい。(001)配向したIrOあるいはRuOも格子定数の一致度が高く好ましい。
次に、記録層12の膜面を(01−1)配向させるには、a軸長と[011]方向単位ベクトル長に注目すればよい。図31に表した計算結果より、このために好適な配向制御層11Aとしては、例えば以下の組成および配向が挙げられる。
・(100)配向したTiN、VN、W
以上より、ウルフラマイト構造と好適に用いられる配向制御層11Aとしては、ZrN、あるいはHfNが挙げられる。これらの窒化物は(100)配向していることがより好ましい。あるいはウルフラマイト構造と好適に用いられる配向制御層11Aとしては、IrOあるいはRuOが挙げられる。これらの酸化物は(100)あるいは(001)配向していることが好ましく、(001)配向していることがさらに好ましい。
前述のような結晶構造を有する第1化合物としては、イルメナイト構造を有する材料を用いることもできる。イルメナイト構造では、移動パスが3方向に伸びているため、Aイオンの拡散が容易である。
イルメナイト構造の場合においては、c軸が膜面に平行方向に配向しているときに、図1に表した記録部のように、電極間を結ぶ方向に移動パスが配置されるので好ましい。イルメナイト構造は六方晶系であるので、[100]軸、[010]軸、[110]方向への隣接A原子間の距離は同じである。従って、記録膜がac面配向している、または(110)配向している、ときに、移動パスがほぼ電場方向と平行方向に配置するのでより好ましい。
まず、ac面配向を容易にするには、記録膜のa軸長とc軸長が、配向制御層11Aの単位格子と一致していればよい。図32に表した計算結果より、このために好適な配向制御層11Aとしては、例えば以下の組成および配向が挙げられる。
・(100)あるいは(110)配向したZrNあるいはHfN
・(110)配向したSi
この中でも(110)配向したZrNあるいはHfNは格子定数の一致度が高いという点で好ましい。
また、(110)配向した記録層12の膜面を得るためには、[1−10]方向の単位ベクトルとc軸長に注目すればよい。このために好適な配向制御層11Aとしては、例えば以下の組成および配向が挙げられる。
・(001)、(100)、(110)、あるいは(111)配向したIrOあるいはRuO
・(100)、(110)、あるいは(111)配向したTiN、VN、WN、ZrN、あるいはHfN
・(100)配向したSi
この中でも(100)配向したZrNあるいはHfNが最も格子定数の一致度が高いという点で好ましい。(001)配向したIrOあるいはRuOも格子定数の一致度が高いという点で好ましい。
以上の結果より、イルメナイト構造の配向制御層11Aとしては、IrOあるいはRuOを用いることが好ましい。これらの酸化物は(100)配向していることがさらに好ましい。あるいは、イルメナイト構造の配向制御層11Aとしては、配向制御層11Aの配向制御に自由度があるという点ではZrNあるいはHfNを用いることが好ましい。これらの窒化物は(100)あるいは(110)配向していることが好ましい。成膜の容易さという点では(100)配向していることがさらに好ましい。
図29〜図32に表した計算結果においては、それぞれの材料を定比組成で作製したときの格子定数を示した。一般に、酸素や窒素の欠損/過剰がある場合においては、定比組成の場合の格子定数とやや異なる値となる場合もあるが、欠損/過剰が20%程度以下である場合においては、格子定数の変化はそれほど顕著ではない。従って、配向制御層の組成は必ずしも定比組成である必要はない。しかるに、配向制御層と第1化合物との反応、および第1化合物成膜時の環境による影響などを考慮すると、配向制御層の欠損/過剰量は20%程度以下であることが好ましく、10%以下であることがさらに好ましい。
所望の方向に配向した配向制御層を得るためには、アモルファス構造をとりやすい材料を電極と配向制御層との間のいずれかの位置に設け、結晶性をリセットしてもよい。このために、好適に用いられる材料としては、Co、Taなど任意の金属のシリサイド、Cu、若しくはTaなどの金属、又はこれらの金属を含む合金、若しくはCoFe(0.1≦z≦0.4であることが好ましい)などが挙げられる。これらのアモルファス層は、記録層の成膜時などの高温プロセス時に結晶化してもよく、特にCoFeは室温で成膜した時には良好なアモルファス特性を示すが、容易に結晶化することが知られている。このようなアモルファス層の膜厚は任意の膜厚で設けられるが、0.3nm以上、5nm以下であることが好ましい。このようなアモルファスの層を設けることにより、下地の結晶性や配向などの影響を消去し、その上に形成する配向制御層を所望の配向状態で形成することができる。
配向制御層が窒化物、または酸化物の場合においても、第1化合物の成膜時にその一部が、酸化/還元されて、1原子から数原子層に渡って、組成が一部変化する可能性がある。このような効果は配向制御層と第1化合物間との格子定数のわずかなずれに対するバッファとして機能したり、両者の密着性を高める効果がある。密着効果は窒化物においてより顕著である。
また、結晶構造内部と結晶粒の周縁部においては、イオンの移動のしやすさが異なるため、結晶構造内における拡散イオンの移動を利用し、異なる位置での記録消去特性を均一にするためには、記録層は多結晶状態、あるいは単結晶状態からなることが好ましい。記録層が多結晶状態にあるときにおいては、成膜のしやすさを考慮すると、結晶粒の記録膜断面方向のサイズは、単一のピークをもつ分布に従い、その平均は3nm以上であることが好ましい。結晶粒サイズの平均が5nm以上であると、成膜がより容易であるため、さらに好ましく、10nm以上であると、異なる位置での記録消去特性をさらに均一化させることができるため、より好ましい。
記録層の膜厚は、高抵抗状態相と低抵抗状態相の抵抗が所望の値になるように適宜設定することができるが、典型的には例えば約1nm以上500nm程度以下である。記録領域を小さくした場合においては、記録層の面内方向への広がりを抑えるために、記録領域の10倍より小さいことがより好ましい。
記録層の膜厚が例えば約20nm程度以下である場合においては、配向制御層を用いて記録層の全膜厚にわたって配向制御しやすくなる。一方で記録層の膜厚が例えば約20nm程度を超えると、格子定数のずれなどのために、配向制御層から離れるに従って、配向制御の効果が小さくなる。このような場合においては、Aイオンの移動を記録層の一部に制限することが可能となる。配向制御が十分でない記録層部分までは、Aイオンが移動せず、Aイオンが記録層表面に析出し、大気と反応するのを防ぐことが可能となる。つまり、配向制御が十分でない記録層部分を保護層として用いることが可能となる。
ところで、セット動作後の電極層(陽極)11側には酸化剤が生じるため、電極層11には、酸化され難い材料(例えば、電気伝導性窒化物、電気伝導性酸化物など)から構成するのが好ましい。
また、電極層11は、イオン伝導性を有しない材料から構成するのがよい。
そのような材料としては、以下に示されるものがあり、その中でも、電気伝導率の良さなどを加味した総合的性能の点から、LaNiOは、最も望ましい材料ということができる。
・ MN
Mは、Ti, Zr, Hf, V, Nb, Ta のグループから選択される少なくとも1種類の元素である。Nは、窒素である。
・ MO
Mは、Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Hf, Ta, W, Re, Ir, Os, Pt のグループから選択される少なくとも1種類の元素である。モル比xは、1≦x≦4を満たすものとする。
・ AMO
Aは、La, K, Ca, Sr, Ba, Ln(ランタノイド) のグループから選択される少なくとも1種類の元素である。
Mは、Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Hf, Ta, W, Re, Ir, Os, Pt のグループから選択される少なくとも1種類の元素である。
Oは、酸素である。
・ AMO
Aは、K, Ca, Sr, Ba, Ln(ランタノイド) のグループから選択される少なくとも1種類の元素である。
Mは、Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Hf, Ta, W, Re, Ir, Os, Pt のグループから選択される少なくとも1種類の元素である。
Oは、酸素である。
また、セット動作後の保護層(陰極)13側には還元剤が生じるため、保護層13としては、記録層12が大気と反応することを防止する機能を持っていることが望ましい。
そのような材料としては、例えば、アモルファスカーボン、ダイヤモンドライクカーボン、SnOなどの半導体がある。
電極層13Aは、記録層12を保護する保護層として機能させてもよいし、電極層13Aの代わりに保護層を設けてもよい。この場合、保護層は、絶縁体でもよいし、導電体でもよい。
また、リセット動作において記録層12の加熱を効率よく行うために、陰極側、ここでは、電極層13A側に、ヒータ層(抵抗率が約10−5Ωcm以上の材料)を設けてもよい。
(第2の実施の形態)
次に、本実施形態の第2の実施の形態に係る情報記録再生装置における情報の記録/消去/再生の基本原理について説明する。
図2は、本実施形態の記録部の構造を表す模式図である。
この記録部は、記録層12の両側を電極層11、1 3Aにより挟んだ構造を有する。さらに、記録層12と電極層11との間に配向制御層11Aが設けられている。
記録層12は、電極層11側に配置され、AM1X1で表記される第1化合物12Aと、電極層13A側に配置され、少なくとも1種類の遷移元素を有し、第1化合物12AのAイオン元素を収容できる空隙サイトを有する第2化合物12Bと、を有する。
第2化合物12Bは、Aイオンが収容される空隙サイトを□で表すとすると、例えば以下のような化学式で表されるものが挙げられる。空隙サイトの一部は、第2化合物12Bの製膜を容易にするために、予め他のイオンによって占有されていてもよい。
・ □M2X2
M2は、Ti, Ge, Sn, V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Re, Ru, Rh のグループから選択される少なくとも1種類の元素である。
X2は、O, S, Se, N, Cl, Br,I のグループから選択される少なくとも1種類の元素である。モル比xは、0.3≦x≦1を満たすものとする。
・ □M2X2
M2は、Ti, Ge, Sn, V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Re, Ru, Rh のグループから選択される少なくとも1種類の元素である。
X2は、O, S, Se, N, Cl, Br, I のグループから選択される少なくとも1種類の元素である。モル比xは、1≦x≦2を満たすものとする。
・ □M2X2
M2は、Ti, Ge, Sn, V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Re, Ru, Rh のグループから選択される少なくとも1種類の元素である。
X2は、O, S, Se, N, Cl, Br,I のグループから選択される少なくとも1種類の元素である。モル比xは、1≦x≦2を満たすものとする。
・ □M2PO
M2は、Ti, Ge, Sn, V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Re, Ru, Rh のグループから選択される少なくとも1種類の元素である。
Pはリン元素であり、Oは酸素元素である。モル比xは、0.3≦x≦3、4≦z≦6を満たすものとする。
・ □M2O
M2は、V, Cr, Mn, Fe, Co, Ni, Nb, Ta, Mo, W, Re, Ru, Rh のグループから選択される少なくとも1種類の元素である。
Oは酸素元素である。モル比xは、0.3≦x≦2を満たすものとする。
第2化合物は、ホランダイト構造、ラムスデライト構造、アナターゼ構造、ブルッカイト構造、パイロルース構造、ReO構造、MoO1.5PO構造、TiO0.5PO構造、FePO構造、βMnO構造、γMnO構造、λMnO構造、スピネル構造、イルメナイト構造よりなる群から選択された少なくともいずれかを含む構造を有していることが好ましい。特に、第1化合物と同一構造のイルメナイト構造を有していることが最も望ましい。
また、第1の層12Aの電子のフェルミ準位は、第2の層12Bの電子のフェルミ準位よりも低くする。これは、記録層12の状態に可逆性を持たせるために望ましい条件のひとつである。ここで、フェルミ準位については、いずれも真空準位から測定した値とする。
このような材料の組み合わせを記録層に使用し、第1の層12Aと第2の層12Bと間のイオンの授受を容易にすることにより、抵抗変化に必要な消費電力を小さくし、熱安定性を高めることができる。また、このような材料の組み合わせを記録層に使用することで、原理的には、Pbpsi(peta bit per square inch)級の記録密度を実現することができ、さらに、低消費電力化も達成できる。
図2に表した記録部において、第1化合物12A内の太線で示した小さな白丸はM1イオン(例えば、母体イオン)を、第1化合物12A内の小さな白丸はAイオン(例えば、拡散イオン)を、第2化合物12B内の黒丸はM2イオン(例えば、遷移元素イオン)を表す。また、大きな白丸は、第1化合物12A内ではX1イオン(例えば、陰イオン)、第2化合物12B内ではX2イオン(例えば、陰イオン)を表している。
なお、図3に例示したように、記録層12を構成する第1及び第2の層12A,12Bは、それぞれ、2層以上の複数層を交互に積層してもよい。
このような記録部において、第1の層12Aが陽極側、第2の層12Bが陰極側になるように電極層11、13Aに電位を与え、記録層12内に電位勾配を発生させると、第1化合物を含む第1の層12A内のAイオンの一部が結晶中を移動し、陰極側の第2の層12B内に進入する。
第2の層12Bの結晶中には、Aイオンの空隙サイトがあるため、第1化合物を含む第1の層12Aから移動してきたAイオンは、この空隙サイトに収まる。
従って、第2の層12B内では、AイオンあるいはM2イオンの一部の価数が減少し、第1の層12A内では、AイオンあるいはM1イオンの価数が増加する。従って、Aイオン、あるいはM1イオンの少なくとも一方は、その価数が容易に変化できるように、電子が不完全に満たされたd軌道を有する遷移元素である必要がある。
つまり、初期状態(リセット状態)において、第1及び第2の層12A,12Bが高抵抗状態(絶縁体)であると仮定すれば、第1の層12A内のAイオンの一部が第2の層12B内に移動することにより、第1及び第2の層12A,12Bの結晶中に電導キャリアが発生し、両者は、共に、電気伝導性を有するようになる。
このように、電流/電圧パルスを記録層12に与えることにより、記録層12の電気抵抗値が小さくなるため、セット動作(記録)が実現される。
この時、同時に、第1の層12Aから第2の層12Bに向かって電子も移動するが、第2の層12Bの電子のフェルミ準位は、第1の層12Aの電子のフェルミ準位よりも高いため、記録層12のトータルエネルギーとしては、上昇する。
また、セット動作が完了した後も、このような高いエネルギー状態が継続されるため、記録層12は、自然に、セット状態(低抵抗状態)からリセット状態(高抵抗状態)に戻ってしまう可能性がある。
しかし、本実施形態の例に係る記録層12を用いれば、このような懸念は回避される。すなわち、セット状態を維持し続けることができる。
これは、いわゆるイオンの移動抵抗が働いているためである。前述のように、Aイオンの配位数を小さく(理想的には2以下に)する、あるいはその価数を2価にすることが、情報記録再生装置としては好ましい。
ところで、セット動作が完了した後には、陽極側に酸化剤が生成されるため、この場合にも、電極層11としては、酸化され難く、イオン伝導性を有しない材料(例えば、電気伝導性酸化物)を用いることが望ましい。その好適な例は前述の通りである。
リセット動作(消去)は、記録層12を加熱して、上述の第2の層12Bの空隙サイト内に収納されたAイオンが第1の層12A内に戻る、という現象を促進してやればよい。
具体的には、記録層12に大電流パルスを与えることにより発生するジュール熱とその残留熱とを利用すれば、容易に、記録層12を元の高抵抗状態(絶縁体)に戻すことができる。
このように、大電流パルスを記録層12に与えることにより、記録層12の電気抵抗値が大きくなるため、リセット動作(消去)が実現される。あるいは、セット時とは逆向きの電場を印加することによってもリセット動作は可能である。
ここで、低消費電力を実現するには、結晶破壊を引き起こすことなく、結晶内をAイオンが移動できるように、Aイオンのイオン半径を最適化し、移動パスが存在する構造を用いることが重要になる。
第2化合物12Bとして、上述したような材料および結晶構造を用いた場合においては、このような条件を満たすことが可能となり、低消費電力を実現するのに有効となる 。
また、図1に表した記録部のような構造を有する、A(0.1≦x≦2.2、1.5≦y≦2)で表されるスピネル構造、A(0.1≦x≦1.1、0.9≦y≦1.1)で表されるデラフォサイト構造、A(0.5≦x≦1.1、0.7≦y≦1.1)で表されるウルフラマイト構造、またはA(0.5≦x≦1.1、0.9≦y≦1)で表されるイルメナイト構造、のいずれかの化合物内では、Aイオンの移動が容易に生じるので、第1化合物として用いるのに好適である。
特に、その移動パスが電極間を結ぶ方向に配置するように、第1化合物12Aが配向している場合には、第1化合物12A内でのAイオンの移動が容易となるので、好ましい。さらに、第1化合物12Aの格子定数と第2化合物12Bの格子定数が一致する場合においては、空隙サイトがあり、成膜しにくい材料を用いた場合においても、容易に配向を制御して成膜することが可能となるので好ましい。
化合物内でのAイオンの移動、成膜のしやすさ等を考えると、Aイオンの空隙サイトを多く含むようにその組成比を調整したスピネル構造、ホランダイト構造、ラムスデライト構造などを、第2化合物12Bとして用いるのが好ましい。これらの構造内での移動パスは、それぞれ、スピネル構造は[110]方向を、ホランダイト構造はc軸方向を、ラムスデライト構造はc軸方向を、向いている。図33に表した計算結果より、第1化合物12Aとしてスピネル構造、デラフォサイト構造、ウルフラマイト構造、またはイルメナイト構造を用いたときに、好適に用いられる第2化合物は、例えば以下の組成および配向が挙げられる。
・ 第1化合物12Aがスピネルの場合
第2化合物12Bにおいては、スピネル構造が好適である。ただし、第1化合物12Aが(110)配向したAMnの場合においては、ホランダイト構造が好適である。
・ 第1化合物12Aがデラフォサイトの場合
第2化合物12Bおいては、ラムスデライト構造、あるいはスピネル構造が好適である。
・ 第1化合物12Aがウルフラマイトの場合
第2化合物12Bにおいては、ラムスデライト構造、ホランダイト構造、あるいはスピネル構造が好適である。
・ 第1化合物12Aがイルメナイトの場合
第2化合物12Bにおいては、スピネル構造が好適である。
次に、第2化合物の膜厚の好適な範囲について説明する。
空隙サイトによるAイオン収納の効果を得るためには、第2化合物の膜厚は、1nm以上の膜厚であることが好ましい。
一方、第2化合物の空隙サイト数が第1化合物内のAイオン数よりも大きくなると、第2化合物の抵抗変化効果が小さくなるため、第2化合物内の空隙サイト数は、同じ断面積内にある第1化合物内のAイオン数と同じか、それより少ないことが好ましい。
第1化合物内のAイオンの密度と第2化合物内の空隙サイトの密度は、概ね同じであるため、第2化合物の膜厚は、第1化合物の膜厚と同程度か、それより小さいことが好ましい。
陰極側には、一般に、リセット動作をさらに促進するためのヒータ層(抵抗率約10−5Ωcm以上の材料)を設けてもよい。
プローブメモリでは、陰極側に還元性の材料が析出するため、大気との反応を防ぐために、表面保護層を設けることが好ましい。
ヒータ層と表面保護層を、両方の機能を持つ1つの材料で構成することも可能である。例えば、アモルファスカーボン、ダイヤモンドライクカーボン、SnOなどの半導体は、ヒータ機能と表面保護機能とを併せ持っている。
再生に関しては、電流パルスを記録層12に流し、記録層12の抵抗値を検出することにより容易に行える。
但し、電流パルスは、記録層12を構成する材料が抵抗変化を起こさない程度の微小な値であることが必要である。
このような積層型の記録層においても第1化合物におけるAイオンの移動を容易にするためには、配向制御層を用いて第1化合物を所望の方向に配向させることが好ましい。このとき、第1化合物の膜厚は配向制御層の効果が膜厚全体に及ぶように例えば約20nm程度以下であることが好ましい。10nm以下であると、配向制御がより容易であるので、より好ましい。第1化合物の配向性がよい場合には、第2化合物の配向制御を行うことも可能である。
情報記録再生装置の実施例について説明する。
以下、第1〜第2実施形態の記録部を、プローブメモリに適用した場合、半導体メモリに適用した、およびフラッシュメモリに適用した場合の3つについて説明する。
(プローブメモリ)
図4及び図5は、本実施形態に係るプローブメモリを表す模式図である。
XYスキャナー16上には、第1〜第2の実施形態のいずれかの記録部が設けられた記録媒体が配置される。この記録媒体に対向する形で、プローブアレイが配置される。
プローブアレイは、基板23と、基板23の一面側にアレイ状に配置される複数のプローブ(ヘッド)24と、を有する。複数のプローブ24の各々は、例えば、カンチレバーから構成され、マルチプレクスドライバ25,26により駆動される。
複数のプローブ24は、それぞれ、基板23内のマイクロアクチュエータを用いて個別に動作可能であるが、ここでは、全てをまとめて同じ動作をさせて記録媒体のデータエリアに対するアクセスを行う例を説明する。
まず、マルチプレクスドライバ25,26を用いて、全てのプローブ24をX方向に一定周期で往復動作させ、記録媒体のサーボエリアからY方向の位置情報を読み出す。Y方向の位置情報は、ドライバ15に転送される。
ドライバ15は、この位置情報に基づいてXYスキャナー16を駆動し、記録媒体をY方向に移動させ、記録媒体とプローブとの位置決めを行う。
両者の位置決めが完了したら、データエリア上のプローブ24の全てに対して、同時、かつ、連続的に、データの読み出し又は書き込みを行う。
データの読み出し及び書き込みは、プローブ24がX方向に往復動作していることから連続的に行われる。また、データの読み出し及び書き込みは、記録媒体のY方向の位置を順次変えることにより、データエリアに対して、一行ずつ、実施される。
なお、記録媒体をX方向に一定周期で往復運動させて記録媒体から位置情報を読み出し、プローブ24をY方向に移動させるようにしてもよい。
記録媒体は、例えば、基板20と、基板20上の電極層21と、電極層21上の記録層22とから構成される。
記録層22は、複数のデータエリア、並びに、複数のデータエリアのX方向の両端にそれぞれ配置されるサーボエリアを有する。複数のデータエリアは、記録層22の主要部を占める。
サーボエリア内には、サーボバースト信号が記録される。サーボバースト信号は、データエリア内のY方向の位置情報を示している。
記録層22内には、これらの情報の他に、さらに、アドレスデータが記録されるアドレスエリア及び同期をとるためのプリアンブルエリアが配置される。
データ及びサーボバースト信号は、記録ビット(電気抵抗変動)として記録層22に記録される。記録ビットの“1”,“0”情報は、記録層22の電気抵抗を検出することにより読み出す。
本例では、1つのデータエリアに対応して1つのプローブ(ヘッド)が設けられ、1つのサーボエリアに対して1つのプローブが設けられる。
データエリアは、複数のトラックから構成される。アドレスエリアから読み出されるアドレス信号によりデータエリアのトラックが特定される。また、サーボエリアから読み出されるサーボバースト信号は、プローブ24をトラックの中心に移動させ、記録ビットの読み取り誤差をなくすためのものである。
ここで、X方向をダウントラック方向、Y方向をトラック方向に対応させることにより、HDDのヘッド位置制御技術を利用することが可能になる。
次に、このプローブメモリの記録/再生動作について説明する。
図6は、記録(セット動作)時の状態を説明するための概念図である。
記録媒体は、基板(例えば、半導体チップ)20上の電極層21と、電極層21上の配向制御層21Aと、配向制御層21Aの上の記録層22と、記録層22上の保護層13Bとから構成されるものとする。保護層13Bは、例えば、薄い絶縁体から構成される。
記録動作は、記録層22の記録ビット27表面に電圧を印加し、記録ビット27の内部に電位勾配を発生させることにより行う。具体的には、電流/電圧パルスを記録ビット27に与えればよい。
(第1実施形態の記録部を用いた場合)
ここで、図1に関して前述した第1実施形態の記録部を用いた場合について説明する。
図7は、記録について表した模式図である。
まず、図7に表したように、プローブ24の電位が電極層21の電位よりも相対的に低い状態を作る。電極層21を固定電位(例えば、接地電位)とすれば、プローブ24に負の電位を与えればよい。
電流パルスは、例えば、電子発生源又はホットエレクトロン源を使用し、プローブ24から電極層21に向かって電子を放出することにより発生させる。あるいは、プローブ24を記録ビット27表面に接触させて電圧パルスを印加してもよい。
この時、例えば、記録層22の記録ビット27では、Aイオンの一部がプローブ(陰極)24側に移動し、結晶内のAイオンがXイオンに対して相対的に減少する。また、プローブ24側に移動したAイオンは、プローブ24から電子を受け取ってメタルとして析出する。
記録ビット27では、Xイオンが過剰となり、結果的に、記録ビット27におけるAイオンあるいはMイオンの価数を上昇させる。つまり、記録ビット27は、相変化によるキャリアの注入により電子伝導性を有するようになるため、膜厚方向への抵抗が減少し、記録(セット動作)が完了する。
なお、記録のための電流パルスは、プローブ24の電位が電極層21の電位よりも相対的に高い状態を作ることにより発生させることもできる。
図8は、再生について表した模式図である。
再生に関しては、電流パルスを記録層22の記録ビット27に流し、記録ビット27の抵抗値を検出することにより行う。ただし、電流パルスは、記録層22の記録ビット27を構成する材料が抵抗変化を起こさない程度の微小な値とする。
例えば、センスアンプS/Aにより発生した読み出し電流(電流パルス)をプローブ24から記録ビット27に流し、センスアンプS/Aにより記録ビット27の抵抗値を測定する。
第1実施形態に係る材料を使用すれば、セット/リセット状態の抵抗値の差は、10以上を確保できる。
なお、再生では、記録媒体上をプローブ24により走査(スキャン)することで、連続再生が可能となる。
消去(リセット)動作に関しては、記録層22の記録ビット27を大電流パルスによりジュール加熱して、記録ビット27における酸化還元反応を促進させることにより行う。あるいは、セット動作時とは逆向きの電位差を与えるパルスを印加してもよい。
消去動作は、記録ビット27ごとに行うこともできるし、複数の記録ビット27又はブロック単位で行うこともできる。
(第2実施形態の記録部を用いた場合)
次に、図2に関して前述した第2実施形態の記録部を用いた場合について説明する。
図9は、記録する状態を表した模式図である。
まず、図9に表したように、プローブ24の電位が電極層21の電位よりも相対的に低い状態を作る。電極層21を固定電位(例えば、接地電位)とすれば、プローブ24に負の電位を与えればよい。
この時、記録層22の第1の層(陽極側)12A内のAイオンの一部は、結晶中を移動し、第2化合物(陰極側)12Bの空隙サイトに収まる。これに伴い、第1の層12A内のAイオン、あるいはM1イオンの価数が増加し、第2化合物内12BのAイオンあるいはM2イオンの価数が減少する。その結果、第1及び第2の層12A,12Bの結晶中に電導キャリアが発生し、両者は、共に、電気伝導性を有するようになる。
これにより、セット動作(記録)が完了する。
なお、記録動作に関して、第1及び第2の層12A,12Bの位置関係を逆にすれば、プローブ24の電位を電極層21の電位よりも相対的に低い状態にしてセット動作を実行することもできる。
図10は、再生時の状態を表す模式図である。
再生動作は、電流パルスを記録ビット27に流し、記録ビット27の抵抗値を検出することにより行う。ただし、電流パルスは、記録ビット27を構成する材料が抵抗変化を起こさない程度の微小な値とする。
例えば、センスアンプS/Aにより発生した読み出し電流(電流パルス)をプローブ24から記録層(記録ビット)22に流し、センスアンプS/Aにより記録ビットの抵抗値を測定する。既に説明した新材料を採用すると、セット/リセット状態の抵抗値の差は、10以上を確保できる。
なお、再生動作は、プローブ24を走査(スキャン)させることで、連続的に行うことができる。
リセット(消去)動作は、記録層(記録ビット)22に大電流パルスを流すことにより発生するジュール熱及びその残留熱を利用して、Aイオンが第2の層12B内の空隙サイトから第1の層12A内に戻ろうとする作用を促進してやればよい。あるいは、セット動作時とは逆向きの電位差を与えるパルスを印加してもよい。
消去動作は、記録ビット27ごとに行うこともできるし、複数の記録ビット27又はブロック単位で行うこともできる。
以上説明したように、本実施形態のプローブメモリによれば、現在のハードディスクやフラッシュメモリよりも高記録密度及び低消費電力を実現できる。
(半導体メモリ)
次に、半導体素子と組み合わせた情報記録再生装置について説明する。
図11は、第1〜第2実施形態のいずれかの記録層を備えたクロスポイント型半導体メモリを表す模式図である。
ワード線WLi−1,WLi,WLi+1は、X方向に延び、ビット線BLj−1,BLj,BLj+1は、Y方向に延びる。
ワード線WLi−1,WLi,WLi+1の一端は、選択スイッチとしてのMOSトランジスタRSWを経由してワード線ドライバ&デコーダ31に接続され、ビット線BLj−1,BLj,BLj+1の一端は、選択スイッチとしてのMOSトランジスタCSWを経由してビット線ドライバ&デコーダ&読み出し回路32に接続される。
MOSトランジスタRSWのゲートには、1本のワード線(ロウ)を選択するための選択信号Ri−1,Ri,Ri+1が入力され、MOSトランジスタCSWのゲートには、1本のビット線(カラム)を選択するための選択信号Ci−1,Ci,Ci+1が入力される。
メモリセル33は、ワード線WLi−1,WLi,WLi+1とビット線BLj−1,BLj,BLj+1との交差部に配置される。いわゆるクロスポイント型セルアレイ構造である。
メモリセル33には、記録/再生時における回り込み電流(sneak current)を防止するためのダイオード34が付加される。また、記録部22とダイオード34との間には配向制御層34Aが設けられる。
図12は、図11に表した半導体メモリのメモリセルアレイ部の構造を表す模式図である。
半導体チップ30上には、ワード線WLi−1,WLi,WLi+1とビット線BLj−1,BLj,BLj+1が配置され、これら配線の交差部にメモリセル33と、ダイオード34と、配向制御層34Aと、が配置される。
このようなクロスポイント型セルアレイ構造の特長は、メモリセル33に個別にMOSトランジスタを接続する必要がないため、高集積化に有利な点にある。例えば、図14及び図15に表したように、メモリセル33を積み重ねて、メモリセルアレイを3次元構造にすることも可能である。
第1〜第2実施形態のいずれかの記録層を有するメモリセル33は、例えば、図13に表したように、記録層22、保護層13B及びヒータ層35のスタック構造から構成される。1つのメモリセル33により1ビットデータを記憶する。また、ダイオード34および配向制御層34Aは、ワード線WLiとメモリセル33との間に配置される。
図14及び図15は、メモリセルアレイの他の具体例を表す模式図である。
図14に表した具体例においては、Y方向の延びたビット線BLj−1,BLj,BLj+1の上下に、X方向に延びたワード線WLi−1,WLi,WLi+1がそれぞれ設けられている。そして、これらビット線とワード線とのクロスポイントに、メモリセル33、34と、配向制御層34Aと、がそれぞれ配設されている。つまり、ビット線をその上下のメモリセルで共有した構造とされている。
図15に表した具体例においては、Y方向の延びたビット線BLj−1,BLj,BLj+1と、X方向に延びたワード線WLi−1,WLi,WLi+1と、が交互に積層された構造を有する。そして、これらビット線とワード線とのクロスポイントに、メモリセル33、34と、配向制御層34Aと、がそれぞれ配設されている。つまり、ビット線とワード線を、それらの上下のメモリセルで共有した構造とされている。
図14及び図15に例示したような積層構造を採用することにより、記録密度を上げることが可能となる。
次に、図11〜図13を参照しつつ用いて第1〜第2実施形態の記録層を用いた半導体メモリの記録/再生動作について説明する。
ここでは、図11において点線Aで囲んだメモリセル33を選択し、これについて記録/再生動作を実行する場合について説明する。
(第1実施形態の記録層を用いた場合)
記録(セット動作)は、選択されたメモリセル33に電圧を印加し、そのメモリセル33内に電位勾配を発生させて電流パルスを流せばよいため、例えば、ワード線WLiの電位がビット線BLjの電位よりも相対的に低い状態を作る。ビット線BLjを固定電位(例えば、接地電位)とすれば、ワード線WLiに負の電位を与えればよい。
この時、点線Aで囲まれた選択されたメモリセル33では、A1イオンの一部がワード線(陰極)WLi側に移動し、結晶内のAイオンがXイオンに対して相対的に減少する。また、ワード線WLi側に移動したAイオンは、ワード線WLiから電子を受け取ってメタルとして析出する。
点線Aで囲まれた選択されたメモリセル33では、Xイオンが過剰となり、結果的に、結晶内におけるAイオンあるいはMイオンの価数を上昇させる。つまり、点線Aで囲まれた選択されたメモリセル33は、相変化によるキャリアの注入により電子伝導性を有するようになるため、記録(セット動作)が完了する。
なお、記録時には、非選択のワード線WLi−1,WLi+1及び非選択のビット線BLj−1,BLj+1については、全て同電位にバイアスしておくことが望ましい。
また、記録前のスタンバイ時には、全てのワード線WLi−1,WLi,WLi+1及び全てのビット線BLj−1,BLj,BLj+1をプリチャージしておくことが望ましい。
また、記録のための電流パルスは、ワード線WLiの電位がビット線BLjの電位よりも相対的に高い状態を作ることにより発生させてもよい。
再生に関しては、電流パルスを点線Aで囲まれた選択されたメモリセル33に流し、そのメモリセル33の抵抗値を検出することにより行う。ただし、電流パルスは、メモリセル33を構成する材料が抵抗変化を起こさない程度の微小な値とすることが必要である。
例えば、読み出し回路により発生した読み出し電流(電流パルス)をビット線BLjから点線Aで囲まれたメモリセル33に流し、読み出し回路によりそのメモリセル33の抵抗値を測定する。既に説明した新材料を採用すれば、セット/リセット状態の抵抗値の差は、10以上を確保できる。
消去(リセット)動作に関しては、点線Aで囲まれた選択されたメモリセル33を大電流パルスによりジュール加熱して、そのメモリセル33における酸化還元反応を促進させることにより行う。
(第2実施形態の記録層を用いた場合)
記録動作(セット動作)は、選択されたメモリセル33に電圧を印加し、そのメモリセル33内に電位勾配を発生させて電流パルスを流せばよいため、例えば、ワード線WLiの電位をビット線BLjの電位よりも相対的に低くする。ビット線BLjを固定電位(例えば、接地電位)とすれば、ワード線WLiに負の電位を与えればよい。
この時、点線Aで囲まれた選択されたメモリセル33では、第1化合物内のAイオンの一部が第2化合物の空隙サイトに移動する。このため、第2化合物内のAイオンあるいはM2イオンの価数が減少し、第1化合物内のAイオンあるいはM1イオンの価数が増加する。その結果、第1及び第2化合物の結晶中に電導キャリアが発生し、両者は、共に、電気伝導性を有するようになる。
これにより、セット動作(記録)が完了する。
なお、記録時には、非選択のワード線WLi−1,WLi+1及び非選択のビット線BLj−1,BLj+1については、全て同電位にバイアスしておくことが望ましい。
また、記録前のスタンバイ時には、全てのワード線WLi−1,WLi,WLi+1及び全てのビット線BLj−1,BLj,BLj+1をプリチャージしておくことが望ましい。
電流パルスは、ワード線WLiの電位がビット線BLjの電位よりも相対的に高い状態を作ることにより発生させてもよい。
再生動作は、電流パルスを点線Aで囲まれた選択されたメモリセル33に流し、そのメモリセル33の抵抗値を検出することにより行う。ただし、電流パルスは、メモリセル33を構成する材料が抵抗変化を起こさない程度の微小な値とすることが必要である。
例えば、読み出し回路により発生した読み出し電流(電流パルス)をビット線BLjから点線Aで囲まれたメモリセル33に流し、読み出し回路によりそのメモリセル33の抵抗値を測定する。既に説明した新材料を採用すれば、セット/リセット状態の抵抗値の差は、10以上を確保できる。
リセット(消去)動作は、点線Aで囲まれた選択されたメモリセル33に大電流パルスを流すことにより発生するジュール熱及びその残留熱を利用して、Aイオン元素が第2化合物内の空隙サイトから第1化合物内に戻ろうとする作用を促進してやればよい。
以上説明したように、本実施形態の半導体メモリによれば、現在のハードディスクやフラッシュメモリよりも高記録密度及び低消費電力を実現できる。
(フラッシュメモリ)
本実施形態は、フラッシュメモリに適用することも可能である。
図16は、フラッシュメモリのメモリセルを表す模式断面図である。
フラッシュメモリのメモリセルは、MIS(metal-insulator-semiconductor)トランジスタから構成される。
半導体基板41の表面領域には、拡散層42が形成される。拡散層42の間のチャネル領域上には、ゲート絶縁層43が形成される。ゲート絶縁層43上には、配向制御層43Aと、第1〜第2実施形態のいずれかの記録層が有する記録層(RRAM:Resistive RAM)44と、が形成される。記録部44上には、コントロールゲート電極45が形成される。
半導体基板41は、ウェル領域でもよく、また、半導体基板41と拡散層42とは、互いに逆の導電型を有する。コントロールゲート電極45は、ワード線となり、例えば、導電性ポリシリコンから構成される。
記録層44は、第1〜第2実施形態に関して前述した記録層12を構成する材料により形成される。
図16を参照しつつ、その基本動作について説明する。
セット(書き込み)動作は、コントロールゲート電極45に電位V1を与え、半導体基板41に電位V2を与えることにより実行する。
電位V1,V2の差は、記録層44が相変化又は抵抗変化するのに十分な大きさであることが必要であるが、その向きについては、特に、限定されない。
すなわち、V1>V2およびV1<V2のいずれでもよい。
例えば、初期状態(リセット状態)において、記録層44が絶縁体(抵抗大)であると仮定すると、実質的にゲート絶縁層43が厚くなったことになるため、メモリセル(MISトランジスタ)の閾値は、高くなる。
この状態から電位V1,V2を与えて記録層44を導電体(抵抗小)に変化させると、実質的にゲート絶縁層43が薄くなったことになるため、メモリセル(MISトランジスタ)の閾値は、低くなる。
なお、電位V2は、半導体基板41に与えたが、これに代えて、メモリセルのチャネル領域に拡散層42から電位V2を転送するようにしてもよい。
リセット(消去)動作は、コントロールゲート電極45に電位V1’を与え、拡散層42の一方に電位V3を与え、拡散層42の他方に電位V4(<V3)を与えることにより実行する。
電位V1’は、セット状態のメモリセルの閾値を越える値にする。
この時、メモリセルは、オンになり、電子が拡散層42の他方から一方に向かって流れると共に、ホットエレクトロンが発生する。このホットエレクトロンは、ゲート絶縁層43を介して記録層44に注入されるため、記録層44の温度が上昇する。
これにより、記録層44は、導電体(抵抗小)から絶縁体(抵抗大)に変化するため、実質的にゲート絶縁層43が厚くなったことになり、メモリセル(MISトランジスタ)の閾値は、高くなる。
このように、フラッシュメモリと類似した原理により、メモリセルの閾値を変えることができるため、フラッシュメモリの技術を利用して、本実施形態の例に係る情報記録再生装置を実用化できる。
(NAND型フラッシュメモリ)
図17は、NANDセルユニットの回路図である。
また、図18は、本実施形態に係るNANDセルユニットの構造を表す模式図である。
P型半導体基板41a内には、N型ウェル領域41b及びP型ウェル領域41cが形成される。P型ウェル領域41c内に、本実施形態の例に係るNANDセルユニットが形成される。
NANDセルユニットは、直列接続される複数のメモリセルMCからなるNANDストリングと、その両端に1つずつ接続される合計2つのセレクトゲートトランジスタSTとから構成される。
メモリセルMC及びセレクトゲートトランジスタSTは、同じ構造を有する。具体的には、これらは、N型拡散層42と、N型拡散層42の間のチャネル領域上のゲート絶縁層43と、ゲート絶縁層43上の配向制御層43Aと、配向制御層43A上の記録層(RRAM)44と、記録層44上のコントロールゲート電極45と、から構成される。
メモリセルMCの記録層44の状態(絶縁体/導電体)は、上述した基本動作により変化させることが可能である。これに対し、セレクトゲートトランジスタSTの記録層44は、セット状態、すなわち、導電体(抵抗小)に固定される。
セレクトゲートトランジスタSTの1つは、ソース線SLに接続され、他の1つは、ビット線BLに接続される。
セット(書き込み)動作前には、NANDセルユニット内の全てのメモリセルは、リセット状態(抵抗大)になっているものとする。
セット(書き込み)動作は、ソース線SL側のメモリセルMCからビット線BL側のメモリセルに向かって1つずつ順番に行われる。
選択されたワード線(コントロールゲート電極)WLに書き込み電位としてV1(プラス電位)を与え、非選択のワード線WLに転送電位(メモリセルMCがオンになる電位)としてVpassを与える。
ソース線SL側のセレクトゲートトランジスタSTをオフ、ビット線BL側のセレクトゲートトランジスタSTをオンにし、ビット線BLから選択されたメモリセルMCのチャネル領域にプログラムデータを転送する。
例えば、プログラムデータが“1”のときは、選択されたメモリセルMCのチャネル領域に書き込み禁止電位(例えば、V1と同じ程度の電位)を転送し、選択されたメモリセルMCの記録層44の抵抗値が高い状態から低い状態に変化しないようにする。
また、プログラムデータが“0”のときは、選択されたメモリセルMCのチャネル領域にV2(<V1)を転送し、選択されたメモリセルMCの記録層44の抵抗値を高い状態から低い状態に変化させる。
リセット(消去)動作では、例えば、全てのワード線(コントロールゲート電極)WLにV1’を与え、NANDセルユニット内の全てのメモリセルMCをオンにする。また、2つのセレクトゲートトランジスタSTをオンにし、ビット線BLにV3を与え、ソース線SLにV4(<V3)を与える。
この時、ホットエレクトロンがNANDセルユニット内の全てのメモリセルMCの記録層44に注入されるため、NANDセルユニット内の全てのメモリセルMCに対して一括してリセット動作が実行される。
読み出し動作は、選択されたワード線(コントロールゲート電極)WLに読み出し電位(プラス電位)を与え、非選択のワード線(コントロールゲート電極)WLには、メモリセルMCがデータ“0”、“1”によらず必ずオンになる電位を与える。
また、2つのセレクトゲートトランジスタSTをオンにし、NANDストリングに読み出し電流を供給する。
選択されたメモリセルMCは、読み出し電位が印加されると、それに記憶されたデータの値に応じてオン又はオフになるため、例えば、読み出し電流の変化を検出することにより、データを読み出すことができる。
なお、図18に表した構造では、セレクトゲートトランジスタSTは、メモリセルMCと同じ構造を有しているが、例えば、図19に表したように、セレクトゲートトランジスタSTについては、記録層を形成せずに、通常のMISトランジスタとすることも可能である。
図20は、NAND型フラッシュメモリの変形例を表す模式図である。
この変形例は、NANDストリングを構成する複数のメモリセルMCのゲート絶縁層がP型半導体層47に置き換えられている構造を有する。
高集積化が進み、メモリセルMCが微細化されると、電圧を与えていない状態で、P型半導体層47は、空乏層で満たされることになる。
セット(書き込み)時には、選択されたメモリセルMCのコントロールゲート電極45にプラスの書き込み電位(例えば、3.5V)を与え、かつ、非選択のメモリセルMCのコントロールゲート電極45にプラスの転送電位(例えば、1V)を与える。
この時、NANDストリング内の複数のメモリセルMCのP型ウェル領域41cの表面がP型からN型に反転し、チャネルが形成される。
そこで、上述したように、ビット線BL側のセレクトゲートトランジスタSTをオンにし、ビット線BLから選択されたメモリセルMCのチャネル領域にプログラムデータ“0”を転送すれば、セット動作を行うことができる。
リセット(消去)は、例えば、全てのコントロールゲート電極45にマイナスの消去電位(例えば、−3.5V)を与え、P型ウェル領域41c及びP型半導体層47に接地電位(0V)を与えれば、NANDストリングを構成する全てのメモリセルMCに対して一括して行うことができる。
読み出し時には、選択されたメモリセルMCのコントロールゲート電極45にプラスの読み出し電位(例えば、0.5V)を与え、かつ、非選択のメモリセルMCのコントロールゲート電極45に、メモリセルMCがデータ“0”、“1”によらず必ずオンになる転送電位(例えば、1V)を与える。
ただし、“1”状態のメモリセルMCの閾値電圧Vth”1”は、0V < Vth”1” < 0.5Vの範囲内にあるものとし、“0”状態のメモリセルMCの閾値電圧Vth”0”は、0.5V < Vth”0” < 1Vの範囲内にあるものとする。
また、2つのセレクトゲートトランジスタSTをオンにし、NANDストリングに読み出し電流を供給する。
このような状態にすれば、選択されたメモリセルMCに記憶されたデータの値に応じてNANDストリングに流れる電流量が変わるため、この変化を検出することにより、データを読み出すことができる。
なお、この変形例においては、P型半導体層47のホールドープ量がP型ウェル領域41cのそれよりも多く、かつ、P型半導体層47のフェルミレベルがP型ウェル領域41cのそれよりも0.5V程度深くなっていることが望ましい。
これは、コントロールゲート電極45にプラスの電位を与えたときに、N型拡散層42間のP型ウェル領域41cの表面部分からP型からN型への反転が開始し、チャネルが形成されるようにするためである。
このようにすることで、例えば、書き込み時には、非選択のメモリセルMCのチャネルは、P型ウェル領域41cとP型半導体層47の界面のみに形成され、読み出し時には、NANDストリング内の複数のメモリセルMCのチャネルは、P型ウェル領域41cとP型半導体層47の界面のみに形成される。
つまり、メモリセルMCの記録層44が導電体(セット状態)であっても、拡散層42とコントロールゲート電極45とが短絡することはない。
(NOR型フラッシュメモリ)
図21は、NORセルユニットの回路図である。
また、図22は、本実施形態の例に係るNORセルユニットの構造を表す模式図である。
P型半導体基板41a内には、N型ウェル領域41b及びP型ウェル領域41cが形成されている。P型ウェル領域41c内に、本実施形態の例に係るNORセルが形成されている。
NORセルは、ビット線BLとソース線SLとの間に接続される1つのメモリセル(MISトランジスタ)MCから構成される。
メモリセルMCは、N型拡散層42と、N型拡散層42の間のチャネル領域上のゲート絶縁層43と、ゲート絶縁層43上の配向制御層43Aと、配向制御層43A上の記録層(RRAM)44と、記録層44上のコントロールゲート電極45と、から構成される。メモリセルMCの記録層44の状態(絶縁体/導電体)は、上述の基本動作により変化させることが可能である。
(2トランジスタ型フラッシュメモリ)
図23は、2トランジスタ型セルユニットの回路図である。
また、図24は、本実施形態の例に係る2トラセルユニットの構造を表す模式図である。
2トランジスタ型セルユニットは、NANDセルユニットの特徴とNORセルの特徴とを併せ持った新たなセル構造として最近開発されたものである。
P型半導体基板41a内には、N型ウェル領域41b及びP型ウェル領域41cが形成される。P型ウェル領域41c内に、本実施形態の例に係る2トランジスタ型セルユニットが形成される。
2トランジスタ型セルユニットは、直列接続される1つのメモリセルMCと1つのセレクトゲートトランジスタSTとから構成される。
メモリセルMC及びセレクトゲートトランジスタSTは、同じ構造を有する。具体的には、これらは、N型拡散層42と、N型拡散層42の間のチャネル領域上のゲート絶縁層43と、ゲート絶縁層43上の配向制御層43Aと、配向制御層43A上の記録層(RRAM)44と、記録層44上のコントロールゲート電極45と、から構成される。
メモリセルMCの記録層44の状態(絶縁体/導電体)は、上述の基本動作により変化させることが可能である。これに対し、セレクトゲートトランジスタSTの記録層44は、セット状態、すなわち、導電体(抵抗小)に固定される。
セレクトゲートトランジスタSTは、ソース線SLに接続され、メモリセルMCは、ビット線BLに接続される。
メモリセルMCの記録層44の状態(絶縁体/導電体)は、上述の基本動作により変化させることが可能である。
図24に表した構造では、セレクトゲートトランジスタSTは、メモリセルMCと同じ構造を有しているが、例えば、図25に表したように、セレクトゲートトランジスタSTについては、記録層を形成せずに、通常のMISトランジスタとすることも可能である。
次に、本発明の例に係る記録媒体の製造方法について説明する。
ここでは、図6に表した記録媒体の構造を例に挙げて説明する。
基板20は、ガラスから構成される直径約60mm、厚さ約1mmのディスクとする。このような基板20上に、Pt(プラチナ)を約500nmの厚さで蒸着して電極層21を形成する。
電極層21上においては、まず、TiNが堆積されるように組成が調整されたターゲットを用いて、(110)配向が得られるよう調整されたパワーのRF電源を用いて成膜する。続いてZnMnが堆積されるように組成が調整されたターゲットを用いて、温度300〜600℃、Ar(アルゴン)95%、O(酸素)5%、の雰囲気中で、RFマグネトロンスパッタを行い、記録層22の一部を構成する厚さ約10nmのZnMnを形成する。
続けて、RFマグネトロンスパッタにより、ZnMn上に、厚さ約3nmのTiOを形成する。その結果、記録層22は、ZnMnとTiOとの積層構造を有することになる。
最後に、記録層22上に、保護層13Bを形成すれば、図6に表すような記録媒体が完成する。
次に、いくつかのサンプルを作成し、リセット(消去)状態とセット(書き込み)状態との抵抗差について評価した実験例について説明する。
サンプルとしては、図6に表した構造を有する記録媒体を使用する。評価は、先端の径が10nm以下に先鋭化されたプローブ対を使用する。
(第1実験例)
第1実験例においては、(100)配向させたVNを配向制御層として用い、第1化合物としてZnCrを用いた例を示す。
BドープしたSi(100)基板上に、VNが堆積するように組成比が調整されたターゲット(径100mm)を用いて、VNの成膜を行った。Si基板表面の自然酸化膜は予め除去されている。VNを成膜した場合、成膜時のパワーや圧力によって配向が異なるが、本実験例の場合においては、RFパワー100W、アルゴンガス0.5Pa、の中で、室温にてRFマグネトロンスパッタを行った結果、(100)配向したVNが得られた。VNの膜厚は50nmとした。
真空チャンバーから基板を取り出すことなく、続けて第1化合物としてZnCrを成膜した。ターゲットは成膜時に定比組成となるように、その混合比が調整されたターゲットを用いて、Ar(アルゴン)95%、O(酸素)5%、の雰囲気中でRFマグネトロンスパッタを行った。RFパワーは100W、全ガス圧は1.0Pa、基板温度は600℃、とし、第1化合物ZnCrの膜厚は10nmとした。このとき、ZnCrの配向は主に(100)配向であった。
最後に保護膜13BとしてSnOを2nm成膜して、図6に表した構造を有する記録媒体を得た。
[評価方法1]
評価方法1について説明する。
まず、プローブの一方(便宜上「プローブ1」と称す)を保護層13Bに接触させて接地させ、プローブの他方(便宜上「プローブ2」と称す)をVN膜に接触させて電圧を印加した。
書き込みは、プローブ2に、例えば、10nsec幅で、0.8Vの電圧パルスを印加することにより行う。
消去は、プローブ2に、例えば、100nsec幅で、0.2Vの電圧パルスを印加することにより行う。このように本実験例では、VNの導電率が高いため、VNを下部電極として機能させることが可能である。
書き込み/消去の合間に、読み出しを実行した。読み出しは、プローブ2に、10nsec幅で、0.1Vの電圧パルスを印加し、記録層(記録ビット)22の抵抗値を測定することにより行う。
[評価方法2]
評価方法2について説明する。
評価方法2においては、パルス消去による評価を行う。
書き込みは、プローブ2に、例えば、10nsec幅で、1.5Vの電圧パルスを印加することにより行う。
消去は、プローブ2に、例えば、10nsec幅で、−1.5Vの電圧パルスを印加することにより行う。
書き込み/消去の合間に、読み出しを実行した。読み出しは、プローブ2に、10nsec幅で、0.1Vの電圧パルスを印加し、記録層(記録ビット)22の抵抗値を測定することにより行う。
評価方法1で評価した結果、高抵抗状態の抵抗は10Ω台、低抵抗状態の抵抗は10Ω台であった。
評価方法2で評価した結果、高抵抗状態の抵抗は10Ω台、低抵抗状態の抵抗は10Ω台であった。
(第2実験例)
第2実験例においては、(111)配向させたTiNを配向制御層として用い、第1化合物としてZnMnを用いた例を示す。
TiNの成膜は、Si(100)基板上にTiターゲット(径100mm)を用いて行った。本実験例においては、自然酸化膜は除去しない。TiNを成膜した場合、成膜時のパワーや圧力によって配向が異なるが、本実験例の場合においては、RFパワー300W、アルゴンガス92.5%、Nガス7.5%、全ガス圧3Pa、の中で、室温にてRFマグネトロンスパッタを行った結果、(111)配向したTiNが得られた。TiNの膜厚は50nmとした。
真空チャンバーから基板を取り出すことなく、続けて第1化合物としてZnMnを成膜した。ターゲットは成膜時に定比組成となるように、その混合比が調整されたターゲットを用いて、Ar(アルゴン)95%、O(酸素)5%、の雰囲気中で、RFマグネトロンスパッタを行った。RFパワーは100W、全ガス圧は1.0Pa、基板温度は600℃、とし、第1化合物ZnMnの膜厚は10nmとした。このとき、ZnMnの配向は主に(110)配向であった。
最後に保護膜13BとしてSnOを2nm成膜して、図6に表した構造を有する記録媒体を得た。
第1実験例の評価方法1と同様の方法で評価した結果、高抵抗状態の抵抗は10Ω台、低抵抗状態の抵抗は10Ω台であった。
第1実験例の評価方法2と同様の方法で評価した結果、高抵抗状態の抵抗は10Ω台、低抵抗状態の抵抗は10Ω台であった。
(第3実験例)
第3実験例においては、(100)配向させたRuOを配向制御層として用い、第1化合物としてCuFeOを用いた例を示す。
まず、Si(100)基板上に、接着層としてTi膜を成膜し、続いて、アルゴンガス100%、全ガス圧1Pa、の中で、室温にてRFマグネトロンスパッタを用いて、Pt膜を成膜した。本実験例においては、自然酸化膜は除去しない。Pt膜の配向性を評価した結果、(111)配向であった。Pt膜は下部電極として機能する。
続いて、Ruターゲット(径100mm)を用いて、RFマグネトロンスパッタにて、RuOの成膜を行った。RFパワーは50W、酸素ガス100%、全ガス圧1Pa、とし、基板温度は550℃とした。その結果、(100)配向したRuO膜が得られた。RuOの膜厚は10nmとした。
続けて第1化合物としてCuFeOを成膜した。ターゲットは成膜時に定比組成となるように、その混合比が調整されたターゲットを用いて、Ar(アルゴン)95%、O(酸素)5%、の雰囲気中で、RFマグネトロンスパッタを行った。RFパワーは70W、全ガス圧は0.5Pa、基板温度は450℃、とし、第1化合物CuFeOの膜厚は10nmとした。このとき、CuFeOの配向は主に、a軸、c軸が第1の層に平行なac面配向であった。
最後に保護膜13BとしてSnOを2nm成膜して、図6に表した構造を有する記録媒体を得た。
第1実験例の評価方法1と同様の方法で評価した結果、高抵抗状態の抵抗は10Ω台、低抵抗状態の抵抗は10Ω台であった。
第1実験例の評価方法2と同様の方法で評価した結果、高抵抗状態の抵抗は10Ω台、低抵抗状態の抵抗は10Ω台であった。
(第4実験例)
第4実験例においては、(100)配向させたZrNを配向制御層として用い、第1化合物としてNiWOを用いた例を示す。
ZrNの成膜はn型(001)Si基板上に、Zrターゲット(径100mm)を用いて行った。成膜の前において、予め自然酸化膜を除去した。RFパワー60W、アルゴンガス97%、Nガス3%、全ガス圧0.3Pa、基板温度500℃、の中で、RFマグネトロンスパッタを行った結果、(100)配向したZrNが得られた。ZrNの膜厚は50nmとした。
第1化合物としてNiWOを成膜した。ターゲットは成膜時に定比組成となるように、その混合比が調整されたターゲットを用いて、Ar(アルゴン)95%、O(酸素)5%、の雰囲気中で、RFマグネトロンスパッタを行った。RFパワーは100W、全ガス圧は1.0Pa、基板温度は600℃、とし、第1化合物NiWOの膜厚は10nmとした。このとき、NiWOの配向は主に、a軸、c軸が第1の層に平行なac面配向であった。
最後に保護膜13BとしてSnOを2nm成膜して、図6に表した構造を有する記録媒体を得た。
第1実験例の評価方法1と同様の方法で評価した結果、高抵抗状態の抵抗は10Ω台、低抵抗状態の抵抗は10Ω台であった。
第1実験例の評価方法2と同様の方法で評価した結果、高抵抗状態の抵抗は10Ω台、低抵抗状態の抵抗は10Ω台であった。
(第5実験例)
第5実験例においては、(001)配向させたIrOを配向制御層として用い、第1化合物としてNiTiOを用いた例を示す。
IrOの成膜は、サファイア基板(100)上に、Irターゲット(径100mm)を用いて行った。RFパワー300W、アルゴンガス67%、酸素ガス33%、全ガス圧6Pa、基板温度300℃、の中で、RFマグネトロンスパッタを行った結果、(001)配向したIrOが得られた。IrOの膜厚は50nmとした。
第1化合物としてNiTiOを成膜した。ターゲットは成膜時に定比組成となるように、その混合比が調整されたターゲットを用いて、Ar(アルゴン)95%、O(酸素)5%の雰囲気中で、RFマグネトロンスパッタを行った。RFパワーは100W、全ガス圧は1.0Pa、基板温度は700℃、とし、第1化合物NiTiOの膜厚は10nmとした。このとき、NiTiOの配向は主に(110)配向であった。
最後に保護膜13BとしてSnOを2nm成膜して、図6に表した構造を有する記録媒体を得た。
第1実験例の評価方法1と同様の方法で評価した結果、高抵抗状態の抵抗は10Ω台、低抵抗状態の抵抗は10Ω台であった。
第1実験例の評価方法2と同様の方法で評価した結果、高抵抗状態の抵抗は10Ω台、低抵抗状態の抵抗は10Ω台であった。
(第6実験例)
第6実験例においては、(111)配向させたTiNを配向制御層として用い、第1化合物としてZnMnを、第2化合物としてTiOを用いた例を示す。
第2実験例と同様の方法により、Si(100)基板上に、(111)配向したTiNを配向制御層として、(110)配向した厚さ10nmのZnMnを成膜した。
さらに、Tiターゲット(径100mm)を用いて、Ar(アルゴン)95%、O(酸素)5%、の雰囲気中で、RFマグネトロンスパッタを行い、TiO膜を得た。RFパワーは100W、全ガス圧は1.0Pa、基板温度は600℃、とし、第2化合物TiOの膜厚は3nmとした。このTiOを解析した結果、ホランダイト構造に似た構造をしており、c軸配向に近かった。
さらに、保護膜13BとしてSnOを2nm成膜して、図6に表した構造を有する記録媒体を得た。
第1実験例の評価方法1と同様の方法で評価した結果、高抵抗状態の抵抗は1010Ω台、低抵抗状態の抵抗は10Ω台であった。
第1実験例の評価方法2と同様の方法で評価した結果、高抵抗状態の抵抗は1010Ω台、低抵抗状態の抵抗は10Ω台であった。
(比較例)
比較例においては、記録層の第1化合物をNiOとした点を除き、第1実験例のサンプルと同じものを使用する。(100)配向させたVN膜上に、NiOターゲット(径100mm)を用いて、Ar(アルゴン)95%、O(酸素)5%、の雰囲気中で、RFマグネトロンスパッタを行い、NiOを成膜した。RFパワーは100W、全ガス圧は1.0Pa、基板温度は400℃、とし、第1化合物NiOの膜厚は10nmとした。このとき、NiOの配向は主に(100)配向であった。
本比較例では、第1実験例と同様に10nsec幅で、1.5Vのパルスを印加した場合においては、書き込み/消去を行うことができなかったので、以下の条件にて書き込み/消去を行った。
[評価方法1’]
評価方法1’について説明する。
書き込みは、プローブ2に、例えば、10nsec幅で、8Vの電圧パルスを印加することにより行う。
消去は、プローブ2に、例えば、1μsec幅で、2Vの電圧パルスを印加することにより行う。
書き込み/消去の合間に、読み出しを実行した。読み出しは、プローブ2に、10nsec幅で、0.1Vの電圧パルスを印加し、記録層(記録ビット)22の抵抗値を測定することにより行った。
[評価方法2’]
評価方法2’について説明する。
評価方法2’においては、パルス消去による評価を行う。
書き込みは、プローブ2に、例えば、10nsec幅で、5Vの電圧パルスを印加することにより行う。
消去は、プローブ2に、例えば、10nsec幅で、−5Vの電圧パルスを印加することにより行う。
書き込み/消去の合間に、読み出しを実行した。読み出しは、プローブ2に、10nsec幅で、0.1Vの電圧パルスを印加し、記録層(記録ビット)22の抵抗値を測定することにより行う。
評価方法1’で評価した結果、高抵抗状態の抵抗は10Ω台、低抵抗状態の抵抗は10Ω台であった。
評価方法2’で評価した結果、高抵抗状態の抵抗は10Ω台、低抵抗状態の抵抗は10Ω台であった。
このように、記録層としてNaCl構造を有するNiOを用いた場合においては、陽イオンの拡散が生じにくいため、書き込み/消去に大きな電圧を要する。
以上、図1〜図33を参照しつつ説明したように、本実施形態によれば、情報記録(書き込み)は、電場が印加された部位(記録単位)のみで行われるため、極めて微細な領域に、極めて小さな消費電力で情報を記録できる。
また、消去は、熱を印加することにより行うが、本実施形態の例で提案する材料を用いれば酸化物の構造変化がほとんど生じないため、小さな消費電力で消去が可能となる。あるいは、消去は記録時と逆向きの電場を印加して行うこともできる。この場合には、熱の拡散というエネルギーロスが少ないため、より小さな消費電力で消去が可能となる。
さらに、本実施形態によれば、書き込み後においては、絶縁体内に導体部が形成された形となるため、読み出しの際においては、電流が導体部に集中して流れることになり、感知効率が極めて高い記録原理を実現できる。
さらに、本実施形態によれば、移動しやすい陽イオンと、母体構造を安定に保つ遷移元素イオンと、を組みあわせることにより、繰り返し安定に記録消去することが可能となる。
このように、本実施形態の例によれば、極めて単純な仕組みであるにもかかわらず、従来技術では到達することのできない記録密度による情報記録を可能とする。従って、本実施形態の例は、現在の不揮発性メモリの記録密度の壁を打ち破る次世代技術として産業上のメリットは多大である。
なお、本実施形態の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、本実施形態の例は、成膜された直後の状態を初期状態として、セット、リセットを定義したが、セット、リセットの定義は任意のものであり、本実施形態の例に限定されるものではない。さらに、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
本発明の第1の実施の形態にかかる情報記録再生装置における情報の記録/再生の基本原理を説明するための概念図である。 第2実施形態の記録部の構造を表す概念図である。 記録層12を構成する第1及び第2の層12A,12Bを交互に積層させた具体例を表す模式図である。 本発明の実施形態に係るプローブメモリを表す模式図である。 本発明の実施形態に係るプローブメモリを表す模式図である。 記録(セット動作)時の状態を説明するための概念図である。 記録について表した模式図である。 再生について表した模式図である。 記録する状態を表した模式図である。 再生時の状態を表す模式図である。 第1〜第2実施形態のいずれかの記録層を備えたクロスポイント型半導体メモリを表す模式図である。 図11の半導体メモリのメモリセルアレイ部の構造を表す模式図である。 メモリセル33の構造を例示する模式図である。 メモリセルアレイの他の具体例を表す模式図である。 メモリセルアレイの他の具体例を表す模式図である。 フラッシュメモリのメモリセルを表す模式断面図である。 NANDセルユニットの回路図である。 本発明の実施形態に係るNANDセルユニットの構造を表す模式図である。 通常のMISトランジスタを用いた具体例を表す模式図である。 NAND型フラッシュメモリの変形例を表す模式図である。 NORセルユニットの回路図である。 本発明の実施形態に係るNORセルユニットの構造を表す模式図である。 2トランジスタ型セルユニットの回路図である。 本発明の実施形態に係る2トラセルユニットの構造を表す模式図である。 通常のMISトランジスタを用いた具体例を表す模式図である 結晶が膜厚方向に分断された第1実施形態の記録部の構造を表す概念図である。 記録層と配向制御層との結晶軸であるa軸、b軸、c軸の方向を例示した模式図である。 配向面の定義を説明するための模式図である。 スピネル構造を有する材料を第1化合物として用いた記録層の格子定数と配向制御層の格子定数との差の計算結果をまとめた表である。 デラフォサイト構造を有する材料を第1化合物として用いた記録層の格子定数と配向制御層の格子定数との差の計算結果をまとめた表である。 ウルフラマイト構造を有する材料を第1化合物として用いた記録層の格子定数と配向制御層の格子定数との差の計算結果をまとめた表である。 イルメナイト構造を有する材料を第1化合物として用いた記録層の格子定数と配向制御層の格子定数との差の計算結果をまとめた表である。 第1化合物を含む記録層の格子定数と第2化合物を含む記録層の格子定数との差の計算結果をまとめた表である。
符号の説明
11 電極層、 11A 配向制御層、 12 記録層、 12A 第1の層、 12B 第2の層、 13A 電極層(保護層)、13B 保護層、 14 メタル層、 15 ドライバ、 16 スキャナー、 20 基板、 21 電極層、21A 配向制御層、 22 記録層、 23 基板、 24 プローブ、 25,26 マルチプレクスドライバ、 27 記録ビット、 30 半導体チップ、 31 デコーダ、 32 読み出し回路、 33 メモリセル、 34 ダイオード、34A 配向制御層、 35 ヒータ層、 41 半導体基板、 41a 型半導体基板、 41b 型ウェル領域、 41c 型ウェル領域、 42 拡散層、 43 ゲート絶縁層、43A 配向制御層、 44 記録層、 45 コントロールゲート電極、 47 半導体層、47A 配向制御層

Claims (22)

  1. 少なくとも2種類の陽イオン元素を有する複合化合物であって、前記陽イオン元素の少なくともいずれかは電子が不完全に満たされたd軌道を有する遷移元素であり、隣接する前記陽イオン元素間の最短距離は0.32nm以下である第1化合物を含む第1の層を有する記録層と、
    前記記録層に電圧を印加して前記記録層に相変化を発生させて情報を記録する電圧印加部と、
    前記記録層に電圧を印加する電極層と、
    前記記録層と前記電極層との間に設けられ、前記記録層の配向を制御する配向制御層と、
    を備えたことを特徴とする情報記録再生装置。
  2. 前記配向制御層は、Si、Ti、Zr、Hf、V、Nb、Ta、Wよりなる群から選択された少なくともいずれかの元素と窒素との化合物を含むことを特徴とする請求項1記載の情報記録再生装置。
  3. 前記配向制御層は、Ru、Ir、Ta、Mg、Ce、Wよりなる群から選択された少なくともいずれかの元素と酸素との化合物を含むことを特徴とする請求項1記載の情報記録再生装置。
  4. 前記第1化合物は、A(0.1≦x≦2.2、1.5≦y≦2)で表されるスピネル構造を有し、前記Aと前記Mは互いに異なる元素であり、前記XはO(酸素)、N(窒素)よりなる群から選択された少なくともいずれかを含む元素あり、
    前記第1化合物のa軸またはc軸が膜面に対して水平方向あるいは水平方向から45度以内の範囲に配向していることを特徴とする請求項1〜3のいずれか1つに記載の情報記録再生装置。
  5. 前記配向制御層は、
    (100)、(001)、若しくは(110)配向したIrの酸化物若しくはRuの酸化物、
    または、
    (100)、(110)、若しくは(111)配向したTiの窒化物、Vの窒化物、若しくはWの窒化物、
    または、
    (100)若しくは(110)配向したZrの酸化物若しくはHfの窒化物、
    または、
    (100)、(001)、若しくは(110)配向したSiの窒化物、
    を含むことを特徴とする請求項4記載の情報記録再生装置。
  6. 前記第1化合物は、(110)配向していることを特徴とする請求項4記載の情報記録再生装置。
  7. 前記配向制御層は、
    (100)若しくは(110)配向したIrの酸化物若しくはRuの酸化物、
    または、
    (100)、(110)、若しくは(111)配向したTiの窒化物、Vの窒化物、若しくはWの窒化物、
    または、
    (110)配向したZrの窒化物若しくはHfの窒化物、
    または、
    (100)若しくは(110)配向したSiの窒化物、
    を含むことを特徴とする請求項6記載の情報記録再生装置。
  8. 前記第1化合物は、A(0.1≦x≦1.1、0.9≦y≦1.1)で表されるデラフォサイト構造を有し、前記Aと前記Mは互いに異なる元素であり、前記XはO(酸素)、N(窒素)よりなる群から選択された少なくともいずれかを含む元素あり、
    前記第1化合物のc軸が膜面に対して水平方向あるいは水平方向から45度以内の範囲に配向していることを特徴とする請求項1〜3のいずれか1つに記載の情報記録再生装置。
  9. 前記配向制御層は、
    (100)、(001)、若しくは(110)配向したIrの酸化物若しくはRuの酸化物、
    または、
    (110)若しくは(111)配向したTiの窒化物、Vの窒化物、若しくはWの窒化物、
    または、
    (100)、(110)、若しくは(111)配向したZrの窒化物若しくはHfの窒化物、
    または、
    (100)、(001)、若しくは(110)配向したSiの窒化物、
    を含むことを特徴とする請求項8記載の情報記録再生装置。
  10. 前記第1化合物は、
    (110)配向、または、ac面配向、
    していることを特徴とする請求項8または9に記載の情報記録再生装置。
  11. 前記第1化合物は、A(0.5≦x≦1.1、0.7≦y≦1.1)で表されるウルフラマイト構造を有し、前記Aと前記Mは互いに異なる元素であり、前記XはO(酸素)、N(窒素)よりなる群から選択された少なくともいずれかを含む元素あり、
    前記第1化合物のa軸が膜面に対して水平方向あるいは水平方向から45度以内の範囲に配向していることを特徴とする請求項1〜3のいずれか1つに記載の情報記録再生装置。
  12. 前記配向制御層は、
    (100)若しくは(001)配向したIrの酸化物若しくはRuの酸化物、
    または、
    (100)若しくは(110)配向したTiの窒化物、Zrの窒化物、Hfの窒化物、Vの窒化物、若しくはWの窒化物、
    を含むことを特徴とする請求項11記載の情報記録再生装置。
  13. 前記第1化合物は、(01−1)配向していることを特徴とする請求項11または12に記載の情報記録再生装置。
  14. 前記配向制御層は、(100)配向したTiの窒化物、Vの窒化物、もしくはWの窒化物を含むことを特徴とする請求項13記載の情報記録再生装置。
  15. 前記第1化合物は、A(0.5≦x≦1.1、0.9≦y≦1)で表されるイルメナイト構造を有し、前記Aと前記Mは互いに異なる元素であり、前記XはO(酸素)、N(窒素)よりなる群から選択された少なくともいずれかを含む元素あり、
    前記第1化合物のc軸が膜面に対して水平方向あるいは水平方向から45度以内の範囲に配向していることを特徴とする請求項1〜3のいずれか1つに記載の情報記録再生装置。
  16. 前記配向制御層は、
    (100)、(001)、(110)、若しくは(111)配向したIrの酸化物若しくはRuの酸化物、
    または、
    (100)、(110)、若しくは(111)配向したTiの窒化物、Zrの窒化物、Hfの 窒化物、Vの 窒化物、若しくはWの窒化物、
    または、
    (100)若しくは(110)配向したSiの窒化物、
    を含むことを特徴とする請求項15記載の情報記録再生装置。
  17. 前記第1化合物は、
    (110)配向、または、ac面配向、
    していることを特徴とする請求項15〜16のいずれか1つに記載の情報記録再生装置。
  18. 前記記録層は、前記第1の層に接して設けられた第2の層をさらに有し、
    前記第2の層は、前記陽イオンを収容可能な空隙サイトを有することを特徴とする請求項1〜17のいずれか1つに記載の情報記録再生装置。
  19. 前記電圧印加部は、前記記録層の記録単位に対して前記電圧を局所的に印加するためのプローブを含むことを特徴とする請求項1〜18のいずれか1つに記載の情報記録再生装置。
  20. 前記電圧印加部は、前記記録層を挟んだワード線及びビット線を含むことを特徴とする請求項1〜18のいずれか1つに記載の情報記録再生装置。
  21. 前記電圧印加部は、ゲート電極とゲート絶縁膜とを有するMISトランジスタを含み、 前記記録層は、前記MISトランジスタの前記ゲート電極と前記ゲート絶縁層との間に設けられたことを特徴とする請求項1〜18のいずれかの1つに記載の情報記録再生装置。
  22. 前記電圧印加部は、第1導電型半導体基板内に設けられた2つの第2導電型拡散層と、 前記2つの第2導電型拡散層の間の前記第1導電型半導体基板上の第1導電型半導体層と、
    前記2つの第2導電型拡散層間における導通/非導通を制御するゲート電極と、
    を含み、
    前記記録層は、前記ゲート電極と前記第1導電型半導体層との間に配置されることを特徴とする請求項1〜18のいずれか1つに記載の情報記録再生装置。
JP2007155710A 2007-06-12 2007-06-12 情報記録再生装置 Expired - Fee Related JP4792010B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007155710A JP4792010B2 (ja) 2007-06-12 2007-06-12 情報記録再生装置
PCT/JP2008/060776 WO2008153100A1 (ja) 2007-06-12 2008-06-12 情報記録再生装置
US12/636,646 US7995382B2 (en) 2007-06-12 2009-12-11 Information recording and reproducing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007155710A JP4792010B2 (ja) 2007-06-12 2007-06-12 情報記録再生装置

Publications (3)

Publication Number Publication Date
JP2008310859A true JP2008310859A (ja) 2008-12-25
JP2008310859A5 JP2008310859A5 (ja) 2009-08-06
JP4792010B2 JP4792010B2 (ja) 2011-10-12

Family

ID=40129705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007155710A Expired - Fee Related JP4792010B2 (ja) 2007-06-12 2007-06-12 情報記録再生装置

Country Status (3)

Country Link
US (1) US7995382B2 (ja)
JP (1) JP4792010B2 (ja)
WO (1) WO2008153100A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010095296A1 (ja) * 2009-02-20 2010-08-26 株式会社村田製作所 抵抗記憶素子およびその使用方法
WO2010095295A1 (ja) * 2009-02-20 2010-08-26 株式会社村田製作所 抵抗記憶素子およびその使用方法
JP2011035284A (ja) * 2009-08-05 2011-02-17 Toshiba Corp 情報記録再生装置
JP2011065737A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 抵抗変化型メモリ

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010029607A1 (ja) * 2008-09-09 2010-03-18 株式会社 東芝 情報記録再生装置
MX343479B (es) 2009-03-30 2016-11-07 Toshiba Kk Miembro resistente a la corrosion y metodo para producirlo.
JP2013079232A (ja) * 2011-09-30 2013-05-02 Rohm & Haas Electronic Materials Llc 光酸発生剤およびこれを含むフォトレジスト
US10395361B2 (en) 2015-08-10 2019-08-27 Kla-Tencor Corporation Apparatus and methods for inspecting reticles
KR20240015740A (ko) 2017-06-02 2024-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
JP7195068B2 (ja) 2017-06-26 2022-12-23 株式会社半導体エネルギー研究所 半導体装置、電子機器
WO2019003042A1 (ja) 2017-06-27 2019-01-03 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019008483A1 (ja) 2017-07-06 2019-01-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
US10665604B2 (en) 2017-07-21 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, memory device, and electronic device
JP7062545B2 (ja) 2018-07-20 2022-05-06 キオクシア株式会社 記憶素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005101420A1 (en) * 2004-04-16 2005-10-27 Matsushita Electric Industrial Co. Ltd. Thin film memory device having a variable resistance
JP2006196566A (ja) * 2005-01-12 2006-07-27 Matsushita Electric Ind Co Ltd 可変抵抗薄膜素子およびそれを用いた不揮発性記憶素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4249992B2 (ja) 2002-12-04 2009-04-08 シャープ株式会社 半導体記憶装置及びメモリセルの書き込み並びに消去方法
US7729158B2 (en) * 2003-04-03 2010-06-01 Kabushiki Kaisha Toshiba Resistance change memory device
JP2005252068A (ja) 2004-03-05 2005-09-15 Sony Corp 記憶装置
WO2005106955A1 (ja) * 2004-04-27 2005-11-10 Matsushita Electric Industrial Co., Ltd. 記憶素子
JP4701427B2 (ja) 2004-04-28 2011-06-15 パナソニック株式会社 スイッチング素子およびそれを用いたアレイ型機能素子
JP2007073779A (ja) * 2005-09-07 2007-03-22 Elpida Memory Inc 不揮発性メモリ素子及びその製造方法
US7733684B2 (en) * 2005-12-13 2010-06-08 Kabushiki Kaisha Toshiba Data read/write device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005101420A1 (en) * 2004-04-16 2005-10-27 Matsushita Electric Industrial Co. Ltd. Thin film memory device having a variable resistance
JP2006196566A (ja) * 2005-01-12 2006-07-27 Matsushita Electric Ind Co Ltd 可変抵抗薄膜素子およびそれを用いた不揮発性記憶素子

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010095296A1 (ja) * 2009-02-20 2010-08-26 株式会社村田製作所 抵抗記憶素子およびその使用方法
WO2010095295A1 (ja) * 2009-02-20 2010-08-26 株式会社村田製作所 抵抗記憶素子およびその使用方法
CN102326253A (zh) * 2009-02-20 2012-01-18 株式会社村田制作所 电阻记忆元件及其使用方法
CN102334187A (zh) * 2009-02-20 2012-01-25 株式会社村田制作所 电阻记忆元件及其使用方法
US8462539B2 (en) 2009-02-20 2013-06-11 Murata Manufacturing Co., Ltd. Resistive memory element and use thereof
US8542520B2 (en) 2009-02-20 2013-09-24 Murata Manufacturing Co., Ltd. Resistive memory element and use thereof
JP5459515B2 (ja) * 2009-02-20 2014-04-02 株式会社村田製作所 抵抗記憶素子およびその使用方法
JP5459516B2 (ja) * 2009-02-20 2014-04-02 株式会社村田製作所 抵抗記憶素子およびその使用方法
JP2011035284A (ja) * 2009-08-05 2011-02-17 Toshiba Corp 情報記録再生装置
JP2011065737A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 抵抗変化型メモリ

Also Published As

Publication number Publication date
WO2008153100A1 (ja) 2008-12-18
JP4792010B2 (ja) 2011-10-12
US20100142262A1 (en) 2010-06-10
US7995382B2 (en) 2011-08-09

Similar Documents

Publication Publication Date Title
JP4792010B2 (ja) 情報記録再生装置
JP4792107B2 (ja) 情報記録再生装置
JP5351144B2 (ja) 情報記録再生装置
JP4792007B2 (ja) 情報記録再生装置
JP4791948B2 (ja) 情報記録再生装置
JP4792006B2 (ja) 情報記録再生装置
JP5216847B2 (ja) 情報記録再生装置
JP4792009B2 (ja) 情報記録再生装置
WO2009122569A1 (ja) 情報記録再生装置
KR100908957B1 (ko) 데이터 판독/기입 디바이스
JP4908555B2 (ja) 情報記録再生装置
JP4792008B2 (ja) 情報記録再生装置
JP2008251108A (ja) 情報記録再生装置
JP4792108B2 (ja) 情報記録再生装置
WO2009122571A1 (ja) 情報記録再生装置
JP2012138512A (ja) 情報記録再生装置
JP5306363B2 (ja) 情報記録再生装置
WO2009098734A1 (ja) 情報記録再生装置
JP2008251107A (ja) 情報記録再生装置
JP2008251126A (ja) 情報記録再生装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees