[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008235318A - 窒化物半導体ウェハ及び薄膜半導体装置の製造方法 - Google Patents

窒化物半導体ウェハ及び薄膜半導体装置の製造方法 Download PDF

Info

Publication number
JP2008235318A
JP2008235318A JP2007068270A JP2007068270A JP2008235318A JP 2008235318 A JP2008235318 A JP 2008235318A JP 2007068270 A JP2007068270 A JP 2007068270A JP 2007068270 A JP2007068270 A JP 2007068270A JP 2008235318 A JP2008235318 A JP 2008235318A
Authority
JP
Japan
Prior art keywords
layer
substrate
nitride
gaas
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007068270A
Other languages
English (en)
Inventor
Mitsuhiko Ogiwara
光彦 荻原
Yuuki Igari
友希 猪狩
Hiroyuki Fujiwara
博之 藤原
Tomohiko Sagimori
友彦 鷺森
Takahito Suzuki
貴人 鈴木
Hironori Furuta
裕典 古田
Yuuryo Nakai
佑亮 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Oki Digital Imaging Corp
Original Assignee
Oki Data Corp
Oki Digital Imaging Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp, Oki Digital Imaging Corp filed Critical Oki Data Corp
Priority to JP2007068270A priority Critical patent/JP2008235318A/ja
Priority to US12/076,052 priority patent/US20080224170A1/en
Publication of JP2008235318A publication Critical patent/JP2008235318A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Led Devices (AREA)
  • Weting (AREA)

Abstract

【課題】非透明な基板上に形成した窒化物化合物半導体層を化学的なエッチング処理によって基板から剥（はく）離させることにより、基板を再利用することができるようにする。
【解決手段】基板と、該基板上に形成されたIII-V 族の窒化物化合物半導体層と、前記基板と窒化物化合物半導体層との間に形成されたＡｌx Ｇａ1-x Ａｓ層（ｘ≧０．６）とを有する。
【選択図】図１

Description

本発明は、窒化物半導体ウェハ及び薄膜半導体装置の製造方法に関するものである。
従来、各種の光源としてＬＥＤ（発光ダイオード：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の半導体発光素子が使用されている。そして、半導体発光素子としては、窒化物半導体をエピタキシャル成長させて形成した層を含む積層構造を備えるものが提案されている（例えば、特許文献１参照。）。
図２は従来の窒化物半導体の積層構造を示す図である。
図において、１０１はサファイヤ基板であり、該サファイヤ基板１０１上に表面窒化膜１０２及びＡｌＮバッファ層１０３が順次形成され、さらに、該ＡｌＮバッファ層１０３上に窒化物半導体層としてのＧａＮ層１０４及びＧａＮ発光層１０５が形成されている。また、ＧａＮ層１０４及びＧａＮ発光層１０５の上には、それぞれ、電極が形成されている。このような積層構造を有するものを加工して、サファイヤ基板１０１上に形成された半導体発光素子を得ることができる。
特開平５−４１５４１号公報
しかしながら、前記従来の半導体発光素子においては、高価なサファイヤ基板１０１上に形成されているので、コストが高くなってしまう。また、サファイヤ基板１０１は加工し難いので、スクライブして半導体発光素子をチップ個片にすることが困難である。
そこで、サファイヤ基板１０１から窒化物半導体層を剥（はく）離して使用することが考えられる。そして、一般的に、半導体層を基板から剥離する手段としては、レーザリフトオフ法が知られている。該レーザリフトオフ法によれば、レーザ光を基板側、すなわち、サファイヤ基板１０１側から窒化物半導体層に照射することによって、該窒化物半導体層をサファイヤ基板１０１から剥離する。
しかし、レーザリフトオフ法では、窒化物半導体層をサファイヤ基板１０１から剥離する面、すなわち、剥離面をレーザ光でスキャンしなければならないので、大面積の窒化物半導体層を剥離させることは困難である。また、使用することができる基板は、サファイヤ基板１０１のようにレーザ光に対して透明な材料に限定されている。そして、前述のように、サファイヤ基板１０１は高価である。そのため、窒化物半導体層を基板から剥離させることは量産的には困難である。
本発明は、前記従来の問題点を解決して、非透明な基板上に形成した窒化物化合物半導体層を化学的なエッチング処理によって基板から剥離させることにより、基板を再利用することができる窒化物半導体ウェハ及び薄膜半導体装置の製造方法を提供することを目的とする。
そのために、本発明の窒化物半導体ウェハにおいては、基板と、該基板上に形成されたIII-V 族の窒化物化合物半導体層と、前記基板と窒化物化合物半導体層との間に形成されたＡｌx Ｇａ1-x Ａｓ層（ｘ≧０．６）とを有する。
本発明によれば、窒化物半導体ウェハにおいては、非透明な基板上に形成した窒化物化合物半導体層を化学的なエッチング処理によって基板から剥離させるようになっている。これにより、基板を再利用することができる。
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
図１は本発明の第１の実施の形態における窒化物半導体ウェハの積層構造を示す模式図である。
図において、１１は本実施の形態における窒化物半導体ウェハの非透明な基板としてのＧａＡｓ基板である。そして、１２は該ＧａＡｓ基板１１上に形成されたバッファ層としてのＧａＡｓバッファ層であり、１３は該ＧａＡｓバッファ層１２上に形成された犠牲層としてのＡｌＡｓ層である。該ＡｌＡｓ層１３は、窒化物化合物半導体層をＧａＡｓ基板１１から剥離させるために形成された層であり、後述する剥離エッチング液にエッチングされやすい層である。
また、１４は、ＡｌＡｓ層１３上に形成された化合物半導体層としてのＧａＡｓ層であり、１５は該ＧａＡｓ層１４上に形成されたバッファ層としてのＡｌＮバッファ層であり、１６はIII-V 族の窒化物化合物半導体層としてのＧａＮ層である。
これらの各層は、例えば、有機金属気相成長法（ＭＯＣＶＤ）や分子線エピタキシー法（ＭＢＥ法）によって形成することができる。
なお、ＧａＡｓ基板１１としては、例えば、ＧａＡｓ（１００）基板やＧａＡｓ（１１１）基板を使用することができる。
そして、前記ＧａＡｓ基板１１上に順次、ＧａＡｓバッファ層１２、ＡｌＡｓ層１３及びＧａＡｓ層１４を成長させる。例えば、成長温度は、６００〔℃〕〜７５０〔℃〕とすることが望ましい。
続いて、ＡｌＮバッファ層１５を低温で成長させる。成長温度は、例えば、４００〜６００〔℃〕の範囲とすることが望ましい。
続いて、例えば、水素又は窒素＋アンモニアの雰囲気ガス中で、ＧａＮの成長温度、例えば、８００〜１１００〔℃〕にまで昇温する。その後、ＧａＮ層１６を成長させる。
次に、前記窒化物半導体ウェハのＧａＮ層１６をＧａＡｓ基板１１から剥離させて薄膜半導体装置を製造する方法について説明する。
図３は本発明の第１の実施の形態における薄膜半導体装置を製造する方法を示す第１の図、図４は本発明の第１の実施の形態における薄膜半導体装置を製造する方法を示す第２の図、図５は本発明の第１の実施の形態における薄膜半導体装置を製造する方法を示す第３の図、図６は本発明の第１の実施の形態における薄膜半導体装置を製造する方法を示す第４の図である。
ここで、ＧａＡｓ基板１１上に形成されたＧａＡｓバッファ層１２、ＡｌＡｓ層１３及びＧａＡｓ層１４は、ＧａＡｓ基板１１と格子整合したエピタキシャル層である。また、ＧａＡｓ層１４上に形成されたＡｌＮバッファ層１５は、その上のＧａＮ層１６が良好な結晶性を備えるためのバッファ層としての役割を果たす層である。
そして、ＡｌＡｓ層１３は、ＧａＡｓ層１４、ＡｌＮバッファ層１５及びＧａＮ層１６に対して選択的にエッチングされることによって、ＧａＡｓ層１４、ＡｌＮバッファ層１５及びＧａＮ層１６を選択的に剥離するための層である。例えば、剥離用のエッチング液としてフッ酸等の酸を使用することによって、図３に示されるように、ＡｌＡｓ層１３を選択的にエッチングすることができる。
このように、ＡｌＡｓ層１３を選択的にエッチングすることによって、図４に示されるように、ＧａＡｓ層１４、ＡｌＮバッファ層１５及びＧａＮ層１６をＧａＡｓ基板１１から剥離させて分離し、半導体薄膜層１７とすることができる。この場合、ＧａＡｓ層１４とＡｌＡｓ層１３とのエッチング液に対するエッチング速度の比を、例えば、１０7 程度と極めて大きくすることができるので、ＡｌＡｓ層１３をエッチング除去した後のＧａＡｓ層１４の面、すなわち、半導体薄膜層１７の剥離面を平坦（たん）な面にすることができる。このような面の平坦性は、例えば、少なくとも５〔ｎｍ〕以下、より望ましくは、２〔ｎｍ〕以下とすることが望ましい。ここで平坦性とは、原子間力顕微鏡（ＡＦＭ）によって、例えば、５〔μｍ□〕〜２５〔μｍ□〕の領域で測定した表面粗さで、測定領域内の平均の表面粗さである。
そして、ＧａＡｓ基板１１から剥離されて分離した半導体薄膜層１７は、図５に示されるように、ＧａＡｓ基板１１と別の基板１８上にボンディングすることができる。
なお、該基板１８の表面は、図６に示されるように、基板１８を構成する材料とは別の材料から成る膜１８ａ、例えば、絶縁膜や導電膜によって被覆されていてもよい。
このように、本実施の形態においては、ＧａＡｓ基板１１上に該ＧａＡｓ基板１１に対して選択的にエッチングされる剥離層としてのＡｌＡｓ層１３を形成し、その上に窒化物化合物半導体層としてのＧａＮ層１６を形成するエピタキシャル層構造を採用したので、ＧａＡｓ基板１１をエッチング除去することなく、ＧａＮ層１６を含む半導体薄膜層１７をＧａＡｓ基板１１から剥離させることができる。また、ＡｌＡｓ層１３に接する層をＧａＡｓ層１４としたので、半導体薄膜層１７の剥離面として平坦な面を得ることができる。
なお、本実施の形態においては、剥離層がＡｌＡｓ層１３である場合について説明したが、ＡｌＡｓ以外の材質、例えば、ＡｌX Ｇａ1-X Ａｓ（ｘ≧０．６）から成る層を剥離層とすることもできる。また、前記ＡｌＮバッファ層１５は、ＡｌＡｓから成る層を窒化した層、又は、ＧａＡｓから成る層を窒化した層で代えることもできる。さらに、ＡｌＮバッファ層１５上にＡｌＧａＮから成る層やＡｌＮ／ＧａＮの超格子層を形成することもできる。さらに、ＧａＡｓ層１４上にＧａＡｓ／ＡｌＮの超格子層を形成することもできる。さらに、ＧａＮ層１６は、適宜他の層で代えることができる。例えば、ｎ−ＧａＮから成る層、ＩｎＧａＮ／ＧａＮの量子井戸構造層、ｐ−ＡｌＧａＮから成る層、ｐ−ＧａＮから成る層で代えることもできる。
次に、本発明の第２の実施の形態について説明する。なお、第１の実施の形態と同じ構造を有するものについては、同じ符号を付与することによってその説明を省略する。また、前記第１の実施の形態と同じ動作及び同じ効果についても、その説明を省略する。
図７は本発明の第２の実施の形態における窒化物半導体ウェハの積層構造を示す模式図である。
本実施の形態においては、窒化物半導体ウェハの非透明な基板として、前記第１の実施の形態におけるＧａＡｓ基板１１に代えて、Ｓｉ基板２１が使用されている。そして、図に示されるように、Ｓｉ基板２１上に、ＧａＡｓバッファ層２２、ＧａＡｓ層２３、ＡｌＡｓ層２４、ＧａＡｓ層２５、ＡｌＮバッファ層２６及びＧａＮ層２７が形成されている。
ここで、前記ＧａＡｓバッファ層２２は、例えば、４００〔℃〕〜５００〔℃〕の低温で成長させる。続いて、ＧａＡｓ層２３の成長温度、例えば、６５０〔℃〕〜７００〔℃〕にまで昇温する。そして、ＧａＡｓ層２３、ＡｌＡｓ層２４、ＧａＡｓ層２５を、例えば、６５０〔℃〕〜７００〔℃〕で成長させる。また、ＡｌＮバッファ層２６及びＧａＮ層２７は、前記第１の実施の形態におけるＡｌＮバッファ層１５及びＧａＮ層１６と同様にして、成長させることができる。
この場合、前記ＧａＡｓバッファ層２２は、ＧａＡｓ層２３よりも上の層の結晶性を良くするための緩衝層として作用する。また、剥離層としてのＡｌＡｓ層２４は、前記第１の実施の形態におけるＡｌＡｓ層１３と同様に、ＧａＡｓ層２５、ＡｌＮバッファ層２６及びＧａＮ層２７に対して選択的にエッチングされることによって、ＧａＡｓ層２５、ＡｌＮ層２６及びＧａＮ層２７を選択的に剥離するための層である。前記ＡｌＡｓ層２４を選択的にエッチングすることによって、ＧａＡｓ層２５、ＡｌＮバッファ層２６及びＧａＮ層２７をＳｉ基板２１から剥離させて分離し、半導体薄膜層とすることができる。
このように、本実施の形態においては、ＧａＡｓ基板１１に代えてＳｉ基板２１を使用したので、前記第１の実施の形態で得られる効果に加えて、窒化物半導体ウェハの非透明な基板のコストを低減することができる。
また、本実施の形態においても、前記第１の実施の形態と同様の変形が可能である。
次に、本発明の第３の実施の形態について説明する。なお、第１及び第２の実施の形態と同じ構造を有するものについては、同じ符号を付与することによってその説明を省略する。また、前記第１及び第２の実施の形態と同じ動作及び同じ効果についても、その説明を省略する。
図８は本発明の第３の実施の形態における窒化物半導体ウェハの積層構造を示す模式図である。
本実施の形態においては、剥離層として、前記第１の実施の形態におけるＡｌＡｓ層１３や前記第２の実施の形態におけるＡｌＡｓ層２４のような化合物半導体層に代えて、Ｓｉの窒化物層としてのＳｉＮ層３２が使用されている。また、基板３１は、Ｓｉ基板、ＧａＡｓ基板等から成るものである。そして、図に示されように、基板３１上に、ＳｉＮ層３２、ＡｌＮバッファ層３３及びＧａＮ層３４が形成されている。
ここで、前記ＡｌＮバッファ層３３は、例えば、４００〔℃〕程度の低温で形成する。また、ＧａＮ層３４は、例えば、８００〜１１００〔℃〕で成長させる。
この場合、前記ＡｌＮバッファ層３３は、ＧａＮ層３４の結晶性を良くするための緩衝層として作用する。また、ＳｉＮ層３２は、ＡｌＮバッファ層３３及びＧａＮ層３４に対して選択的にエッチングされ、ＡｌＮバッファ層３３及びＧａＮ層３４が基板３１から剥離させて分離し、半導体薄膜層とすることができる。例えば、エピタキシャル層としてのＡｌＮバッファ層３３及びＧａＮ層３４を成長させた図に示されるような窒化物半導体ウェハを、フッ酸ガス内に放置することによって、剥離層としてのＳｉＮ層３２を選択的にエッチングすることができる。なお、ＳｉＮ層３２を選択的にエッチングする際に、例えば、ＳｉＮ層３２が露出するように、島状パターンを形成することもできる。
このように、本実施の形態においては、剥離層としてＳｉＮ層３２を使用するので、前記第１及び第２の実施の形態の効果に加えて、ＡｌＮバッファ層２６のＡｌＮの格子定数と近く、より良好な半導体層を成長させることができる。
次に、本実施の形態における変形例について説明する。
図９は本発明の第３の実施の形態における窒化物半導体ウェハの第１の変形例の積層構造を示す模式図、図１０は本発明の第３の実施の形態における窒化物半導体ウェハの第２の変形例の積層構造を示す模式図である。
本実施の形態においても、前記第１及び第２の実施の形態と同様の変形が可能である。また、ＧａＮ層３４は、適宜、発光ダイオード等の発光素子や、ＨＥＭＴ素子等の電子デバイスと置き換えることができる。なお、この置き換えは、前記第１及び第２の実施の形態にも適用することができる。
例えば、発光ダイオードに置き換える場合には、一例として、図９に示されるような層構造と置き換えることができる。図９に示される例において、４１はｎ型ＧａＮ層であり、４６はＧａＮ／ＧａＩｎＮの多重量子井戸層である。該多重量子井戸層４６は、ＧａＮ層４２とＧａＩｎＮ層４３とを多数積層した積層構造を備える。そして、４４はｐ型ＡｌＧａＮ層であり、４５はｐ型ＧａＮ層である。
また、例えば、電子デバイスの構造の場合には、図１０に示されるような層構造と置き換えることができる。図１０に示される例において、５１はアンドープＧａＮ層であり、５２はアンドープＡｌＧａＮ層であり、５３はｎ型ＡｌＧａＮ層である。
なお、本実施の形態においては、基板３１がＳｉ基板、ＧａＡｓ基板等から成る場合について説明したが、基板３１は、Ｓｉ基板、ＧａＡｓ基板等以外にも、サファイヤ等から成る酸化物基板であってもよい。
次に、本発明の第４の実施の形態について説明する。なお、第１〜第３の実施の形態と同じ構造を有するものについては、同じ符号を付与することによってその説明を省略する。また、前記第１〜第３の実施の形態と同じ動作及び同じ効果についても、その説明を省略する。
図１１は本発明の第４の実施の形態における窒化物半導体ウェハの積層構造を示す模式図である。
本実施の形態においては、図に示されように、窒化物半導体ウェハの基板として、サファイヤ基板６１が使用されている。また、該サファイヤ基板６１上に剥離層としてＳｉ層６２が形成されている。なお、該Ｓｉ層６２の層厚は、例えば、５〔ｎｍ〕〜１〔μｍ〕である。
そして、前記Ｓｉ層６２上に、ＡｌＮバッファ層６３及び第１導電型ＧａＮ層６４が形成され、さらに、第１導電型ＧａＮ層６４上に多重量子井戸層６０が形成されている。該多重量子井戸６０は、Ｉｎx Ｇａ1-x Ａｓ層６５とＧａＮ層６６とを多数積層した積層構造を備える。さらに、該多重量子井戸層６０上に第２導電型Ａｌy Ｇａ1-y Ｎ層６７及び第２導電側コンタクト層６８が形成されている。
次に、半導体層をサファイヤ基板６１から剥離させて薄膜半導体装置を製造する方法について説明する。
図１２は本発明の第４の実施の形態における薄膜半導体装置を製造する方法を示す第１の図、図１３は本発明の第４の実施の形態における薄膜半導体装置を製造する方法を示す第２の図である。
図１２に示されるように、選択的なエッチングによって剥離層としてのＳｉ層６２を除去する。この場合、剥離用のエッチング液として、例えば、フッ酸等の酸、水酸化カリウム水溶液、水酸化テトラメチルアンモニウム水溶液等のアルカリを使用することによって、Ｓｉ層６２を選択的にエッチングすることができる。
そして、Ｓｉ層６２を選択的にエッチングして除去することによって、図１３に示されるように、ＡｌＮバッファ層６３より上の層をサファイヤ基板６１から剥離させて分離し、半導体薄膜層７０とすることができる。
このように、本実施の形態においては、窒化物半導体材料から成る半導体層を含む半導体薄膜層７０を、剥離層としてのＳｉ層６２を介してサファイヤ基板６１上に形成したので、前記第１〜第３の実施の形態で得られる効果に加えて、以下の効果が得られる。すなわち、半導体薄膜層７０の下側のＳｉ層６２の厚さが薄いので、半導体薄膜層７０とＳｉ層６２との熱膨張差によって半導体薄膜層７０に加えられる応力を低減することができ、半導体薄膜層７０におけるクラックの発生を防止することができ、欠陥の発生がない高品質な半導体薄膜層７０を得ることができる。
なお、本実施の形態においては、基板としてサファイヤ基板６１を使用した場合について説明したが、ＡｌＮ基板、ＺｎＯ基板、ＳｉＣ基板等を基板として使用することもできる。
また、本発明は前記実施の形態に限定されるものではなく、本発明の趣旨に基づいて種々変形させることが可能であり、それらを本発明の範囲から排除するものではない。
本発明の第１の実施の形態における窒化物半導体ウェハの積層構造を示す模式図である。 従来の窒化物半導体の積層構造を示す図である。 本発明の第１の実施の形態における薄膜半導体装置を製造する方法を示す第１の図である。 本発明の第１の実施の形態における薄膜半導体装置を製造する方法を示す第２の図である。 本発明の第１の実施の形態における薄膜半導体装置を製造する方法を示す第３の図である。 本発明の第１の実施の形態における薄膜半導体装置を製造する方法を示す第４の図である。 本発明の第２の実施の形態における窒化物半導体ウェハの積層構造を示す模式図である。 本発明の第３の実施の形態における窒化物半導体ウェハの積層構造を示す模式図である。 本発明の第３の実施の形態における窒化物半導体ウェハの第１の変形例の積層構造を示す模式図である。 本発明の第３の実施の形態における窒化物半導体ウェハの第２の変形例の積層構造を示す模式図である。 本発明の第４の実施の形態における窒化物半導体ウェハの積層構造を示す模式図である。 本発明の第４の実施の形態における薄膜半導体装置を製造する方法を示す第１の図である。 本発明の第４の実施の形態における薄膜半導体装置を製造する方法を示す第２の図である。
符号の説明
１１ ＧａＡｓ基板
１３ ＡｌＡｓ層
１４、２３ ＧａＡｓ層
１６、２７、３４、４２、６６ ＧａＮ層
２１ Ｓｉ基板
３２ ＳｉＮ層
６１ サファイヤ基板

Claims (11)

  1. （ａ）基板と、
    （ｂ）該基板上に形成されたIII-V 族の窒化物化合物半導体層と、
    （ｃ）前記基板と窒化物化合物半導体層との間に形成されたＡｌx Ｇａ1-x Ａｓ層（ｘ≧０．６）とを有することを特徴とする窒化物半導体ウェハ。
  2. 前記Ａｌx Ｇａ1-x Ａｓ層（ｘ≧０．６）と接するＧａＡｓ層を更に有する請求項１に記載の窒化物半導体ウェハ。
  3. 前記基板はＧａＡｓ基板である請求項１に記載の窒化物半導体ウェハ。
  4. 前記基板はＳｉ基板である請求項１に記載の窒化物半導体ウェハ。
  5. 前記Ｓｉ基板上にＧａＡｓ層を有していない請求項４に記載の窒化物半導体ウェア。
  6. （ａ）基板と、
    （ｂ）該基板上に形成されたIII-V 族の窒化物化合物半導体層と、
    （ｃ）前記基板と窒化物化合物半導体層との間に形成されたＳｉＮ層とを有することを特徴とする窒化物半導体ウェハ。
  7. 前記基板はＳｉ基板である請求項６に記載の窒化物半導体ウェハ。
  8. 前記基板は、酸化物である請求項１〜７のいずれか１項に記載の窒化物半導体ウェハ。
  9. （ａ）基板と、
    （ｂ）該基板上に形成されたIII-V 族の窒化物化合物半導体層と、
    （ｃ）前記基板と窒化物化合物半導体層との間に形成されたＳｉ層とを有することを特徴とする窒化物半導体ウェハ。
  10. 前記基板は、サファイヤ基板、窒化アルミニウム基板及び酸化亜鉛基板の中から選択される請求項９に記載の窒化物半導体ウェハ。
  11. 請求項１〜８のいずれか１項に記載の窒化物半導体ウェハの窒化物化合物半導体層をエッチング処理によって基板から剥離させることを特徴とする薄膜半導体装置の製造方法。
JP2007068270A 2007-03-16 2007-03-16 窒化物半導体ウェハ及び薄膜半導体装置の製造方法 Withdrawn JP2008235318A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007068270A JP2008235318A (ja) 2007-03-16 2007-03-16 窒化物半導体ウェハ及び薄膜半導体装置の製造方法
US12/076,052 US20080224170A1 (en) 2007-03-16 2008-03-13 Semiconductor wafer, light emitting diode print head, image forming apparatus, and method of producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007068270A JP2008235318A (ja) 2007-03-16 2007-03-16 窒化物半導体ウェハ及び薄膜半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008235318A true JP2008235318A (ja) 2008-10-02

Family

ID=39761753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007068270A Withdrawn JP2008235318A (ja) 2007-03-16 2007-03-16 窒化物半導体ウェハ及び薄膜半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20080224170A1 (ja)
JP (1) JP2008235318A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258351A (ja) * 2009-04-28 2010-11-11 Oki Data Corp 立方晶炭化ケイ素単結晶薄膜の製造方法及び半導体装置
KR101323274B1 (ko) 2011-04-25 2013-10-29 주식회사 세미콘라이트 3족 질화물 반도체 증착용 기판의 재생 방법
JP2014026999A (ja) * 2012-07-24 2014-02-06 Sophia School Corp 半導体装置、テンプレート基板、半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4097510B2 (ja) * 2002-11-20 2008-06-11 株式会社沖データ 半導体装置の製造方法
JP3813123B2 (ja) * 2002-12-25 2006-08-23 株式会社沖データ 半導体装置及びｌｅｄヘッド
JP2005093649A (ja) * 2003-09-17 2005-04-07 Oki Data Corp 半導体複合装置、ｌｅｄプリントヘッド、及び、それを用いた画像形成装置
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258351A (ja) * 2009-04-28 2010-11-11 Oki Data Corp 立方晶炭化ケイ素単結晶薄膜の製造方法及び半導体装置
KR101323274B1 (ko) 2011-04-25 2013-10-29 주식회사 세미콘라이트 3족 질화물 반도체 증착용 기판의 재생 방법
JP2014026999A (ja) * 2012-07-24 2014-02-06 Sophia School Corp 半導体装置、テンプレート基板、半導体装置の製造方法

Also Published As

Publication number Publication date
US20080224170A1 (en) 2008-09-18

Similar Documents

Publication Publication Date Title
US7875534B2 (en) Realizing N-face III-nitride semiconductors by nitridation treatment
KR100867518B1 (ko) 질화물계 반도체 발광소자의 제조방법
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
EP2755227B1 (en) Nitride semiconductor structure and method of preparing same
US7989244B2 (en) Method of manufacturing nitride-based semiconductor light-emitting device
KR101321654B1 (ko) Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
US8415180B2 (en) Method for fabricating wafer product and method for fabricating gallium nitride based semiconductor optical device
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
CN116783335A (zh) 半导体基板、半导体器件、电子设备
KR101781505B1 (ko) 질화갈륨계 반도체 발광소자 및 그 제조방법
JP2007528587A (ja) 窒化物半導体エピタキシャル層を成長させる方法
KR101161264B1 (ko) 기판 재사용을 위한 반도체 소자 제조 방법
KR20120068900A (ko) 곡률 제어층을 갖는 ⅲ-질화물 발광 디바이스
KR101354491B1 (ko) 고효율 발광다이오드 제조방법
KR102147587B1 (ko) 완화 층 상에 성장된 ⅲ-질화물 발광 디바이스
JP2015005534A (ja) 縦型発光ダイオードおよび結晶成長方法
KR20070100851A (ko) 양질의 그룹 3족 질화물계 단결정 반도체 박막층 성장을위한 호모에피택셜 기판 및 발광 다층구조체 성장용 템플렛제작 및 성장
KR20070117366A (ko) 화합물 반도체 소자 제조 방법
JP2008235318A (ja) 窒化物半導体ウェハ及び薄膜半導体装置の製造方法
US20100297790A1 (en) Method for producing semiconductor devices
JP2007095845A (ja) 半導体複合基板とそれを用いた半導体装置の製造方法
JP2005210066A (ja) 薄膜発光素子およびその製造方法
JP2007266589A (ja) 窒化ガリウム系化合物半導体の製造方法、窒化ガリウム系化合物半導体、発光素子の製造方法及び発光素子
JP2008016694A (ja) 半導体素子の製造方法
KR101018244B1 (ko) 질화물계 반도체 발광소자의 제조방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100601