JP2008203459A - プラズマディスプレイパネルの駆動方法 - Google Patents

Abstract

【課題】暗い画像を表示する際の輝度階調の表現能力を高めることができるプラズマディスプレイパネルの駆動方法を提供する。
【解決手段】映像信号における１フィールド表示期間を複数のサブフィールドに分割した際の先頭のサブフィールドにて、各画素セルを初期化するリセット行程を実行し、リセット行程は、行電極対の一方の行電極に、行電極対の他方の行電極及び列電極に対して陰極側となる第１パルスを印加する第１ステップと、一方の行電極に、列電極に対して陽極側となる第２パルスを印加する第２ステップと、一方の行電極に、他方の行電極及び列電極に対して陰極側となる第３パルスを印加する第３ステップと、を順次実行する。
【選択図】図８

Description

本発明は、プラズマディスプレイパネルの駆動方法に関する。

現在、薄型表示装置として、ＡＣ型(交流放電型)のプラズマディスプレイパネル（以下、ＰＤＰと称する）が製品化されてきている。ＰＤＰ内には、２枚の基板、すなわち前面透明基板及び背面基板が所定間隙を介して対向配置されている。表示面としての上記前面透明基板の内面（背面基板と対向する面）には、互いに対をなして夫々画面左右方向に伸長する行電極対の複数が形成されている。更に、かかる前面透明基板の内面には、行電極対の各々を被覆する誘電体層が形成されている。一方、背面基板側には、行電極対と交叉するように画面上下方向に伸長する列電極の複数が形成されている。上記表示面側から見た場合、行電極対と列電極との交叉部に、画素に対応した画素セルが形成されている。

このようなＰＤＰに対して、入力映像信号に対応した中間調の表示輝度を得るべく、サブフィールド法を用いた階調駆動を実施する。

サブフィールド法に基づく階調駆動では、発光を実施すべき回数（又は期間）が夫々に割り当てられている複数のサブフィールド各々にて、１フィールド分の映像信号に対する表示駆動を実施する。各サブフィールドでは、アドレス行程と、サスティン行程とを順次実行する。アドレス行程では、入力映像信号に応じて、選択的に各画素セル内の行電極及び列電極間で選択放電を生起させて所定量の壁電荷を形成（又は消去）させる。サスティン行程では、所定量の壁電荷が形成されている画素セルのみを繰り返し放電させてその放電に伴う発光状態を維持する。更に、少なくとも先頭のサブフィールドにおいて上記アドレス行程に先立ち、リセット行程を実行する。かかるリセット行程では、全ての画素セル内において、対を為す行電極間にリセット放電を生起させることにより全画素セル内に残留する壁電荷の量を初期化する。

ここで、上記リセット放電は比較的強い放電であり、且つ表示すべき画像の内容には何ら関与しないものである為、この放電に伴う発光が画像のコントラストを低下させてしまうという問題があった。

そこで、電子線照射により励起されて波長２００〜３００ｎｍ内にピークを有するカソードルミネッセンス発光を行う酸化マグネシウム結晶体を、行電極対を被覆する誘電体層の表面に付着させることにより、放電遅れ時間を短縮させるようにしたＰＤＰ及びその駆動方法が提案された（例えば特許文献１参照）。かかるＰＤＰによれば、放電後のプライミング効果が比較的長時間継続するようになるので、微弱な放電を安定して生起させることが可能となる。そこで、時間経過に伴い徐々に電圧値がピーク電圧値に到るパルス波形を有するリセットパルスを上記の如きＰＤＰの行電極に印加することにより、互いに隣接する行電極間で微弱なリセット放電を生起させるようにしたのである。この際、リセット放電の微弱化により、その放電に伴う発光輝度が低下するので、画像のコントラストを高めることが可能となる。
特開２００６−５４１６０号公報

しかしながら、このような駆動方法によっても、暗い画像を表示する際のいわゆる暗コントラストを十分に高めることができず、暗い画像を高品質な状態で提供することができないという問題があった。

本発明が解決しようとする課題には、上記の欠点が一例として挙げられ、暗い画像を表示する際の輝度階調の表現能力を高めることができるプラズマディスプレイパネルの駆動方法を提供することが本発明の目的である。

請求項１に係る発明のプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており、前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に蛍光体層を含む画素セルが形成されているプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、前記蛍光体層は蛍光体材料及び二次電子放出材料を含み、前記映像信号における１フィールド表示期間を複数のサブフィールドに分割した際の先頭のサブフィールドにて、前記画素セルを初期化する第１リセット行程を実行し、前記複数のサブフィールドの全てのサブフィールドにて前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モード又は消灯モードに設定するアドレス行程と、前記点灯モードに設定された画素セルに対して維持放電せしめる維持放電行程とを順次実行し、前記第１リセット行程は、前記行電極対の一方の行電極に、前記行電極対の他方の行電極及び前記列電極に対して陰極側となる第１パルスを印加する第１ステップと、前記一方の行電極に、前記列電極に対して陽極側となる第２パルスを印加する第２ステップと、前記一方の行電極に、前記他方の行電極及び前記列電極に対して陰極側となる第３パルスを印加する第３ステップと、を順次実行することを特徴としている。

請求項３０に係る発明のプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており、前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に画素セルが形成されているプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、前記映像信号における１フィールド表示期間を複数のサブフィールドに分割した際の先頭のサブフィールドにて、前記画素セルを初期化するリセット行程を実行し、前記複数のサブフィールドの全てのサブフィールドにて前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モード又は消灯モードに設定するアドレス行程と、前記点灯モードに設定された画素セルに対して維持放電せしめる維持放電行程と、を順次実行し、前記リセット行程は、前記行電極対の一方の行電極に、前記行電極対の他方の行電極及び前記列電極に対して陰極側となる第１パルスを印加する第１ステップと、前記一方の行電極に、前記列電極に対して陽極側となる第２パルスを印加する第２ステップと、前記一方の行電極に、前記他方の行電極及び前記列電極に対して陰極側となる第３パルスを印加する第３ステップと、を順次実行し、前記第２ステップでは、前記一方の行電極及び前記他方の行電極各々に正極性の電位を印加することを特徴としている。

請求項３１に係る発明のプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており、前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に画素セルが形成されているプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、前記映像信号における１フィールド表示期間を複数のサブフィールドに分割した際の先頭のサブフィールドにて、前記画素セルを初期化するリセット行程を実行し、前記複数のサブフィールドの全てのサブフィールドにて前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モード又は消灯モードに設定するアドレス行程と、前記点灯モードに設定された画素セルに対して維持放電せしめる維持放電行程と、を順次実行し、前記リセット行程は、前記行電極対の一方の行電極に、前記行電極対の他方の行電極及び前記列電極に対して陰極側となる第１パルスを印加する第１ステップと、前記一方の行電極に、前記列電極に対して陽極側となる第２パルスを印加する第２ステップと、前記一方の行電極に、前記他方の行電極及び前記列電極に対して陰極側となる第３パルスを印加する第３ステップと、を順次実行し、前記第１ステップでは、前記一方の行電極に負極性の電位からなる前記第１パルスを印加すると共に、前記他方の行電極に正極性の電位からなる第１ベースパルスを印加することを特徴としている。

請求項１、３０及び３１に係る発明のプラズマディスプレイパネルの駆動方法においては、先頭のサブフィールドのリセット行程の第１ステップにて、各画素セルの行電極対の一方の行電極に、行電極対の他方の行電極及び列電極に対して陰極側となる第１パルスを印加し、一方の行電極と他方の行電極との間及び一方の行電極と列電極との間各々で微弱な放電を生じさせることにより、一方の行電極近傍には正の壁電荷量が増加し、列電極近傍には負の壁電荷が増加する。この壁電荷状態により、次の第２ステップにて一方の行電極に列電極に対して陽極側となる第２パルスを印加することにより、一方の行電極から列電極に向けて電流が流れる列側陰極放電と称すリセット放電が生起し易くなり、すなわち、リセット放電の放電確率が更に上昇するので、黒輝度が更に下がり暗コントラストが向上する。リセット行程の第３ステップにて一方の行電極に他方の行電極及び列電極に対して陰極側となる第３パルスが印加され、これにより生起されたリセット放電により、各画素セル内の双方の行電極各々の近傍に形成されていた壁電荷が消去され、全ての画素セルが消灯モードに初期化され、更に、一方の行電極と列電極との間においても微弱な放電が生起され、かかる放電により、列電極近傍に形成されていた正極性の壁電荷の一部が消去され、アドレス行程おけるアドレス放電を生起させ得る量に調整される。

また、請求項１に係る発明のプラズマディスプレイパネルの駆動方法においては、複数の列電極と複数の行電極対との各交叉部に、蛍光体材料及び二次電子放出材料を含む画素セルが形成されているプラズマディスプレイパネルが駆動され、上記のリセット放電時には、放電ガス内の陽イオンが列電極側へ向かう際に二次電子放出材料と衝突し、放電空間内に二次電子を放出させる。かかる二次電子によるプライミング作用により画素セルの放電開始電圧が低くなり、比較的弱いリセット放電を生起させることが可能となる。よって、リセット放電の微弱化によりその放電に伴う発光輝度が低下するので、暗コントラストを向上させた表示が可能となる。更に、このリセット放電は、前面透明基板側に形成されている行電極対の一方と、背面基板側に形成されている列電極との間で生起されるので、前面透明基板側に形成されている行電極間で生起される場合に比して、この前面透明基板側から外部に放出される放電光が少なくなる。よって、更なる暗コントラストの向上を図ることができるようになる。

請求項３０に係る発明のプラズマディスプレイパネルの駆動方法においては、第２ステップでは、一方の行電極及び他方の行電極各々に正極性の電位を印加することにより、一方の行電極と他方の行電極との間の放電を防止しつつリセット放電を確実に生起させることができる。

請求項３１に係る発明のプラズマディスプレイパネルの駆動方法においては、第１ステップでは、一方の行電極に負極性の電位からなる第１パルスを印加すると共に、他方の行電極に正極性の電位からなる第１ベースパルスを印加することにより、微小放電で生じる壁電荷量を適切な量に調整することができ、その後のリセット放電を安定化させることができる。

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

図１は、本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。

図１に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ５０、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３、アドレスドライバ５５、及び駆動制御回路５６から構成される。

ＰＤＰ５０には、２次元表示画面の縦方向（垂直方向）に夫々伸張して配列された列電極Ｄ_１〜Ｄ_ｍ、横方向（水平方向）に夫々伸張して配列された行電極Ｘ_１〜Ｘ_ｎ及び行電極Ｙ_１〜Ｙ_ｎが形成されている。この際、互いに隣接するもの同士で対を為す行電極対（Ｙ_１，Ｘ_１）、（Ｙ_２，Ｘ_２）、（Ｙ_３，Ｘ_３）、・・・、（Ｙ_ｎ，Ｘ_ｎ）が夫々、ＰＤＰ５０における第１表示ライン〜第ｎ表示ラインを担う。各表示ラインと列電極Ｄ_１〜Ｄ_ｍ各々との各交叉部(図１中の一点鎖線にて囲まれた領域)には、画素を担う画素セルＰＣが形成されている。すなわち、ＰＤＰ５０には、第１表示ラインに属する画素セルＰＣ_1,1〜ＰＣ_1,m、第２表示ラインに属する画素セルＰＣ_2,1〜ＰＣ_2,m、・・・・、第ｎ表示ラインに属する画素セルＰＣ_n,1〜ＰＣ_n,mの各々がマトリクス状に配列されているのである。

図２は、表示面側から眺めたＰＤＰ５０の内部構造を模式的に示す正面図である。なお、図２においては、夫々隣接する３つの列電極Ｄと、互いに隣接する２つの表示ラインとの各交叉部を抜粋して示すものである。また、図３は、図２のＶ−Ｖ線におけるＰＤＰ５０の断面を示す図であり、図４は、図２のＷ−Ｗ線におけるＰＤＰ５０の断面を示す図である。

図２に示すように、各行電極Ｘは、２次元表示画面の水平方向に伸張するバス電極Ｘｂと、かかるバス電極Ｘｂ上の各画素セルＰＣに対応した位置に夫々接触して設けられたＴ字形状の透明電極Ｘａと、から構成される。各行電極Ｙは、２次元表示画面の水平方向に伸張するバス電極Ｙｂと、かかるバス電極Ｙｂ上の各画素セルＰＣに対応した位置に夫々接触して設けられたＴ字形状の透明電極Ｙａと、から構成される。透明電極Ｘａ及びＹａは例えばＩＴＯ等の透明導電膜からなり、バス電極Ｘｂ及びＹｂは例えば金属膜からなる。透明電極Ｘａ及バス電極Ｘｂからなる行電極Ｘ、並びに透明電極Ｙａ及バス電極Ｙｂからなる行電極Ｙは、図３に示す如く、その前面側がＰＤＰ５０の表示面となる前面透明基板１０の背面側に形成されている。この際、各行電極対（Ｘ、Ｙ）における透明電極Ｘａ及びＹａは、互いに対となる相手の行電極側に伸張しており、その幅広部の頂辺同士が所定幅の放電ギャップｇ１を介して互いに対向している。また、前面透明基板１０の背面側には、行電極対（Ｘ、Ｙ）とこの行電極対に隣接する行電極対（Ｘ、Ｙ）との間に、２次元表示画面の水平方向に伸張する黒色または暗色の光吸収層（遮光層）１１が形成されている。さらに、前面透明基板１０の背面側には、行電極対（Ｘ，Ｙ）を被覆するように誘電体層１２が形成されている。この誘電体層１２の背面側（行電極対が接触する面とは反対側の面）には、図３に示す如く、光吸収層１１とこの光吸収層１１に隣接するバス電極Ｘｂ及びＹｂとが形成されている領域に対応した部分に、嵩上げ誘電体層１２Ａが形成されている。

誘電体層１２及び嵩上げ誘電体層１２Ａの表面上には、酸化マグネシウム層１３が形成されている。酸化マグネシウム層１３は、電子線の照射によって励起されて波長２００〜３００ｎｍ内、特に、２３０〜２５０ｎｍ内にピークを有するＣＬ（カソードルミネッセンス）発光を行う二次電子放出材としての酸化マグネシウム結晶体（以下、ＣＬ発光ＭｇＯ結晶体と称する）を含むものである。このＣＬ発光ＭｇＯ結晶体は、マグネシウムを加熱して発生するマグネシウム蒸気を気相酸化して得られるものであり、例えば立方体の結晶体が互いに嵌り込んだ多重結晶構造、あるいは立方体の単結晶構造を有する。ＣＬ発光ＭｇＯ結晶体の平均粒径は、２０００オングストローム以上（ＢＥＴ法による測定結果）である。

平均粒径が２０００オングストローム以上の大きな粒径の気相法酸化マグネシウム単結晶体を形成しようとする場合には、マグネシウム蒸気を発生させる際の加熱温度を高くする必要がある。このため、マグネシウムと酸素が反応する火炎の長さが長くなり、この火炎と周囲との温度差が大きくなることによって、粒径の大きい気相法酸化マグネシウム単結晶体ほど、上述した如きＣＬ発光のピーク波長（例えば、２３５ｎｍ付近、２３０〜２５０ｎｍ内）に対応したエネルギー準位を有するものが多く形成されることになる。

また、一般的な気相酸化法に比べ、単位時間当たりに蒸発させるマグネシウムの量を増加させてマグネシウムと酸素との反応領域をより増大させ、より多くの酸素と反応することによって生成された気相法酸化マグネシウム単結晶体は、上述したＣＬ発光のピーク波長に対応したエネルギー準位を有するものとなる。

このようなＣＬ発光ＭｇＯ結晶体を、スプレー法や静電塗布法等によって、誘電体層１２の表面に付着させることにより酸化マグネシウム層１３が形成されている。なお、誘電体層１２の表面に蒸着又はスパッタ法により薄膜酸化マグネシウム層を形成し、その上にＣＬ発光ＭｇＯ結晶体を付着させて酸化マグネシウム層１３を形成するようにしても良い。

一方、前面透明基板１０と平行に配置された背面基板１４上には、各行電極対（Ｘ，Ｙ）における透明電極Ｘａ及びＹａに対向する位置において、列電極Ｄの各々が行電極対（Ｘ，Ｙ）と直交する方向に伸張して形成されている。背面基板１４上には、更に列電極Ｄを被覆する白色の列電極保護層１５が形成されている。この列電極保護層１５上には隔壁１６が形成されている。隔壁１６は、各行電極対（Ｘ，Ｙ）のバス電極Ｘｂ及びＹｂに対応した位置において夫々２次元表示画面の横方向に伸張している横壁１６Ａと、互いに隣接する列電極Ｄ間の各中間位置において２次元表示画面の縦方向に伸張している縦壁１６Ｂとによって梯子形状に形成されている。更に、図２に示す如き梯子形状の隔壁１６がＰＤＰ５０の各表示ライン毎に形成されている。互いに隣接する隔壁１６の間には、図２に示す如き隙間ＳＬが存在する。また、梯子状の隔壁１６により、夫々独立した放電空間Ｓ、透明電極Ｘａ及びＹａを含む画素セルＰＣが区画されている。放電空間Ｓ内には、キセノンガスを含む放電ガスが封入されている。各画素セルＰＣ内における横壁１６Ａの側面、縦壁１６Ｂの側面、及び列電極保護層１５の表面には、これらの面を全て覆うように蛍光体層１７が形成されている。この蛍光体層１７は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の３種類からなる。

なお、蛍光体層１７内には、例えば図５に示す如き形態にて、二次電子放出材としてのＭｇＯ結晶体（ＣＬ発光ＭｇＯ結晶体を含む）が含まれている。この際、少なくとも蛍光体層１７の表面上、すなわち放電空間Ｓと接する面上には、放電ガスと接触するようにＭｇＯ結晶体が蛍光体層１７から露出している。

ここで、各画素セルＰＣの放電空間Ｓと隙間ＳＬとの間は、図３に示す如く酸化マグネシウム層１３が横壁１６Ａに当接されることによって互いに閉じられている。また、図４に示す如く、縦壁１６Ｂは酸化マグネシウム層１３に当接されていないので、その間に隙間ｒが存在する。すなわち、２次元表示画面の横方向において互いに隣接する画素セルＰＣ各々の放電空間Ｓは、この隙間ｒを介して互いに連通しているのである。

駆動制御回路５６は、先ず、入力映像信号を各画素毎にその全ての輝度レベルを２５６階調にて表現する８ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施す。すなわち、先ず、誤差拡散処理では、上記画素データの上位６ビット分を表示データ、残りの下位２ビット分を誤差データとし、周辺画素各々に対応した画素データにおける誤差データを重み付け加算したものを、上記表示データに反映させることにより６ビットの誤差拡散処理画素データを得る。かかる誤差拡散処理によれば、原画素における下位２ビット分の輝度が周辺画素によって擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になる。次に、駆動制御回路５６は、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算することによりディザ加算画素データを得る。かかるディザ係数の加算によれば、上記の如き画素単位で眺めた場合には、ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能となる。そこで、駆動制御回路５６は、ディザ加算画素データの上位４ビット分を、図６に示す如き、全輝度レベルを１５階調にて表す４ビットの多階調化画素データＰＤ_Ｓに変換する。そして、駆動制御回路５６は、多階調化画素データＰＤ_Ｓを図６に示す如きデータ変換テーブルに従って１４ビットの画素駆動データＧＤに変換する。駆動制御回路５６は、かかる画素駆動データＧＤにおける第１〜第１４ビットを夫々サブフィールドＳＦ１〜ＳＦ１４（後述する）の各々に対応させ、そのサブフィールドＳＦに対応したビット桁を画素駆動データビットとして１表示ライン分（ｍ個）ずつアドレスドライバ５５に供給する。

更に、駆動制御回路５６は、図７に示す如き発光駆動シーケンスに従って上記構造を有するＰＤＰ５０を駆動させるべき各種制御信号を、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５からなるパネルドライバに供給する。すなわち、駆動制御回路５６は、図７に示す如き１フィールド（１フレーム）表示期間内の先頭のサブフィールドＳＦ１では、リセット行程（第１リセット行程）Ｒ、選択書込アドレス行程Ｗ_Ｗ及びサスティン（維持放電）行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。サブフィールドＳＦ２〜ＳＦ１４各々では、選択消去アドレス行程Ｗ_Ｄ及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。１フィールド表示期間内の最後尾のサブフィールドＳＦ１４に限り、サスティン行程Ｉの実行後、駆動制御回路５６は、消去行程Ｅに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。

パネルドライバ、すなわち、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５は、駆動制御回路５６から供給された各種制御信号に応じて、図８に示す如き各種駆動パルスを生成してＰＤＰ５０の列電極Ｄ、行電極Ｘ及びＹに供給する。

図８においては、図７に示されるサブフィールドＳＦ１〜ＳＦ１４の内の、先頭のサブフィールドＳＦ１と、それに続くサブフィールドＳＦ２、並びに最後尾のサブフィールドＳＦ１４での動作のみを抜粋して示すものである。

サブフィールドＳＦ１のリセット行程Ｒは第１ステップＳ１、第２ステップＳ２及び第３ステップＳ３からなる。第１ステップＳ１、第２ステップＳ２及び第３ステップＳ３はその順に連続している。

先ず、サブフィールドＳＦ１のリセット行程Ｒの第１ステップＳ１では、Ｙ電極ドライバ５３が、時間経過に従って電位が緩やかな変化してピーク電位（到達電位）Ｖｃとなる負極性の壁電荷調整パルスＣＰ’（第１パルス）を全ての行電極Ｙ_１〜Ｙ_ｎに印加する。この壁電荷調整パルスＣＰ’の印加期間Ｔｅに亘ってＸ電極ドライバ５１が、正極性の一定した電位Ｖａを有するベースパルスＢＰ’（第１ベースパルス）を全ての行電極Ｘ_１〜Ｘ_ｎ各々に印加する。この間、アドレスドライバ５５は、列電極Ｄ_１〜Ｄ_ｍを接地電位（０ボルト）の状態に設定する。すなわち、行電極Ｙ_１〜Ｙ_ｎ各々は行電極Ｘ_１〜Ｘ_ｎ及び列電極Ｄ_１〜Ｄ_ｍに対して負極側の電極となる。よって、全ての画素セルＰＣ内において行電極Ｘから行電極Ｙに向けて放電電流が流れ、列電極Ｄから行電極Ｙに向けて放電電流が流れる。壁電荷調整パルスＣＰ’は緩やかに変化する長時定数パルスであるので、微弱な放電が行電極Ｘと行電極Ｙとの間、及び列電極Ｄと行電極Ｙとの間で各々生じる。

リセット行程Ｒの第２ステップＳ２では、Ｙ電極ドライバ５３が、後述するサスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスＲＰ_Ｙ１（第２パルス）を全ての行電極Ｙ_１〜Ｙ_ｎに印加する。リセットパルスＲＰ_Ｙ１のピーク電位（到達電位）Ｖｄは、上記サスティンパルスのピーク電位よりも高電位である。この間、アドレスドライバ５５は、列電極Ｄ_１〜Ｄ_ｍを接地電位（０ボルト）の状態に設定する。上記リセットパルスＲＰ_Ｙ１の印加に応じて、全ての画素セルＰＣ各々内の行電極Ｙ及び列電極Ｄ間において第１リセット放電が生起される。すなわち、リセット行程Ｒの第２ステップＳ２では、行電極Ｙが陽極側、列電極Ｄが陰極側となるように両電極間に電圧を印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れる放電（以下、列側陰極放電と称する）を第１リセット放電として生起させるのである。かかる第１リセット放電に応じて、全ての画素セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成される。

リセット行程Ｒの第２ステップＳ２では、Ｘ電極ドライバ５１が、かかるリセットパルスＲＰ_Ｙ１と同一極性であり、且つ、上記リセットパルスＲＰ_Ｙ１の印加に伴う行電極Ｘ及びＹ間での面放電を防止し得るピーク電位を有するリセットパルスＲＰ_Ｘを全ての行電極Ｘ_１〜Ｘ_ｎ各々に印加する。

次に、サブフィールドＳＦ１のリセット行程Ｒの第３ステップＳ３では、Ｙ電極ドライバ５３が、時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスＲＰ_Ｙ２（第３パルス）を発生し、これを全ての行電極Ｙ_１〜Ｙ_ｎに印加する。リセットパルスＲＰ_Ｙ２のパルス幅（印加期間）はＴｆである。更に、リセット行程Ｒの第３ステップＳ３では、Ｘ電極ドライバ５１が、正極性の一定の電位Ｖｂを有するベースパルスＢＰ”（第２ベースパルス）を全ての行電極Ｘ_１〜Ｘ_ｎ各々に印加する。ベースパルスＢＰ’，ＢＰ”の電位Ｖａ，ＶｂについてはＶｂ＞Ｖａの関係がある。これら負極性のリセットパルスＲＰ_Ｙ２及び正極性のベースパルスＢＰ”の印加に応じて、全ての画素セルＰＣ内の行電極Ｘ及びＹ間において第２リセット放電が生起される。リセットパルスＲＰ_Ｙ２及びベースパルスＢＰ”各々のピーク電位は、第１ステップＳ１の微弱な放電及び第２ステップＳ２の第１リセット放電に応じて行電極Ｘ及びＹ各々の近傍に形成された壁電荷を考慮した上で、行電極Ｘ及びＹ間において確実に第２リセット放電を生起させることができる最低の電位である。リセットパルスＲＰ_Ｙ２における負のピーク電位は、後述する負極性の書込走査パルスＳＰ_Ｗのピーク電位よりも高い電位、つまり０ボルトに近い電位に設定されている。すなわち、リセットパルスＲＰ_Ｙ２のピーク電位を書込走査パルスＳＰ_Ｗのピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、選択書込アドレス行程Ｗ_Ｗでのアドレス放電が不安定となるからである。リセット行程Ｒの第３ステップＳ３において生起された第２リセット放電により、各画素セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷が消去され、全ての画素セルＰＣが消灯モードに初期化される。更に、上記リセットパルスＲＰ_Ｙ２の印加に応じて、全ての画素セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起され、かかる放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、後述する選択書込アドレス行程Ｗ_Ｗにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。

次に、サブフィールドＳＦ１の選択書込アドレス行程Ｗ_Ｗでは、Ｙ電極ドライバ５３が、図８に示す如き負極性の所定ベース電位を有するベースパルスＢＰ⁻を行電極Ｙ_１〜Ｙ_ｎに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスＳＰ_Ｗを行電極Ｙ_１〜Ｙ_ｎ各々に順次択一的に印加して行く。Ｘ電極ドライバ５１は、リセット行程Ｒの第３ステップＳ３で行電極Ｘ_１〜Ｘ_ｎに印加したベースパルスＢＰ^＋をこの選択書込アドレス行程Ｗ_Ｗにおいても引き続き行電極Ｘ_１〜Ｘ_ｎ各々に印加する。なお、上記ベースパルスＢＰ⁻及びベースパルスＢＰ^＋各々の電位は、書込走査パルスＳＰ_Ｗの非印加期間中における行電極Ｘ及びＹ間の電圧が画素セルＰＣの放電開始電圧よりも低くなるような電位に設定されている。

更に、この選択書込アドレス行程Ｗ_Ｗでは、アドレスドライバ５５が、先ず、サブフィールドＳＦ１に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、画素セルＰＣを点灯モードに設定させるべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、画素セルＰＣを消灯モードに設定させるべき論理レベル０の画素駆動データビットに対してはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰ_Ｗの印加タイミングに同期して列電極Ｄ_１〜Ｄ_ｍに印加して行く。この際、上記書込走査パルスＳＰ_Ｗと同時に、点灯モードに設定させるべき高電圧の画素データパルスＤＰが印加された画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この画素セルＰＣ内の行電極Ｘ及びＹ間にも微弱な放電が生起される。つまり、書込走査パルスＳＰ_Ｗが印加された後、行電極Ｘ及びＹ間にはベースパルスＢＰ⁻及びベースパルスＢＰ^＋に応じた電圧が印加されるが、この電圧は各画素セルＰＣの放電開始電圧よりも低い電圧に設定されている為、かかる電圧の印加だけでは画素セルＰＣ内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスＢＰ⁻及びベースパルスＢＰ^＋に基づく電圧印加だけで、行電極Ｘ及びＹ間に放電が生起されるのである。かかる放電並びに上記選択書込アドレス放電により、この画素セルＰＣは、その行電極Ｙ近傍に正極性の壁電荷、行電極Ｘ近傍に負極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスＳＰ_Ｗと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスＤＰが印加された画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極Ｘ及びＹ間にでの放電も生じることはない。よって、この画素セルＰＣは、その直前までの状態、すなわち、リセット行程Ｒにおいて初期化された消灯モードの状態を維持する。

次に、サブフィールドＳＦ１のサスティン行程Ｉでは、Ｙ電極ドライバ５３が、正極性のピーク電位を有するサスティンパルスＩＰを１パルス分だけ発生しこれを行電極Ｙ_１〜Ｙ_ｎ各々に同時に印加する。この間、Ｘ電極ドライバ５１は、行電極Ｘ_１〜Ｘ_ｎを接地電位（０ボルト）の状態に設定し、アドレスドライバ５５は、列電極Ｄ_１〜Ｄ_ｍを接地電位（０ボルト）の状態に設定する。上記サスティンパルスＩＰの印加に応じて、上述した如き点灯モードに設定されている画素セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層１７から照射される光が前面透明基板１０を介して外部に照射されることにより、このサブフィールドＳＦ１の輝度重みに対応した１回分の表示発光が為される。また、かかるサスティンパルスＩＰの印加に応じて、点灯モードに設定されている画素セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても放電が生起される。かかる放電並びに上記サスティン放電により、画素セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には夫々正極性の壁電荷が形成される。そして、かかるサスティンパルスＩＰの印加後、Ｙ電極ドライバ５３は、図８に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスＣＰを行電極Ｙ_１〜Ｙ_ｎに印加する。かかる壁電荷調整パルスＣＰの印加に応じて、上記の如きサスティン放電の生起された画素セルＰＣ内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、画素セルＰＣ内の壁電荷の量が、次の選択消去アドレス行程Ｗ_Ｄにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。

次に、サブフィールドＳＦ２〜ＳＦ１４各々の選択消去アドレス行程Ｗ_Ｄでは、Ｙ電極ドライバ５３が、正極性の所定ベース電位を有するベースパルスＢＰ^＋を行電極Ｙ_１〜Ｙ_ｎ各々に印加しつつ、図８に示す如き負極性のピーク電位を有する消去走査パルスＳＰ_Ｄを行電極Ｙ_１〜Ｙ_ｎ各々に順次択一的に印加して行く。ベースパルスＢＰ^＋のピーク電位は、この選択消去アドレス行程Ｗ_Ｄの実行期間中に亘り、行電極Ｘ及びＹ間での誤った放電を防止し得る電位に設定されている。また、選択消去アドレス行程Ｗ_Ｄの実行期間中に亘り、Ｘ電極ドライバ５１は、行電極Ｘ_１〜Ｘ_ｎ各々を接地電位（０ボルト）に設定する。

この選択消去アドレス行程Ｗ_Ｄにおいて、アドレスドライバ５５は、先ず、そのサブフィールドＳＦに対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、画素セルＰＣを点灯モードから消灯モードに遷移させるべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、画素セルＰＣの現状態を維持させるべき論理レベル０の画素駆動データビットが供給された場合にはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各消去走査パルスＳＰ_Ｄの印加タイミングに同期して列電極Ｄ_１〜Ｄ_ｍに印加して行く。この際、上記消去走査パルスＳＰ_Ｄと同時に、画素データパルスＤＰが印加された画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この画素セルＰＣは、その行電極Ｙ及びＸ各々の近傍に正極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスＳＰ_Ｄと同時に、低電圧（０ボルト）の画素データパルスＤＰが印加された画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択消去アドレス放電は生起されない。よって、この画素セルＰＣは、その直前までの状態（点灯モード、消灯モード）を維持する。

次に、サブフィールドＳＦ２〜ＳＦ１４各々のサスティン行程Ｉでは、Ｘ電極ドライバ５１及びＹ電極ドライバ５３が、図８に示す如く、行電極Ｘ及びＹ交互に、そのサブフィールドの輝度重みに対応した回数（偶数回数）分だけ繰り返し、正極性のピーク電位を有するサスティンパルスＩＰを行電極Ｘ_１〜Ｘ_ｎ及びＹ_１〜Ｙ_ｎ各々に印加する。かかるサスティンパルスＩＰが印加される度に、点灯モードに設定されている画素セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層１７から照射される光が前面透明基板１０を介して外部に照射されることにより、そのサブフィールドＳＦの輝度重みに対応した回数分の表示発光が為される。この際、サブフィールドＳＦ２〜ＳＦ１４各々のサスティン行程Ｉにおいて最終に印加されるサスティンパルスＩＰに応じてサスティン放電が生起された画素セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には正極性の壁電荷が形成される。そして、かかる最終サスティンパルスＩＰの印加後、Ｙ電極ドライバ５３は、図８に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスＣＰを行電極Ｙ_１〜Ｙ_ｎに印加する。かかる壁電荷調整パルスＣＰの印加に応じて、上記の如きサスティン放電の生起された画素セルＰＣ内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、画素セルＰＣ内の壁電荷の量が、次の選択消去アドレス行程Ｗ_Ｄにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。

そして、最終のサブフィールドＳＦ１４の最後の消去行程Ｅにおいて、Ｙ電極ドライバ５３は、負極性のピーク電位を有する消去パルスＥＰを全ての行電極Ｙ_１〜Ｙ_ｎに印加する。かかる消去パルスＥＰの印加に応じて、点灯モード状態にある画素セルＰＣのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった画素セルＰＣは消灯モードの状態に遷移する。

以上の如き駆動を、図６に示す如き１５通りの画素駆動データＧＤに基づいて実行する。かかる駆動によると、図６に示すように、輝度レベル０を表現する場合（第１階調）を除き、先ず、先頭のサブフィールドＳＦ１において各画素セルＰＣ内で書込アドレス放電が生起され（二重丸にて示す）、この画素セルＰＣは点灯モードに設定される。その後、サブフィールドＳＦ２〜ＳＦ１４各々の内の１のサブフィールドの選択消去アドレス行程Ｗ_Oのみで選択消去アドレス放電が生起され（黒丸にて示す）、その後、画素セルＰＣは消灯モードに設定される。つまり、各画素セルＰＣは、表現すべき中間輝度に対応した分だけ連続したサブフィールド各々で点灯モードに設定され、これらサブフィールドの各々に割り当てられている回数分だけサスティン放電に伴う発光を繰り返し生起する（白丸にて示す）。この際、１フィールド（又は１フレーム）表示期間内において生起されたサスティン放電の総数に対応した輝度が視覚される。よって、図６に示す如き第１〜第１５階調駆動による１５種類の発光パターンによれば、白丸にて示すサブフィールド各々で生起されたサスティン放電の合計回数に対応した１５階調分の中間輝度が表現される。

かかる駆動によれば、１フィールド表示期間内において、その発光パターン（点灯状態、消灯状態）が互いに反転する領域が１画面内に混在することは無いので、このような状態で生じる疑似輪郭が防止される。

図８に示される駆動では、先頭のサブフィールドＳＦ１のリセット行程Ｒの第１ステップＳ１にて、行電極Ｙを負極性（陰極側）とする微弱な放電を生じさせることにより、その放電後には放電前に比べて、行電極Ｙ近傍には正の壁電荷量が増加する。また、列電極Ｄを正極性（陽極側）とする微弱な放電を生じさせることにより、その放電後には放電前に比べて、列電極Ｄ近傍には負の壁電荷が増加する。この壁電荷状態により、次のステップＳ２にて列電極Ｄを陰極側とする行電極Ｙから列電極Ｄに向けて電流が流れる列側陰極放電と称す第１リセット放電が生起し易くなる。すなわち、ステップＳ２の第１リセット放電の放電確率が更に上昇するので、黒輝度が更に下がり暗コントラストが向上する。また、ステップＳ１にて、放電を生じさせることにより、プライミング粒子数が上昇し、このプライミング効果によって、ステップＳ２の第１リセット放電の放電確率が更に上昇する。すなわち、壁電荷作用と、プライミング作用の２つの作用によって、ステップＳ２のリセット放電が安定するので、放電確率が上昇し、黒輝度が下がり暗コントラストが上昇する。

ステップＳ１の壁電荷調整パルスＣＰ’は上述の如く、長時定数のパルスであり、またリセット放電時よりも行電極Ｙと行電極Ｘとの間及び行電極Ｙと列電極Ｄとの間各々の電位差を小さく設定するので、リセット放電に比べて更に微小放電である。よって、ステップＳ１での微小放電では暗コントラストには殆ど影響しない。

ステップＳ1での放電強度が、ステップＳ３の放電強度よりも大きくなってしまった場合、ステップＳ３での放電後に不要な壁電荷が各電極近傍に残留してしまう可能性がある。この場合、この不要な壁電荷により、ステップＳ３に後続する選択書込アドレス行程Ｗ_Ｗのアドレス放電で書込ミスが発生する画素セルが発生する。以上の点から、ステップＳ１の放電強度はステップＳ３の放電強度よりも弱い方が好ましい。

ステップＳ１の放電強度をステップＳ３の放電強度よりも弱める方法としては、以下の方法(1)〜(3)が採用される。

(1) ステップＳ１でのベースパルスＢＰ’の正電位Ｖａを、ステップＳ３でのベースパルスＢＰ”の電位Ｖｂよりも低く設定する。例えば、ベースパルスＢＰ”よりも電位が低いベースパルスＢＰ^＋の電位と同電位とする。

(2) ステップＳ１での壁電荷調整パルスＣＰ’の負の到達電位Ｖｃを、ステップＳ３での第２リセットパルスＲＰ_Ｙ２の到達電位Ｖｄよりも高く設定する。

(3) ステップＳ１での壁電荷調整パルスＣＰ’のパルス幅Ｔｅを、ステップＳ３での第２リセットパルスＲＰ_Ｙ２のパルス幅Ｔｆよりも短く設定する。

これらの方法(1)〜(3)のうちのいずれか１つの方法、又は(1)〜(3)の２つ以上の組合せにより、ステップＳ１での放電強度をステップＳ３の放電強度よりも弱くすることができる。

ステップＳ２の第１リセット放電時には、放電ガス内の陽イオンが列電極Ｄへ向かう際に、図５に示す如き蛍光体層１７内に含まれている二次電子放出材料としてのＭｇＯ結晶体に衝突して、このＭｇＯ結晶体から二次電子を放出させる。特に、図１に示されるプラズマディスプレイ装置のＰＤＰ５０では、ＭｇＯ結晶体を図５に示す如く放電空間に露出させることにより、陽イオンとの衝突の確率を高め、二次電子を効率よく放電空間に放出させるようにしている。こうすると、かかる二次電子によるプライミング作用により画素セルＰＣの放電開始電圧が低くなるので、比較的弱いリセット放電を生起させることが可能となる。よって、リセット放電の微弱化によりその放電に伴う発光輝度が低下するので、暗コントラストを向上させた表示が可能となる。

更に、図８に示される駆動では、図３に示す如き前面透明基板１０側に形成されている行電極Ｙ、及び背面基板１４側に形成されている列電極Ｄ間で第１リセット放電を生起させている。よって、共に前面透明基板１０側に形成されている行電極Ｘ及びＹ間でリセット放電を生起させる場合に比して、前面透明基板１０側から外部に放出される放電光が少なくなるので、更なる暗コントラストの向上を図ることができる。

図７及び図８に示される駆動では、先ず、先頭のサブフィールドＳＦ１において、全画素セルＰＣを消灯モード状態に初期化すべきリセット放電を生起させた後、この消灯モード状態にある画素セルＰＣを点灯モード状態に遷移させるべき選択書込アドレス放電を生起させる。そして、ＳＦ１に後続するサブフィールドＳＦ２〜ＳＦ１４各々の内の１のサブフィールドにおいて、点灯モード状態にある画素セルＰＣを消灯モード状態に遷移させるべき選択消去アドレス放電を生起させるという選択消去アドレス法を採用した駆動を実施するようにしている。よって、かかる駆動によって黒表示（輝度レベル０）を行うと、１フィールド表示期間を通して生起される放電は、先頭サブフィールドＳＦ１でのリセット放電だけとなる。つまり、先頭のサブフィールドＳＦ１で全画素セルＰＣを点灯モード状態に初期化するリセット放電を生起させてから、これを消灯モード状態に遷移させるべき選択消去アドレス放電を生起させる駆動を実施する場合に比して、１フィールド表示期間を通して生起される放電回数が少なくなる。従って、図７及び図８に示す駆動によれば、暗い画像を表示する際のコントラスト、いわゆる暗コントラストを向上させることができる。

また、図８に示される駆動においては、輝度重みが最も小なるサブフィールドＳＦ１のサスティン行程Ｉでは、サスティン放電を１回だけ生起させるようにして、低輝度を表現する低階調時の表示再現性を高めている。更に、サブフィールドＳＦ１のサスティン行程Ｉでは、サスティン放電を生起させるべく印加されるサスティンパルスＩＰが１回だけである。よって、この１回分のサスティンパルスＩＰに応じて生起されたサスティン放電の終息後、行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が夫々形成された状態となる。これにより、次のサブフィールドＳＦ２の選択消去アドレス行程Ｗ_Ｄでは、列電極Ｄ及び行電極Ｙ間において列電極Ｄを陽極側とした放電（以降、列側陽極放電と称する）を選択消去アドレス放電として生起させることが可能となる。一方、後続するサブフィールドＳＦ２〜ＳＦ１４各々のサスティン行程Ｉでは、サスティンパルスＩＰの印加回数を偶数としている。よって、各サスティン行程Ｉの終了直後は、行電極Ｙ近傍に負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成された状態となるので、各サスティン行程Ｉに引き続き実施される選択消去アドレス行程Ｗ_Ｄでは、列側陽極放電が可能となる。従って、列電極Ｄに対しては正極性のパルスが印加されるだけとなり、アドレスドライバ５５の高コスト化を防げる。

図１に示されるＰＤＰ５０においては、各画素セルＰＣ内の前面透明基板１０側に形成されている酸化マグネシウム層１３内のみならず、背面基板１４側に形成されている蛍光体層１７内にも、二次電子放出材料としてのＣＬ発光ＭｇＯ結晶体を含ませるようにしている。

以下に、かかる構成を採用したことによる作用効果について図９及び図１０を参照しつつ説明する。

なお、図９は、上述した如き酸化マグネシウム層１３及び蛍光体層１７各々の内の酸化マグネシウム層１３のみにＣＬ発光ＭｇＯ結晶体を含ませた、いわゆる従来のＰＤＰに図８に示す如きリセットパルスＲＰ_Ｙ１を印加した際に生起される列側陰極放電における放電強度の推移を表す図である。

一方、図１０は、酸化マグネシウム層１３及び蛍光体層１７の双方にＣＬ発光ＭｇＯ結晶体を含ませた、本発明によるＰＤＰ５０に対して、リセットパルスＲＰ_Ｙ１を印加した際に生起される列側陰極放電における放電強度の推移を表す図である。

図９に示されるように、従来のＰＤＰによると、リセットパルスＲＰ_Ｙ１の印加に応じて比較的強い列側陰極放電が１［ｍｓ］以上に亘って継続してしまうが、本発明によるＰＤＰ５０によると、図１０に示す如く列側陰極放電が約０．０４［ｍｓ］以内に終息する。すなわち、従来のＰＤＰに比して列側陰極放電における放電遅れ時間を大幅に短縮できるのである。

従って、図８の如き、立ち上がり区間での電位推移が緩やかな波形を有するリセットパルスＲＰ_Ｙ１をＰＤＰ５０の行電極Ｙに印加することによって列側陰極放電を生起させると、リセットパルスＲＰ_Ｙ１の電位がピーク電位に到る前にその放電が終息する。よって、行電極及び列電極間に印加される電圧が低い段階で、列側陰極放電が終息することになるので、図１０に示す如く、その放電強度も図９の場合よりも大幅に低下する。

すなわち、上記の実施例においては、立ち上がり時の電位推移が緩やかな波形を有する例えば図８に示す如きリセットパルスＲＰ_Ｙ１を、酸化マグネシウム層１３のみならず蛍光体層１７にもＣＬ発光ＭｇＯ結晶体が含まれているＰＤＰ５０に印加することにより、放電強度が弱い列側陰極放電を生起させるようにしたのである。従って、このように放電強度が極めて弱い列側陰極放電をリセット放電として生起させることができるので、画像のコントラスト、特に暗い画像を表示する際の暗コントラストを高めることが可能となる。

なお、列側陰極放電としてのリセット放電を生起させるべく行電極Ｙに印加するリセットパルスＲＰ_Ｙ１における立ち上がり時の波形としては、図８に示されるが如き一定傾きのものに限定されるものではなく、例えば図１１に示す如き、時間経過に伴い徐々に傾きが変化するものであっても良い。

図１２は、ＰＤＰ５０の駆動のために選択消去アドレス法を採用した別の発光駆動シーケンスを示している。駆動制御回路５６は、図１２に示す如き発光駆動シーケンスに従って図１に示された構成のＰＤＰ５０を駆動させるべき各種制御信号を、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５からなるパネルドライバに供給する。すなわち、駆動制御回路５６は、図１２に示す如き１フィールド（１フレーム）表示期間内の先頭のサブフィールドＳＦ１では、第１リセット行程Ｒ１、第１選択書込アドレス行程Ｗ１_Ｗ及び微小発光行程ＬＬ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。かかるサブフィールドＳＦ１に後続するＳＦ２では、第２リセット行程Ｒ２、第２選択書込アドレス行程Ｗ２_Ｗ及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。サブフィールドＳＦ３〜ＳＦ１４各々では、選択消去アドレス行程Ｗ_Ｄ及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。なお、１フィールド表示期間内の最後尾のサブフィールドＳＦ１４に限り、サスティン行程Ｉの実行後、駆動制御回路５６は、消去行程Ｅに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。

また、駆動制御回路５６は、上記したディザ処理で得られたディザ加算画素データの上位４ビット分を、図１３に示す如き、全輝度レベルを１６階調にて表す４ビットの多階調化画素データＰＤ_Ｓに変換する。そして、駆動制御回路５６は、多階調化画素データＰＤ_Ｓを図１３に示す如きデータ変換テーブルに従って１４ビットの画素駆動データＧＤに変換し、その画素駆動データＧＤにおける第１〜第１４ビットをサブフィールドＳＦ１〜ＳＦ１４の各々に対応させ、そのサブフィールドＳＦに対応したビット桁を画素駆動データビットとして１表示ライン分（ｍ個）ずつアドレスドライバ５５に供給する。

パネルドライバ、すなわち、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５は、駆動制御回路５６から供給された各種制御信号に応じて、図１４に示す如き各種駆動パルスを生成してＰＤＰ５０の列電極Ｄ、行電極Ｘ及びＹに供給する。

図１４においては、図１２に示されるサブフィールドＳＦ１〜ＳＦ１４の内のＳＦ１〜ＳＦ３、並びに最後尾のサブフィールドＳＦ１４での動作のみを抜粋して示すものである。また、図１４において、図８に示された如き選択消去アドレス法を採用した場合に生成される各種駆動パルスと同一パルスについては同一符号が用いられている。

サブフィールドＳＦ１の第１リセット行程Ｒ１は第１ステップＳ１、第２ステップＳ２及び第３ステップＳ３からなる。第１ステップＳ１、第２ステップＳ２及び第３ステップＳ３はその順に連続している。

先ず、サブフィールドＳＦ１のリセット行程Ｒの第１ステップＳ１では、Ｙ電極ドライバ５３が、時間経過に従って電位が緩やかな変化してピーク電位Ｖｃとなる負極性の壁電荷調整パルスＣＰ’（第１パルス）を全ての行電極Ｙ_１〜Ｙ_ｎに印加する。この壁電荷調整パルスＣＰ’の印加期間Ｔｅに亘ってＸ電極ドライバ５１が、正極性の一定した電位Ｖａを有するベースパルスＢＰ’（第１ベースパルス）を全ての行電極Ｘ_１〜Ｘ_ｎ各々に印加する。この間、アドレスドライバ５５は、列電極Ｄ_１〜Ｄ_ｍを接地電位（０ボルト）の状態に設定する。すなわち、行電極Ｙ_１〜Ｙ_ｎ各々は行電極Ｘ_１〜Ｘ_ｎ及び列電極Ｄ_１〜Ｄ_ｍに対して負極側の電極となる。よって、全ての画素セルＰＣ内において行電極Ｘから行電極Ｙに向けて放電電流が流れ、列電極Ｄから行電極Ｙに向けて放電電流が流れる。壁電荷調整パルスＣＰ’は緩やかに変化する長時定数パルスであるので、微弱な放電が行電極Ｘと行電極Ｙとの間、及び列電極Ｄと行電極Ｙとの間で各々生じる。

サブフィールドＳＦ１の第１リセット行程Ｒ１の第２ステップＳ２では、Ｙ電極ドライバ５３が、サスティン行程Ｉにて生成するサスティンパルスＩＰに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスＲＰ１_Ｙ１（第２パルス）を全ての行電極Ｙ_１〜Ｙ_ｎに印加する。この間、Ｘ電極ドライバ５１は、かかるリセットパルスＲＰ１_Ｙ１と同一極性であり、且つ、リセットパルスＲＰ１_Ｙ１の印加に伴う行電極Ｘ及びＹ間での面放電を防止し得るピーク電位を有するリセットパルスＲＰ１_Ｘを全ての行電極Ｘ_１〜Ｘ_ｎ各々に印加する。この間、行電極Ｘ及びＹ間で面放電が生じないのであれば、Ｘ電極ドライバ５１は、リセットパルスＲＰ１_Ｘを印加する代わりに、全ての行電極Ｘ_１〜Ｘ_ｎを接地電位（０ボルト）に設定するようにしても良い。ここで、第１リセット行程Ｒ１の第２ステップＳ２では、上述した如きリセットパルスＲＰ１_Ｙ１の印加に応じて、全ての画素セルＰＣ各々内の行電極Ｙ及び列電極Ｄ間において微弱な第１リセット放電が生起される。すなわち、第１リセット行程Ｒ１の第２ステップＳ２では、行電極Ｙが陽極側、列電極Ｄが陰極側となるように両電極間に電圧を印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れる列側陰極放電を第１リセット放電として生起させる。その第１リセット放電に応じて、全ての画素セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成される。

次に、サブフィールドＳＦ１の第１リセット行程Ｒ１の第３ステップＳ３では、Ｙ電極ドライバ５３が、時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスＲＰ１_Ｙ２（第３パルス）を発生し、これを全ての行電極Ｙ_１〜Ｙ_ｎに印加する。リセットパルスＲＰ１_Ｙ２のピーク電位はＶｄであり、そのパルス幅（印加時間）はＴｆである。る。この間、Ｘ電極ドライバ５１は、正極性の一定の電位Ｖｂを有するベースパルスＢＰ”（第２ベースパルス）を全ての行電極Ｘ_１〜Ｘ_ｎ各々に印加する。ベースパルスＢＰ’，ＢＰ”の電位Ｖａ，ＶｂについてはＶｂ＞Ｖａの関係がある。これら負極性のリセットパルスＲＰ_Ｙ２及び正極性のベースパルスＢＰ”の印加に応じて、全ての画素セルＰＣ内の行電極Ｘ及びＹ間において第２リセット放電が生起される。第２リセット放電により、各画素セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷が消去され、全ての画素セルＰＣが消灯モードに初期化される。更に、上記リセットパルスＲＰ１_Ｙ２の印加に応じて、全ての画素セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起される。この微弱な放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、後述する第１選択書込アドレス行程Ｗ１_Ｗにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。

次に、サブフィールドＳＦ１の第１選択書込アドレス行程Ｗ１_Ｗでは、Ｙ電極ドライバ５３が、図１４に示す如き負極性の所定ベース電位を有するベースパルスＢＰ⁻を行電極Ｙ_１〜Ｙ_ｎに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスＳＰ_Ｗを行電極Ｙ_１〜Ｙ_ｎ各々に順次択一的に印加して行く。この間、アドレスドライバ５５は、先ず、サブフィールドＳＦ１に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、画素セルＰＣを点灯モードに設定させるべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、画素セルＰＣを消灯モードに設定させるべき論理レベル０の画素駆動データビットに対してはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰ_Ｗの印加タイミングに同期して列電極Ｄ_１〜Ｄ_ｍに印加して行く。この際、上記書込走査パルスＳＰ_Ｗと同時に、点灯モードに設定させるべき高電圧の画素データパルスＤＰが印加された画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間に選択書込アドレス放電が生起される。この間、行電極Ｘ及びＹ間にも書込走査パルスＳＰ_Ｗに応じた電圧が印加されることになるが、この段階では全ての画素セルＰＣは消灯モード、つまり壁電荷が消去された状態にあるので、かかる書込走査パルスＳＰ_Ｗの印加だけでは行電極Ｘ及びＹ間には放電が生じない。

従って、サブフィールドＳＦ１の第１選択書込アドレス行程Ｗ１_Ｗでは、書込走査パルスＳＰ_Ｗ及び高電圧の画素データパルスＤＰの印加に応じて、画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間のみに選択書込アドレス放電が生起される。これにより、画素セルＰＣ内の行電極Ｘ近傍には壁電荷が存在していないものの、行電極Ｙ近傍には正極性の壁電荷、列電極Ｄ近傍には負極性の壁電荷が夫々形成された点灯モードの状態に設定される。一方、上記書込走査パルスＳＰ_Ｗと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスＤＰが印加された画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択書込アドレス放電は生起されない。よって、この画素セルＰＣは、第１リセット行程Ｒ１において初期化された消灯モードの状態、つまり、行電極Ｙ及び列電極Ｄ間、並びに行電極Ｘ及びＹ間のいずれにおいても放電が生じない状態を維持する。

次に、サブフィールドＳＦ１の微小発光行程ＬＬでは、Ｙ電極ドライバ５３が、図１４に示す如き正極性の所定のピーク電位を有する微小発光パルスＬＰを行電極Ｙ_１〜Ｙ_ｎに同時に印加する。かかる微小発光パルスＬＰの印加に応じて、点灯モードに設定されている画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間において放電（以下、微小発光放電と称する）が生起される。つまり、微小発光行程ＬＬでは、画素セルＰＣ内の行電極Ｙ及び列電極Ｄ間では放電が生起されるものの、行電極Ｘ及びＹ間には放電が生起させることのない電位を行電極Ｙに印加することにより、点灯モードに設定されている画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間のみで微小発光放電を生起させるのである。この際、微小発光パルスＬＰのピーク電位は、後述するサブフィールドＳＦ２以降のサスティン行程Ｉにて印加するサスティンパルスＩＰのピーク電位よりも低い電位であり、例えば、後述する選択消去アドレス行程Ｗ_Ｄにおいて行電極Ｙに印加されるベース電位と同一である。

また、図１４に示す如く、微小発光パルスＬＰにおける電位の立ち上がり区間での時間経過に伴う変化率は、リセットパルス（ＲＰ１_Ｙ１，ＲＰ２_Ｙ１）における立ち上がり区間での変化率よりも高くしている。微小発光パルスＬＰの前縁部における電位推移をリセットパルスの前縁部における電位推移よりも急峻にすることにより、第１リセット行程Ｒ１及び第２リセット行程Ｒ２で生起される第１リセット放電よりも強い放電を生起させるのである。ここで、かかる放電は、前述した如き列側陰極放電であり且つ、サスティンパルスＩＰよりもそのパルス電圧が低い微小発光パルスＬＰによって生起された放電であるため、サスティン行程Ｉにて行電極Ｘ及びＹ間で生起されるサスティン放電よりもその放電に伴う発光輝度が低い。すなわち、微小発光行程ＬＬでは、第１リセット放電よりも高い輝度レベルの発光を伴う放電であるものの、サスティン放電よりもその放電に伴う輝度レベルが低い放電、つまり表示用に利用できる程度の微小な発光を伴う放電を微小発光放電として生起させるのである。この際、微小発光行程ＬＬの直前において実施される第１選択書込アドレス行程Ｗ１_Ｗでは、画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間で選択書込アドレス放電が生起される。よって、サブフィールドＳＦ１では、選択書込アドレス放電に伴う発光と上記微小発光放電に伴う発光とによって、輝度レベル０よりも１段階だけ高輝度な階調に対応した輝度が表現されるのである。

その微小発光放電後、行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が各々形成される。

次に、サブフィールドＳＦ２の第２リセット行程Ｒ２の前半部では、Ｙ電極ドライバ５３が、サスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスＲＰ２_Ｙ１を全ての行電極Ｙ_１〜Ｙ_ｎに印加する。リセットパルスＲＰ２_Ｙ１のピーク電位は、上記リセットパルスＲＰ１_Ｙ１のピーク電位よりも高い。この間、アドレスドライバ５５は、列電極Ｄ_１〜Ｄ_ｍを接地電位（０ボルト）の状態に設定し、Ｘ電極ドライバ５１は、リセットパルスＲＰ２_Ｙ１の印加に伴う行電極Ｘ及びＹ間での面放電を防止し得るピーク電位を有する正極性のリセットパルスＲＰ２_Ｘを全ての行電極Ｘ_１〜Ｘ_ｎ各々に印加する。行電極Ｘ及びＹ間で面放電が生じないのであれば、Ｘ電極ドライバ５１は、リセットパルスＲＰ２_Ｘを印加する代わりに、全ての行電極Ｘ_１〜Ｘ_ｎを接地電位（０ボルト）に設定するようにしても良い。リセットパルスＲＰ２_Ｙ１の印加に応じて、画素セルＰＣ各々の内で微小発光行程ＬＬにて列側陰極放電が生起されなかった画素セルＰＣ内の行電極Ｙ及び列電極Ｄ間において、微小発光行程ＬＬでの列側陰極放電よりも弱い第１リセット放電が生起される。すなわち、第２リセット行程Ｒ２の前半部では、行電極Ｙが陽極側、列電極Ｄが陰極側となるように両電極間に電圧を印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れる列側陰極放電を第１リセット放電として生起させるのである。一方、上記微小発光行程ＬＬにおいて既に微小発光放電が生起された画素セルＰＣ内では、上記リセットパルスＲＰ２_Ｙ１の印加が為されても放電は生起されない。従って、第２リセット行程Ｒ２の前半部の終了直後、全ての画素セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成された状態となる。

次に、サブフィールドＳＦ２の第２リセット行程Ｒ２の後半部では、Ｙ電極ドライバ５３が、時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスＲＰ２_Ｙ２を行電極Ｙ_１〜Ｙ_ｎに印加する。更に、第２リセット行程Ｒ２の後半部では、Ｘ電極ドライバ５１が、正極性の所定のベース電位を有するベースパルスＢＰ^＋を行電極Ｘ_１〜Ｘ_ｎ各々に印加する。これら負極性のリセットパルスＲＰ２_Ｙ２及び正極性のベースパルスＢＰ^＋の印加に応じて、全ての画素セルＰＣ内の行電極Ｘ及びＹ間において第２リセット放電が生起される。リセットパルスＲＰ２_Ｙ２及びベースパルスＢＰ^＋各々のピーク電位は、第１リセット放電によって行電極Ｘ及びＹ各々の近傍に形成された壁電荷を考慮した上で、行電極Ｘ及びＹ間において確実に第２リセット放電を生起させることができる最低の電位である。リセットパルスＲＰ２_Ｙ２における負のピーク電位は、負極性の書込走査パルスＳＰ_Ｗのピーク電位よりも高い電位、つまり０ボルトに近い電位に設定されている。すなわち、リセットパルスＲＰ２_Ｙ２のピーク電位を書込走査パルスＳＰ_Ｗのピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、第２選択書込アドレス行程Ｗ２_Ｗでのアドレス放電が不安定となるからである。ここで、第２リセット行程Ｒ２の後半部において生起された第２リセット放電により、各画素セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷が消去され、全ての画素セルＰＣが消灯モードに初期化される。更に、リセットパルスＲＰ２_Ｙ２の印加に応じて、全ての画素セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起され、かかる放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、第２選択書込アドレス行程Ｗ２_Ｗにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。

次に、サブフィールドＳＦ２の第２選択書込アドレス行程Ｗ２_Ｗでは、Ｙ電極ドライバ５３が、図１４に示す如き負極性の所定ベース電位を有するベースパルスＢＰ⁻を行電極Ｙ_１〜Ｙ_ｎに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスＳＰ_Ｗを行電極Ｙ_１〜Ｙ_ｎ各々に順次択一的に印加して行く。Ｘ電極ドライバ５１は、第２リセット行程Ｒ２の後半部で行電極Ｘ_１〜Ｘ_ｎに印加したベースパルスＢＰ^＋をこの第２選択書込アドレス行程Ｗ２_Ｗにおいても引き続き行電極Ｘ_１〜Ｘ_ｎ各々に印加する。ベースパルスＢＰ⁻及びベースパルスＢＰ^＋各々の電位は、書込走査パルスＳＰ_Ｗの非印加期間中における行電極Ｘ及びＹ間の電圧が画素セルＰＣの放電開始電圧よりも低くなるような電位に設定されている。更に、第２選択書込アドレス行程Ｗ２_Ｗでは、アドレスドライバ５５が、先ず、サブフィールドＳＦ２に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、画素セルＰＣを点灯モードに設定させるべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、画素セルＰＣを消灯モードに設定させるべき論理レベル０の画素駆動データビットに対してはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰ_Ｗの印加タイミングに同期して列電極Ｄ_１〜Ｄ_ｍに印加して行く。この際、書込走査パルスＳＰ_Ｗと同時に、点灯モードに設定させるべき高電圧の画素データパルスＤＰが印加された画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この画素セルＰＣ内の行電極Ｘ及びＹ間にも微弱な放電が生起される。つまり、書込走査パルスＳＰ_Ｗが印加された後、行電極Ｘ及びＹ間にはベースパルスＢＰ⁻及びベースパルスＢＰ^＋に応じた電圧が印加されるが、この電圧は各画素セルＰＣの放電開始電圧よりも低い電圧に設定されている為、かかる電圧の印加だけでは画素セルＰＣ内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスＢＰ⁻及びベースパルスＢＰ^＋に基づく電圧印加だけで行電極Ｘ及びＹ間に放電が生起されるのである。このような放電は、ベースパルスＢＰ^＋が行電極Ｘに印加されない第１選択書込アドレス行程Ｗ１_Ｗでは生起されない。かかる放電並びに選択書込アドレス放電により、この画素セルＰＣは、その行電極Ｙ近傍に正極性の壁電荷、行電極Ｘ近傍に負極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスＳＰ_Ｗと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスＤＰが印加された画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極Ｘ及びＹ間でも放電が生じることはない。よって、この画素セルＰＣは、その直前までの状態、すなわち、第２リセット行程Ｒ２において初期化された消灯モードの状態を維持する。

次に、サブフィールドＳＦ２のサスティン行程Ｉでは、Ｙ電極ドライバ５３が、正極性のピーク電位を有するサスティンパルスＩＰを１パルス分だけ発生しこれを行電極Ｙ_１〜Ｙ_ｎ各々に同時に印加する。この間、Ｘ電極ドライバ５１は、行電極Ｘ_１〜Ｘ_ｎを接地電位（０ボルト）の状態に設定し、アドレスドライバ５５は、列電極Ｄ_１〜Ｄ_ｍを接地電位（０ボルト）の状態に設定する。上記サスティンパルスＩＰの印加に応じて、上述した如き点灯モードに設定されている画素セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層１７から照射される光が前面透明基板１０を介して外部に照射されることにより、このサブフィールドＳＦ２の輝度重みに対応した１回分の表示発光が為される。また、かかるサスティンパルスＩＰの印加に応じて、点灯モードに設定されている画素セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても放電が生起される。かかる放電並びに上記サスティン放電により、画素セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には夫々正極性の壁電荷が形成される。そして、かかるサスティンパルスＩＰの印加後、Ｙ電極ドライバ５３は、図１４に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスＣＰを行電極Ｙ_１〜Ｙ_ｎに印加する。かかる壁電荷調整パルスＣＰの印加に応じて、上記の如きサスティン放電の生起された画素セルＰＣ内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、画素セルＰＣ内の壁電荷の量が、次の選択消去アドレス行程Ｗ_Ｄにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。

次に、サブフィールドＳＦ３〜ＳＦ１４各々の選択消去アドレス行程Ｗ_Oでは、Ｙ電極ドライバ５３が、正極性の所定ベース電位を有するベースパルスＢＰ^＋を行電極Ｙ_１〜Ｙ_ｎ各々に印加しつつ、図１４に示す如き負極性のピーク電位を有する消去走査パルスＳＰ_Ｄを行電極Ｙ_１〜Ｙ_ｎ各々に順次択一的に印加して行く。ベースパルスＢＰ^＋のピーク電位は、この選択消去アドレス行程Ｗ_Oの実行期間中に亘り、行電極Ｘ及びＹ間での誤った放電を防止し得る電位に設定されている。また、選択消去アドレス行程Ｗ_Oの実行期間中に亘り、Ｘ電極ドライバ５１は、行電極Ｘ_１〜Ｘ_ｎ各々を接地電位（０ボルト）に設定する。この選択消去アドレス行程Ｗ_Ｄにおいて、アドレスドライバ５５は、先ず、そのサブフィールドＳＦに対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、画素セルＰＣを点灯モードから消灯モードに遷移させるべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。

一方、画素セルＰＣの現状態を維持させるべき論理レベル０の画素駆動データビットが供給された場合にはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各消去走査パルスＳＰ_Ｄの印加タイミングに同期して列電極Ｄ_１〜Ｄ_ｍに印加して行く。この際、上記消去走査パルスＳＰ_Ｄと同時に、高電圧の画素データパルスＤＰが印加された画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この画素セルＰＣは、その行電極Ｙ及びＸ各々の近傍に正極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスＳＰ_Ｄと同時に、低電圧（０ボルト）の画素データパルスＤＰが印加された画素セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択消去アドレス放電は生起されない。よって、この画素セルＰＣは、その直前までの状態（点灯モード、消灯モード）を維持する。

次に、サブフィールドＳＦ３〜ＳＦ１４各々のサスティン行程Ｉでは、Ｘ電極ドライバ５１及びＹ電極ドライバ５３が、図１４に示す如く、行電極Ｘ及びＹ交互に、そのサブフィールドの輝度重みに対応した回数（偶数回数）分だけ繰り返し、正極性のピーク電位を有するサスティンパルスＩＰを行電極Ｘ_１〜Ｘ_ｎ及びＹ_１〜Ｙ_ｎ各々に印加する。かかるサスティンパルスＩＰが印加される度に、点灯モードに設定されている画素セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層１７から照射される光が前面透明基板１０を介して外部に照射されることにより、そのサブフィールドＳＦの輝度重みに対応した回数分の表示発光が為される。この際、サブフィールドＳＦ２〜ＳＦ１４各々のサスティン行程Ｉにおいて最終に印加されるサスティンパルスＩＰに応じてサスティン放電が生起された画素セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には正極性の壁電荷が形成される。そして、かかる最終サスティンパルスＩＰの印加後、Ｙ電極ドライバ５３は、図１４に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスＣＰを行電極Ｙ_１〜Ｙ_ｎに印加する。かかる壁電荷調整パルスＣＰの印加に応じて、上記の如きサスティン放電の生起された画素セルＰＣ内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、画素セルＰＣ内の壁電荷の量が、次の選択消去アドレス行程Ｗ_Ｄにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。

そして、最終のサブフィールドＳＦ１４のサスティン行程Ｉの終了後、消去行程Ｅが実行される。その消去行程Ｅにおいては、Ｙ電極ドライバ５３は、負極性のピーク電位を有する消去パルスＥＰを全ての行電極Ｙ_１〜Ｙ_ｎに印加する。かかる消去パルスＥＰの印加に応じて、点灯モード状態にある画素セルＰＣのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった画素セルＰＣは消灯モードの状態に遷移する。

以上の如き駆動を、図１３に示す如き１６通りの画素駆動データＧＤに基づいて実行する。

先ず、黒表示（輝度レベル０）を表現する第１階調よりも１段階だけ高輝度を表す第２階調では、図１３に示す如く、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ１のみで画素セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された画素セルＰＣを微小発光放電させる（□にて示す）。この際、これら選択書込アドレス放電及び微小発光放電に伴う発光時の輝度レベルは、１回分のサスティン放電に伴う発光時の輝度レベルよりも低い。よって、サスティン放電によって視覚される輝度レベルを「１」とした場合、第２階調では、輝度レベル「１」よりも低い輝度レベル「α」に対応した輝度が表現される。

次に、かかる第２階調よりも１段階だけ高輝度を表す第３階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のみで画素セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３で画素セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第３階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のサスティン行程Ｉのみで１回分のサスティン放電に伴う発光が為され、輝度レベル「１」に対応した輝度が表現される。

次に、かかる第３階調よりも１段階だけ高輝度を表す第４階調では、先ず、サブフィールドＳＦ１において、画素セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された画素セルＰＣを微小発光放電させる（□にて示す）。更に、かかる第４階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のみで画素セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３で画素セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第４階調では、サブフィールドＳＦ１にて輝度レベル「α」の発光が為され、ＳＦ２にて輝度レベル「１」の発光を伴うサスティン放電が１回分だけ実施されるので、輝度レベル「α」＋「１」に対応した輝度が表現される。

第５階調〜第１６階調各々では、サブフィールドＳＦ１において画素セルＰＣを点灯モードに設定させる選択書込アドレス放電を生起させ、この点灯モードに設定された画素セルＰＣを微小発光放電させる（□にて示す）。そして、その階調に対応した１のサブフィールドのみで画素セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第５階調〜第１６階調各々では、サブフィールドＳＦ１にて上記微小発光放電が生起され、ＳＦ２にて１回分のサスティン放電を生起された後、その階調に対応した数だけ連続したサブフィールド各々（白丸にて示す）でそのサブフィールドに割り当てられている回数分だけサスティン放電が生起される。これにより、第５階調〜第１６階調各々では、輝度レベル「α」＋「１フィールド（又は１フレーム）表示期間内において生起されたサスティン放電の総数」に対応した輝度が視覚される。

すなわち、図１３に示す如き駆動によれば、輝度レベル「０」〜「２５５＋α」なる輝度範囲を図１３に示す如き１６段階にて表すことが可能となるのである。

かかる駆動によれば、１フィールド表示期間内においてその発光パターン（点灯状態、消灯状態）が互いに反転している領域が１画面内に混在することは無いので、このような状態で生じる疑似輪郭が防止される。

図１４に示される駆動では、先頭のサブフィールドＳＦ１の第１リセット行程Ｒの第１ステップＳ１にて、行電極Ｙを負極性（陰極側）とする微弱な放電を生じさせることにより、その放電後には放電前に比べて、行電極Ｙ近傍には正の壁電荷量が増加する。また、列電極Ｄを正極性（陽極側）とする微弱な放電を生じさせることにより、その放電後には放電前に比べて、列電極Ｄ近傍には負の壁電荷が増加する。この壁電荷状態により、次のステップＳ２にて列電極Ｄを陰極側とする行電極Ｙから列電極Ｄに向けて電流が流れる列側陰極放電と称す第１リセット放電が生起し易くなる。すなわち、ステップＳ２の第１リセット放電の放電確率が更に上昇するので、黒輝度が更に下がり暗コントラストが向上する。また、ステップＳ１にて、放電を生じさせることにより、プライミング粒子数が上昇し、このプライミング効果によって、ステップＳ２の第１リセット放電の放電確率が更に上昇する。すなわち、壁電荷作用と、プライミング作用の２つの作用によって、ステップＳ２のリセット放電が安定するので、放電確率が上昇し、黒輝度が下がり暗コントラストが上昇する。

ステップＳ１の壁電荷調整パルスＣＰ’は上述の如く、長時定数のパルスであり、またリセット放電時よりも行電極Ｙと行電極Ｘとの間及び行電極Ｙと列電極Ｄとの間各々の電位差を小さく設定するので、リセット放電に比べて更に微小放電である。よって、ステップＳ１での微小放電では暗コントラストには殆ど影響しない。

ステップＳ1での放電強度が、ステップＳ３の放電強度よりも大きくなってしまった場合、ステップＳ３での放電後に不要な壁電荷が各電極近傍に残留してしまう可能性がある。この場合、この不要な壁電荷により、ステップＳ３に後続する選択書込アドレス行程Ｗ_Ｗのアドレス放電で書込ミスが発生する画素セルが発生する。以上の点から、ステップＳ１の放電強度はステップＳ３の放電強度よりも弱い方が好ましい。

ステップＳ１の放電強度をステップＳ３の放電強度よりも弱める方法としては、以下の方法(1)〜(3)が採用される。

(1) ステップＳ１でのベースパルスＢＰ’の正電位Ｖａを、ステップＳ３でのベースパルスＢＰ”の電位Ｖｂよりも低く設定する。例えば、ベースパルスＢＰ”よりも電位が低いベースパルスＢＰ^＋の電位と同電位とする。

(2) ステップＳ１での壁電荷調整パルスＣＰ’の負の到達電位Ｖｃを、ステップＳ３での第２リセットパルスＲＰ_Ｙ２の到達電位Ｖｄよりも高く設定する。

(3) ステップＳ１での壁電荷調整パルスＣＰ’のパルス幅Ｔｅを、ステップＳ３での第２リセットパルスＲＰ_Ｙ２のパルス幅Ｔｆよりも短く設定する。

これらの方法(1)〜(3)のうちのいずれか１つの方法、又は(1)〜(3)の２つ以上の組合せにより、ステップＳ１での放電強度をステップＳ３の放電強度よりも弱くすることができる。

また、図１４に示される駆動では、サブフィールドＳＦ１の第１リセット行程Ｒ１及びＳＦ２の第２リセット行程Ｒ２各々において、列電極Ｄを陰極側、行電極Ｙを陽極側とした電圧を両電極間に印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れる列側陰極放電を第１リセット放電として生起させている。よって、かかる第１リセット放電時には、放電ガス内の陽イオンが列電極Ｄへ向かう際に、図５に示す如き蛍光体層１７内に含まれている二次電子放出材料としてのＭｇＯ結晶体に衝突して、このＭｇＯ結晶体から二次電子を放出させる。特に、図１に示されるプラズマディスプレイ装置のＰＤＰ５０では、ＭｇＯ結晶体を図５に示す如く放電空間に露出させることにより、陽イオンとの衝突の確率を高め、二次電子を効率よく放電空間に放出させるようにしている。すると、かかる二次電子によるプライミング作用により画素セルＰＣの放電開始電圧が低くなるので、比較的弱いリセット放電を生起させることが可能となる。よって、リセット放電の微弱化によりその放電に伴う発光輝度が低下するので、暗い画像を表示する際のコントラスト、いわゆる暗コントラストを向上させた表示が可能となる。

更に、図１４に示される駆動では、図３に示す如き前面透明基板１０側に形成されている行電極Ｙ、及び背面基板１４側に形成されている列電極Ｄ間で第１リセット放電を生起させている。よって、共に前面透明基板１０側に形成されている行電極Ｘ及びＹ間でリセット放電を生起させる場合に比して、前面透明基板１０側から外部に放出される放電光が少なくなるので、更なる暗コントラストの向上を図ることができる。

図１２〜図１４に示される駆動では、先頭のサブフィールドＳＦ１において、全画素セルＰＣを消灯モード状態に初期化すべきリセット放電を生起させた後、この消灯モード状態にある画素セルＰＣを点灯モード状態に遷移させるべき選択書込アドレス放電を生起させる。そして、ＳＦ２に後続するサブフィールドＳＦ３〜ＳＦ１４各々の内の１のサブフィールドにおいて、点灯モード状態にある画素セルＰＣを消灯モード状態に遷移させるべき選択消去アドレス放電を生起させるという選択消去アドレス法を採用した駆動を実施するようにしている。よって、図６に示す如き第１階調に従った駆動によって黒表示（輝度レベル０）を行うと、１フィールド表示期間を通して生起される放電は、先頭サブフィールドＳＦ１でのリセット放電だけとなる。従って、サブフィールドＳＦ１で全画素セルＰＣを点灯モード状態に初期化するリセット放電を生起させてからこれを消灯モード状態に遷移させる選択消去アドレス放電を生起させる駆動を採用した場合に比して、１フィールド表示期間を通して生起される放電回数が少なくなるので、暗コントラストを向上させることができる。

また、図１２〜図１４に示される駆動においては、最も輝度重みが小なるサブフィールドＳＦ１では、表示画像に寄与する放電として、サスティン放電ではなく微小発光放電を生起させるようにしている。この際、微小発光放電は列電極Ｄ及び行電極Ｙ間で生起される放電である為、行電極Ｘ及びＹ間で生起されるサスティン放電に比べて、その放電に伴う発光時の輝度レベルが低い。よって、かかる微小発光放電によって黒表示（輝度レベル０）よりも１段階だけ高輝度を表す（第２階調）場合には、サスティン放電によってこれを表す場合に比して輝度レベル０との輝度差が小となる。従って、低輝度画像を表現する際の階調表現能力が高まる。更に、第２階調においては、サブフィールドＳＦ１に後続するＳＦ２の第２リセット行程Ｒ２ではリセット放電が生起されないので、このリセット放電に伴う暗コントラストの低下が抑制される。

図１４に示される駆動では、サブフィールドＳＦ１の第１リセット行程Ｒ１で第１リセット放電を生起させるべく行電極Ｙに印加するリセットパルスＲＰ１_Ｙ１のピーク電位を、ＳＦ２の第２リセット行程Ｒ２で第１リセット放電を生起させるべく行電極Ｙに印加するリセットパルスＲＰ２_Ｙ１のピーク電位よりも低くしている。これによりサブフィールドＳＦ１の第１リセット行程Ｒ１において、全画素セルＰＣを一斉にリセット放電させた際の発光を弱めて、暗コントラストの低下を抑制させている。

更に、図１２〜図１４に示される駆動においては、輝度重みが第２番目に小なるサブフィールドＳＦ２のサスティン行程Ｉでは、サスティン放電を１回だけ生起させることにより、低輝度画像を表現する際の階調表現能力が高めている。サブフィールドＳＦ２のサスティン行程Ｉでは、サスティン放電を生起させるべく印加されるサスティンパルスＩＰが１回だけなので、この１回分のサスティンパルスＩＰに応じて生起されたサスティン放電の終息後、行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が夫々形成された状態となる。これにより、次のサブフィールドＳＦ３の選択消去アドレス行程Ｗ_Ｄでは、列電極Ｄ及び行電極Ｙ間において列電極Ｄを陽極側とした放電（以降、列側陽極放電と称する）を選択消去アドレス放電として生起させることが可能となる。一方、後続するサブフィールドＳＦ３〜ＳＦ１４各々のサスティン行程Ｉでは、サスティンパルスＩＰの印加回数を偶数としている。よって、各サスティン行程Ｉの終了直後は、行電極Ｙ近傍に負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成された状態となるので、各サスティン行程Ｉに引き続き実施される選択消去アドレス行程Ｗ_Ｄでは、列側陽極放電が可能となる。従って、列電極Ｄに対しては正極性のパルスが印加されるだけとなり、アドレスドライバ５５の高コスト化が抑制される。

なお、図１２〜図１４に示される駆動では、第４階調以降の階調においてもサブフィールドＳＦ１にて輝度レベルαの発光を伴う発光微小発光放電を生起するようにしているが、第３階調以降の階調では、この微小発光放電を生起させないようにしても良い。要するに、微小発光放電に伴う発光は極めて低輝度（輝度レベルα）であるため、これよりも高輝度な発光を伴うサスティン放電と併用する場合、つまり第３階調以降の階調において、「輝度レベルα」の輝度増加分を視覚することができない場合には、この微小発光放電を生起させる必要がなくなるからである。

図１４に示された実施例においては、微小発光パルスＬＰ及びリセットパルスＲＰ２_Ｙ１を連結させて行電極Ｙに印加するようにしているが、図１５に示す如く、両者を時間的に分散させて行電極Ｙに順次印加するようにしても良い。

また、図１４に示されたリセット行程Ｒでは、全ての画素セルに対して一斉にリセット放電を生起させるようにしているが、夫々が複数の画素セルからなる画素セルブロック毎に、リセット放電を時間的に分散させて実施するようにしても良い。

なお、図５においては、ＰＤＰ５０の背面基板１４側に設けられている蛍光体層１７内にＭｇＯ結晶体を含ませるようにしているが、図１６に示されるように、蛍光体粒子からなる蛍光体粒子層１７ａの表面を覆うように二次電子放出材からなる二次電子放出層１８を設け、積層された蛍光体粒子層１７ａ及び二次電子放出層１８を蛍光体層１７とするようにしても良い。この際、二次電子放出層１８としては、蛍光体粒子層１７ａの表面上に、二次電子放出材からなる結晶（例えば、ＣＬ発光ＭｇＯ結晶体を含んだＭｇＯ結晶）を敷き詰めて形成するようにしてもよく、或いは二次電子放出材を薄膜成膜して形成させるようにしても良い。

本発明を適用したプラズマディスプレイ装置の概略構成を示す図である。 図１の装置中のＰＤＰの内部構造を模式的に示す正面図である。 図２に示されるＶ−Ｖ線上での断面を示す図である。 図２に示されるＷ−Ｗ線上での断面を示す図である。 図２のＰＤＰの各画素セルの蛍光体層内に含まれるＭｇＯ結晶体を模式的に表す図である。 階調毎の発光パターンを示す図である。 図１の装置に発光駆動方式として選択消去アドレス法を採用した場合の発光駆動シーケンスの一例を示す図である。 図７の発光駆動シーケンスに従ってＰＤＰに印加される各種駆動パルスを示す図である。 従来のＰＤＰに対してリセットパルスを印加した際に生起される列側陰極放電における放電強度の推移を表す図である。 図５の構造を有するＰＤＰに対してリセットパルスを印加した際に生起される列側陰極放電における放電強度の推移を表す図である。 リセットパルスの他の波形を表す図である。 図１の装置に発光駆動方式として選択書込アドレス法を採用した場合の発光駆動シーケンスの他例を示す図である。 図１２の発光駆動シーケンスにおける階調毎の発光パターンを示す図である。 図１２の発光駆動シーケンスに従ってＰＤＰに印加される各種駆動パルスを示す図である。 図１４の微小発光パルス及びリセットパルスの変形例を示す図である。 図２のＰＤＰの各画素セルの蛍光体層の他の構成例を示す図である。

主要部分の符号の説明

１３ 酸化マグネシウム層
１７ 蛍光体層
５０ ＰＤＰ
５１ Ｘ電極ドライバ
５３ Ｙ電極ドライバ
５５ アドレスドライバ
５６ 駆動制御回路

Claims (31)

1. 放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており、前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に蛍光体層を含む画素セルが形成されているプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
   前記蛍光体層は蛍光体材料及び二次電子放出材料を含み、
   前記映像信号における１フィールド表示期間を複数のサブフィールドに分割した際の先頭のサブフィールドにて、前記画素セルを初期化する第１リセット行程を実行し、
   前記複数のサブフィールドの全てのサブフィールドにて前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モード又は消灯モードに設定するアドレス行程と、前記点灯モードに設定された画素セルに対して維持放電せしめる維持放電行程と、を順次実行し、
   前記第１リセット行程は、前記行電極対の一方の行電極に、前記行電極対の他方の行電極及び前記列電極に対して陰極側となる第１パルスを印加する第１ステップと、
   前記一方の行電極に、前記列電極に対して陽極側となる第２パルスを印加する第２ステップと、
   前記一方の行電極に、前記他方の行電極及び前記列電極に対して陰極側となる第３パルスを印加する第３ステップと、を順次実行することを特徴とするプラズマディスプレイパネルの駆動方法。
2. 前記第１ステップにおいて、前記他方の行電極に対して正極性の電位からなる第１ベースパルスを印加することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
3. 前記第３ステップにおいて、前記他方の行電極に対して正極性の電位からなる第２ベースパルスを印加し、前記第１ベースパルスの電位は前記第２ベースパルスの電位よりも低電位であることを特徴とする請求項２記載のプラズマディスプレイパネルの駆動方法。
4. 前記第１パルスの到達電位及び前記第３パルスの到達電位は共に負極性であって、前記第１パルスの到達電位は前記第３パルスの到達電位に比べて高電位であることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
5. 前記第１パルスのパルス幅は前記第３パルスのパルス幅よりも短いことを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
6. 前記第１パルス及び前記第３パルスは、前記一方の行電極に印加する電位を時間経過に伴い徐々に減少する様態で印加されることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
7. 前記先頭のサブフィールドに後続する第２番目のサブフィールドの先頭部にて更に、前記画素セルを初期化する第２リセット行程を実行することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
8. 前記第１リセット行程では、前記一方の行電極を陽極側、前記列電極を陰極側とした電圧を前記一方の行電極及び前記列電極間に印加することにより前記一方の行電極及び前記列電極間においてリセット放電を生起させることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
9. 前記第２リセット行程では、前記一方の行電極を陽極側、前記列電極を陰極側とした電圧を前記一方の行電極及び前記列電極間に印加することにより前記一方の行電極及び前記列電極間においてリセット放電を生起させることを特徴とする請求項７記載のプラズマディスプレイパネルの駆動方法。
10. 前記リセット放電の際、前記他方の行電極及び前記一方の行電極間での放電を防止させる電位を前記他方の行電極に印加することを特徴とする請求項８又は９記載のプラズマディスプレイパネルの駆動方法。
11. 前記リセット放電の際、前記一方の行電極及び前記他方の行電極各々に正極性の電位を印加することを特徴とする請求項８又は９記載のプラズマディスプレイパネルの駆動方法。
12. 前記先頭のサブフィールドにおいて、前記アドレス行程に引き続き、前記一方の行電極のみに１回だけ維持放電パルスを印加することにより前記点灯モードに設定されている前記画素セルのみを１回分だけ維持放電せしめる維持放電行程を実行することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
13. 前記第２番目のサブフィールドおいて、前記アドレス行程に引き続き、前記一方の行電極のみに１回だけ維持放電パルスを印加することにより前記点灯モードに設定されている前記画素セルのみを１回分だけ維持放電せしめる維持放電行程を実行することを特徴とする請求項７記載のプラズマディスプレイパネルの駆動方法。
14. １フィールド表示期間内の前記サブフィールド各々の内の前記先頭のサブフィールドのみで前記画素セルを初期化することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
15. １フィールド表示期間内の前記サブフィールド各々の内の前記先頭のサブフィールド及び前記第２番目のサブフィールドのみで前記画素セルを初期化することを特徴とする請求項７記載のプラズマディスプレイパネルの駆動方法。
16. 前記先頭のサブフィールドのアドレス行程において、前記画素データに応じて選択的に前記画素セルを書込放電せしめることによりこの画素セルを前記点灯モードの状態に設定し、前記先頭のサブフィールドに後続する全てのサブフィールドのアドレス行程において、前記画素データに応じて選択的に前記画素セルを消去放電せしめることによりこの画素セルを前記消灯モードの状態に設定することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
17. 前記先頭のサブフィールドおよび前記第２番目のサブフィールドのアドレス行程において、前記画素データに応じて選択的に前記画素セルを書込放電せしめることによりこの画素セルを前記点灯モードの状態に設定し、前記第２番目のサブフィールドに後続する全てのサブフィールドのアドレス行程において、前記画素データに応じて選択的に前記画素セルを消去放電せしめることによりこの画素セルを前記消灯モードの状態に設定することを特徴とする請求項７記載のプラズマディスプレイパネルの駆動方法。
18. 前記リセット放電の際、前記一方の行電極に印加する電位を時間経過に伴い徐々に増加することにより前記リセット放電を生起させる電圧を前記列電極及び前記一方の行電極間に生じさせることを特徴とする請求項８又は９記載のプラズマディスプレイパネルの駆動方法。
19. 前記先頭のサブフィールドのアドレス行程において、前記一方の行電極に負極性のベース電位を印加すると共に、前記行電極対の他方の行電極に正極性のベース電位を印加することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
20. 前記第２番目のサブフィールドのアドレス行程において、前記一方の行電極に負極性のベース電位を印加すると共に、前記行電極対の他方の行電極に正極性のベース電位を印加することを特徴とする請求項７記載のプラズマディスプレイパネルの駆動方法。
21. 前記先頭のサブフィールドにおける前記アドレス行程の直後において、前記行電極対の一方の行電極を陽極側、前記列電極を陰極側とした電圧を前記一方の行電極及び前記列電極間に印加することにより、前記先頭のサブフィールドにおける前記アドレス行程にて点灯モードに設定された画素セル内の前記列電極及び前記一方の行電極間にて微小発光放電を生起させる微小発光行程を実行することを特徴とする請求項９記載のプラズマディスプレイパネルの駆動方法。
22. 前記微小発光放電は、輝度レベル０よりも１段階だけ高輝度な階調に対応した発光を伴う放電であることを特徴とする請求項２１記載のプラズマディスプレイパネルの駆動方法。
23. 前記第２番目のサブフィールドの前記第２リセット行程では、前記微小発光放電を生起させるべく前記一方の行電極に印加した電位を時間経過に伴って徐々に増加させることにより前記リセット放電を生起させることを特徴とする請求項２１記載のプラズマディスプレイパネルの駆動方法。
24. 前記微小発光行程において前記微小発光放電を生起させるべく前記一方の行電極に印加する電位の立ち上がり区間での時間経過に伴う変化率が、前記リセット放電を生起させるべく前記一方の行電極に印加する電位の立ち上がり区間での時間経過に伴う変化率よりも高いことを特徴とする請求項２１記載のプラズマディスプレイパネルの駆動方法。
25. 前記第２番目のサブフィールドに後続するサブフィールド各々において、前記一方の行電極及び前記他方の行電極各々に交互に維持パルスを印加することにより前記点灯モードの状態にある前記画素セルのみを維持放電せしめる維持放電行程を実行し、
    前記微小発光行程において前記微小発光放電を生起させるべく前記一方の行電極に印加する電位が、前記維持パルスのピーク電位よりも低いことを特徴とする請求項２１記載のプラズマディスプレイパネルの駆動方法。
26. 前記二次電子放出材料は酸化マグネシウムからなることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
27. 前記酸化マグネシウムは、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体を含むことを特徴とする請求項２６記載のプラズマディスプレイパネルの駆動方法。
28. 前記酸化マグネシウム結晶体は、気相酸化法によって生成されたものであることを特徴とする請求項２７記載のプラズマディスプレイパネルの駆動方法。
29. 前記放電空間内において前記二次電子放出材料からなる粒子が前記放電ガスに接触していることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
30. 放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており、前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に画素セルが形成されているプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
    前記映像信号における１フィールド表示期間を複数のサブフィールドに分割した際の先頭のサブフィールドにて、前記画素セルを初期化するリセット行程を実行し、
    前記複数のサブフィールドの全てのサブフィールドにて前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モード又は消灯モードに設定するアドレス行程と、前記点灯モードに設定された画素セルに対して維持放電せしめる維持放電行程と、を順次実行し、
    前記リセット行程は、前記行電極対の一方の行電極に、前記行電極対の他方の行電極及び前記列電極に対して陰極側となる第１パルスを印加する第１ステップと、
    前記一方の行電極に、前記列電極に対して陽極側となる第２パルスを印加する第２ステップと、
    前記一方の行電極に、前記他方の行電極及び前記列電極に対して陰極側となる第３パルスを印加する第３ステップと、を順次実行し、
    前記第２ステップでは、前記一方の行電極及び前記他方の行電極各々に正極性の電位を印加することを特徴とするプラズマディスプレイパネルの駆動方法。
31. 放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており、前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に画素セルが形成されているプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
    前記映像信号における１フィールド表示期間を複数のサブフィールドに分割した際の先頭のサブフィールドにて、前記画素セルを初期化するリセット行程を実行し、
    前記複数のサブフィールドの全てのサブフィールドにて前記画素データに応じて選択的に前記画素セルをアドレス放電せしめることにより前記画素セルを点灯モード又は消灯モードに設定するアドレス行程と、前記点灯モードに設定された画素セルに対して維持放電せしめる維持放電行程と、を順次実行し、
    前記リセット行程は、前記行電極対の一方の行電極に、前記行電極対の他方の行電極及び前記列電極に対して陰極側となる第１パルスを印加する第１ステップと、
    前記一方の行電極に、前記列電極に対して陽極側となる第２パルスを印加する第２ステップと、
    前記一方の行電極に、前記他方の行電極及び前記列電極に対して陰極側となる第３パルスを印加する第３ステップと、を順次実行し、
    前記第１ステップでは、前記一方の行電極に負極性の電位からなる前記第１パルスを印加すると共に、前記他方の行電極に正極性の電位からなる第１ベースパルスを印加することを特徴とするプラズマディスプレイパネルの駆動方法。

Images