[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008198909A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2008198909A
JP2008198909A JP2007034625A JP2007034625A JP2008198909A JP 2008198909 A JP2008198909 A JP 2008198909A JP 2007034625 A JP2007034625 A JP 2007034625A JP 2007034625 A JP2007034625 A JP 2007034625A JP 2008198909 A JP2008198909 A JP 2008198909A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding
bonding wires
semiconductor
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007034625A
Other languages
English (en)
Inventor
Masahiro Yamaguchi
昌浩 山口
Masakuni Shibamoto
正訓 柴本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2007034625A priority Critical patent/JP2008198909A/ja
Priority to US12/068,485 priority patent/US20080197509A1/en
Publication of JP2008198909A publication Critical patent/JP2008198909A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】電極パッドの配置の自由度を減少させることなくボンディング不良等を防止することが可能な積層させた半導体チップを有する半導体パッケージを提供する。
【解決手段】表面に複数の接続端子１１が設けられたパッケージ基板１０と、表面に複数のボンディングパッド１０１が設けられた半導体チップ１００と、複数の接続端子１１と複数のボンディングパッド１０１とをそれぞれ接続する複数のボンディングワイヤー１０２ｈ、１０２ｌと、ボンディングワイヤー１０２ｈ、１０２ｌと半導体チップ１００表面との間を埋め込むように形成された樹脂１０３と、ボンディングワイヤー１０２ｈ、１０２ｌ上にフィルム状の樹脂２０３を介して設けられた半導体チップ２００とを備え、複数のボンディングワイヤー１０２ｈ、１０２ｌのうち少なくとも３本のボンディングワイヤー１０２ｈがほぼ同等の高さで且つ他のボンディングワイヤー１０２ｌよりも高く形成されている。
【選択図】図５

Description

本発明は半導体パッケージに関し、特に、積層させた半導体チップを有する半導体チップの構造に関する。
半導体装置、特に、ＤＲＡＭ（Dynamic Random Access Memory）においては、メモリ容量を大きくするために、半導体チップ（ベアチップ）を積層したパッケージ、所謂ＤＤＰ(Dual Die Package）が用いられてきている。
ＤＲＡＭのベアチップは、一般的に、チップ表面の中央領域に複数のボンディングパッドが配列されたセンターパッド構成となっているため、パッケージ基板との電気的接続には、ロングワイヤーを用いたボンディングが必要となる。
しかし、複数のボンディングワイヤーにより、一層目の半導体チップとパッケージ基板との接続を行った後、二層目の半導体チップを一層目の半導体チップ上に積層した場合、ロングワイヤーの高さのバラツキによって、次のような問題が生じる。すなわち、二層目の半導体チップを複数のボンディングワイヤー上に搭載する際、二層目の半導体チップをバランス良く水平に載置することが困難となる。これにより、一部に大きな負荷がかかることとなり、一層目の半導体チップの表面とボンディングワイヤーとが接触してしまうこととなる。
また、二層目の半導体チップが傾いて載置された場合、二層目の半導体チップへのボンディング時の圧力が一部に集中し、一層目のボンディングワイヤーが下に押されて、一層目の半導体チップと接触してしまうという問題も生じ得る。
このような問題に対し、一層目の半導体チップの相対する面に沿ってライン形態の支持構造物を配置、あるいは、一層目の半導体チップのコーナー部に分離されたマウンド形状の支持構造物を配置し、この支持構造物により、二層面の半導体チップを支える構造とする技術が提案されている（特許文献１参照）。
しかしながら、特許文献１の方法では、支持構造物が、上述のとおり、一層目の半導体チップの相互対向する面に沿ってライン形態に、または、一層目の半導体チップのコーナー部に分離したマウンド形状に配置されるため、支持構造物を配置した場所には電極パッド（ボンディングパッド）を形成できなくなる。
センターパッド構成の半導体チップであっても、電源やグランド用の電極パッドは、半導体チップの周辺部に配置することも多いため、特許文献１では、支持構造物がこのような電極パッドの配置の妨げとなり、電極パッドの配置の自由度が減ることとなってしまう。
また、特許文献１では、支持構造物を作るための材料及び工程が必要となるため、コスト増にもつながる。
特開２００４−３１２００８号公報 特開２００３−１６３３１４号公報 特開２００２−４３３５７号公報 米国特許第６，４７２，７５８号明細書
本発明は上記の問題点を解決すべくなされたものであって、本発明の目的は、電極パッドの配置の自由度を減少させることなく、また、特別な製造工程を追加することなくボンディング不良等を防止することが可能な積層させた半導体チップを有する半導体パッケージを提供することである。
本発明による半導体パッケージは、表面に複数の接続端子が設けられたパッケージ基板と、表面に複数のボンディングパッドが設けられた第１の半導体チップと、前記複数の接続端子と前記複数のボンディングパッドとをそれぞれ接続する複数のボンディングワイヤーと、前記第１の半導体チップ上に前記複数のボンディングワイヤーと前記第１の半導体チップ表面との間を埋め込むように形成された第１の樹脂と、前記複数のボンディングワイヤー上にフィルム状の第２の樹脂を介して設けられた第２の半導体チップとを備え、前記複数のボンディングワイヤーのうち少なくとも３本がほぼ同等の高さで且つ他のボンディングワイヤーよりも高く形成されていることを特徴とする。
このように、本発明によれば、第１の半導体チップ上に、少なくとも３本のボンディングワイヤーがほぼ同じ高さで、その他のボンディングワイヤーよりも高く形成されていることにより、その少なくとも３本のボンディングワイヤーによって、第２の半導体チップを支えることができるため、第２の半導体チップを搭載する際に第１の半導体チップ上のボンディングワイヤーと第１の半導体チップの上面とが接触することを防止することが可能となる。
従って、特許文献１に記載されているような支持構造物を不要とすることができ、さらに、ボンディングパッド（電極パッド）を第１の半導体チップの中央領域だけでなく、周辺領域にも自由に配置することができる。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について説明する。
図１は、本発明の好ましい実施形態による半導体パッケージの構成を説明するための平面図であり、一層目の半導体チップ１００上にワイヤーボンディングを行った後の状態を示している。
図１に示すように、パッケージ基板１０の両側には、それぞれ複数の接続端子１１が直線状に設けられている。
パッケージ基板１０上には一層目の半導体チップ１００が載置されている。半導体チップ１００表面の中央領域には、複数のボンディングパッド（センターパッド）１０１が図１に示すように二列に配列されている。
そして、複数のボンディングワイヤー１０２ｈ及び１０２ｌにより、センターパッド１０１のうち右側に配列されたボンディングパッドとパッケージ基板１０の右側に設けられた接続端子１１とがそれぞれ接続され、また、センターパッド１０１の左側のボンディングパッドとパッケージ基板左側の接続端子１１とがそれぞれ接続されている。
複数のボンディングワイヤーのうち、半導体チップ１００のコーナー部に近接する４本のボンディングワイヤー１０２ｈは、その他のボンディングワイヤー１０２ｌのいずれよりも高く形成されている。ボンディングワイヤー１０２ｈは、ダミーワイヤーではなく、実際に電気的に使用されるワイヤーを用いることができる。したがって、ダミーのボンディングパッドやダミーの接続端子などが不要であり、半導体チップ１００やパッケージ基板１０の表面を有効に活用することができる。
ここで、図１の平面図では、ボンディングワイヤー１０２ｈ及び１０２ｌの高さの違いが表現されないため、図２及び図３を用いて以下に説明する。
図２は、図１の状態を矢印Ｃの方向から見た側面図である。
図２に示すように、半導体チップ１００のコーナー部に位置するボンディングワイヤー１０２ｈは、パッケージ基板１０上の接続端子１１の表面から高さＨまで引き上げられてボンディングパッド１０１（図１参照）に接続されている。一方、ボンディングワイヤー１０２ｌは、接続端子１１の表面から高さＬまで引き上げられて対応するボンディングパッド１０１に接続されている。このように、ボンディングワイヤー１０２ｈの高さＨは、その他のボンディングワイヤー１０２ｌよりも高く形成されている。また、４本のボンディングワイヤー１０２ｈの高さはほぼ同等となっている。なお、半導体チップ１００は、接着層１１０により、パッケージ基板１０に固定されている。
図３は、図１における部分断面図であり、図３（ａ）は、Ａ−Ａ断面、図３（ｂ）はＢ−Ｂ断面を示している。
図３（ａ）に示すように、ボンディングワイヤー１０２ｈは、接続端子１１の表面から高さＨを有するようにして接続端子１１とボンディングパッド１０１とを接続している。また、ボンディングワイヤー１０２ｌは、図３（ｂ）に示すように、接続端子１１の表面から高さＬ（Ｌ＜Ｈ）を有するようにして接続端子１１とボンディングパッド１０１とを接続している。
このように、本実施形態では、複数のボンディングワイヤーのうち、コーナー部に位置する４本のボンディングワイヤー１０２ｈの高さを他よりも高くなるように形成し、その上に二層目の半導体チップを積層する。以下は、二層目の半導体チップを積層し、最終的に全体をモールドして半導体パッケージを完成させるまでのプロセスにつき、図４〜図６を用いて説明する。各図において、（ａ）は、図１におけるＡ−Ａ断面、（ｂ）はＢ−Ｂ断面に対応している。
まず、図４に示すように、図１に示す半導体チップ１００上に、ボンディングワイヤー１０２ｈ及び１０２ｌと半導体チップ１００の表面との間を埋め込むように液状樹脂１０３を形成する。半導体チップ１００上に液状樹脂１０３を形成すると、液状樹脂１０３は、表面張力によって、高く形成したボンディングワイヤー１０２ｈの高さと同じぐらいの高さで平面を成して形成される。
すなわち、Ａ−Ａ断面においては、図４（ａ）に示すように、液状樹脂１０３は、ボンディングワイヤー１０２ｈの高さと同じ程度の高さとなり、Ｂ−Ｂ断面においても、図４（ｂ）に示すように、液状樹脂１０３の高さはＡ−Ａ断面における高さと同等となり、ボンディングワイヤー１０２ｌよりも高く形成される。
続いて、図５に示すように、裏面にフィルム状の樹脂２０３を形成した半導体チップ２００を液状樹脂１０３上に載置する。これにより、半導体チップ１００上に液状樹脂１０３及びフィルム状の樹脂２０３を介して半導体チップ２００が積層される。そして、これにより、液状樹脂１０３が毛細管現象によって半導体チップ２００（フィルム状樹脂２０３）の底面全体に拡がる。
こうして、半導体チップ２００は、図５（ａ）に示すように、半導体チップ１００上のボンディングワイヤー１０２ｈによって傾くことなく平坦に支えられた状態となる。このとき、図５（ｂ）に示すように、ボンディングワイヤー１０２ｌは、液状樹脂１０３に包まれた状態となり、半導体チップ２００（フィルム状樹脂２０３）とは接触しない。その後、液状樹脂１０３が硬化されて、半導体チップ２００が完全に固定される。
次に、半導体チップ２００表面に設けられたボンディングパッド（センターパッド）２０１とパッケージ基板１０上の接続端子１１とがそれぞれボンディングワイヤー２０２により接続される。このとき、半導体チップ２００は、半導体チップ１００上のボンディングワイヤー１０２ｈによって平坦に支えられているため、半導体チップ２００上にボンディングを行っても、半導体チップ２００へのボンディング時の圧力が一部に集中してしまうことが防止される。従って、半導体チップ１００上のボンディングワイヤーが下に押されて、半導体チップ１００と接触してしまうことを防ぐことができる。
なお、本実施形態では、半導体チップ２００上にさらに半導体チップは積層しないため、半導体チップ２００上に形成する複数のボンディングワイヤー２０２は、いずれも高く形成する必要はない。
最後に、図６に示すように、モールド樹脂３００によって、パッケージ基板１０上全体をモールドすることにより、半導体パッケージ１が完成する。
このように、本発明の好ましい実施形態によれば、下層の半導体チップ１００上に形成する複数のボンディングワイヤーのうち、半導体チップ１００コーナー部に配置された４本のボンディングワイヤー１０２ｈをその他のボンディングワイヤー１０２ｌより高く形成し、その４本のボンディングワイヤー１０２ｈの高さをほぼ同等の高さとしている。これにより、４本のボンディングワイヤー１０２ｈが高く且つほぼ同じ高さとなっているため、この上に形成する上層の半導体チップ２００はボンディングワイヤー１０２ｈに支えられることとなる。従って、その他の複数のボンディングワイヤー１０２ｌの高さにバラツキが生じた場合でも、半導体チップ２００は、ボンディングワイヤー１０２ｌの高さにバラツキに関係無く、ボンディングワイヤー１０２ｈにより水平に支えることができる。よって、半導体チップ１００上のボンディングワイヤーと半導体チップ１００の上面とが接触することを防止することが可能となる。
しかも、上述の従来技術のように、上層の半導体チップを支えるための支持構造物等を形成する必要がないため、追加の製造プロセスも必要ない。
なお、本実施形態では、半導体チップ１００のコーナー部に形成する４本のボンディングワイヤー１０２ｈを高く形成しているが、上層の半導体チップ２００を略水平に支えることが可能であれば必ずしも４本でなくてもよく、少なくとも３本あればよい。また、高く形成するボンディングワイヤーは、半導体チップ１００のコーナー部に形成するものに限らず、適宜選択することができる。但し、半導体チップ１００のコーナー部に形成されたボンディングワイヤーを高く形成すれば、上層の半導体チップ２００をより安定的に支持することが可能となる。
図７は、本発明の他の好ましい実施形態を説明するための平面図であり、図１の平面図に対応している。図１と同一のものには同一の符号を付して説明を省略する。
図７に示すように、本実施形態においては、半導体チップ１００表面の中央領域（センターパッド１０１が形成されている領域）以外の領域にもボンディングパッド（周辺パッド）１０１ｆが形成されている。周辺パッド１０１ｆは、パッケージ基板１０上に形成された接続端子１１ｆとそれぞれボンディングワイヤー１０２ｆによって接続されている。
上述の従来技術のように、上層の半導体チップを支えるための支持構造物が下層の半導体チップの周辺部に形成されている場合、支持構造物が障害となり、周辺にパッドを設けることができない。しかしながら、本実施形態によれば、ボンディングパッドを半導体チップ１００表面に自由に配置することが可能となる。
特に、電源やグランド等の電極パッドは、半導体チップ１００の中央領域だけでなく、周辺領域にも形成されることが多いため、本変形例のように、周辺パッド１０１ｆを用いることにより、半導体チップ１００内部での電源ラインやグランドラインの無駄な引き回しを避けることができる。
本実施形態においても、上記実施形態と同様に、半導体チップ１００のコーナー部のボンディングワイヤー１０２ｈを高く形成してもよいが、これに代えて、ボンディングワイヤー１０２ｈはボンディングワイヤー１０２ｌと同じ高さ（Ｌ）とし、ボンディングワイヤー１０２ｆのうちの少なくとも３本を高く（高さ：Ｈ）形成してもよい。
あるいは、ボンディングワイヤー１０２ｈ，１０２ｌ及び１０２ｆ全体の中から、適宜少なくとも３本を選び、その高さを高くするようにしても構わない。例えば、ボンディング装置の性能により、短いボンディングワイヤーの方が長いボンディングワイヤーよりも高く形成し易い場合は、短いボンディングワイヤー１０２ｆの中から高くするボンディングワイヤーを選択すればよいし、逆に長いボンディングワイヤーの方が高く形成し易い場合は、長いボンディングワイヤー１０２ｈ及び１０２ｌの中から選べばよい。
以上、本発明の好ましい実施の形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、高く形成するボンディングワイヤーは、必ずしも実際に半導体チップとパッケージ基板とを電気的に接続するものでなくてもよく、ダミーワイヤーを用いることも可能である。ダミーワイヤーの使用は、ボンディングワイヤー１０２ｈにかかるストレスが大きい場合に有効である。ボンディングワイヤー１０２ｈにかかるストレスが大きい場合、高く形成するボンディングワイヤー１０２ｈが破損する危険性があるが、ダミーワイヤーを使用しておけば、破損しても実際の動作に影響を及ぼさないことから、製品の信頼性を高めることが可能となる。
また、上記実施形態では、パッケージ基板上に２つの半導体チップが積層されているが、３つ以上の半導体チップを積層しても構わない。３つ以上の半導体チップを積層する場合、最上層の半導体チップを除く他の半導体チップについて、それぞれ少なくとも３本のボンディングワイヤーの高さを高く形成すればよい。
図１は、本発明の好ましい実施形態による半導体パッケージの構成を説明するための平面図である。 図２は、図１の状態を矢印←の方向から見た側面図である。 図１における部分断面図であり、図３（ａ）は、Ａ−Ａ断面、図３（ｂ）はＢ−Ｂ断面を示している。 本発明の好ましい実施形態による半導体パッケージの形成プロセスを説明するための部分断面図である 本発明の好ましい実施形態による半導体パッケージの形成プロセスを説明するための部分断面図である。 本発明の好ましい実施形態による半導体パッケージの形成プロセスを説明するための部分断面図である。 本発明の他の好ましい実施形態による半導体パッケージの構成を説明するための平面図である。
符号の説明
１ 半導体パッケージ
１０ パッケージ基板
１１ 接続端子
１１ｆ 接続端子
１００，２００ 半導体チップ
１０１ センターパッド（ボンディングパッド）
１０１ｆ 周辺パッド
１０２ｈ，１０２ｌ，１０２ｆ，２０２ ボンディングワイヤー
１０３ 液状樹脂
１１０ 接着層
２０３ フィルム状樹脂
３００ モールド樹脂

Claims (8)

  1. 表面に複数の接続端子が設けられたパッケージ基板と、表面に複数のボンディングパッドが設けられた第１の半導体チップと、前記複数の接続端子と前記複数のボンディングパッドとをそれぞれ接続する複数のボンディングワイヤーと、前記複数のボンディングワイヤーと前記第１の半導体チップ表面との間を埋め込むように形成された第１の樹脂と、前記複数のボンディングワイヤー上にフィルム状の第２の樹脂を介して設けられた第２の半導体チップとを備え、
    前記複数のボンディングワイヤーのうち少なくとも３本がほぼ同等の高さで且つ他のボンディングワイヤーよりも高く形成されていることを特徴とする半導体パッケージ。
  2. 前記複数のボンディングパッドは、前記第１の半導体チップ表面の中央領域に配列された複数のセンターパッドを含むことを特徴とする請求項１記載の半導体パッケージ。
  3. 前記複数のボンディングパッドは、前記第１の半導体チップ表面の前記中央領域以外の領域に配置された周辺パッドを含むことを特徴とする請求項１又は２に記載の半導体パッケージ。
  4. 前記少なくとも３本のボンディングワイヤーは、前記第１の半導体チップのコーナー部にそれぞれ配置されていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体パッケージ。
  5. 前記少なくとも３本のボンディングワイヤーは、ダミーワイヤーであることを特徴とする請求項１乃至４のいずれか一項に記載の半導体パッケージ。
  6. 前記第１の樹脂は、液状樹脂を硬化させたものであることを特徴とする請求項１乃至５のいずれか一項に記載の半導体パッケージ。
  7. 前記第１の樹脂の表面は、前記少なくとも３本のボンディングワイヤーの前記高さとほぼ等しい高さを有することを特徴とする請求項１乃至６のいずれか一項に記載の半導体パッケージ。
  8. 前記少なくとも３本のボンディングワイヤーが前記周辺パッドと前記パッケージ基板上の接続端子とを接続するボンディングワイヤーを含むことを特徴とする請求項３に記載の半導体パッケージ。
JP2007034625A 2007-02-15 2007-02-15 半導体パッケージ Pending JP2008198909A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007034625A JP2008198909A (ja) 2007-02-15 2007-02-15 半導体パッケージ
US12/068,485 US20080197509A1 (en) 2007-02-15 2008-02-07 Semiconductor package having stacked semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007034625A JP2008198909A (ja) 2007-02-15 2007-02-15 半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2008198909A true JP2008198909A (ja) 2008-08-28

Family

ID=39705953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007034625A Pending JP2008198909A (ja) 2007-02-15 2007-02-15 半導体パッケージ

Country Status (2)

Country Link
US (1) US20080197509A1 (ja)
JP (1) JP2008198909A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581417B2 (en) 2009-01-30 2013-11-12 Elpida Memory, Inc. Semiconductor device stack with bonding layer and wire retaining member
US9601447B2 (en) 2014-05-26 2017-03-21 Micron Technology, Inc. Semiconductor device including plural semiconductor chips stacked on substrate

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090043898A (ko) * 2007-10-30 2009-05-07 삼성전자주식회사 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템
JP2011249582A (ja) * 2010-05-27 2011-12-08 Elpida Memory Inc 半導体装置
KR20130090173A (ko) * 2012-02-03 2013-08-13 삼성전자주식회사 반도체 패키지
US20140374151A1 (en) * 2013-06-24 2014-12-25 Jia Lin Yap Wire bonding method for flexible substrates
CN111668195A (zh) * 2020-06-19 2020-09-15 西安微电子技术研究所 一种中心键合点芯片的堆叠结构和方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222913A (ja) * 2001-01-24 2002-08-09 Sharp Corp 半導体装置およびその製造方法
JP2003163314A (ja) * 2001-11-27 2003-06-06 Kyocera Corp 半導体装置
JP2004193363A (ja) * 2002-12-11 2004-07-08 Fujitsu Ltd 半導体装置及びその製造方法
JP2004214285A (ja) * 2002-12-27 2004-07-29 Ibiden Co Ltd 部品内蔵モジュール
JP2004312008A (ja) * 2003-04-08 2004-11-04 Samsung Electronics Co Ltd 半導体マルチチップパッケージ及びその製造方法
JP2006128169A (ja) * 2004-10-26 2006-05-18 Fujitsu Ltd 半導体装置及び半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285203B1 (en) * 1999-06-14 2001-09-04 Micron Technology, Inc. Test system having alignment member for aligning semiconductor components
US6472758B1 (en) * 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
JP4439090B2 (ja) * 2000-07-26 2010-03-24 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
KR20040087501A (ko) * 2003-04-08 2004-10-14 삼성전자주식회사 센터 패드 반도체 칩의 패키지 및 그 제조방법
US7166924B2 (en) * 2004-08-17 2007-01-23 Intel Corporation Electronic packages with dice landed on wire bonds
JP2006080333A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置
US20080131998A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Method of fabricating a film-on-wire bond semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222913A (ja) * 2001-01-24 2002-08-09 Sharp Corp 半導体装置およびその製造方法
JP2003163314A (ja) * 2001-11-27 2003-06-06 Kyocera Corp 半導体装置
JP2004193363A (ja) * 2002-12-11 2004-07-08 Fujitsu Ltd 半導体装置及びその製造方法
JP2004214285A (ja) * 2002-12-27 2004-07-29 Ibiden Co Ltd 部品内蔵モジュール
JP2004312008A (ja) * 2003-04-08 2004-11-04 Samsung Electronics Co Ltd 半導体マルチチップパッケージ及びその製造方法
JP2006128169A (ja) * 2004-10-26 2006-05-18 Fujitsu Ltd 半導体装置及び半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581417B2 (en) 2009-01-30 2013-11-12 Elpida Memory, Inc. Semiconductor device stack with bonding layer and wire retaining member
US8970052B2 (en) 2009-01-30 2015-03-03 Ps4 Luxco S.A.R.L. Semiconductor device stack with bonding layer and wire retaining member
US9601447B2 (en) 2014-05-26 2017-03-21 Micron Technology, Inc. Semiconductor device including plural semiconductor chips stacked on substrate

Also Published As

Publication number Publication date
US20080197509A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
JP5529371B2 (ja) 半導体装置及びその製造方法
JP4703980B2 (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JP3768761B2 (ja) 半導体装置およびその製造方法
US6858938B2 (en) Semiconductor device
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
JP5840479B2 (ja) 半導体装置およびその製造方法
US9129826B2 (en) Epoxy bump for overhang die
US20020089050A1 (en) Semiconductor device
US20070001296A1 (en) Bump for overhang device
JP2002222914A (ja) 半導体装置及びその製造方法
JP2004312008A (ja) 半導体マルチチップパッケージ及びその製造方法
US8729688B2 (en) Stacked seminconductor package
JP2008311559A (ja) 半導体パッケージ
JP2008198909A (ja) 半導体パッケージ
JP2000101016A (ja) 半導体集積回路装置
KR20110020547A (ko) 스택 패키지
JP2007221045A (ja) マルチチップ構造を採用した半導体装置
US20090057916A1 (en) Semiconductor package and apparatus using the same
KR101185457B1 (ko) 적층형 반도체 패키지 및 그 제조 방법
KR20120005340A (ko) 반도체 칩 및 적층 칩 패키지
JP2010087403A (ja) 半導体装置
TW558810B (en) Semiconductor package with lead frame as chip carrier and fabrication method thereof
US12021017B2 (en) Semiconductor package and manufacturing method thereof
KR20100050981A (ko) 반도체 패키지 및 이를 이용한 스택 패키지
KR20060000729A (ko) 반도체 칩 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603