JP2008175825A - 半導体力学量センサ - Google Patents

Abstract

【課題】リーク電流を抑制して信頼性の高い半導体力学量センサを提供する。
【解決手段】梁構造体は基板１の上面において所定間隔を隔てた位置に配置され、可動電極を有する。固定電極９ａ〜９ｄ，１１ａ〜１１ｄは可動電極の側面に対向して配置されている。基板１の上面部に、下層側絶縁体薄膜と導電性薄膜と上層側絶縁体薄膜との積層体が配置され、導電性薄膜により固定電極の配線パターン２２が形成されている。開口部３０および固定電極のアンカー部２８ａを通して配線パターン２２と固定電極９ａ，９ｂ，１１ｃ，１１ｄが電気的に接続され、上層側絶縁体薄膜における開口部および梁構造体のアンカー部を通して下部電極と梁構造体とが電気的に接続されている。
【選択図】図３

Description

この発明は、梁構造の可動部を有する半導体力学量センサに係り、例えば、加速度、ヨーレート、振動等の力学量を検出するための半導体力学量センサに関するものである。

一般に、加速度センサ等の力学量センサの基本原理は、たわみ梁と呼ばれる梁を用いて梁に連結した質量部（マス部）に力学量が作用した際の変位または力を測定することである。

近年、自動車のサスペンション制御、エアバッグ用等に用いられる加速度センサ等の力学量センサの小型化、低価格化の要望が高まっている。このため、特公平６−４４００８号公報にて、電極を有する梁構造体としてポリシリコンを用いた差動容量式半導体加速度センサが示されている。この種のセンサを図３４、３５、３６を用いて説明する。図３４にセンサの平面図を示すとともに、図３５に図３４におけるＸＸＸＶ−ＸＸＸＶ断面図を、図３６に図３４におけるＸＸＸＶＩ−ＸＸＸＶＩ断面図を示す。

シリコン基板１３０の上において、アンカー部１３１から梁１３２が延び、この梁１３２にマス１３３が支持され、さらに、マス１３３から可動電極１３４が突設されている。一方、シリコン基板１３０の上には１つの可動電極１３４に対し２つの固定電極１３５ａ，１３５ｂが対向するように配置されている。この可動電極１３４と固定電極１３５ａ，１３５ｂとにより静電容量を形成し、サーボ動作を行う。アンカー部１３１と梁１３２とマス１３３と可動電極１３４とはポリシリコンで形成されており、又、マス１３３と可動電極１３４とはシリコン基板１３０より所定の間隔を隔てて配置されている。さらに、固定電極１３５ａ，１３５ｂは端部のアンカー部１３６において基板１３０に固定されている。これらは、シリコン基板１３０上に表面マイクロマシニング技術を用いて形成したものである。

検出原理を図３５を用いて説明する。可動電極１３４は両側の固定電極１３５ａと１３５ｂの中心にあり、可動電極１３４と固定電極１３５ａ，１３５ｂ間の静電容量Ｃ１，Ｃ２は等しい。又、可動電極１３４と固定電極１３５ａ，１３５ｂ間には電圧Ｖ１，Ｖ２が印加されており、加速度が生じていないときにはＶ１＝Ｖ２であり、可動電極１３４は固定電極１３５ａと１３５ｂから等しい静電気力で引かれている。ここで、加速度が基板表面に平行な方向に作用し、可動電極１３４が変位すると可動電極１３４と固定電極１３５ａ，１３５ｂとの間の距離が変わり静電容量Ｃ１，Ｃ２が等しくなくなる。このときに静電容量が等しくなるように、例えば可動電極１３４が固定電極１３５ａ側に変位したとすると、電圧Ｖ１が下がり、電圧Ｖ２が上がる。これにより静電気力で固定電極１３５ｂ側に可動電極１３４は引かれる。可動電極１３４が中心位置となり静電容量Ｃ１，Ｃ２が等しくなれば、加速度と静電気力が等しく釣り合っており、このときの電圧Ｖ１，Ｖ２から加速度の大きさを求めることができる。

製造は、図３７，３８に示す工程にて行う。図３７に示すように、シリコン基板１３７上に犠牲層（シリコン酸化膜）１３８を堆積するとともに所定領域に開口部１３９を設ける。そして、この開口部１３９を含む犠牲層１３８の上にポリシリコン薄膜１４０を堆積するとともにポリシリコン薄膜１４０を所定の形状にパターニングする。さらに、図３８に示すように、犠牲層１３８をエッチング除去してエアギャップ１４１を形成しポリシリコン薄膜１４０よりなる梁構造体とする。

一方、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いて梁構造体として単結晶シリコンを用いて加速度センサ（半導体力学量センサ）を構成することも知られている。この種のセンサを図３９，４０，４１を用いて説明する。図３９にセンサの平面図を示すとともに、図４０に図３９におけるＸＸＸＸ−ＸＸＸＸ断面図を、図４１に図３９におけるＸＸＸＸＩ−ＸＸＸＸＩ断面図を示す。

この加速度センサは可撓性ビーム１４５によって固定支持体１４６に振動質量体１４７が接合され、振動質量体１４７が移動することができる。振動質量体１４７はリンをドーピングした単結晶シリコンよりなる。固定支持体１４６は基板１４８の上において電気的に絶縁された状態で固着されている。振動質量体１４７は、互いに平行な方向に延びる可動電極１４９を備えている。これら部材１４５，１４６，１４７，１４９により梁構造体１５０が構成されている。又、可動電極１４９に対向して固定電極１５１，１５２が配置され、可動電極１４９と固定電極１５１，１５２との間に静電容量を形成している。そして、前記ビーム１４５が基板１４８の表面に平行な方向（図３９中のＹ軸方向）に変位すると可動電極１４９が変位し、これにより静電容量が変化する。

次に、この加速度センサの製造方法を、図４２〜図４６を用いて説明する。まず、図４２に示すように、基板１４８上にＳＩＭＯＸ層を形成するために、酸素イオン（Ｏ^＋またはＯ_２ ^＋）を単結晶シリコン基板１４８に対し１００ｋｅＶ〜１０００ｋｅＶで１０^１６〜１０^１８ｄｏｓｅ／ｃｍ^２注入し、１１５０℃〜１４００℃で熱処理する。これによりシリコン酸化膜層１５３の厚さが４００ｎｍ程度、表面シリコン層１５４の厚さが１５０ｎｍ程度のＳＯＩ基板が形成される。その後、図４３に示すように、フォトリソグラフィを経てシリコン層１５４及びシリコン酸化膜層１５３の一部をエッチングする。さらに、図４４に示すように、エピタキシャル成長により単結晶シリコン層１５５を１μｍ〜１００μｍ（通常１０〜２０μｍ）を成膜する。次いで、図４５に示すように、測定回路との接続のための金属からなる電極１５６を成膜した後、フォトリソグラフィを経て所定の電極形状にする。さらに、図４６に示すように、シリコン層１５５に対し反応性気相ドライエッチング等を行い固定電極１５１，１５２、可動電極１４９等を形成する。最後に、ＨＦ等による液相エッチングより酸化膜層１５３をエッチング除去して梁構造体を可動とする。
特公平６−４４００８号公報

しかしながら、図３９〜４６で示した加速度センサ（半導体力学量センサ）において、特公平６−４４００８号公報に示されているセンサのようにサーボ制御を行わせようとすると、第１の固定電極用通電ラインと第２の固定電極用通電ラインを交差させるためにシリコン基板に不純物拡散層による配線を行うことになる。つまり、シリコン基板１６０の上方において平行に延びる棒状電極部１５７ａを有する櫛歯状の可動部１５７を配置するとともに、シリコン基板１６０上に第１の固定電極１５８と第２の固定電極１５９とを配置し、可動部１５７の各棒状電極部１５７ａの一方の側面に第１の固定電極１５８を対向させ、又、各棒状電極部１５７ａの他方の側面に第２の固定電極１５９を対向させる。さらに、各固定電極１５９を基板１６０の上面にて接続するとともに（櫛歯形状の電極とするとともに）、シリコン基板１６０の表層部に形成した不純物拡散層１６１にて各固定電極１５８を電気的に接続することになる。しかし、この場合、不純物拡散層１６１の形成部においてリーク電流が発生して正確なる加速度検出を行うことが困難となる。特に、高温雰囲気下においてはリーク電流等の影響を受けやすい。

又、絶縁体には通常シリコン酸化膜が用いられるが、梁構造体を可動にするための犠牲層エッチング工程においてシリコン酸化膜を除去する際に横方向のエッチング量を制御することは困難であり、そのため、梁構造体のビームの長さは犠牲層エッチング時間によって異なるため、梁構造体のバネ定数がばらつくことになる。即ち、犠牲層となるシリコン酸化膜の一部領域をアンカー部として残す場合において、エッチング液の濃度や温度を正確に一定に保つことは難しく、また、エッチングの終了を正確に時間管理することも難しく、ビーム（梁）を所望の形状に加工することが困難であった。

そこで、この発明の目的は、基板の上に梁構造体を形成し、かつ基板側に配線または電極を配置した半導体力学量センサにおいて、リーク電流を抑制して信頼性の高いものとする。特に、対をなす第１，第２の固定電極を複数有し、かつ半導体基板の上に梁構造体を形成した半導体力学量センサにおいて、リーク電流を抑制して信頼性の高いものにする。

請求項１に記載の発明は、半導体基板上に下層側絶縁体薄膜及び導電性薄膜がこの順に積層配置されてなる基板と、前記基板の上面から所定間隔を隔てた位置に配置され、互いに平行に延びる複数の可動電極を有する梁構造体と、前記基板の上面に固定され、前記各可動電極の一方の側面にそれぞれ対向して配置され、前記梁構造体の可動電極とともに第１のコンデンサを構成する複数の第１の固定電極、及び前記各可動電極の他方の側面にそれぞれ対向して配置され、前記梁構造体の可動電極とともに第２のコンデンサを構成する複数の第２の固定電極と、前記基板の上面に固定され、前記第１の固定電極に電気接続される第１の電極取出部、及び前記第２の固定電極に電気接続される第２の電極取出部と、前記導電性薄膜により構成され、前記複数の第１の固定電極相互間並びに前記第１の電極取出部を互いに電気接続する第１の配線パターン、及び前記複数の第２の固定電極相互間並びに前記第２の電極取出部を互いに電気接続する第２の配線パターンとを備えることを特徴とする。

このように、基板の上面部に下層側絶縁体薄膜と導電性薄膜との積層体を配置し、この導電性薄膜をパターニングすることにより、複数の第１の固定電極相互間並びに第１の電極取出部を互いに電気接続する第１の配線パターン、及び複数の第２の固定電極相互間並びに第２の電極取出部を互いに電気接続する第２の配線パターンを構成している。この構造を用いることで、絶縁体分離による配線パターンを形成でき、不純物拡散層１６１を用いた場合（ｐｎ接合分離による場合）に比べ、接合リークの低減を図ることができる。特に、高温域における接合リークの低減を図ることができる。このようしてリーク電流を抑制して信頼性向上が図られる。

（第１の実施の形態）
以下、この発明の第１の実施の形態を図面を用いて説明する。本実施の形態においては、半導体加速度センサに適用している。より詳しくは、サーボ制御式の差動容量型半導体力学量センサに適用している。

図１は本実施の形態に係る半導体加速度センサの平面図であり、図２は図１におけるＩＩ−ＩＩ断面図、図３は図１におけるＩＩＩ−ＩＩＩ断面図、図４は図１におけるＩＶ−ＩＶ断面図、図５は図１におけるＶ−Ｖ断面図である。

図１，図２において、基板１の上面には、単結晶シリコン（単結晶半導体材料）よりなる梁構造体２が配置されている。梁構造体２は、基板１側から突出する４つのアンカー部３ａ，３ｂ，３ｃ，３ｄにより架設されており、基板１の上面において所定間隔を隔てた位置に配置されている。アンカー部３ａ，３ｂ，３ｃ，３ｄはポリシリコン薄膜よりなる。アンカー部３ａとアンカー部３ｂとの間に梁部４が架設されるとともに、アンカー部３ｃとアンカー部３ｄとの間に梁部５が架設されている。梁部４と梁部５との間において長方形状をなす質量部（マス部）６が架設されている。質量部６には上下に貫通する透孔６ａが設けられ、この透孔６ａにより犠牲層エッチングの際のエッチング液が進入し易くなる。さらに、質量部６における一方の側面（図１においては左側面）からは４つの可動電極７ａ，７ｂ，７ｃ，７ｄが突出している。この可動電極７ａ，７ｂ，７ｃ，７ｄは棒状をなし、等間隔をおいて平行に延びている。又、質量部６における他方の側面（図１においては右側面）からは４つの可動電極８ａ，８ｂ，８ｃ，８ｄが突出している。この可動電極８ａ，８ｂ，８ｃ，８ｄは棒状をなし、等間隔をおいて平行に延びている。ここで、梁部４，５、質量部６、可動電極７ａ〜７ｄ，８ａ〜８ｄは犠牲層酸化膜３７の一部をエッチング除去することにより可動となっている。このエッチング領域を図１においてＺ１にて示す。

このように、梁構造体２は２つの櫛歯状の可動電極を有している。前記基板１の上面には４つの第１の固定電極９ａ，９ｂ，９ｃ，９ｄが固定され、この固定電極９ａ〜９ｄは単結晶シリコンよりなる。第１の固定電極９ａ〜９ｄは基板１側から突出するアンカー部１０ａ，１０ｂ，１０ｃ，１０ｄにより支持されており、梁構造体２の各可動電極（棒状部）７ａ〜７ｄの一方の側面に対向して配置されている。又、基板１の上面には４つの第２の固定電極１１ａ，１１ｂ，１１ｃ，１１ｄが固定され、この固定電極１１ａ〜１１ｄは単結晶シリコンよりなる。第２の固定電極１１ａ〜１１ｄは基板１側から突出するアンカー部１２ａ，１２ｂ，１２ｃ，１２ｄにより支持されており、梁構造体２の各可動電極（棒状部）７ａ〜７ｄの他方の側面に対向して配置されている。

同様に、基板１の上面には第１の固定電極１３ａ，１３ｂ，１３ｃ，１３ｄおよび第２の固定電極１５ａ，１５ｂ，１５ｃ，１５ｄが固定され、この固定電極１３ａ〜１３ｄおよび１５ａ〜１５ｄは単結晶シリコンよりなる。第１の固定電極１３ａ〜１３ｄはアンカー部１４ａ，１４ｂ，１４ｃ，１４ｄにより支持され、かつ、梁構造体２の各可動電極（棒状部）８ａ〜８ｄの一方の側面に対向して配置されている。又、第２の固定電極１５ａ〜１５ｄはアンカー部１６ａ，１６ｂ，１６ｃ，１６ｄにより支持され、かつ、梁構造体２の各可動電極（棒状部）８ａ〜８ｄの他方の側面に対向して配置されている。

前記基板１は、図２に示すように、シリコン基板（半導体基板）１７の上に、下層側絶縁体薄膜１８と導電性薄膜１９と上層側絶縁体薄膜２０とを積層した構成となっている。つまり、シリコン基板１７の上面部に、下層側絶縁体薄膜１８と導電性薄膜１９と上層側絶縁体薄膜２０との積層体２１を配置した構造となっており、導電性薄膜１９が絶縁体薄膜１８，２０の内部に埋め込まれた構成となっている。下層側絶縁体薄膜１８はシリコン酸化膜よりなり、上層側絶縁体薄膜２０はシリコン窒化膜よりなり、ＣＶＤ法等により形成されたものである。又、導電性薄膜１９はリン等の不純物をドーピングしたポリシリコン薄膜よりなる。

導電性薄膜１９により、図１に示す４つの配線パターン２２，２３，２４，２５が形成されるとともに、下部電極（静電気力相殺用固定電極）２６が形成されている。配線パターン２２は第１の固定電極９ａ，９ｂ，９ｃ，９ｄの配線であり、図１に示すように帯状をなし、かつ、Ｌ字状に延設されている。配線パターン２３は第２の固定電極１１ａ，１１ｂ，１１ｃ，１１ｄの配線パターンであり、図１に示すように帯状をなし、かつ、Ｌ字状に延設されている。同様に、配線パターン２４は第１の固定電極１３ａ，１３ｂ，１３ｃ，１３ｄの配線であり、配線パターン２５は第２の固定電極１５ａ，１５ｂ，１５ｃ，１５ｄの配線であり、図１に示すように帯状をなし、かつ、Ｌ字状に延設されている。下部電極２６は基板１の上面部における梁構造体２と対向する領域に形成されている。

そして、梁構造体２の可動電極（棒状部）７ａ〜７ｄと第１の固定電極９ａ〜９ｄとの間に第１のコンデンサが、又、梁構造体２の可動電極（棒状部）７ａ〜７ｄと第２の固定電極１１ａ〜１１ｄとの間に第２のコンデンサが形成される。同様に、梁構造体２の可動電極（棒状部）８ａ〜８ｄと第１の固定電極１３ａ〜１３ｄとの間に第１のコンデンサが、又、梁構造体２の可動電極（棒状部）８ａ〜８ｄと第２の固定電極１５ａ〜１５ｄとの間に第２のコンデンサが形成される。

又、基板１の上面には、単結晶シリコンよりなる電極取出部２７ａ，２７ｂ，２７ｃ，２７ｄが形成され、電極取出部２７ａ，２７ｂ，２７ｃ，２７ｄは基板１から突出するアンカー部２８ａ，２８ｂ，２８ｃ，２８ｄにより支持されている。

図３に示すように、上層側絶縁体薄膜２０には開口部２９ａ，２９ｂ，２９ｃ，２９ｄおよび３０が形成され、開口部２９ａ，２９ｂ，２９ｃ，２９ｄ内に前述のアンカー部（不純物ドープトポリシリコン）１０ａ〜１０ｄが配置されている。又、開口部３０内にはアンカー部（不純物ドープトポリシリコン）２８ａが配置されている。よって、開口部２９ａ〜２９ｄおよびアンカー部（不純物ドープトポリシリコン）１０ａ〜１０ｄを通して配線パターン２２と第１の固定電極９ａ〜９ｄが電気的に接続されるとともに、開口部３０およびアンカー部（不純物ドープトポリシリコン）２８ａを通して配線パターン２２と電極取出部２７ａが電気的に接続されている。

図４に示すように、上層側絶縁体薄膜２０には開口部３１ａ，３１ｂ，３１ｃ，３１ｄ、３２が形成されている。開口部３１ａ〜３１ｄ内には前述のアンカー部（不純物ドープトポリシリコン）１２ａ〜１２ｄが、又、開口部３２内に前述のアンカー部２８ｃが配置されている。よって、開口部３１ａ〜３１ｄおよびアンカー部（不純物ドープトポリシリコン）１２ａ〜１２ｄを通して配線パターン２３と第２の固定電極１１ａ〜１１ｄが電気的に接続されるとともに、開口部３２およびアンカー部（不純物ドープトポリシリコン）２８ｃを通して配線パターン２３と電極取出部２７ｃが電気的に接続されている。

同様に、上層側絶縁体薄膜２０における開口部（図示略）および前記第１の固定電極のアンカー部１４ａ〜１４ｄを通して第１の固定電極の配線パターン２４と第１の固定電極１３ａ〜１３ｄが電気的に接続されるとともに、アンカー部２８ｂを通して配線パターン２４と電極取出部２７ｂが電気的に接続されている。又、上層側絶縁体薄膜２０における開口部（図示略）および前記第２の固定電極のアンカー部１６ａ〜１６ｄを通して第２の固定電極の配線パターン２５と第２の固定電極１５ａ〜１５ｄが電気的に接続されるとともに、アンカー部２８ｄを通して配線パターン２５と電極取出部２７ｄが電気的に接続されている。

又、図２に示すように、上層側絶縁体薄膜２０には開口部３３が形成され、開口部３３内に前述のアンカー部（不純物ドープトポリシリコン）３ａ〜３ｄが配置されている。よって、梁構造体のアンカー部３ａ〜３ｄを通して下部電極２６と梁構造体２とが電気的に接続されている。

このように、基板１は、ポリシリコンよりなる配線パターン２２〜２５および下部電極２６をＳＯＩ層の下に埋め込んだ構成となっており、この構造は、表面マイクロマシニング技術を用いて形成したものである。

一方、図１，２に示すように、シリコン基板（半導体基板）１７のアンカー部３ａの上方にはアルミ薄膜よりなる電極（ボンディングパッド）３４が設けられている。又、図１，３，４に示すように、電極取出部２７ａ，２７ｂ，２７ｃ，２７ｄの上面にはアルミ薄膜よりなる電極（ボンディングパッド）３５ａ，３５ｂ，３５ｃ，３５ｄがそれぞれ設けられている。尚、電極取出部２７ａ〜２７ｄの上面には層間絶縁膜３８及びシリコン窒化膜３６が形成されている。この膜３８，３６は、図１においてＺ１以外の領域に形成されている。

そして、梁構造体２の可動電極７ａ〜７ｄと第１の固定電極９ａ〜９ｄとの間に形成された第１のコンデンサの容量（および可動電極８ａ〜８ｄと第１の固定電極１３ａ〜１３ｄとの間に形成される第１のコンデンサの容量）、および、梁構造体２の可動電極７ａ〜７ｄと第２の固定電極１１ａ〜１１ｄとの間に形成された第２のコンデンサの容量（および可動電極８ａ〜８ｄと第２の固定電極１５ａ〜１５ｄとの間に形成される第２のコンデンサの容量）に基づいて梁構造体２に作用する加速度を検出することができるようになっている。より詳しくは、可動電極と固定電極とにより２つの差動型静電容量を形成し、２つの容量が等しくなるようにサーボ動作を行う。

又、梁構造体２と下部電極２６とを等電位にすることにより梁構造体２と基板１との間に生じる静電気力を相殺する。つまり、下部電極２６はアンカー部３ａ〜３ｄを通して梁部４，５および質量部６と結合されているため電気的に等電位であり、梁部４，５および質量部６が静電気力により基板１に付着することが防止できる。即ち、梁構造体２はシリコン基板１７に対して絶縁されているため、梁構造体２とシリコン基板１７間のわずかな電位差によっても梁構造体２が基板１７側に付着しようとするが、それを防止することができる。

以上のように絶縁体分離された配線パターン２２〜２５と下部電極２６を用いることで、アルミ電極（ボンディングパッド）３４，３５ａ〜３５ｄを基板表面から取り出すことができ、加速度センサの製造プロセスを容易にすることが可能となる。

次に、この加速度センサの検出原理を図１を用いて説明する。可動電極７ａ〜７ｄ（８ａ〜８ｄ）は両側の固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）と１１ａ〜１１ｄ（１５ａ〜１５ｄ）の中心に位置し、可動電極と固定電極間の静電容量Ｃ１，Ｃ２は等しい。又、可動電極７ａ〜７ｄ（８ａ〜８ｄ）と固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）間には電圧Ｖ１が、可動電極７ａ〜７ｄ（８ａ〜８ｄ）と固定電極１１ａ〜１１ｄ（１５ａ〜１５ｄ）間には電圧Ｖ２が印加されている。そして、加速度が生じていないときにはＶ１＝Ｖ２であり、可動電極７ａ〜７ｄ（８ａ〜８ｄ）は固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）と１１ａ〜１１ｄ（１５ａ〜１５ｄ）から等しい静電気力で引かれている。ここで、加速度が基板表面に平行な方向に作用し、可動電極７ａ〜７ｄ（８ａ〜８ｄ）が変位すると可動電極と固定電極との間の距離が変わり静電容量Ｃ１，Ｃ２が等しくなくなる。このときに静電気力が等しくなるように、例えば可動電極７ａ〜７ｄ（８ａ〜８ｄ）が固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）側に変位したとすると、電圧Ｖ１が下がり、電圧Ｖ２が上がる。これにより静電気力で固定電極１１ａ〜１１ｄ（１５ａ〜１５ｄ）側に可動電極７ａ〜７ｄ（８ａ〜８ｄ）は引かれる。可動電極７ａ〜７ｄ（８ａ〜８ｄ）が中心位置に戻り静電容量Ｃ１，Ｃ２が等しくなれば、加速度と静電気力が等しく釣り合っており、このときの電圧Ｖ１，Ｖ２から加速度の大きさを求めることができる。

このように、第１のコンデンサと第２のコンデンサにおいて、力学量の作用による変位に対して、可動電極が変位しないように第１と第２のコンデンサを形成している固定電極の電圧を制御し、その電圧の変化で加速度を検出する。

次に、この加速度センサの製造工程を図６〜１６を用いて説明する。尚、図６〜１６は、図１におけるＡ−Ａ断面での製造工程を示す概略断面図である。まず、図６に示すように、第１の半導体基板としての単結晶シリコン基板４０を用意し、シリコン基板４０に犠牲層用薄膜としてのシリコン酸化膜４１を熱酸化、ＣＶＤ法等により成膜する。そして、図７に示すように、シリコン酸化膜４１に対しフォトリソグラフィを経て一部エッチングして凹部４２を形成する。さらに、表面の凹凸を増大させるためと犠牲層エッチング時のエッチングストッパとなるシリコン窒化膜（第１の絶縁体薄膜）４３を成膜する。その後、シリコン酸化膜４１とシリコン窒化膜４３との積層体に対してフォトリソグラフィを経てドライエッチング等によりアンカー部形成領域に開口部４４ａ，４４ｂ，４４ｃを形成する。この開口部４４ａ〜４４ｃは、梁構造体と基板（下部電極）とを接続するため、および、固定電極（及び電極取出部）と配線パターンとを接続するためのものである。

引き続き、図８に示すように、開口部４４ａ〜４４ｃを含むシリコン窒化膜４３上に導電性薄膜となるポリシリコン薄膜４５を成膜し、その後、リン拡散等により不純物を導入し、フォトリソグラフィを経てシリコン窒化膜４３上の所定領域に配線パターン４５ａと下部電極４５ｂとアンカー部４５ｃを形成する。さらに、図９に示すように、ポリシリコン薄膜（４５）の上を含むシリコン窒化膜４３上に第２の絶縁体薄膜としてのシリコン酸化膜４６をＣＶＤ法等により成膜する。

さらに、図１０に示すように、シリコン酸化膜４６の上に貼合用薄膜としてのポリシリコン薄膜４７を成膜し、ポリシリコン薄膜４７に対し貼り合わせのために表面を機械的研磨等により平坦化する。

そして、図１１に示すように、シリコン基板４０とは別の単結晶シリコン基板（支持基板）４８を用意し、ポリシリコン薄膜４７の表面と第２の半導体基板としてのシリコン基板４８とを貼り合わせる。

さらに、図１２に示すように、シリコン基板４０，４８を表裏逆にして、シリコン基板４０側を機械的研磨等を行い所望の厚さ（例えば１〜２μｍ）まで薄膜化する。その後、シリコン基板４０に対しフォトリソ技術を用いてトレンチエッチングにより一定の幅で溝を掘り、さらにその後に、梁構造体を形成するための溝パターン４９を形成する。このように、シリコン基板４０における不要領域（４９）を除去して所望の形状にする。又、ここで、シリコン基板４０に対し後に静電容量を検出するための電極とするためにリン拡散等により不純物を導入する。

この工程（シリコン基板４０における不要領域を除去して所望の形状にする工程）において、ステッパの下部パターン分解能を満たす程度にシリコン基板４０が薄い（例えば１〜２μｍ）ものであるので、シリコン基板４０の下でのシリコン酸化膜４１の開口部（図７の４４ａ〜４４ｃ）の形状を透視することができ、フォトマスク合わせを正確に行うことができる。

この後、図１３に示すように、シリコン酸化膜５０をＣＶＤ法等により成膜し、ドライエッチング等によりエッチバックを行い基板表面を平坦化する。さらに、図１４に示すように、層間絶縁膜５１を成膜し、フォトリソグラフィを経てドライエッチング等によりコンタクトホール５２を形成する。そして、層間絶縁膜５１の上の所定領域にシリコン窒化膜７６を形成する。

さらに、図１５に示すように、アルミ電極５３を成膜・フォトリソグラフィを経て形成し、その後、パッシベーション膜５４を成膜・フォトリソグラフィを経て形成する。

最後に、図１６に示すように、ＨＦ系のエッチング液によりシリコン酸化膜４１，５０をエッチング除去し、可動電極部５５等を有する梁構造体５６を可動とする。つまり、エッチング液を用いた犠牲層エッチングにより所定領域のシリコン酸化膜４１を除去してシリコン基板４０を可動構造とする。この際、エッチング後の乾燥の過程で可動部が基板に固着するのを防止するため、バラジクロルベンゼン等の昇華剤を用いる。

この工程（エッチング液を用いた犠牲層エッチングにより所定領域のシリコン酸化膜４１を除去してシリコン基板４０を可動構造とする工程）において、可動部におけるアンカー部４５ｃは導電性薄膜（ポリシリコン）よりなり、アンカー部４５ｃにおいてエッチングが停止し、バラツキが無くなる。即ち、犠牲層用薄膜としてシリコン酸化膜を用い、導電性薄膜としてポリシリコン薄膜を用い、ＨＦ系エッチング液を用いた本例においては、シリコン酸化膜はＨＦにて溶けるがポリシリコン薄膜は溶けないので、ＨＦ系エッチング液の濃度や温度を正確に管理したりエッチングの終了を正確なる時間管理にて行う必要はなく製造が容易となる。

即ち、犠牲層エッチングに際しては、図４２に示すＳＯＩ基板を用いた場合においては梁の長さがエッチング時間によって変化してしまうが、本実施の形態ではエッチング時間に関係なくアンカー部までエッチングしたところで選択的にエッチングが終了するため、梁の長さは常に一定となる。

このようにアンカー部を形成することができることから梁構造体をリリースする際の犠牲層エッチング工程で時間制御による終点制御を行う必要がなくバネ定数等の制御を容易にすることが可能となる。

又、この犠牲層エッチング工程において、図７の凹部４２により図１６に示す突起５７が形成されているので、梁構造体がリリースされた後におけるエッチング液の置換工程において液可動部と基板との間に純水等のリンス液（置換液）の液滴が残るがこの液滴の付着面積を減らして液滴による表面張力を小さくしてリンス液の蒸発の際に可動部が基板に固着するのが防止される。

このようにして、埋め込みＳＯＩ基板を用い、配線パターン４５ａおよび下部電極４５ｂを絶縁体分離により形成して、サーボ制御式加速度センサを形成することができる。

このように本実施の形態においては、下記（ロ）〜（ヘ）の特徴を有する。

（イ）梁構造体２は、基板１の上面において所定間隔を隔てた位置に配置され、加速度（力学量）により変位する作用力を受ける。又、固定電極９ａ〜９ｄ，１１ａ〜１１ｄ，１３ａ〜１３ｄ，１５ａ〜１５ｄは、基板１の上面に固定され、かつ、梁構造体２の一部である可動電極７ａ〜７ｄ，８ａ〜８ｄに対向して配置される。この種のセンサにおいて、基板１の上面部に、図２に示す下層側絶縁体薄膜１８と導電性薄膜１９と上層側絶縁体薄膜２０との積層体２１を配置し、導電性薄膜１９により配線２２〜２５と電極２６を形成し、この配線２２〜２５と電極２６を、上層側絶縁体薄膜２０に形成した開口部２９ａ〜２９ｄ，３１ａ〜３１ｄ，３０，３２，３３を通して基板１の上に配置した固定電極９ａ〜９ｄ，１１ａ〜１１ｄ，１３ａ〜１３ｄ，１５ａ〜１５ｄ，梁構造体２，電極取出部２７ａ〜２７ｄ（電気接続部材）に対し電気的に接続した。このように、基板１の上面部に絶縁膜を配置し、その中に薄膜の配線または電極を埋設して、基板側の配線または電極として埋め込みの薄膜（ポリシリコン層）を用いたＳＯＩ基板（埋め込みＳＯＩ基板）としている。この構造を用いることで、絶縁体分離による配線または電極を形成でき、不純物拡散層（図示せず）を用いた場合（ｐｎ接合分離による場合）に比べ、接合リークの低減を図ることができる。特に、高温域における接合リークの低減を図ることができる。

（ロ）特に、基板１の上面部に、下層側絶縁体薄膜１８と導電性薄膜１９と上層側絶縁体薄膜２０との積層体２１を配置し、導電性薄膜１９により第１の固定電極の配線パターン２２，２４と第２の固定電極の配線パターン２３，２５を形成し、上層側絶縁体薄膜２０における開口部２９ａ〜２９ｄ，３１ａ〜３１ｄおよび固定電極のアンカー部を通して第１，第２の固定電極用配線パターン２２〜２５と第１，第２の固定電極９ａ〜９ｄ，１１ａ〜１１ｄ，１３ａ〜１３ｄ，１５ａ〜１５ｄを電気的に接続した。このように、基板１の上面部に絶縁膜を配置し、その中に薄膜の配線パターン２２〜２５を埋設し、この配線パターン２２〜２５を用いて第１の固定電極用通電ラインと第２の固定電極用通電ラインを交差させることができる。

このように、基板側の配線として埋め込みの薄膜（ポリシリコン層）を用いたＳＯＩ基板（埋め込みＳＯＩ基板）を用いることで、絶縁体分離による配線を形成できる。よって、絶縁体薄膜で分離された導電性薄膜を形成でき、不純物拡散層（図示せず）を用いた場合（ｐｎ接合分離による場合）に比べ、接合リークの低減を図ることができる。特に、高温域における接合リークの低減を図ることができる。

（ハ）さらに、基板１の上面部に、下層側絶縁体薄膜１８と導電性薄膜１９と上層側絶縁体薄膜２０との積層体２１を配置し、導電性薄膜１９により第１の固定電極の配線パターン２２，２４と第２の固定電極の配線パターン２３，２５を形成するとともに導電性薄膜１９による下部電極（静電気力相殺用固定電極）２６を形成し、上層側絶縁体薄膜２０における開口部２９ａ〜２９ｄ，３１ａ〜３１ｄおよび第１，第２の固定電極のアンカー部１０ａ〜１０ｄ，１２ａ〜１２ｄを通して第１，第２の固定電極の配線パターン２２〜２５と第１，第２の固定電極９ａ〜９ｄ，１１ａ〜１１ｄ，１３ａ〜１３ｄ，１５ａ〜１５ｄを電気的に接続し、さらに、上層側絶縁体薄膜２０における開口部３３および梁構造体のアンカー部３ａ〜３ｄを通して下部電極２６と梁構造体２とを電気的に接続した。このように、基板１の上面部に絶縁膜を配置し、その中に薄膜の配線パターン２２〜２５および下部電極２６を埋設し、この配線パターンを用いて第１の固定電極用通電ラインと第２の固定電極用通電ラインを交差させることができるとともに、梁構造体（可動部）と下部電極とを等電位にして梁構造体（可動部）と基板との間に生じる静電気力を相殺することができ、梁構造体（可動部）と基板間のわずかな電位差による梁構造体（可動部）の基板への付着を防止することができる。

（ニ）梁構造体２の材料としてヤング率等の物性値が既知で脆性材料である単結晶シリコンを用いているため梁構造体の信頼性を高くすることができる。

（ホ）導電性薄膜１９としてポリシリコン薄膜を用いて絶縁体薄膜で周囲を分離することにより、ｐｎ接合分離の場合のような高温域でのリーク電流等の影響をより小さくすることができる。

（ヘ）サーボ機構（サーボ制御）を採用したので、加速度の作用による梁構造体の変位を最小限に抑えることができ、従って、センサの信頼性を高めることができる。

本実施の形態の応用例としては、上述した例では導電性薄膜１９により第１の固定電極の配線パターン２２，２４と第２の固定電極の配線パターン２３，２５とを形成したが、いずれか一方のみを導電性薄膜１９により形成し、他方はアルミ配線にて電気的に接続したり櫛歯状電極として電気的に接続してもよい。又、上述した例では固定電極の配線パターンおよび下部電極を、埋め込み導電性薄膜にて形成したが、下部電極を用いないセンサに具体化してもよい。

（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に図面に基づき説明する。

図１７〜２７は本実施の形態に係る半導体加速度センサの製造におけるプロセスフローを示した断面図である。まず、図１７に示すように、第１の半導体基板としての単結晶シリコン基板６０を用意する。そして、シリコン基板６０にトレンチエッチングにより一定の幅で溝を形成し、その後に梁構造体を形成するための溝パターン６１を形成する。つまり、シリコン基板６０における所定領域に溝（６１）を形成する。ここで、後に静電容量を検出するための電極とするためにリン拡散等により不純物を導入する。その後、図１８に示すように、溝（６１）を含むシリコン基板６０の上に犠牲層用薄膜としてのシリコン酸化膜６２をＣＶＤ法等により成膜し、さらに、シリコン酸化膜６２の表面を平坦化する。

さらに、図１９に示すように、シリコン酸化膜６２に対しフォトリソグラフィを経て一部エッチングして凹部６３を形成する。これは、犠牲層エッチング工程において梁構造体がリリースされた後に表面張力等で基板に付着するのを防ぐべく付着面積を減らすためである。さらに、表面の凹凸を増大させるためと犠牲層エッチング時のエッチングストッパとなるシリコン窒化膜（第１の絶縁体薄膜）６４を成膜する。そして、シリコン窒化膜６４とシリコン酸化膜６２との積層体に対しフォトリソグラフィを経てドライエッチング等によりアンカー部形成領域に開口部６５ａ，６５ｂ，６５ｃを形成する。この開口部６５ａ〜６５ｃは、梁構造体と基板（下部電極）とを接続するため、および固定電極（及び電極取出部）と配線パターンとを接続するためのものである。

引き続き、図２０に示すように、開口部６５ａ〜６５ｃを含むシリコン窒化膜６４の上にポリシリコン薄膜６６を成膜し、その後、リン拡散等により不純物を導入し、さらに、フォトリソグラフィを経て配線パターン６６ａと下部電極６６ｂとアンカー部６６ｃを形成する。このように、開口部６５ａ〜６５ｃを含むシリコン窒化膜６４上の所定領域に導電性薄膜としての不純物ドープトポリシリコン薄膜（６６）を形成する。ポリシリコン薄膜の膜厚は１〜２μｍ程度である。

この工程（開口部を含むシリコン窒化膜６４上の所定領域に不純物ドープトポリシリコン薄膜６６を形成する工程）において、ステッパの下部パターン分解能を満たす程度にポリシリコン薄膜６６が薄い（１〜２μｍ）ので、ポリシリコン薄膜６６の下でのシリコン窒化膜６４の開口部６５ａ〜６５ｄの形状を透視することができ、フォトマスク合わせを正確に行うことができる。

そして、図２１に示すように、ポリシリコン薄膜（６６）の上を含むシリコン窒化膜６４の上に第２の絶縁体薄膜としてのシリコン酸化膜６７を成膜する。さらに、図２２に示すように、シリコン酸化膜６７の上に貼合用薄膜としてのポリシリコン薄膜６８を成膜し、貼り合わせのためにポリシリコン薄膜６８の表面を機械的研磨等により平坦化する。

次に、図２３に示すように、シリコン基板６０とは別の単結晶シリコン基板（支持基板）６９を用意し、ポリシリコン薄膜６８の表面と第２の半導体基板としてのシリコン基板６９とを貼り合わせる。

さらに、図２４に示すように、シリコン基板６０，６９を表裏逆にして、シリコン基板６０側を機械的研磨等を行い薄膜化する。つまり、シリコン基板６０を所望の厚さまで研磨する。この際、図１７に示したように、トレンチエッチングにより形成した溝深さまで研磨を行うと、シリコン酸化膜６２の層が出現するため研磨における硬度が変化するため研磨の終点を容易に検出することができる。

この後、図２５に示すように、層間絶縁膜７０を成膜し、フォトリソグラフィを経てドライエッチング等によりコンタクトホール７１を形成する。そして、層間絶縁膜７０の上の所定領域にシリコン窒化膜７７を形成する。

さらに、図２６に示すように、アルミ電極７２を成膜・フォトリソグラフィを経て形成し、その後、パッシベーション膜７３を成膜・フォトリソグラフィを経て形成する。

最後に、図２７に示すように、ＨＦ系のエッチング液によりシリコン酸化膜６２をエッチング除去し、可動電極７４を有する梁構造体７５を可動とする。つまり、エッチング液を用いた犠牲層エッチングにより所定領域のシリコン酸化膜６２を除去してシリコン基板６０を可動構造とする。この際、エッチング後の乾燥の過程で可動部が基板に固着するのを防止するため、バラジクロルベンゼン等の昇華剤を用いる。

この工程（エッチング液を用いた犠牲層エッチングにより所定領域のシリコン酸化膜６２を除去してシリコン基板６０を可動構造とする工程）において、可動部におけるアンカー部６６ｃは導電性薄膜よりなり、アンカー部６６ｃにおいてエッチングが停止し、バラツキが無くなる。即ち、犠牲層用薄膜としてシリコン酸化膜を用い、導電性薄膜としてポリシリコン薄膜を用いた本例において、ＨＦ系エッチング液を用いた場合には、シリコン酸化膜はＨＦにて溶けるがポリシリコン薄膜は溶けないので、ＨＦ系エッチング液の濃度や温度を正確に管理したりエッチングの終了を正確なる時間管理にて行う必要はなく製造が容易となる。
このようにアンカーを形成することができることから梁構造体をリリースする際の犠牲層エッチング工程で時間制御による終点制御を行う必要がなくバネ定数等の制御を容易にすることが可能となる。

このようにして、埋め込みＳＯＩ基板を用い、配線パターンおよび下部電極を絶縁体分離により形成して、サーボ制御式加速度センサを形成することができる。

（第３の実施の形態）
次に、第３の実施の形態を、第１の実施の形態との相違点を中心に説明する。

図２８には、本実施の形態における半導体加速度の平面図を示す。図１に示した第１の実施の形態においては、質量部６は、アンカー部３ａ〜３ｄに対して直線的に延びる梁４，５で支持されるような構造となっているが、本実施の形態においては、図２８で示すような折れ曲がった梁構造としている。

こうすることで、膜に圧縮応力が残留した場合において、梁構造体２に用いている膜の残留応力の影響で梁が座屈することを回避できる。又、膜に引張応力が残留した場合において、梁のバネ定数が設計値とずれてしまうことを回避できる。その結果、設計値通りのセンサを形成することができる。

（第４の実施の形態）
次に、第４の実施の形態を図面に基づき説明する。

本実施の形態においては、励振式のヨーレートセンサに適用しており、より詳しくは梁構造体（可動構造体）を２つ備え、両梁構造体（可動構造体）を逆相にて励振させ、差動検出を行うものである。

図２９は本実施の形態に係るヨーレートセンサの平面図であり、図３０は図２９におけるＸＸＸ−ＸＸＸ断面図であり、図３１は図２９におけるＸＸＸＩ−ＸＸＸＩ断面図であり、図３２は図２９におけるＸＸＸＩＩ−ＸＸＸＩＩ断面図である。

図３０において、基板８０の上面には、単結晶シリコン（単結晶半導体材料）よりなる梁構造体８１および梁構造体８２（図２９参照）が隣接して配置されている。梁構造体８１は、基板８０側から突出する４つのアンカー部８３ａ，８３ｂ，８３ｃ，８３ｄにより架設されており、基板８０の上面において所定間隔を隔てた位置に配置されている。アンカー部８３ａ〜８３ｄはポリシリコン薄膜よりなる。アンカー部８３ａとアンカー部８３ｃとの間に梁部８４が架設されるとともに、アンカー部８３ｂとアンカー部８３ｄとの間に梁部８５が架設されている。梁部８４と梁部８５との間において長方形状をなす質量部（マス部）８６が架設されている。質量部８６には上下に貫通する透孔８６ａが設けられている。さらに、質量部８６における一方の側面（図２９においては左側面）からは多数の励振用可動電極８７が突出している。この各可動電極８７は棒状をなし、等間隔をおいて平行に延びている。又、質量部８６における他方の側面（図２９においては右側面）からは多数の励振用可動電極８８が突出している。この各可動電極８８は棒状をなし、等間隔をおいて平行に延びている。ここで、梁部８４，８５、質量部８６、可動電極８７，８８は犠牲層酸化膜８９の一部をエッチング除去することにより可動となっている。このエッチング領域を図２９においてＺ２にて示す。

このように、梁構造体８１は、２つの櫛歯状の可動電極、即ち、第１の可動電極としての可動電極８７と第２の可動電極としての可動電極８８とを有している。

この梁構造体８１と同様の構成が、梁構造体８２にも採用されており、同一の符号を付すことによりその説明は省略する。前記基板８０の上面には、励振用固定電極としての櫛歯電極９０，９１，９２が配置されている。櫛歯電極９０は片側に棒状電極部９０ａを有し、櫛歯電極９１は両側に棒状電極部９１ａ，９１ｂを有し、櫛歯電極９２は片側に棒状電極部９２ａを有する。この各櫛歯電極９０，９１，９２は単結晶シリコンよりなる。各櫛歯電極９０，９１，９２は基板８０側から突出するアンカー部９３，９４，９５により支持・固定されている。櫛歯電極９０の棒状電極部９０ａは、梁構造体８１の各可動電極（棒状部）８７の間に対向・配置されている。櫛歯電極９１の棒状電極部９１ａは、梁構造体８１の各可動電極（棒状部）８８の間に対向・配置されている。櫛歯電極９１の棒状電極部９１ｂは、梁構造体８２の各可動電極（棒状部）８７の間に対向・配置されている。櫛歯電極９２の棒状電極部９２ａは、梁構造体８２の各可動電極（棒状部）８８の間に対向・配置されている。

本実施の形態では、櫛歯電極９０が第１の励振用固定電極を構成し、櫛歯電極９１が第２の励振用固定電極を構成している。又、図２９に示すように、基板８０の上面部において梁構造体８１の一部（主に質量部８６）と対向する領域には、力学量検出用固定電極としての下部電極（ヨーレート検出用固定電極）１０１が配置されている。同様に、基板８０の上面部において梁構造体８２の一部（主に質量部８６）と対向する領域には、力学量検出用固定電極としての下部電極（ヨーレート検出用固定電極）１０２が配置されている。梁構造体８１と下部電極１０１との間に第１のコンデンサが、又、梁構造体８２と下部電極１０２との間に第２のコンデンサが形成される。

そして、梁構造体８１の可動電極８７と櫛歯電極９０との間、および、梁構造体８１の可動電極８８と櫛歯電極９１との間に逆相の静電気力を加えることにより梁構造体８１を強制振動（励振）させることができる。又、梁構造体８２の可動電極８７と櫛歯電極９１との間、および、梁構造体８２の可動電極８８と櫛歯電極９２との間に逆相の静電気力を加えることにより梁構造体８２を強制振動（励振）させることができる。さらに、この励振中において、梁構造体８１，８２と下部電極１０１，１０２との間に形成されるコンデンサの容量（静電容量Ｃｏ）に基づいて梁構造体８１，８２に作用するヨーレートを検出することができるようになっている。

前記基板８０は、図３１に示すように、シリコン基板（半導体基板）９６の上に、下層側絶縁体薄膜９７と導電性薄膜９８と上層側絶縁体薄膜９９とを積層した構成となっている。つまり、シリコン基板９６の上面部に、下層側絶縁体薄膜９７と導電性薄膜９８と上層側絶縁体薄膜９９との積層体１００を配置した構造となっており、導電性薄膜９８が絶縁体薄膜９７，９９の内部に埋め込まれた構成となっている。下層側絶縁体薄膜９７はシリコン酸化膜よりなり、上層側絶縁体薄膜９９はシリコン窒化膜よりなり、ＣＶＤ法等により形成されたものである。又、導電性薄膜９８は不純物ドープトポリシリコン薄膜よりなる。
導電性薄膜９８により、図２９に示す下部電極（ヨーレート検出用固定電極）１０１，１０２および配線パターン１０３，１０４が形成されている。又、図２９，３１に示すように、基板８０の上面には、単結晶シリコンよりなる電極取出部１０５，１０６が形成され、電極取出部１０５，１０６は基板８０から突出するアンカー部１０７，１０８により支持されている。本実施の形態では電極取出部１０５，１０６にて電気接続部材が構成されている。

図３１に示すように、上層側絶縁体薄膜９９には開口部１０９が形成され、開口部１０９内に前述のアンカー部（不純物ドープトポリシリコン）１０７が配置されている。よって、開口部１０９およびアンカー部（不純物ドープトポリシリコン）１０７を通して下部電極１０１が配線パターン１０３を介して電極取出部１０５と電気的に接続されている。同様の構成が電極取出部１０６においても採用されており、アンカー部（不純物ドープトポリシリコン）１０８を通して下部電極１０２が配線パターン１０４を介して電極取出部１０６と電気的に接続されている。

尚、図２９に示すように、櫛歯電極９０，９１，９２のアンカー部９３，９４，９５および梁構造体８１，８２のアンカー部８３ａ，８３ｂ，８３ｃ，８３ｄにおいても、導電性薄膜９８よりなる埋込部１１０が形成されている。

このように、基板８０は、ポリシリコンよりなる下部電極１０１，１０２およびを配線パターン１０３，１０４をＳＯＩ層の下に埋め込んだ構成となっており、この構造は、表面マイクロマシニング技術を用いて形成したものである。

一方、図３２に示すように、櫛歯電極９０，９１，９２の上面にはアルミ薄膜よりなる電極（ボンディングパッド）１１１，１１２，１１３が設けられている。又、梁構造体８１，８２のアンカー部８３ａの上面にはアルミ薄膜よりなる電極（ボンディングパッド）１１４，１１５が設けられている。又、図３１に示すように、電極取出部１０５，１０６の上面にはアルミ薄膜よりなる電極（ボンディングパッド）１１６がそれぞれ設けられている。尚、電極取出部１０５，１０６の上には層間絶縁膜１１８及びシリコン窒化膜１１７が形成されている。

以上のように絶縁体分離された下部電極１０１，１０２と配線パターン１０３，１０４とを用いることで、アルミ電極（ボンディングパッド）１１６を基板表面から取り出すことができる。

次に、このヨーレートセンサの検出原理を図３２を用いて説明する。櫛歯電極（励振用固定電極）９０，９１，９２と励振用可動電極８７，８８との間に電圧を印加する。これにより、梁構造体８１，８２の質量部８６を基板の表面に平行な方向（図２９中、Ｙ方向）に振動させる。このとき、基板の表面に平行な方向で、かつ、振動方向（Ｙ方向）に垂直な方向にヨーΩが発生すると、梁構造体８１，８２の質量部８６に対し基板の表面に垂直な方向のコリオリ力が生じる（図２９参照）。コリオリ力によって梁構造体８１，８２の質量部８６が変位したのを静電容量Ｃｏの変化として検出する。

ここで、コリオリ力ｆｃは梁構造体８１，８２の質量部８６の質量ｍ、振動の速度Ｖ、ヨーΩに依存し、以下の式で表される。

ｆｃ＝２ｍＶΩ・・・（１）
基板表面に平行な方向の振動において梁構造体８１，８２の質量部８６の速度は固定端側では「０」、中心で最大となることから、コリオリ力も同様となり図３３に示すように、基板の表面に垂直な方向の変位も固定端側では「０」、中心で最大となって梁構造体８１，８２の質量部８６は楕円を描く。ここで、梁構造体８１，８２の質量部８６（即ち、２つの質量部８６）は振動の位相を１８０度ずらすことにより、変位方向が逆となり差動検出が可能となる。梁構造体８１，８２の質量部８６が単独であると（差動励振を行わないと）コリオリ力と振動その他による加速度が分離できないが、差動検出を行うことで加速度によるノイズ成分をキャンセルできる。一般にコリオリ力は微小であるため共振の効果を利用する。具体的には（１）式に示した速度Ｖを大きくするために梁構造体８１，８２の質量部８６の励振（基板の表面に平行な方向）を共振周波数とし振幅を大きくする。ここで、コリオリ力は振動と同周期で発生するので検出（基板の表面に垂直な）方向も励振と等しい共振周波数とすれば、コリオリ力による変位も増大させることができる。

ここで、コリオリ力によるギャップ変化によりそれぞれの静電容量が図３３のように、一方が「Ｃｏ＋ΔＣ」、他方が「Ｃｏ−ΔＣ」になったとすると、コリオリ力によるギャップ変化が初期値に比べ十分小さければ、差動検出によりコリオリ力ｆｃは、ｆｃ∝２ΔＣとなり、ヨーΩは、Ω∝２ΔＣとして、２つの静電容量の変化分から、ヨーを検出することができる。

このヨーレートセンサの製造方法は、第１，２の実施の形態と同様の方法で作成することができる。このように、本実施の形態は、下記の特徴を有する。

基板８０の上面部に、下層側絶縁体薄膜９７と導電性薄膜９８と上層側絶縁体薄膜９９との積層体１００を配置し、導電性薄膜９８により下部電極（力学量検出用固定電極）１０１（１０２）および下部電極の配線パターン１０３（１０４）を形成し、上層側絶縁体薄膜９９における開口部１０９から配線パターン１０３（１０４）を通して下部電極１０１（１０２）を基板８０の上の電極取出部（電気接続部材）１０５（１０６）に対し電気的に接続した。このように、基板８０の上面部に絶縁膜を配置し、その中に薄膜の下部電極（力学量検出用固定電極）および配線パターンを埋設することにより、絶縁体分離による配線または電極を形成でき、不純物拡散層（図示せず）を用いた場合（ｐｎ接合分離による場合）に比べ、接合リークの低減を図ることができる。特に、高温域における接合リークの低減を図ることができる。

このように、基板側の下部電極１０１，１０２およびその配線として埋め込みの薄膜（ポリシリコン層）を用いたＳＯＩ基板（埋め込みＳＯＩ基板）を用いることで、絶縁体分離による電極およびその配線を形成できる。

この発明は上記各実施の形態に限定されるものではなく、例えば、上記実施例では、静電サーボ方式を用いて加速度を検出したが（加速度による変位に対して電圧を印加して変位しないような静電気力を印加することによって検出したが）、変位を直接容量変化として検出するセンサに具体化してもよい。

又、加速度、ヨーレートの他にも、振動等の力学量を検出する半導体力学量センサに具体化できる。

第１の実施の形態の加速度センサを示す平面図。 図１のＩＩ−ＩＩ断面図。 図１のＩＩＩ −ＩＩＩ 断面図。 図１のＩＶ−ＩＶ断面図。 図１のＶ −Ｖ 断面図。 第１の実施の形態の加速度センサの製造方法を示す断面図。 第１の実施の形態の加速度センサの製造方法を示す断面図。 第１の実施の形態の加速度センサの製造方法を示す断面図。 第１の実施の形態の加速度センサの製造方法を示す断面図。 第１の実施の形態の加速度センサの製造方法を示す断面図。 第１の実施の形態の加速度センサの製造方法を示す断面図。 第１の実施の形態の加速度センサの製造方法を示す断面図。 第１の実施の形態の加速度センサの製造方法を示す断面図。 第１の実施の形態の加速度センサの製造方法を示す断面図。 第１の実施の形態の加速度センサの製造方法を示す断面図。 第１の実施の形態の加速度センサの製造方法を示す断面図。 第２の実施の形態の加速度センサの製造方法を示す断面図。 第２の実施の形態の加速度センサの製造方法を示す断面図。 第２の実施の形態の加速度センサの製造方法を示す断面図。 第２の実施の形態の加速度センサの製造方法を示す断面図。 第２の実施の形態の加速度センサの製造方法を示す断面図。 第２の実施の形態の加速度センサの製造方法を示す断面図。 第２の実施の形態の加速度センサの製造方法を示す断面図。 第２の実施の形態の加速度センサの製造方法を示す断面図。 第２の実施の形態の加速度センサの製造方法を示す断面図。 第２の実施の形態の加速度センサの製造方法を示す断面図。 第２の実施の形態の加速度センサの製造方法を示す断面図。 第３の実施の形態の加速度センサの平面図。 第４の実施の形態のヨーレートセンサの平面図。 図２９のＸＸＸ−ＸＸＸ断面図。 図２９のＸＸＸＩ−ＸＸＸＩ断面図。 図２９のＸＸＸＩＩ−ＸＸＸＩＩ 断面図（Ω＝０の場合）。 第４の実施の形態のヨーレートセンサの作用を説明するための断面図（Ω≠０の場合）。 従来の加速度センサを示す平面図。 図３４のＸＸＸＶ−ＸＸＸＶ断面図。 図３４のＸＸＸＶＩ −ＸＸＸＶＩ 断面図。 従来の加速度センサの製造方法を示す断面図。 従来の加速度センサの製造方法を示す断面図。 従来の加速度センサを示す平面図。 図３９のＸＸＸＸ−ＸＸＸＸ断面図。 図３９のＸＸＸＸＩ−ＸＸＸＸＩ断面図。 従来の加速度センサの製造方法を示す断面図。 従来の加速度センサの製造方法を示す断面図。 従来の加速度センサの製造方法を示す断面図。 従来の加速度センサの製造方法を示す断面図。 従来の加速度センサの製造方法を示す断面図。

符号の説明

１…基板、２…電気接続部材としての梁構造体、７ａ，７ｂ，７ｃ，７ｄ…可動電極、８ａ，８ｂ，８ｃ，８ｄ…可動電極、９ａ，９ｂ，９ｃ，９ｄ…第１の固定電極、１０ａ，１０ｂ，１０ｃ，１０ｄ…アンカー部、１１ａ，１１ｂ，１１ｃ，１１ｄ…第２の固定電極、１２ａ，１２ｂ，１２ｃ，１２ｄ…アンカー部、１３ａ，１３ｂ，１３ｃ，１３ｄ…第１の固定電極、１４ａ，１４ｂ，１４ｃ，１４ｄ…アンカー部、１５ａ，１５ｂ，１５ｃ，１５ｄ…第２の固定電極、１６ａ，１６ｂ，１６ｃ，１６ｄ…アンカー部、１７…半導体基板としてのシリコン基板、１８…下層側絶縁体薄膜、１９…導電性薄膜、２０…上層側絶縁体薄膜、２１…積層体、２２，２３，２４，２５…配線パターン、２６…静電気力相殺用固定電極としての下部電極、２７ａ，２７ｂ，２７ｃ，２７ｄ…電気接続部材としての電極取出部、２９ａ，２９ｂ，２９ｃ，２９ｄ…開口部、３１ａ，３１ｂ，３１ｃ，３１ｄ…開口部、３２…開口部、３３…開口部、４０…第１の半導体基板としての単結晶シリコン基板、４１…犠牲層用薄膜としてのシリコン酸化膜、４３…第１の絶縁体薄膜としてのシリコン窒化膜、４４ａ，４４ｂ，４４ｃ，４４ｄ…開口部、４５…導電性薄膜としてのポリシリコン薄膜、４６…第２の絶縁体薄膜としてのシリコン酸化膜、４６…貼合用薄膜としてのポリシリコン薄膜、４８…第２の半導体基板としての単結晶シリコン基板、４９…溝パターン（溝）、６０…第１の半導体基板としてのシリコン基板、６１…溝パターン（溝）、６２…犠牲層用薄膜としてのシリコン酸化膜、６４…第１の絶縁体薄膜としてのシリコン窒化膜、６５ａ，６５ｂ，６５ｃ…開口部、６６…導電性薄膜としてのポリシリコン薄膜、６７…第２の絶縁体薄膜としてのシリコン酸化膜、６８…貼合用薄膜としてのポリシリコン薄膜、６９…第２の半導体基板としての単結晶シリコン基板、８０…基板、８１…梁構造体、８２…梁構造体、８７…第１の可動電極としての励振用可動電極、８８…第２の可動電極としての励振用可動電極、９０…第１の励振用固定電極としての櫛歯電極、９１…第２の励振用固定電極としての櫛歯電極、９７…下層側絶縁体薄膜、９８…導電性薄膜、９９…上層側絶縁体薄膜、１００…積層体、１０１…下部電極、１０２…下部電極、１０３…配線パータン、１０４…配線パータン、１０５…電気接続部材としての電極取出部、１０６…電気接続部材としての電極取出部、１０９…開口部。

Claims (3)

1. 半導体基板上に下層側絶縁体薄膜及び導電性薄膜がこの順に積層配置されてなる基板と、
   前記基板の上面から所定間隔を隔てた位置に配置され、互いに平行に延びる複数の可動電極を有する梁構造体と、
   前記基板の上面に固定され、前記各可動電極の一方の側面にそれぞれ対向して配置され、前記梁構造体の可動電極とともに第１のコンデンサを構成する複数の第１の固定電極、及び前記各可動電極の他方の側面にそれぞれ対向して配置され、前記梁構造体の可動電極とともに第２のコンデンサを構成する複数の第２の固定電極と、
   前記基板の上面に固定され、前記第１の固定電極に電気接続される第１の電極取出部、及び前記第２の固定電極に電気接続される第２の電極取出部と、
   前記導電性薄膜により構成され、前記複数の第１の固定電極相互間並びに前記第１の電極取出部を互いに電気接続する第１の配線パターン、及び前記複数の第２の固定電極相互間並びに前記第２の電極取出部を互いに電気接続する第２の配線パターンと
   を備えることを特徴とする半導体力学量センサ。
2. 前記導電性薄膜上に、所定領域に開口部を有する上層側絶縁薄膜が配置され、
   前記第１の配線パターンは、前記開口部に配置された第１のアンカー部を介して前記第１の電極取出部に接続されるものであり、
   前記第２の配線パターンは、前記開口部に配置された第２のアンカー部を介して前記第２の電極取出部に接続されるものであることを特徴とする請求項１記載の半導体力学量センサ。
3. 前記第１の固定電極と前記第１の配線パターンとで第１の固定電極用通電ラインが構成され、前記第２の固定電極と前記第２の配線パターンとで第２の固定電極用通電ラインが構成され、前記第１の固定電極用通電ラインと前記第２の固定電極用通電ラインが交差していることを特徴とする請求項１または請求項２に記載の半導体力学量センサ。

Images