[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008153494A - フリップチップ実装用基板 - Google Patents

フリップチップ実装用基板 Download PDF

Info

Publication number
JP2008153494A
JP2008153494A JP2006341043A JP2006341043A JP2008153494A JP 2008153494 A JP2008153494 A JP 2008153494A JP 2006341043 A JP2006341043 A JP 2006341043A JP 2006341043 A JP2006341043 A JP 2006341043A JP 2008153494 A JP2008153494 A JP 2008153494A
Authority
JP
Japan
Prior art keywords
wiring pattern
bonding pad
chip mounting
substrate
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006341043A
Other languages
English (en)
Other versions
JP4956173B2 (ja
Inventor
Takashi Ozawa
隆史 小澤
Yasushi Araki
康 荒木
Masatoshi Nakamura
正寿 中村
Seiji Sato
聖二 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006341043A priority Critical patent/JP4956173B2/ja
Priority to KR1020070130610A priority patent/KR101436036B1/ko
Priority to US11/957,866 priority patent/US7884482B2/en
Priority to TW096148674A priority patent/TWI430416B/zh
Publication of JP2008153494A publication Critical patent/JP2008153494A/ja
Application granted granted Critical
Publication of JP4956173B2 publication Critical patent/JP4956173B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】エリアアレイ状のバンプを有する半導体チップのフリップチップ実装に関して、バンプが接合されるボンディングパッドの高密度化を可能とするフリップチップ実装用基板を提供すると共に、その実施過程において生じ得るはんだプリコートのばらつき等の問題点を効果的に解消する。
【解決手段】本発明に係るフリップチップ実装用基板は、ボンディングパッドと、ボンディングパッドに連続する引出線の所要部位とが絶縁層もしくはソルダーレジストから露出する配線パターンを備えるフリップチップ実装用基板において、前記配線パターンの露出部分が、複数の異なる形状に形成されると共に、各々の前記露出部分は、相互に、前記ボンディングパッドの面積が実質的に等しく、且つ前記ボンディングパッドに連続する引出線の所要部位の総面積が実質的に等しく形成される。
【選択図】図１

Description

本発明は、フリップチップ実装用基板に関し、さらに詳細には、ボンディングパッドと、ボンディングパッドに連続する引出線の所要部位とが絶縁層もしくはソルダーレジストから露出する配線パターンを備えるフリップチップ実装用基板に関する。
半導体装置における小型化・高密度化等を可能にするための重要な要素技術のひとつとしてフリップチップ実装方式がある。フリップチップ実装方式は半導体チップの回路面に突起電極（バンプ）を形成し、その回路面を下に向けて実装基板と直接接合して電気接続を行うものである。
このフリップチップ実装方式によって、従来のワイヤボンディング実装方式等と比べて、半導体装置の小型化・高密度化等が達成された。しかし、半導体装置の高機能化が依然進んでおり、フリップチップ実装方式に対しても、さらなる狭ピッチ接続に対応できることが要請されている。
ここで、従来のフリップチップ実装用基板の例として、特許文献１に記載のフリップチップ実装用基板１００がある（図１３）。これによれば、回路基板１１２上に、はんだを介して半導体チップに設けられたバンプがフリップチップ実装される導体パターン１１３Ａ、１１３Ｂを形成してなるフリップチップ実装用基板において、導体パターン１１３Ａ、１１３Ｂを配線パターン１１９、１１９Ａ、１１９Ｂと、バンプが接合される接続パッド１２０とにより構成する。更に、配線パターン１１９、１１９Ａ、１１９Ｂの幅寸法（Ｗ２、Ｗ３）に対し、接続パッド１２０の幅寸法（Ｗ１）を大きく（Ｗ１＞Ｗ２、Ｗ１＞Ｗ３）なるよう構成する。これにより、バンプ間ピッチが狭ピッチの半導体チップをフリップチップ実装用基板１００にフリップチップ実装する際に、バンプが接合される接続パッド１２０を高密度に形成することができる。
特開２０００−７７４７１号公報
しかしながら、図１３に示す従来のフリップチップ実装用基板は、ボンディングパッドがペリフェラル状に配列される場合の例であり、この技術的思想をそのままエリアアレイ状配列のフリップチップ実装用基板に適用することはできない。その理由としては、図１３に示されるような細長い形状のボンディングパッドおよび引出線からなる配線パターンは、エリアアレイ状に配列させようとしても長手方向のボンディングパッド間ピッチを狭ピッチ化することができないためである。そのため、エリアアレイ状配列のフリップチップ実装用基板において、半導体装置の高機能化を図るべく、バンプが接合されるボンディングパッドの高密度化の要請が高まっている。
本発明は、上記事情に鑑みてなされ、半導体チップをエリアアレイ状に配列するフリップチップ実装に関して、バンプが接合されるボンディングパッドの高密度化を可能とするフリップチップ実装用基板を提供すると共に、その実施過程において生じ得るはんだプリコートのばらつき等の問題点を効果的に解消することを目的とする。
本発明は、以下に記載するような解決手段により、前記課題を解決する。
本発明に係るフリップチップ実装用基板は、ボンディングパッドと、ボンディングパッドに連続する引出線の所要部位とが絶縁層もしくはソルダーレジストから露出する配線パターンを備えるフリップチップ実装用基板において、前記配線パターンの露出部分が、複数の異なる形状に形成されると共に、各々の前記露出部分は、相互に、前記ボンディングパッドの面積が実質的に等しく、且つ前記ボンディングパッドに連続する引出線の所要部位の総面積が実質的に等しいことを特徴とする。
また、前記露出部分が、幅寸法よりも長さ寸法が長い配線パターンと、幅寸法と長さ寸法とが略同一である配線パターンとを備えることを特徴とする。
また、前記露出部分が、幅寸法よりも長さ寸法が長い配線パターンが、基板外縁部に、幅方向側縁部を隣接させて複数設けられ、前記露出部分が、幅寸法と長さ寸法とが略同一である配線パターンが、基板内方部に設けられることを特徴とする。
請求項１によれば、絶縁層もしくはソルダーレジストから露出するボンディングパッドに連続する引出線の所要部位の総面積を実質的に同一にする構成によって、はんだプリコートを行う際に当該引出線の露出部上からボンディングパッドに引き寄せられるはんだの総量を実質的に同一にすることが可能となり、さらに、ボンディングパッドの面積を実質的に同一にする構成によって、ボンディングパッド上に形成されるはんだ瘤の形状を実質的に同一にすることが可能となる。その結果、はんだ瘤の形状のばらつきをなくすことができ、半導体チップとフリップチップ実装用基板とを接合させる際に、接合強度を安定化させる効果を生じる。
請求項２および請求項３によれば、幅方向（左右方向）および上下方向のいずれにおいてもボンディングパッド間のピッチを短くすることが可能な、絶縁層もしくはソルダーレジストからの露出部分が幅寸法と長さ寸法とが略同一である配線パターンと、特に幅方向のみに関してボンディングパッド間のピッチを短くすることが可能な、絶縁層もしくはソルダーレジストからの露出部分が幅寸法よりも長さ寸法が長い配線パターンとを併用させることによって、基板内方部および基板外縁部のそれぞれの領域において要求される配線パターンを形成する際のパッド間ピッチの制約を満足することが可能となる。その結果、フリップチップ実装用基板におけるエリアアレイ状のフリップチップ実装を高密度化することが可能となる。
以下、図面を参照して、本発明の実施の形態について詳しく説明する。図１は、本発明の実施の形態に係るフリップチップ実装用基板１の一例を示す概略図である。また、図２は、そのフリップチップ実装用基板１の配線パターン２の構成を示す概略図である。図３は、そのフリップチップ実装用基板１にフリップチップ実装される半導体チップ５の構成を示す参考図である。図４は、そのフリップチップ実装用基板１の配線パターン２上に形成されるはんだ瘤１５およびはんだ薄膜１６の構成を示す概略図である。図５は、そのフリップチップ実装用基板１の配線パターン２の比較図である。図６は、本発明に係るフリップチップ実装用基板１の配線パターン２の第二実施例の概略図である。図７は、本発明に係るフリップチップ実装用基板１の配線パターン２の第三実施例の概略図である。図８は、本発明に係るフリップチップ実装用基板１の配線パターン２の第四実施例の概略図である。図９は、本発明に係るフリップチップ実装用基板１の配線パターン２の第五実施例の概略図である。図１０は、本発明に係るフリップチップ実装用基板１の配線パターン２の第六実施例の概略図である。図１１は、本発明に係るフリップチップ実装用基板１の配線パターン２の第七実施例の概略図である。図１２は、本発明に係るフリップチップ実装用基板１の配線パターン２の第八実施例の概略図である。なお、図面の符号に関して、符号２は符号２ａ・・・２ｙの総称として用いる（他の符号について同様）。
図１および図２に示すように、フリップチップ実装用基板１は、実装面にボンディングパッド１０、ボンディングパッドに連続する引出線１１’および絶縁材であるソルダーレジスト１８が形成される。ここで、ソルダーレジスト１８には複数の穴１２が設けられ、その穴１２から、ボンディングパッド１０と、ボンディングパッドに連続する引出線１１’の所要部位（以下「引出線露出部１１」という）とを露出させる。なお、穴１２には、フリップチップ実装用基板１の表面の一部も露出する。以下、ボンディングパッド１０、引出線露出部１１および穴１２からなる構成を配線パターン２という。このフリップチップ実装用基板１に対して、半導体チップ５をフェイスダウンさせてフリップチップ実装がなされる。
ボンディングパッド１０は、一例として銅（Ｃｕ）により形成され、半導体チップ５に設けられるバンプ６が接合される位置に設けられる。すなわち、穴１２から露出するボンディングパッド１０に、バンプ６が接合される構成となる。
また、引出線１１’は、ボンディングパッド１０と同じ材料（一例として銅）により形成され、ボンディングパッドに連続させて設けられる。
図３に示す半導体チップ５は、一例として金（Ａｕ）により形成されてエリアアレイ状に配列される複数のバンプ６を備える。このようなＡｕバンプ６を備える半導体チップ５を、フリップチップ実装用基板１の実装面にフリップチップ実装する場合、実装前に、フリップチップ実装用基板１上にはんだプリコートが行われる。より詳しくは、はんだプリコートは、穴１２から露出するボンディングパッド１０および引出線露出部１１の上面に対して行われる。
なお、図１３に示す従来例および本願発明のいずれにおいても、絶縁層もしくはソルダーレジストから露出する配線パターンに粘着層を形成し、次いで、配線パターンにはんだ粉を被着させ、その後、はんだ粉を加熱溶融させ、溶融したはんだを表面張力によりボンディングパッド上に集中させ、ボンディングパッド上にはんだ瘤を形成する。
次に、配線パターン２の形状について説明する。図２（ａ）に示す配線パターン２ａは、長方形の穴１２ａと、長方形のボンディングパッド１０ａと、２本の引出線露出部１１ａ１、１１ａ２とが設けられる構成である。穴１２ａの長辺部を側縁部１４とする。長辺部すなわち側縁部１４の長さは２５０〜８００μｍ程度であり、短辺部の長さは７０〜１２０μｍ程度である。一方、図２（ｂ）に示す配線パターン２ｂは、正方形の穴１２ｂと、円形のボンディングパッド１０ｂと、４本の引出線露出部１１ｂ１〜１１ｂ４とが設けられる構成である。穴１２ｂの一辺の長さは１００〜４００μｍ程度である。
ここで、配線パターン２ａと配線パターン２ｂとは、ボンディングパッド１０ａの面積とボンディングパッド１０ｂの面積とが実質的に等しくなるように形成され、且つ引出線露出部１１ａ１、１１ａ２の総面積と引出線露出部１１ｂ１〜１１ｂ４の総面積とが実質的に等しくなるように形成される。ここで、「実質的に」とは、物理的に完全同一の面積を有する形状を形成することは不可能であるという趣旨であるとともに、ボンディングパッド１０とボンディングパッド１０に連続する引出線露出部１１との境界を厳密に規定することは困難であるため、ボンディングパッド１０上におけるはんだ瘤の形成に関して同程度の効果が得られる面積範囲（後述）を含むという趣旨である。
配線パターン２をフリップチップ実装用基板１の実装面にエリアアレイ状に形成する場合は、図１に示すように、配線パターン２ａを基板外縁部２２に、配線パターン２ｂを基板内方部２１に設けることが好適である。
つづいて、上記構成に基づく作用および効果について説明する。
図２（ｂ）に示す配線パターン２ｂのように、穴１２の形状を正方形に形成することによって、図２（ａ）に示す配線パターン２ａと比較した場合に、図５に示すように、一定面積内に形成可能な配線パターン２の個数を多く設定することが可能となり、幅方向（左右方向）および上下方向のいずれにおいてもボンディングパッド間のピッチを短くできるという効果を生じる。ただし、幅方向のみに関しては、配線パターン２ａは配線パターン２ｂよりもボンディングパッド間のピッチを短くすることが可能である。
また、上記の通り、幅方向（左右方向）および上下方向のいずれにおいてもボンディングパッド間のピッチを短くできる配線パターン２ｂは、基板内方部２１に配設することが好適である。基板内方部２１においては高密度実装のために、配線パターン２を形成する際に、幅方向（左右方向）および上下方向のいずれに関してもパッド間ピッチを短くしなければならない制約があるためである。一方、幅方向のみに関して、ボンディングパッド間のピッチを短くできる配線パターン２ａは、側縁部１４を隣接させて基板外縁部２２に配設することが好適である。基板外縁部２２においては高密度実装のために、配線パターン２を形成する際に、特に幅方向（左右方向）に関してパッド間ピッチを短くしなければならない制約が大きいためである。すなわち、本発明に係るフリップチップ実装用基板１は、配線パターン２ａおよび配線パターン２ｂを併用させることによって、基板内方部２１および基板外縁部２２それぞれの領域において要求される配線パターン２を形成する際の前記制約を満足することが可能となる。その結果、フリップチップ実装用基板１におけるエリアアレイ状のバンプを有する半導体チップのフリップチップ実装を高密度化することが可能となる。換言すれば、フリップチップ実装用基板１によれば、従来のエリアアレイ状のボンディングパッドを有するフリップチップ実装基板と比較して小型化を図ることが可能となる。なお、特にボンディングパッド間のピッチをいわゆる狭ピッチとする場合は、隣接する穴１２ａの側縁部１４を連結し、図１に示すように、穴１２を複数の配線パターン２が露出する帯状に形成することが好適である。
しかしながら、単に、穴１２の形状が長方形である配線パターン２ａと、穴１２の形状が正方形である配線パターン２ｂとを併設させるという技術的思想のみによって、エリアアレイ状のフリップチップ実装を行おうとすると、次のような弊害が生じ得る。その弊害とは、ボンディングパッド１０と、引出線露出部１１とが、形状が相違することに伴って、面積が相違することとなった場合に、はんだをプリコートする際のはんだが濡れ広がる面積が相違してしまい、ボンディングパッド１０上に形成されるはんだ瘤１５の形状にばらつきが生じてしまうという問題である。そのようなばらつきは、半導体チップ５とフリップチップ実装用基板１とを接合させる際に、接合強度にばらつきを生じさせる原因となる。
ところが、穴１２の形状が長方形である配線パターン２ａと、穴１２の形状が正方形である配線パターン２ｂとを併設させる際に、ボンディングパッド１０ａの面積とボンディングパッド１０ｂの面積とを同一となるように構成したとしても、それのみによって、上記問題を解消することはできない。なぜならば、ボンディングパッド上に形成されるはんだ瘤１５は、ボンディングパッド１０に連続する引出線露出部１１上のはんだを引き寄せて瘤化するため（ただし、引出線露出部１１上には、はんだ薄膜１６が残る。）、引出線露出部１１の形状、特にその総面積が影響するためである（図４（ａ）〜図４（ｄ））。
すなわち、上記の問題に対しては、本願発明では、ボンディングパッド１０の面積が実質的に等しく、且つボンディングパッド１０に連続する引出線の所要部位すなわち引出線露出部１１の総面積が実質的に等しく形成されるという構成を採用することにより、はじめて解決することが可能となる。より詳しくは、引出線露出部１１の総面積を実質的に同一にする構成によって、ボンディングパッド１０に引き寄せられるはんだの総量を実質的に同一にすることが可能となり、さらに、ボンディングパッド１０の面積を実質的に同一にする構成によって、ボンディングパッド上に形成されるはんだ瘤１５の形状を実質的に同一にすることが可能となるのである。その結果、はんだ瘤１５の形状のばらつきをなくす効果を生じる。また、半導体チップ５とフリップチップ実装用基板１とを接合させる際に、接合強度を安定化させる効果を生じる。よって、接合不良に起因する不良品率を低下させることができるという効果が生じる。
したがって、本願発明に係るフリップチップ実装用基板１の技術的思想に基づけば、フリップチップ実装用基板１に、はんだをプリコートする際に、ボンディングパッド１０上に形成されるはんだ瘤１５の形状が同程度となる、ボンディングパッド１０の面積差の範囲および引出線露出部１１の総面積の差の範囲を、それぞれ実質的に面積が等しい範囲であると定義する。なお、はんだ瘤１５の形状が実質的に同一とは、半導体チップ５とフリップチップ実装用基板１との接合強度に影響を与えない形状差の範囲までを含む趣旨である。
次に、配線パターン２の他の実施例について説明する。図６に、配線パターン２の第二実施例を示す。これは図２（ｂ）に示す配線パターン２の第一実施例におけるボンディングパッド１０の形状を正方形に変えたものである。つまり、配線パターン２ｂにおけるボンディングパッド１０ｂを正方形のボンディングパッド１０ｃとしたものが、配線パターン２ｃである。ここで、ボンディングパッド１０ｂとボンディングパッド１０ｃとは面積が実質的に同一に形成される。
図７に、配線パターン２の第三実施例を示す。この第三実施例は、総じて、図２（ｂ）に示す配線パターン２の第一実施例における穴１２の形状を円形に変えたものである。第三実施例のバリエーションとして考えられるものの一部を図７（ａ）〜（ｆ）に示す。図７（ａ）の配線パターン２ｄは、円形のボンディングパッド１０ｄと、４本の引出線露出部１１ｄ１〜１１ｄ４とを備える。図７（ｂ）の配線パターン２ｅは、円形のボンディングパッド１０ｅと、３本の引出線露出部１１ｅ１〜１１ｅ３とを備える。図７（ｃ）の配線パターン２ｆは、円形のボンディングパッド１０ｆと、２本の引出線露出部１１ｆ１〜１１ｆ２とを備える。図７（ｄ）の配線パターン２ｇは、正方形のボンディングパッド１０ｇと、４本の引出線露出部１１ｇ１〜１１ｇ４とを備える。図７（ｅ）の配線パターン２ｈは、正方形のボンディングパッド１０ｈと、４本の引出線露出部１１ｈ１〜１１ｈ４とを備える。図７（ｆ）の配線パターン２ｉは、正方形のボンディングパッド１０ｉと、８本の引出線露出部１１ｉ１〜１１ｉ８とを備える。各々の配線パターン２において、相互に、ボンディングパッド１０の面積が実質的に等しく、且つ引出線露出部１１の総面積が実質的に等しく形成される。具体的に説明すると、例えば、図７（ａ）の配線パターン２ｄと図７（ｆ）の配線パターン２ｉとを比較すると、円形のボンディングパッド１０ｄの面積と、正方形のボンディングパッド１０ｉの面積とが実質的に等しく、且つ４本の引出線露出部１１ｄ１〜１１ｄ４の総面積と、８本の引出線露出部１１ｉ１〜１１ｉ８の総面積とが実質的に等しく形成されるということである。なお、図７（ａ）〜（ｆ）は一例に過ぎず、これらの組み合わせに限定されるものではない。
図８に、配線パターン２の第四実施例を示す。これは図２（ｂ）に示す配線パターン２ｂにおける正方形の穴１２ｂを三角形の穴１２ｊに代えたものである。この配線パターン２ｊは、円形のボンディングパッド１０ｊと、３本の引出線露出部１１ｊ１〜１１ｊ３とを備える。ボンディングパッド１０ｂの面積とボンディングパッド１０ｊの面積とが実質的に等しく、且つ引出線露出部１１ｂ１〜１１ｂ４の総面積と、引出線露出部１１ｊ１〜１１ｊ３の総面積とが実質的に等しく形成される。
図９に、配線パターン２の第五実施例を示す。これは図２（ｂ）に示す配線パターン２ｂにおける正方形の穴１２ｂを六角形の穴１２ｋに代えたものである。この配線パターン２ｋは、円形のボンディングパッド１０ｋと、３本の引出線露出部１１ｋ１〜１１ｋ３とを備える。ボンディングパッド１０ｂの面積とボンディングパッド１０ｋの面積とが実質的に等しく、且つ引出線露出部１１ｂ１〜１１ｂ４の総面積と、引出線露出部１１ｋ１〜１１ｋ３の総面積とが実質的に等しく形成される。
図１０に、配線パターン２の第六実施例を示す。これは図２（ｂ）に示す配線パターン２ｂにおける正方形の穴１２ｂを八角形の穴１２ｌに代えたものである。この配線パターン２ｌは、円形のボンディングパッド１０ｌと、４本の引出線露出部１１ｌ１〜１１ｌ４とを備える。ボンディングパッド１０ｂの面積とボンディングパッド１０ｌの面積とが実質的に等しく、且つ引出線露出部１１ｂ１〜１１ｂ４の総面積と、引出線露出部１１ｌ１〜１１ｌ４の総面積とが実質的に等しく形成される。
以上のように、図６〜図１０において、実施例の一部を示したが、各々の配線パターン２において、穴１２の形状を正方形、円形等とすることによりエリアアレイ状に配列される配列パターン２の基板内方部２１における密度を高められる効果を奏する。さらに、各々の配線パターン２において、相互に、ボンディングパッド１０の面積が実質的に等しく、且つ引出線露出部１１の総面積が実質的に等しく形成されることにより、ボンディングパッド１０に引き寄せられるはんだの総量を実質的に同一にすることが可能となり、且つボンディングパッド上に形成されるはんだ瘤１５の形状を実質的に同一にすることが可能となる。その結果、はんだ瘤１５の形状のばらつきをなくして、半導体チップ５とフリップチップ実装用基板１との接合強度を安定化させる効果を生じる。なお、上記本願発明による効果を奏する形状であれば、それら図示した形状には限定されない。
つづいて、フリップチップ実装用基板１の絶縁層上に設けられた配線パターン２が、前述のソルダーレジスト１８および穴１２に代えて、ダム状のソルダーレジスト（以下、「ソルダーレジストダム１９」という）により区切られた構成を備える場合の実施例について説明する。その一例として、図１１に、配線パターン２の第七実施例を示す。この第七実施例は、総じて、フリップチップ実装用基板１の実装面にボンディングパッド１０およびボンディングパッド１０に連続する引出線１１’が形成され、この引出線１１’が、ソルダーレジストダム１９により区切られることにより、引出線露出部１１が構成されるものである。
より具体的には、図１１（ａ）示す配線パターン２ｖは、図２（ａ）に示す配線パターン２ａにおけるソルダーレジスト１８および穴１２ａに代えてソルダーレジストダム１９ｖ１、１９ｖ２を設けたものである。この配線パターン２ｖは、長方形のボンディングパッド１０ｖと、２本の引出線露出部１１ｖ１、１１ｖ２とを備える。ボンディングパッド１０ａの面積とボンディングパッド１０ｖの面積とが実質的に等しく、且つ引出線露出部１１ａ１、１１ａ２の総面積と、引出線露出部１１ｖ１、１１ｖ２の総面積とが実質的に等しく形成される。なお、配線パターン２ｖの断面図を図１１（ｃ）に示す。
また、図１１（ｂ）示す配線パターン２ｗは、図２（ｂ）に示す配線パターン２ｂにおけるソルダーレジスト１８および穴１２ｂに代えてソルダーレジストダム１９ｗ１〜１９ｗ４を設けたものである。この配線パターン２ｗは、円形のボンディングパッド１０ｗと、４本の引出線露出部１１ｗ１〜１１ｗ４とを備える。ボンディングパッド１０ｂの面積とボンディングパッド１０ｗの面積とが実質的に等しく、且つ引出線露出部１１ｂ１〜１１ｂ４の総面積と、引出線露出部１１ｗ１〜１１ｗ４の総面積とが実質的に等しく形成される。なお、配線パターン２ｗの断面図を図１１（ｄ）に示す。
以上のように、図１１において、ソルダーレジストダム１９を備える場合の一実施例を示したが、配線パターン２ｖは前述の配線パターン２ａと同様の効果を奏し、また配線パターン２ｗは前述の配線パターン２ｂと同様の効果を奏する。なお、第七実施例に関しても、前記同様にボンディングパッド１０および引出線露出部１１の形状等の観点から様々なバリエーションが考えられる。例えば、図６〜図１０に示す配線パターンを、第七実施例に適用してもよい。
つづいて、フリップチップ実装用基板１の絶縁層上に設けられた配線パターン２が、前述の穴１２を設ける構成に代えて、穴１２を設けない構成とした場合の実施例について説明する。その一例として、図１２に、配線パターン２の第八実施例を示す。この第八実施例は、総じて、フリップチップ実装用基板１最表層を構成するソルダーレジスト１８にボンディングパッド１０および引出線露出部１１の表面を露出させて構成されるものである。ここで、ソルダーレジスト１８に代えてフリップチップ実装用基板１を構成する電気的絶縁層を用いて構成してもよい。
より具体的には、図１２（ａ）示す配線パターン２ｘは、図２（ａ）に示す配線パターン２ａにおける穴１２ａを設ける構成に代えて、当該穴を設けない構成としたものであり、断面図を図１２（ｃ）に示す。この配線パターン２ｘは、長方形のボンディングパッド１０ｘと、２本の引出線露出部１１ｘ１、１１ｘ２とを備える。ボンディングパッド１０ａの面積とボンディングパッド１０ｘの面積とが実質的に等しく、且つ引出線露出部１１ａ１、１１ａ２の総面積と、引出線露出部１１ｘ１、１１ｘ２の総面積とが実質的に等しく形成される。
また、図１２（ｂ）示す配線パターン２ｙは、図２（ｂ）に示す配線パターン２ｂにおける穴１２ｂを設ける構成に代えて、当該穴を設けない構成としたものであり、断面図を図１２（ｄ）に示す。この配線パターン２ｙは、円形のボンディングパッド１０ｙと、４本の引出線露出部１１ｙ１〜１１ｙ４とを備える。ボンディングパッド１０ｂの面積とボンディングパッド１０ｙの面積とが実質的に等しく、且つ引出線露出部１１ｂ１〜１１ｂ４の総面積と、引出線露出部１１ｙ１〜１１ｙ４の総面積とが実質的に等しく形成される。
以上のように、図１２において、穴１２を設けずに、ソルダーレジスト１８にボンディングパッド１０および引出線露出部１１の表面を露出させて構成される場合の一実施例を示したが、配線パターン２ｘは前述の配線パターン２ａと同様の効果を奏し、また配線パターン２ｙは前述の配線パターン２ｂと同様の効果を奏する。なお、第八実施例に関しても、前記同様にボンディングパッド１０および引出線露出部１１の形状等の観点から様々なバリエーションが考えられる。例えば、図６〜図１０に示す配線パターンを、第八実施例に適用してもよい。
以上の説明の通り、本願発明に係るフリップチップ実装用基板によれば、エリアアレイ状のバンプを有する半導体チップのフリップチップ実装に関して、バンプが接合されるボンディングパッドの高密度化が可能となる。その結果、狭ピッチ接続への対応を可能とし、半導体装置の高機能化を図ることができる。一方、エリアアレイ状に配列するフリップチップ実装用のボンディングパッドの高密度化を図る上で生じ得る、はんだをプリコートする際に形成されるはんだ瘤の形状のばらつきを解消することが可能となり、その結果、半導体チップとフリップチップ実装用基板との接合強度を安定化させる効果を生じ、接合不良に起因する不良品率を低下させることが可能となる。
なお、本願発明は、半導体チップを実装基板にフリップチップ実装する場合に限定されず、パッケージのフリップチップ実装等にも適用が可能であることは当然である。
本発明の実施の形態に係るフリップチップ実装用基板の一例を示す概略図である。 図１に示すフリップチップ実装用基板の配線パターンの構成を示す概略図である。 図１に示すフリップチップ実装用基板にフリップチップ実装される半導体チップの構成を示す参考図である。 図１に示すフリップチップ実装用基板の配線パターン上に形成されるはんだ瘤およびはんだ薄膜の構成を示す概略図である。 図１に示すフリップチップ実装用基板の配線パターンの比較図である。 本発明に係るフリップチップ実装用基板の配線パターンの第二実施例の概略図である。 本発明に係るフリップチップ実装用基板の配線パターンの第三実施例の概略図である。 本発明に係るフリップチップ実装用基板の配線パターンの第四実施例の概略図である。 本発明に係るフリップチップ実装用基板の配線パターンの第五実施例の概略図である。 本発明に係るフリップチップ実装用基板の配線パターンの第六実施例の概略図である。 本発明に係るフリップチップ実装用基板の配線パターンの第七実施例の概略図である。 本発明に係るフリップチップ実装用基板の配線パターンの第八実施例の概略図である。 従来の実施の形態に係るフリップチップ実装用基板の一例を示す概略図である。
符号の説明
１ フリップチップ実装用基板
２、２ａ〜２ｌ、２ｖ〜２ｙ 配線パターン
５ 半導体チップ
６ バンプ
１０、１０ａ〜１０ｌ、１０ｖ〜１０ｙ ボンディングパッド
１１、１１ａ１・・・１１ｙ４ ボンディングパッドに連続する引出線の所要部位（引出線露出部）
１１’ ボンディングパッドに連続する引出線
１２、１２ａ〜１２ｌ 穴
１４、１４’ 側縁部
１５、１５ａ、１５ｂ、１５ｖ〜１５ｙ はんだ瘤
１６、１６ａ〜１６ｄ、１６ｖ〜１６ｙ はんだ薄膜
１８ ソルダーレジスト
１９、１９ｖ１・・・１９ｙ４ ソルダーレジストダム
２１ 基板内方部
２２ 基板外縁部
Ｌ１ 配線パターンの露出部分の長さ寸法
Ｌ２ 配線パターンの露出部分の幅寸法

Claims (3)

  1. ボンディングパッドと、ボンディングパッドに連続する引出線の所要部位とが絶縁層もしくはソルダーレジストから露出する配線パターンを備えるフリップチップ実装用基板において、
    前記配線パターンの露出部分が、複数の異なる形状に形成されると共に、
    各々の前記露出部分は、相互に、前記ボンディングパッドの面積が実質的に等しく、且つ前記ボンディングパッドに連続する引出線の所要部位の総面積が実質的に等しいこと
    を特徴とするフリップチップ実装用基板。
  2. ボンディングパッドと、ボンディングパッドに連続する引出線の所要部位とが絶縁層もしくはソルダーレジストから露出する配線パターンを備えるフリップチップ実装用基板において、
    前記露出部分が、幅寸法よりも長さ寸法が長い配線パターンと、幅寸法と長さ寸法とが略同一である配線パターンとを備え、
    各々の前記露出部分は、相互に、前記ボンディングパッドの面積が実質的に等しく、且つ前記ボンディングパッドに連続する引出線の所要部位の総面積が実質的に等しいこと
    を特徴とするフリップチップ実装用基板。
  3. 前記露出部分が、幅寸法よりも長さ寸法が長い配線パターンが、基板外縁部に、幅方向側縁部を隣接させて複数設けられ、
    前記露出部分が、幅寸法と長さ寸法とが略同一である配線パターンが、基板内方部に設けられること
    を特徴とする請求項２記載のフリップチップ実装用基板。
JP2006341043A 2006-12-19 2006-12-19 フリップチップ実装用基板 Active JP4956173B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006341043A JP4956173B2 (ja) 2006-12-19 2006-12-19 フリップチップ実装用基板
KR1020070130610A KR101436036B1 (ko) 2006-12-19 2007-12-14 플립 칩 실장 기판
US11/957,866 US7884482B2 (en) 2006-12-19 2007-12-17 Flip-chip mounting substrate
TW096148674A TWI430416B (zh) 2006-12-19 2007-12-19 覆晶安裝基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006341043A JP4956173B2 (ja) 2006-12-19 2006-12-19 フリップチップ実装用基板

Publications (2)

Publication Number Publication Date
JP2008153494A true JP2008153494A (ja) 2008-07-03
JP4956173B2 JP4956173B2 (ja) 2012-06-20

Family

ID=39526158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006341043A Active JP4956173B2 (ja) 2006-12-19 2006-12-19 フリップチップ実装用基板

Country Status (4)

Country Link
US (1) US7884482B2 (ja)
JP (1) JP4956173B2 (ja)
KR (1) KR101436036B1 (ja)
TW (1) TWI430416B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010272681A (ja) * 2009-05-21 2010-12-02 Shinko Electric Ind Co Ltd 配線基板および半導体装置
JP2012004177A (ja) * 2010-06-14 2012-01-05 Panasonic Corp 表面実装型半導体パッケージ
JP2012074575A (ja) * 2010-09-29 2012-04-12 Hitachi Chem Co Ltd 半導体パッケージ基板

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105139A (ja) * 2007-10-22 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と半導体装置
JP2009194143A (ja) * 2008-02-14 2009-08-27 Elpida Memory Inc 半導体装置
JP5265438B2 (ja) * 2009-04-01 2013-08-14 新光電気工業株式会社 半導体装置
US8536718B2 (en) * 2010-06-24 2013-09-17 Stats Chippac Ltd. Integrated circuit packaging system with trenches and method of manufacture thereof
JP2013093538A (ja) * 2011-10-04 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
CN102543765B (zh) * 2012-01-13 2014-12-10 迈普通信技术股份有限公司 一种贴片元器件焊盘设计方法、焊盘结构及印刷电路板
TWI446844B (zh) * 2012-07-25 2014-07-21 Wistron Corp 印刷電路板及印刷電路板之製造方法
US9881857B2 (en) 2014-06-12 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
US9824990B2 (en) 2014-06-12 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
KR102214512B1 (ko) * 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
CN105552048A (zh) * 2016-01-28 2016-05-04 珠海格力节能环保制冷技术研究中心有限公司 导热焊盘及具有其的qfp芯片的封装结构
TWI586228B (zh) * 2016-03-31 2017-06-01 元鼎音訊股份有限公司 印刷電路板
KR102415570B1 (ko) * 2017-09-11 2022-07-04 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US10984942B2 (en) 2018-03-14 2021-04-20 Samsung Electro-Mechanics Co., Ltd. Coil component
JP6874910B2 (ja) * 2018-07-31 2021-05-19 株式会社村田製作所 樹脂基板、および樹脂基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191672A (ja) * 1997-12-25 1999-07-13 Victor Co Of Japan Ltd プリント配線基板
JP2000077471A (ja) * 1998-08-31 2000-03-14 Fujitsu Ltd フリップチップ実装基板及びフリップチップ実装構造
JP2005011902A (ja) * 2003-06-17 2005-01-13 Shinko Electric Ind Co Ltd フリップチップ実装用基板
JP2007123443A (ja) * 2005-10-26 2007-05-17 Shinko Electric Ind Co Ltd 回路基板、半導体装置、及び半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
JPH10223301A (ja) * 1997-02-07 1998-08-21 Yazaki Corp 防水コネクタハウジング、及びその製造方法、並びに防水コネクタハウジング成形用金型
JP3883784B2 (ja) * 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
JP3825252B2 (ja) * 2000-12-21 2006-09-27 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置
US6800947B2 (en) * 2001-06-27 2004-10-05 Intel Corporation Flexible tape electronics packaging
JP4058619B2 (ja) * 2001-10-25 2008-03-12 セイコーエプソン株式会社 半導体ウエハ
TWI286826B (en) * 2001-12-28 2007-09-11 Via Tech Inc Semiconductor package substrate and process thereof
JP3580803B2 (ja) * 2002-08-09 2004-10-27 沖電気工業株式会社 半導体装置
JP3808030B2 (ja) * 2002-11-28 2006-08-09 沖電気工業株式会社 半導体装置及びその製造方法
TWI358776B (en) 2003-11-08 2012-02-21 Chippac Inc Flip chip interconnection pad layout

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191672A (ja) * 1997-12-25 1999-07-13 Victor Co Of Japan Ltd プリント配線基板
JP2000077471A (ja) * 1998-08-31 2000-03-14 Fujitsu Ltd フリップチップ実装基板及びフリップチップ実装構造
JP2005011902A (ja) * 2003-06-17 2005-01-13 Shinko Electric Ind Co Ltd フリップチップ実装用基板
JP2007123443A (ja) * 2005-10-26 2007-05-17 Shinko Electric Ind Co Ltd 回路基板、半導体装置、及び半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010272681A (ja) * 2009-05-21 2010-12-02 Shinko Electric Ind Co Ltd 配線基板および半導体装置
JP2012004177A (ja) * 2010-06-14 2012-01-05 Panasonic Corp 表面実装型半導体パッケージ
JP2012074575A (ja) * 2010-09-29 2012-04-12 Hitachi Chem Co Ltd 半導体パッケージ基板

Also Published As

Publication number Publication date
KR101436036B1 (ko) 2014-09-01
JP4956173B2 (ja) 2012-06-20
TWI430416B (zh) 2014-03-11
KR20080057158A (ko) 2008-06-24
US20080142993A1 (en) 2008-06-19
US7884482B2 (en) 2011-02-08
TW200828552A (en) 2008-07-01

Similar Documents

Publication Publication Date Title
JP4956173B2 (ja) フリップチップ実装用基板
KR100449463B1 (ko) Ｃｏｆ용 테이프 캐리어 및 이를 사용한 ｃｏｆ-구조의반도체 장치
US6229711B1 (en) Flip-chip mount board and flip-chip mount structure with improved mounting reliability
JP2005051240A (ja) 改善された半田ボールランドの構造を有する半導体パッケージ
JP2011142185A (ja) 半導体装置
JP2008034570A (ja) 半導体装置及びその製造方法
JP4819335B2 (ja) 半導体チップパッケージ
JP2008252042A (ja) 回路基板、および回路基板の形成方法
US9589882B2 (en) Semiconductor device
US20130334684A1 (en) Substrate structure and package structure
JP2021136432A (ja) フリップチップボンディング構造体及びその回路基板
JP4758813B2 (ja) 実装基板
JP2006324635A (ja) 半導体装置およびその製造方法
KR100634238B1 (ko) 테이프 캐리어 패키지용 탭 테이프
JP2004095730A (ja) 半導体装置、半導体装置の製造方法
JP4287882B2 (ja) フレキシブル基板及び半導体装置
TWI770287B (zh) 半導體裝置
JP2010161295A (ja) プリント基板およびこれを備えた半導体装置
KR101048829B1 (ko) 볼록 단부를 가지는 금속 기둥 범프 형성 방법
JP2009224429A (ja) 半導体装置
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP2005101186A (ja) 積層型半導体集積回路
CN101527292B (zh) 芯片封装结构
JP2010165852A (ja) 積層型半導体装置
JP2009064942A (ja) ボンディング用のパッド及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120316

R150 Certificate of patent or registration of utility model

Ref document number: 4956173

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3