JP2008141358A - 利得可変増幅回路 - Google Patents

Abstract

【課題】本発明は、回路素子数を削減でき半導体集積回路を形成する面積を削減できる利得可変増幅回路を提供することを目的とする。
【解決手段】一方の入力端子を信号入力端子に共通接続され、いずれか１つの回路が動作選択される複数の差動回路２２，２４，２６，２８と、複数の差動回路２２，２４，２６，２８の出力端子が共通に接続され複数の差動回路の出力信号を取り出して信号出力端子５０から出力する出力回路３０と、基準電圧が印加される端子５１と前記信号出力端子の間に直列接続された複数の抵抗Ｒ１２，Ｒ１１，Ｒ１３，Ｒ１４とを有し、複数の抵抗の接続点と前記信号出力端子それぞれを前記複数の差動回路それぞれの他方の入力端子に接続する。
【選択図】 図１

Description

本発明は、利得可変増幅回路に関し、制御信号に応じて利得を可変する利得可変増幅回路に関する。

例えば各種音源から入力される音声信号を取り込む際に、音声信号のピーク・ツー・ピークレベルに応じた制御信号を供給され、この制御信号に応じて利得を可変することにより音声信号のレベル合わせを行う利得可変増幅回路が知られている。

図６は、従来の半導体集積回路化された利得可変増幅回路の一例の回路構成図を示す。同図中、端子１には各種音源から音声信号入力され、この音声信号は演算増幅器２，４，６，８それぞれの非反転入力端子に供給される。

演算増幅器２は出力端子と反転入力端子の間を抵抗Ｒ１で接続され、反転入力端子に一端を接続された抵抗Ｒ２の他端には基準電圧Ｖｒｅｆが印加され、演算増幅器２の出力端子は端子１０に接続されて非反転増幅器を構成している。演算増幅器２は、端子３より例えばハイレベルの制御信号を供給されたときにのみ動作する。この非反転増幅器は抵抗Ｒ１とＲ２により増幅度（＝１＋Ｒ１／Ｒ２）を決定され、例えば増幅度は６ｄＢ（２倍）とされている。

演算増幅器４は出力端子と反転入力端子の間を抵抗Ｒ３で接続され、反転入力端子に一端を接続された抵抗Ｒ４の他端には基準電圧Ｖｒｅｆが印加され、演算増幅器４の出力端子は端子１０に接続されて非反転増幅器を構成している。演算増幅器４は、端子５より例えばハイレベルの制御信号を供給されたときにのみ動作する。この非反転増幅器は抵抗Ｒ３とＲ４により増幅度（＝１＋Ｒ３／Ｒ４）を決定され、例えば増幅度は４ｄＢ（１．５８倍）とされている。

演算増幅器６は出力端子と反転入力端子の間を抵抗Ｒ５で接続され、反転入力端子に一端を接続された抵抗Ｒ６の他端には基準電圧Ｖｒｅｆが印加され、演算増幅器６の出力端子は端子１０に接続されて非反転増幅器を構成している。演算増幅器６は、端子７より例えばハイレベルの制御信号を供給されたときにのみ動作する。この非反転増幅器は抵抗Ｒ５とＲ６により増幅度（＝１＋Ｒ５／Ｒ６）を決定され、例えば増幅度は２ｄＢ（１．２６倍）とされている。

演算増幅器８は出力端子と反転入力端子の間を接続され、反転入力端子に基準電圧Ｖｒｅｆが印加され、演算増幅器８の出力端子は端子１０に接続されてバッファアンプを構成している。演算増幅器８は、端子９より例えばハイレベルの制御信号を供給されたときにのみ動作する。このバッファアンプの増幅度は０ｄＢ（１倍）である。

端子３，５，７，９に供給される制御信号はいずれか１ビットのみがハイレベルとなり、演算増幅器２，４，６，８のいずれか１つが動作して、演算増幅器２，４，６，８のいずれかで増幅された音声信号が端子１０より出力される。

図７は、演算増幅器２が構成する非反転増幅器の一例の回路図を示す。演算増幅器４，６，８それぞれが構成する非反転増幅器についても同一構成である。同図中、ｎｐｎトランジスタＱ１，Ｑ２はエミッタを共通接続されたのち定電流源１１とスイッチ１２を介して接地されている。トランジスタＱ１はベースを端子１に接続されコレクタを定電流源１３を介して電源Ｖｃｃに接続されている。トランジスタＱ２はベースを抵抗Ｒ１，Ｒ２の一端に接続されコレクタを電源Ｖｃｃに接続されており、トランジスタＱ１，Ｑ２は差動回路を構成している。

上記差動回路の出力であるトランジスタＱ１のコレクタはｐｎｐトランジスタＱ３のベースに接続されている。トランジスタＱ３はエミッタを電源Ｖｃｃに接続されコレクタを定電流源１４とスイッチ１５を介して接地され、出力回路としてのエミッタ接地回路を構成している。トランジスタＱ３のコレクタは端子１０に接続されると共に抵抗Ｒ１を介してトランジスタＱ２のベースに接続され、また、位相補償用のコンデンサＣ０を介してトランジスタＱ３のベースに接続されている。

トランジスタＱ２のベースには抵抗Ｒ２を介して基準電圧Ｖｒｅｆが印加されている。スイッチ１２，１５は端子３から供給される制御信号がハイレベル時にのみ導通してトランジスタＱ１〜Ｑ３に動作電流を供給する。

なお、特許文献１には、２つの差動増幅回路のいずれか１つに電源を供給することで利得を切り換える増幅回路が記載されている。
実開平４−１０２３１１号公報

図６の従来回路では、各非反転増幅器で増幅度を設定するために抵抗Ｒ１〜Ｒ６を必要とし、また、各非反転増幅器にはトランジスタと定電流源とスイッチからなる出力回路を必要とし、回路素子数が多くなり、半導体集積回路を形成する面積が大きくなるという問題があった。

本発明は、上記の点に鑑みなされたもので、回路素子数を削減でき半導体集積回路を形成する面積を削減できる利得可変増幅回路を提供することを目的とする。

本発明の一実施態様による利得可変増幅回路は、一方の入力端子を信号入力端子に共通接続され、いずれか１つの回路が動作選択される複数の差動回路（２２，２４，２６，２８）と、
前記複数の差動回路（２２，２４，２６，２８）の出力端子が共通に接続され前記複数の差動回路の出力信号を取り出して信号出力端子（５０）から出力する出力回路（３０）と、
基準電圧が印加される端子（５１）と前記信号出力端子（５０）の間に直列接続された複数の抵抗（Ｒ１２，Ｒ１１，Ｒ１３，Ｒ１４）とを有し、
前記複数の抵抗（Ｒ１２，Ｒ１１，Ｒ１３，Ｒ１４）の接続点と前記信号出力端子（５０）それぞれを前記複数の差動回路（２２，２４，２６，２８）それぞれの他方の入力端子に接続したことにより、回路素子数を削減でき半導体集積回路を形成する面積を削減できる。

前記利得可変増幅回路において、
前記複数の差動回路（２２，２４，２６，２８）は、一対のトランジスタから構成され、前記一対のトランジスタのうちベースを前記一方の入力端子とするトランジスタのコレクタが前記出力端子である構成とすることができる。

また、前記利得可変増幅回路において、
前記出力回路（５０）は、前記複数の差動回路の出力端子をベースに接続されコレクタを前記信号出力端子に接続されたエミッタ接地構成のトランジスタである構成とすることができる。

なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。

本発明によれば、各非反転増幅器で増幅度を設定するための抵抗数を削減でき、半導体集積回路を形成する面積を削減できる。

図１は、本発明の利得可変増幅回路の一実施形態の回路構成図を示す。また、図２は、本発明の利得可変増幅回路の一実施形態の回路図を示す。この利得可変増幅回路は全体が半導体集積化されている。

図１において、信号入力端子２１には各種音源から音声信号入力され、この音声信号は差動回路２２，２４，２６，２８それぞれの非反転入力端子に共通に供給される。

差動回路２２の出力端子は出力回路３０を介して信号出力端子５０に接続されており、反転入力端子は抵抗Ｒ１１，Ｒ１２それぞれの一端（抵抗Ｒ１１，Ｒ１２の接続点）に接続されている。抵抗Ｒ１２の他端は端子５１に接続されて基準電圧Ｖｒｅｆを印加されており、抵抗Ｒ１１の他端は抵抗Ｒ１３，Ｒ１４を介して信号出力端子５０に接続されている。

端子２３，２５，２７，２９に供給される制御信号はいずれか１ビットのみがハイレベルとなり、端子２３よりハイレベルの制御信号を供給されたときに差動回路２２のみが動作する。このとき、差動回路２２で構成される非反転増幅器の増幅度Ａｖ１は、（１）式で表される。

Ａｖ１＝１＋（Ｒ１１＋Ｒ１３＋Ｒ１４）／Ｒ１２ …（１）
差動回路２４の出力端子は出力回路３０を介して信号出力端子５０に接続されており、反転入力端子は抵抗Ｒ１１，Ｒ１３それぞれの一端（Ｒ１１，Ｒ１３の接続点）に接続されている。抵抗Ｒ１１の他端は抵抗Ｒ１２を介して接地され、抵抗Ｒ１３の他端は抵抗Ｒ１４を介して信号出力端子５０に接続されている。

端子２３，２５，２７，２９に供給される制御信号はいずれか１ビットのみがハイレベルとなり、端子２５よりハイレベルの制御信号を供給されたときに差動回路２４のみが動作する。このとき、差動回路２４で構成される非反転増幅器の増幅度Ａｖ２は、（２）式で表される。

Ａｖ２＝１＋（Ｒ１３＋Ｒ１４）／（Ｒ１２＋Ｒ１１） …（２）
差動回路２６の出力端子は出力回路３０を介して信号出力端子５０に接続されており、反転入力端子は抵抗Ｒ１３，Ｒ１４それぞれの一端（Ｒ１３，Ｒ１４の接続点）に接続されている。抵抗Ｒ１３の他端は抵抗Ｒ１１，Ｒ１２を介して接地され、抵抗Ｒ１４の他端は信号出力端子５０に接続されている。

端子２３，２５，２７，２９に供給される制御信号はいずれか１ビットのみがハイレベルとなり、端子２７よりハイレベルの制御信号を供給されたときに差動回路２６のみが動作する。このとき、差動回路２６で構成される非反転増幅器の増幅度Ａｖ３は、（３）式で表される。

Ａｖ３＝１＋Ｒ１４／（Ｒ１２＋Ｒ１１＋Ｒ１３） …（３）
差動回路２８の出力端子は信号出力端子５０に接続されており、差動回路２８は出力端子と反転入力端子の間を接続され、反転入力端子は抵抗Ｒ１４の一端に接続されている。

端子２３，２５，２７，２９に供給される制御信号はいずれか１ビットのみがハイレベルとなり、端子２９よりハイレベルの制御信号を供給されたときに差動回路２８のみが動作する。このとき、差動回路２８で構成されるバッファの増幅度Ａｖ４はＡｖ＝１（０ｄＢ）である。

ここで、Ｒ１１＝１．３ｋΩ，Ｒ１２＝５ｋΩ，Ｒ１３＝１．６ｋΩ，Ｒ１４＝２．１ｋΩとすると、（１）式からＡｖ１＝２（＝６ｄＢ）となり、（２）式からＡｖ２＝１．５８（＝４ｄＢ）となり、（３）式からＡｖ３＝１．２６（＝２ｄＢ）となる。

図２において、ｎｐｎトランジスタＱ１１，Ｑ１２はエミッタを共通接続されたのち定電流源３１とスイッチ３２を介して接地されている。トランジスタＱ１１はベースを信号入力端子２１に接続され、コレクタを定電流源３３を介して電源Ｖｃｃに接続されている。トランジスタＱ１２はベースを抵抗Ｒ１１，Ｒ１２の接続点に接続されコレクタを電源Ｖｃｃに接続されており、トランジスタＱ１１，Ｑ１２は差動回路２２を構成している。

また、ｎｐｎトランジスタＱ１３，Ｑ１４はエミッタを共通接続されたのち定電流源３４とスイッチ３５を介して接地されている。トランジスタＱ１３はベースを信号入力端子２１に接続され、コレクタを定電流源３３を介して電源Ｖｃｃに接続されている。トランジスタＱ１４はベースを抵抗Ｒ１１，Ｒ１３の接続点に接続されコレクタを電源Ｖｃｃに接続されており、トランジスタＱ１３，Ｑ１４は差動回路２４を構成している。

また、ｎｐｎトランジスタＱ１５，Ｑ１６はエミッタを共通接続されたのち定電流源３６とスイッチ３７を介して接地されている。トランジスタＱ１５はベースを信号入力端子２１に接続され、コレクタを定電流源３３を介して電源Ｖｃｃに接続されている。トランジスタＱ１６はベースを抵抗Ｒ１３，Ｒ１４の接続点に接続されコレクタを電源Ｖｃｃに接続されており、トランジスタＱ１５，Ｑ１６は差動回路２６を構成している。

更に、ｎｐｎトランジスタＱ１７，Ｑ１８はエミッタを共通接続されたのち定電流源３８とスイッチ３９を介して接地されている。トランジスタＱ１７はベースを信号入力端子２１に接続され、コレクタを定電流源３３を介して電源Ｖｃｃに接続されている。トランジスタＱ１８はベースを抵抗Ｒ１４の信号出力端子５０側の一端に接続され、コレクタを電源Ｖｃｃに接続されており、トランジスタＱ１７，Ｑ１８は差動回路２８を構成している。

上記差動回路２２，２４，２６，２８の出力であるトランジスタＱ１１，Ｑ１３，Ｑ１５，Ｑ１７それぞれのコレクタは出力回路３０を構成するｐｎｐトランジスタＱ１９のベースに接続されている。トランジスタＱ１９はエミッタを電源Ｖｃｃに接続され、コレクタを定電流源４０を介して接地され、エミッタ接地回路を構成している。トランジスタＱ１９のコレクタは信号出力端子５０に接続され、更に、位相補償用のコンデンサＣ１を介してトランジスタＱ１９のベースに接続されている。

図３は、本発明の端子５１に接続される基準電圧発生回路の一実施形態の回路図を示す。同図中、電源Ｖｃｃと接地ＧＮＤの間には直列接続された抵抗Ｒ２１，Ｒ２２が設けられている。これにより、抵抗Ｒ２１とＲ２２の接続点の電圧はＶｃｃ・Ｒ２２／（Ｒ２１＋Ｒ２２）となる。この電圧はトランジスタＱａと抵抗Ｒ２３で構成されるエミッタフォロア回路と、トランジスタＱｂと抵抗Ｒ２４で構成されるエミッタフォロア回路を介して端子６０から基準電圧Ｖｒｅｆとして出力される。

図４は、図２における差動回路２２と出力回路３０部分を抽出した回路図である。これに対し、図５は図４を変形した回路図である。

本発明では図４に示すように、トランジスタＱ１１のコレクタから取り出した入力信号を反転した信号をエミッタ接地構成のトランジスタ１９で更に反転して信号出力端子５０から出力するのに対し、図５の変形回路では、トランジスタＱ１２のコレクタから入力信号と同位相の信号を取り出し、エミッタフォロア構成のｎｐｎトランジスタＱ２０のベースに供給して反転したのち信号出力端子５０から出力する。なお、図４、図５において、Ｒａ＝Ｒ１１＋Ｒ１３＋Ｒ１４とする。

図５の構成では、信号入力端子２１に電圧６Ｖ（＝Ｖｒｅｆ）を中心とし最小電圧４Ｖで最大電圧８Ｖの信号を入力すると、信号出力端子５０では電圧６Ｖを中心とし最小電圧２Ｖで最大電圧１０Ｖの信号となる。トランジスタＱ１２のコレクタの電圧は信号出力端子５０の電圧をトランジスタＱ２０のベース・エミッタ間電圧降下０．７Ｖ分高いため、電圧６．７Ｖを中心とし最小電圧２．７Ｖで最大電圧１０．７Ｖの信号となる。

また、トランジスタＱ１２のベースの電圧は信号出力端子５０の電圧を抵抗Ｒａ，Ｒ１１で分圧したものであるから、電圧６Ｖを中心とし最小電圧４Ｖで最大電圧８Ｖの信号となる。ここで、トランジスタＱ１２のベースの最小電圧４Ｖに対し、トランジスタＱ１２のコレクタの最小電圧は２．７Ｖであるため、信号の最小値近傍でトランジスタＱ１２のベース・コレクタ間は正常にバイアスされず、トランジスタＱ１２は信号の最小値近傍でオフすることになり、正常に動作することができない。

これに対し、本発明の図４の構成では、信号入力端子２１に電圧６Ｖ（＝Ｖｒｅｆ）を中心とし最小電圧４Ｖで最大電圧８Ｖの信号を入力すると、信号出力端子５０では電圧６Ｖを中心とし最小電圧２Ｖで最大電圧１０Ｖの信号となる。また、トランジスタＱ１２のベースの電圧は信号出力端子５０の電圧を抵抗Ｒａ，Ｒ１１で分圧したものであるから、電圧６Ｖを中心とし最小電圧４Ｖで最大電圧８Ｖの信号となる。ここで、トランジスタＱ１２のコレクタは電源電圧Ｖｃｃであるため、トランジスタＱ１２は信号最小値から最大値までの全域で正常に動作する。

ここで、図６の従来の構成では半導体集積回路の場合、抵抗Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５＋Ｒ６の抵抗値分の面積が必要となる。図１の本発明の構成では半導体集積回路の場合、抵抗Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４の抵抗値分の面積が必要であるが、これは抵抗Ｒ１＋Ｒ２の抵抗値分の面積に等しく、抵抗Ｒ３＋Ｒ４＋Ｒ５＋Ｒ６の抵抗値分の面積が削減可能となる。なお、抵抗の面積としては約１ｋΩでトランジスタ１個分の面積となるので、図６の例では抵抗Ｒ３＋Ｒ４＋Ｒ５＋Ｒ６≒１４ｋΩであり、これに対し、図１ではトランジスタ１４個分の面積の削減となる。

このように、抵抗Ｒ１１〜Ｒ１４を共用化して、差動回路２２，２４，２６，２８のうちのいずれが選択されている場合にも抵抗Ｒ１１〜Ｒ１４が全て回路動作に寄与する構成として、抵抗数を削減することができ、また、差動回路２２，２４，２６，２８のうちのいずれが選択されている場合にも出力回路３０が使用されるように共用化した構成として、回路素子数を削減でき、半導体集積回路を形成する面積を削減することができる。

本発明の利得可変増幅回路の一実施形態の回路構成図である。 本発明の利得可変増幅回路の一実施形態の回路図である。 基準電圧発生回路の一実施形態の回路図である。 図２の一部を抽出した回路図である。 図４を変形した回路図である。 従来の利得可変増幅回路の一例の回路構成図である。 非反転増幅器の一例の回路図を示す図である。

符号の説明

２１ 信号入力端子
２２，２４，２６，２８ 差動回路
３０ 出力回路
３１，３３，３４，３６，３８，４０ 定電流源
３２，３５，３７，３９ スイッチ
５０ 信号出力端子
Ｃ１ コンデンサ
Ｑ１１〜１９ トランジスタ
Ｒ１１〜Ｒ１４ 抵抗

Claims (3)

1. 一方の入力端子を信号入力端子に共通接続され、いずれか１つの回路が動作選択される複数の差動回路と、
   前記複数の差動回路の出力端子が共通に接続され前記複数の差動回路の出力信号を取り出して信号出力端子から出力する出力回路と、
   基準電圧が印加される端子と前記信号出力端子の間に直列接続された複数の抵抗とを有し、
   前記複数の抵抗の接続点と前記信号出力端子それぞれを前記複数の差動回路それぞれの他方の入力端子に接続した
   ことを特徴とする利得可変増幅回路。
2. 請求項１記載の利得可変増幅回路において、
   前記複数の差動回路は、一対のトランジスタから構成され、前記一対のトランジスタのうちベースを前記一方の入力端子とするトランジスタのコレクタが前記出力端子である
   ことを特徴とする利得可変増幅回路。
3. 請求項２記載の利得可変増幅回路において、
   前記出力回路は、前記複数の差動回路の出力端子をベースに接続されコレクタを前記信号出力端子に接続されたエミッタ接地構成のトランジスタである
   ことを特徴とする利得可変増幅回路。

Images