[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008004738A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008004738A
JP2008004738A JP2006172423A JP2006172423A JP2008004738A JP 2008004738 A JP2008004738 A JP 2008004738A JP 2006172423 A JP2006172423 A JP 2006172423A JP 2006172423 A JP2006172423 A JP 2006172423A JP 2008004738 A JP2008004738 A JP 2008004738A
Authority
JP
Japan
Prior art keywords
gate electrode
film
trench
gate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006172423A
Other languages
English (en)
Inventor
Yoshinori Tanaka
義典 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006172423A priority Critical patent/JP2008004738A/ja
Priority to US11/808,163 priority patent/US7576389B2/en
Publication of JP2008004738A publication Critical patent/JP2008004738A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 半導体装置の微細化に伴うトランジスタのショートチャネル対策として、トレンチゲートＴｒが開発されている。しかしながら、トレンチゲートＴｒはゲート電極と基板間の対向面積が増加するため、ゲート電極の寄生容量が大きくなるという問題がある。
【解決手段】 本発明のトレンチゲートＴｒは、溝の内部に第１のゲート電極と第２のゲート電極とを備えている。Ｔｒのチャネルとなる溝下部には、基板との間にゲート酸化膜を介した第１のゲート電極を備える。Ｔｒの不純物拡散層と対向する溝部上部には、ゲート酸化膜と溝サイドウォール膜とを介した第２のゲート電極を備える。溝部上部のゲート電極と基板間をゲート酸化膜と溝サイドウォールとの複合膜とすることでゲート電極の寄生容量を小さくできる。
【選択図】 図４

Description

本発明は、トレンチゲートトランジスタを備えた半導体装置及びその製造方法に関する。
半導体装置の進歩は目覚しく、ＤＲＡＭ（Dynamic Random Access memory）を例に挙げると、ほぼ１〜２年毎に２倍のペースで半導体素子の高集積化が為されている。この高集積化達成のためにＭＯＳ（Metal-Oxide-Semiconductor）トランジスタの寸法も縮小化されている。これらの寸法縮小によりＭＯＳトランジスタ（以下トランジスタをＴｒと記す）のショートチャネル効果が顕著となっている。大容量のＤＲＡＭでは、メモリセル寸法とともにトランスファーゲートＴｒのチャネル長も縮小される。そのためトランスファーゲートＴｒのパフォーマンスが低下し、ＤＲＡＭメモリセルのリテンションや書き込み特性の悪化が問題となっている。以下の説明においては、メモリセルのトランスファーゲートＴｒをメモリセルＴｒと記載する。
Ｔｒのショートチャネル対策の１つとして、チャネルを３次元構造としたトレンチゲートＴｒが開発されている。トレンチゲートＴｒとは半導体基板に溝を形成し、３次元の溝界面をチャネルとすることでチャネル長を長くしている。このトレンチゲートＴｒ（ＲＣＡＴ=Recess Channel Access Transistorとも呼ばれている)を用いたＤＲＡＭについて、図１〜３を参照して説明する。図１にはメモリセル平面図、図２には周辺回路Ｔｒの平面図、図３には図１のラインＡ−Ａ’におけるメモリセル断面図を示す。
図１に示すメモリセルは、１つの活性領域１に２ビットのメモリセルが配置され、１ビットのセル領域としては６Ｆ２である。活性領域１の中央部にビット線コンタクトを有し、その左右にメモリセルＴｒと基板コンタクト５に接続されたキャパシタから構成される。横（Ｘ）方向に配線されたビット線６、縦（Ｙ）方向に配線されたワード線（ゲート電極を含む）２を共通配線とし、多数のメモリセルが行列状に繰り返し配列される。ソース、ドレインとなる基板表面には選択エピタキシャル層３が形成され、ワード線２の側壁にはＬＤＤサイドウォール４が形成されている。
図２に示す周辺回路Ｔｒは、活性領域１内にゲート電極となるワード配線２と、ソース及びドレイン拡散層領域とをそれぞれ備えている。拡散層上には選択エピタキシャル層３が堆積されている。それぞれの拡散層は選択エピタキシャル層３上の基板コンタクト８により他の素子と接続される。ワード線２の側壁にはＬＤＤサイドウォール４が形成されている。図３に示すメモリセルは、トレンチ分離絶縁膜１０、溝１１、ゲート酸化膜１２、ゲート電極１３、第１の基板コンタクト内導電膜層１４、低濃度不純物拡散層 １５、高濃度不純物拡散層 １６、ゲート電極上絶縁膜マスク(ＳｉＮ、Ａｌ２Ｏ３膜) １７、第２の基板コンタクト内導電膜層１９、ゲート電極側壁酸化膜２０を備えている。
トレンチゲートＴｒは、Ｔｒのチャネル部分を溝形状とし、Ｔｒのソース、ドレイン間の実効的な距離を長くすることで、Ｔｒのショートチャネル効果を抑制することができる。しかしながら本構造においては、ゲート電極１３と基板間の対向面積が増加する。そのためワード線２の寄生容量が大きくなり、電位をオン状態にしたとき、その立ち上がり特性が悪化する問題がある。場合によっては、ワード線２の１本に繋がっているメモリセルの数を少なくする（つまりワード線１本の長さを短くする）必要があるため、チップサイズが大きくなるデメリットがある。
このようなトレンチゲートＴｒに関する先行文献として下記特許文献がある。特許文献１（特開２００４−９５７４５）では、トレンチゲート電極として第１導電層と第２導電層からなる下部ゲート電極を形成する。第１導電層を第２導電層表面より低くなるようにエッチングし、溝を形成する。その溝にサイドウォールを形成し、さらに上部ゲート電極を形成している。これらの構成とすることで上部ゲート電極のシリサイドとゲート絶縁膜の間隔を確保し、ゲート絶縁耐圧の劣化を抑制している。特許文献２（特開２００５−３５４０６９）では、基板に形成された溝部をチャネルとするＲＣＡＴが示されている。これらの先行文献においては、本願発明の課題、半導体装置の構造、その製造方法に関する記載はなく、技術的示唆もない。
特開２００４−９５７４５号公報 特開２００５−３５４０６９号公報
上記したように半導体装置の微細化にともない、Ｔｒのショートチャネル効果が顕著となっている。このショートチャネル効果を改善するためにトレンチゲートＴｒが開発されている。しかしながら、トレンチゲートＴｒはゲート電極と基板間の対向面積が増加するため、ゲート電極の寄生容量が大きくなるという問題がある。トレンチゲートＴｒを例えばＤＲＡＭのメモリセルＴｒに採用した場合には、ゲート電極を含むワード線の寄生容量が大きくなる。そのためワード線の電位をオン状態にしたとき、立ち上がり特性が悪化する問題がある。さらにワード線に繋がっているメモリセルの数を少なくする必要があるため、チップサイズが大きくなるデメリットもある。本発明の目的は、これらの問題に鑑み、ゲート電極の寄生容量が小さいトレンチゲートＴｒを備えた半導体装置と、その製造方法を提供することにある。
本願は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。
本発明の半導体装置は、半導体基板に形成された溝と、前記溝の下部にゲート絶縁膜を介して形成された第１のゲート電極と、前記第１のゲート電極より上側にある溝上部の内壁に設けられたサイドウォールと、前記サイドウォールと前記第１のゲート電極の上面の一部とに接するように形成された第２のゲート電極とを有するトレンチゲートトランジスタを備えたことを特徴とする。
本発明の半導体装置の前記第１のゲート電極は、トレンチゲートトランジスタのチャネルとなる溝の下部領域に形成されたことを特徴とする。
本発明の半導体装置の前記第１のゲート電極の上面の位置は、基板界面における不純物拡散層の底面よりも低く、前記不純物拡散層から拡張して形成される空乏層の遠端部よりも高い位置にあることを特徴とする。
本発明の半導体装置の前記サイドウォールは、前記第１のゲート電極の上面と基板表面との間の溝内壁に沿って形成されたことを特徴とする。
本発明の半導体装置の前記第１のゲート電極は、不純物をドーピングしたシリコン膜により形成されたことを特徴とする。
本発明の半導体装置の前記第２のゲート電極は、シリコン膜、シリサイド膜、メタル膜、窒化メタル膜のうちのいずれか１つを少なくとも含む導電膜により形成されたことを特徴とする。
本発明の半導体装置の前記サイドウォールは、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜のうちのいずれか１つを少なくとも含む絶縁膜により形成されたこと特徴とする。
本発明の半導体装置は、前記トレンチゲートトランジスタをメモリセルのトランスファゲートトランジスタとして使用したダイナミックランダムアクセスメモリであることを特徴とする。
本発明の半導体装置の製造方法は、半導体基板に溝を形成する工程と、前記溝の内部及び前記半導体基板上にゲート絶縁膜を形成する工程と、前記溝の下部に第１のゲート電極を形成する工程と、前記第１のゲート電極より上側の溝内壁にサイドウォールを形成する工程と、前記サイドウォールと前記第１のゲート電極の上面の一部に接するように第２のゲート電極を形成する工程とを備えたことを特徴とする。
本発明の半導体装置の製造方法の前記第１のゲート電極を形成する工程においては、電極となる導電膜を所定の厚さだけ溝内に残すようにエッチングすることを特徴とする。
本発明の半導体装置の製造方法における前記第１のゲート電極は、不純物をドーピングしたシリコン膜により形成されることを特徴とする。
本発明の半導体装置の製造方法における前記第２のゲート電極は、シリコン膜、シリサイド膜、メタル膜、窒化メタル膜のうちのいずれか１つを少なくとも含む導電膜により形成されることを特徴とする。
本発明の半導体装置の製造方法における前記サイドウォールは、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜のうちのいずれか１つを少なくとも含む絶縁膜により形成されることを特徴とする。
本発明の半導体装置は、第１のゲート電極と第２のゲート電極とを有するトレンチゲートＴｒを備えている。トレンチゲートＴｒの溝の下部にはゲート酸化膜と第１のゲート電極が形成されている。第１のゲート電極の上面の位置は、基板界面における不純物拡散層の底面よりも低く、前記不純物拡散層から拡張して形成される空乏層の遠端部よりも高い位置とする。さらに第1のゲート電極の上側にある溝の上部内壁に、第1のゲート電極上部表面の中央部分が露出するように溝サイドウォールを形成する。第1のゲート電極の上部表面の一部と接するように第２のゲート電極を設ける。溝上部のゲート電極と基板間をゲート酸化膜と溝サイドウォールとの複合膜とすることでゲート電極の寄生容量を小さくできる効果がある。さらに本発明のトレンチゲートＴｒをＤＲＡＭのメモリセルＴｒとすることで、ゲート電極の寄生容量、すなわちワード線の寄生容量を低減することによりメモリセルＴｒのオン特性の劣化を回避し、且つチップサイズの増加がない良好なデバイス特性をもったＤＲＡＭメモリセルを実現できる。
本発明の半導体装置とその製造方法について、図を参照して説明する。
実施例１の半導体装置とその製造方法について、図１、図２、図４〜２６を参照して説明する。図１にはメモリセル平面図、図２には周辺回路Ｔｒ平面図を示す。図４には、図1のＤＲＡＭメモリセルのラインＡ−Ａ’における断面図を示す。図５〜２６には工程順に、（ａ）図1のＤＲＡＭメモリセルのラインＡ−Ａ’の断面図、（ｂ）図２の周辺回路ＴｒのラインＢ−Ｂ’の断面図を示す。図１，図２の平面図は基本的構成を示すものであることから、本発明にも適用される構成である。
図４に示すトレンチゲートＴｒは、シリコン基板内に設けられた溝１１にゲート酸化膜１２を介して第1のゲート電極２１を形成する。第1のゲート電極２１はシリコン基板表面より低く落ち込むように形成されている。この第1のゲート電極２１の上面の位置は、基板界面における不純物拡散層の底面よりも低く、不純物拡散層から拡張して形成される空乏層の遠端部よりも高い位置とすることが好ましい。さらに溝サイドウォール２２は、溝１１の上部内壁と第1のゲート電極２１に接するようにかつ、第1のゲート電極２１の表面中央部分を露出させるように形成されている。溝サイドウォール２２並びに第1のゲート電極２１の上表面の一部に接するように第２のゲート電極２３が形成されている。その他の構成は図３と同様であり、同じ符号としその説明を省略する。
本発明のトレンチゲートＴｒは、第1のゲート電極２１と第２のゲート電極２３とを有することを特徴とする。溝の下部でチャネルとして動作する領域は、薄いゲート酸化膜を介した第１のゲート電極とする。溝上部においてソース不純物拡散層／ドレイン不純物拡散層と接する領域は、ゲート酸化膜１２と溝サイドウォール２２を介した第２のゲート電極とする。このようにチャネル以外の溝領域はゲート酸化膜１２と溝サイドウォール２２との多層絶縁膜とする。この構成により、ゲート電極の寄生容量を低減できる。その結果、特性の優れたＴｒが得ることができる。
以下に図５〜図２６の断面図を参照して、工程順に製造方法を説明する。それぞれの図において、左側（ａ）は図１のＤＲＡＭメモリセルのラインＡ−Ａ’における断面図、右側（ｂ）は図２の周辺回路ＴｒのラインＢ−Ｂ’における断面図を示す。本発明はメモリセルＴｒにトレンチゲートＴｒ、周辺回路部のＴｒには通常Ｔｒを用いた実施例である。
図５に示すようにシリコン基板にＳＴＩ（Shallow Trench Isolation）法によりトレンチ分離絶縁膜３０を形成し、各々の活性領域を絶縁分離する。シリコン基板全面に熱酸化法により７５０〜１１００℃程度の温度で熱酸化膜３１を形成する。さらにその上にＣＶＤ（Chemical Vapor Deposition）法でシリコン窒化膜（以下、ＳｉＮ膜と記す）３２を積層する。その後パターニングし、メモリセルの所望の領域に熱酸化膜３１とＳｉＮ膜３２の積層パターンを残す。この時、周辺回路部はパターニングしない。
熱酸化膜３１とＳｉＮ膜３２の積層パターンを覆うようにＣＶＤ法でＳｉＮ膜を堆積する。ＲＩＥによる異方性エッチングを行い、積層パターンの側壁にＳｉＮ膜サイドウォール３３を形成する（図６）。メモリセル内の熱酸化膜３１とＳｉＮ膜３２との積層膜と、ＳｉＮ膜サイドウォール３３で覆われていないシリコン基板部にＲＩＥにより異方性ドライエッチングすることでトレンチゲートＴｒのチャネル領域となる溝３４を形成する。その際、ＳＴＩの一部領域にも溝３５が形成される（図７）。
トレンチゲートＴｒの溝３４を形成するときのマスクに使ったＳｉＮ膜３２、ＳｉＮ膜サイドウォール３３を１００〜２００℃程度の燐酸溶液で除去する。その後露出した熱酸化膜３１をフッ酸（ＨＦ）溶液で除去する。酸及びアルカリ液での前処理を行った後、７５０〜１１００℃で膜厚１０ｎｍ以下の熱酸化を行い、ＨＦ溶液で除去する。再び酸及びアルカリ液での前処理を行った後、７５０〜１１００℃で熱酸化し、ゲート酸化膜３６を形成する。さらに連続して不純物をドーピングしたシリコン膜からなる第１のゲート導電膜３７を５００〜６００℃程度の温度でＣＶＤ法にて堆積する（図８）。
周辺回路部にレジストパターン３８を残し、メモリセル内をプラズマドライエッチする。このエッチングにより溝内底部のみにゲート導電膜３７の一部からなる第1のゲート電極３７’を形成する。第1のゲート電極３７’の上面の位置は、基板界面における不純物拡散層の底面よりも低く、不純物拡散層から拡張して形成される空乏層の遠端部よりも高い位置にすることが好ましい。すなわち第1のゲート電極３７’の高さを基板側の空乏層領域内とすることで、基板界面におけるＴｒのチャネルとして機能する基板領域を効率よくカバーできる。この高さが低くなるとＴｒはオフセット状態となり、高すぎると寄生容量を小さくする効果が少なくなる（図９）。
シリコン基板全面にシリコン酸化膜、ＳｉＮ膜、シリコン酸窒化膜（ＳｉＯＮ膜）、あるいはそれらの積層膜を溝サイドウォール膜３９としてＣＶＤ法で堆積する（図１０）。堆積された溝サイドウォール膜３９の全面を、ＲＩＥにより異方性ドライエッチングする。この異方性ドライエッチングにより、第1のゲート電極３７’が形成されていない溝の上部内壁に、溝サイドウォール膜３９からなる溝サイドウォール３９’を形成する。溝サイドウォール３９’は、第1のゲート電極３７’の上面から基板表面までの間の溝内壁に形成される。このとき第1のゲート電極３７’の上面中央部は露出状態とする（図１１）。
溝内部に形成した第1ゲート電極表面に接するように第２のゲート導電膜４０としてＣＶＤ法によりシリコン膜を堆積する。第２のゲート導電膜４０としてはシリコン膜の他に、シリサイド膜、Ｗ、Ｔｉ等のメタル膜、窒化メタル膜、あるいはそれらの積層膜が使用できる。その際周辺回路部は、第1のゲート電極とこれら導電膜が上下に完全に積層された構造となる。その後さらにＳｉＮ膜、酸化膜及びこれらの積層膜、あるいは酸化アルミニウム（ＡＬ２Ｏ３）等のメタル酸化膜の絶縁膜４１をＣＶＤ法かスパッタ法で堆積する（図１２）。
メモリセル部及び周辺回路部の所望の領域にレジストパターン４２、４４を形成する。ＲＩＥによる異方性ドライエッチングによりメモリセル部の絶縁膜ハードマスク４１’、第２のゲート電極４０’及び周辺回路部の絶縁膜ハードマスク４１”、第２のゲート電極４０”、第１のゲート電極３７”を形成する（図１３）。これらのゲート電極をマスクとして、１ｅ１２〜５ｅ１４ｃｍ―２程度の不純物をイオン注入する。その後９００〜１１００℃の温度でアニールを行い、不純物拡散層を活性化する。メモリセルＴｒ及び周辺回路部Ｔｒのソース、ドレインとなる低濃度不純物拡散層４３，４５を形成する（図１４）。
ゲートエッチング時の基板ダメージを除去するためにランプ装置や炉内にて７５０〜１１００℃程度の温度でゲート電極の側壁を酸化する。メタル膜やメタル窒化膜を第２のゲート電極として用いる場合には、メタル膜やメタル窒化膜が酸化されず、シリコン膜のみが酸化される選択酸化条件を用いる。メモリセルのＴｒ及び周辺回路部Ｔｒのゲート電極に側壁酸化膜５１，５５が形成される。続いてＳｉＮ膜、酸化膜及びこれらの積層膜、あるいはＡＬ２Ｏ３等のメタル酸化膜からなるＬＤＤサイドウォール５２、５６をゲート電極横に形成する。さらにその後このＬＤＤサイドウォール５２、５６とトレンチ分離絶縁膜３０に囲まれたシリコン基板表面に選択エピタキシャル層５３、５７を成膜する。この際、周辺回路部の不純物拡散層領域には再度１ｅ１５〜１ｅ１６ｃｍー２程度の高濃度の不純物を注入し、高濃度不純物拡散層５４を形成する（図１５）。
シリコン酸化膜及びボロン（Ｂ）、リン（Ｐ）をドーピングしたシリコン酸化膜（ＢＰＳＧ：Boron Phosphorous Silicate Glass）からなる層間絶縁膜５８をＣＶＤ法により堆積する。その後、熱処理を行うことによりＢＰＳＧ膜を流動させて平坦化し、さらにＣＭＰ（Chemical Mechanical Polishing）法による研磨処理を追加して表面を平坦化する（図１６）。メモリセル内の所望の領域にレジストパターン６０をマスクにＲＩＥによる異方性ドライエッチングをすることで、基板コンタクトホール５９を選択エピタキシャル層上に開口する（図１７）。
基板コンタクトホール５９内の選択エピタキシャル層表面に接触するように不純物をドーピングしたシリコンからなる導電膜６１をシリコン基板全面に堆積する（図１８）。ＲＩＥによる異方性ドライエッチング、ＣＭＰあるいはそれらの組み合わせプロセスによってエッチバックし、導電膜６１をメモリセル内の基板コンタクト内部にコンタクトプラグ６１’として残す。この時、絶縁膜ハードマスク４１’、４１”の表面が露出するまで、導電膜６１と同時に層間絶縁膜５８もエッチバックする（図１９）。
シリコン酸化膜からなる層間絶縁膜６３をシリコン基板全面にＣＶＤ法により堆積する。メモリセルＴｒで挟まれたコンタクトプラグ６１’にビット線コンタクトホール６４をＲＩＥによる異方性ドライエッチングで開口する。同時に周辺回路部のソース、ドレイン領域の選択エピタキシャル層上にもコンタクトホール６５を開口する。メモリセルＴｒのソースドレインには、不純物をドーピングしたコンタクトプラグ６１’からの不純物拡散により高濃度不純物拡散層６６が形成される（図２０）。
ＤＲＡＭメモリセルのビットラインとなるＷ、Ｔｉ、ＴｉＮ、ＡＬ等からなるメタル配線６９、７１をメモリセル内及び周辺回路部内に各々形成する。その際、メタル配線とメモリセル部基板コンタクトプラグの界面及びメタル配線と周辺回路部選択エピタキシャル層界面には各々ＣｏＳｉ、ＴｉＳｉ、ＷＳｉ等のメタルシリサイド膜６７、６８が形成される場合もある。さらにシリコン基板全面を覆うようにＳｉＮ膜やシリコン酸化膜及びそれらの積層膜からなる層間絶縁膜７０をＣＶＤ法で堆積し、ＣＭＰで平坦化する（図２１）。
レジストパターン７３をマスクとして、メモリセル部のコンタクトプラグの他方に接するようにコンタクトホール７４をＲＩＥによる異方性ドライエッチングで開口する（図２２）。コンタクトホール７４内部に不純物をドーピングしたシリコン膜、あるいはＴｉ、ＴｉＮ、Ｗ等のメタル膜、メタル窒化膜及びこれらの複合膜からなる導電プラグ７５を形成する。その後、この導電プラグ７５と同じような材質からなり、且つ、導電プラグ７５の中心に対して、位置がずれるように導電プラグ引出しパッド７６を形成する。さらにこの導電プラグ引出しパッド７６を覆うようにＳｉＮ膜７７及びシリコン酸化膜７８からなる層間絶縁膜をＣＶＤ法により堆積する（図２３）。
キャパシタを形成するためのコンタクトホール７９をメモリセルの層間絶縁膜に開口する。コンタクトホール７９は、コンタクトホール７９の中心と導電膜パッド７６の中心がほぼ一致する位置に形成する（図２４）。コンタクトホール７９の内壁面を覆うように、かつ導電膜パッド７６と接するようにキャパシタの下部電極８０を形成する。下部電極８０の材質として、シリコン膜やＷ、Ｔｉ、Ｐｔ、Ｒｕ等のメタル膜、さらにこれらメタルの窒化膜、あるいはこれらの積層膜をＣＶＤ法にて堆積する。その後、ＲＩＥによる異方性ドライエッチングやＣＭＰにてコンタクト内部にキャパシタ下部電極８０を形成する（図２５）。キャパシタ下部電極８０上にＴａ２Ｏ５、Ａｌ２Ｏ３、ＨｆＯ、ＺｒＯやこれらの積層及び混合膜からなるキャパシタ絶縁膜８１を堆積する。さらにＷ、Ｔｉ、Ｐｔ、Ｒｕ等のメタル膜、これらメタルの窒化膜、あるいはこれらの積層膜からなるキャパシタ上部電極８２を形成する（図２６）。
本実施例のトレンチゲートＴｒは、溝の内部に第１のゲート電極と第２のゲート電極を備える。溝の内部基板にゲート酸化膜を形成し、溝の下部に第１のゲート電極を形成する。第1のゲート電極が存在しない溝部上部内壁には、第1のゲート電極上部表面の中央部分が露出するように溝サイドウォールを形成する。溝サイドウォールに接し、第1のゲート電極の上部表面に接続するように第２のゲート電極を形成する。Ｔｒのチャネル部分を３次元の溝形状とすることで、Ｔｒのソース、ドレイン間の実効的な距離を長くし、ショートチャネル効果を抑制することができる。チャネルとして機能する溝下部はゲート酸化膜を介した第１のゲート電極により所定のＴｒを形成する。一方チャネルとして機能しない溝上部には溝サイドウォールを形成し、ゲート酸化膜と溝サイドウォールを介した第２のゲート電極とする。ゲート酸化膜と溝サイドウォールの多層膜とすることでゲート電極の寄生容量を小さくすることができる。本発明のトレンチゲートＴｒをメモリセルＴｒとして用いることにより、ワード線の寄生容量の増大を抑制し、オン特性の悪化やそれに伴うチップサイズの増加がない良好なデバイス特性をもったＤＲＡＭセルを実現できる。
実施例２として、キャパシタの下部電極を筒状にした実施例を示す。実施例２の断面図を図２７に示す。図２５に示す断面図までは実施例１と同様である。図２５に示すようにキャパシタ下部電極８０を形成した後、層間絶縁膜７８を除去し、筒状のキャパシタ下部電極８３を形成する。キャパシタ下部電極８３上に、Ｔａ２Ｏ５、Ａｌ２Ｏ３、ＨｆＯ、ＺｒＯやこれらの積層及び混合膜からなるキャパシタ絶縁膜８４を堆積する。さらにＷ、Ｔｉ、Ｐｔ、Ｒｕ等のメタル膜、これらメタルの窒化膜、あるいはこれらの積層膜からなるキャパシタ上部電極８５を形成する。実施例２は、キャパシタ下部電極８３の両壁面を利用することができることから、大きなキャパシタンスが得られる。
本実施例のメモリセルＴｒは、トレンチゲートＴｒ構造とする。実施例１と同様にワード線の寄生容量の増大を抑制し、オン特性の悪化やそれに伴うチップサイズの増加がない良好なデバイス特性をもったＤＲＡＭセルを実現できる。
実施例３として図２８を参照して説明する。図２８には、メモリセル内の基板コンタクトプラグ８６を形成した断面図を示す。実施例３はメモリセル内の基板コンタクトを直接シリコン基板表面に接するシリコン膜のコンタクトプラグ８６により形成する。実施例１における選択エピタキシャル層とコンタクトプラグからなる取り出し電極の代わりに、不純物をドーピングしたシリコン膜からなるコンタクトプラグ８６を取り出し電極とする。選択エピタキシャル層を成膜しないで層間絶縁膜を堆積し、メモリセル内に基板コンタクトを開口し、コンタクトプラグ８６を形成する。またメモリセルＴｒのソースドレイン不純物拡散層には、シリコン膜からの不純物拡散により高濃度不純物拡散層を形成する。
本実施例のメモリセルＴｒは、トレンチゲートＴｒ構造とする。実施例１と同様にワード線の寄生容量の増大を抑制し、メモリセルＴｒのオン特性の悪化やそれに伴うチップサイズの増加がない良好なデバイス特性をもったＤＲＡＭセルを実現できる。
実施例４として図２９を参照して説明する。図２９には、メモリセル内の基板コンタクトプラグを形成した断面図を示す。実施例４はコンタクトプラグをメタルプラグ９０により形成する実施例である。メモリセル内の基板コンタクト開口後、Ｗ、Ｔｉ、ＴｉＮやそれらの積層膜からなるメタルプラグ９０を形成する。またメタルプラグ９０と基板表面の間にＣｏＳｉ、ＷＳｉ、ＴｉＳｉなどのメタルシリサイド膜９１を有している。メタルをプラグ材料とすることからシリコン基板とのコンタクト抵抗は小さくできる。ソースドレイン不純物拡散層とのコンタクト抵抗を小さくできることから、本実施例ではメモリセルＴｒの高濃度不純物拡散層は形成しない。
本実施例のメモリセルＴｒは、トレンチゲートＴｒ構造とする。他の実施例と同様にワード線の寄生容量の増大を抑制し、メモリセルＴｒのオン特性の悪化やそれに伴うチップサイズの増加がない良好なデバイス特性をもったＤＲＡＭセルを実現できる。
本発明の半導体装置は、溝の内部に第１のゲート電極と第２のゲート電極とを有するトレンチゲートＴｒを備えている。Ｔｒのチャネルとなる溝下部には、基板との間にゲート酸化膜を介した第１のゲート電極を備える。この第１のゲート電極の上面の位置は、基板界面における不純物拡散層の底面よりも低く、不純物拡散層から拡張して形成される空乏層の遠端部よりも高い位置とする。Ｔｒの不純物拡散層と対向する溝部上部には、ゲート酸化膜と溝サイドウォール膜とを介した第２のゲート電極を備える。溝部上部のゲート電極と基板間をゲート酸化膜と溝サイドウォールとの複合膜とすることでゲート電極の寄生容量を小さくできる効果が得られる。さらに本発明のトレンチゲートＴｒをＤＲＡＭのメモリセルＴｒとして用いることで、ワード線の寄生容量の増大を抑制し、オン特性の悪化やそれに伴うチップサイズの増加がない良好なデバイス特性をもったＤＲＡＭメモリセルを実現できる。
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更して実施することが可能であり、本願に含まれることはいうまでもない。
ＤＲＡＭメモリセルの平面図である。 周辺回路トランジスタの平面図である。 従来例におけるＤＲＡＭメモリセルの断面図である。 本発明におけるＤＲＡＭメモリセルの断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例１の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を工程順に説明する断面図である。 実施例２の製造方法に係るＤＲＡＭメモリセル（ａ）、周辺トランジスタ（ｂ）を説明する断面図である。 実施例３の製造方法に係るＤＲＡＭメモリセルの断面図である。 実施例４の製造方法に係るＤＲＡＭメモリセルの断面図である。
符号の説明
１ 活性領域
２ ワード線（ゲート電極を含む）
３ 選択エピタキシャル層
４ ＬＤＤサイドウォール
５、８ 基板コンタクト
６ ビット線
１０ トレンチ分離絶縁膜
１１ 溝
１２ ゲート酸化膜
１３ ゲート電極
１４ 第１の基板コンタクト内導電膜層
１５ 低濃度不純物拡散層
１６ 高濃度不純物拡散層
１７ ゲート電極上絶縁膜マスク
１８ ＬＤＤサイドウォール
１９ 第２の基板コンタクト内導電膜層
２０ ゲート電極側壁酸化膜
２１ 第１のゲート電極
２２ 溝サイドウォール
２３ 第２のゲート電極
３０ トレンチ分離絶縁膜
３１ 熱酸化膜
３２ シリコン窒化膜（ＳｉＮ膜）
３３ ＳｉＮ膜サイドウォール
３４、３５ 溝
３６ ゲート酸化膜
３７ 第１のゲート導電膜
３７’ 第1のゲート電極(メモリセル部)
３７” 第１のゲート電極(周辺回路部)
３８、４２、４４ レジスト
３９ 溝サイドウォール膜
３９’ 溝サイドウォール
４０ 第２のゲート導電膜
４０’ 第２のゲート電極(メモリセル部)
４０” 第２のゲート電極(周辺回路部)
４１ 絶縁膜
４１’ 絶縁膜ハードマスク(メモリセル部)
４１” 絶縁膜ハードマスク(周辺回路部)
４３、４５ 低濃度不純物拡散層
５１、５５ ゲート電極側壁の酸化膜
５２、５６ ＬＤＤサイドウォール
５３、５７ 選択エピタキシャル層
５４ 高濃度不純物拡散層
５８、５８’、５８” 層間絶縁膜
５９ 基板コンタクトホール
６０ レジストパターン
６１ コンタクトプラグ導電膜
６１’ コンタクトプラグ
６３ 層間絶縁膜
６４ ビット線コンタクトホール
６５ コンタクトホール
６６ 高濃度不純物拡散層
６７、６８ シリサイド膜
６９、７１ メタル配線
７０ 層間絶縁膜
７３ レジストパターン
７４ コンタクトホール
７５ 導電プラグ
７６ 導電プラグ引出しパッド
７７ ＳｉＮ膜
７８ シリコン酸化膜
７９ コンタクトホール
８０ キャパシタの下部電極
８１、８４ キャパシタ絶縁膜
８２、８５ キャパシタ上部電極
８３ 筒状のキャパシタ下部電極
８６ コンタクトプラグ
９０ メタルプラグ
９１ メタルシリサイド膜

Claims (13)

  1. 半導体基板に形成された溝と、前記溝の下部にゲート絶縁膜を介して形成された第１のゲート電極と、前記第１のゲート電極より上側にある溝上部の内壁に設けられたサイドウォールと、前記サイドウォールと前記第１のゲート電極の上面の一部とに接するように形成された第２のゲート電極とを有するトレンチゲートトランジスタを備えたことを特徴とする半導体装置。
  2. 前記第１のゲート電極は、トレンチゲートトランジスタのチャネルとなる溝の下部領域に形成されたことを特徴とする請求項１に記載の半導体装置。
  3. 前記第１のゲート電極の上面の位置は、基板界面における不純物拡散層の底面よりも低く、前記不純物拡散層から拡張して形成される空乏層の遠端部よりも高い位置にあることを特徴とする請求項２に記載の半導体装置。
  4. 前記サイドウォールは、前記第１のゲート電極の上面と基板表面との間の溝内壁に沿って形成されたことを特徴とする請求項１に記載の半導体装置。
  5. 前記第１のゲート電極は、不純物をドーピングしたシリコン膜により形成されたことを特徴とする請求項１に記載の半導体装置。
  6. 前記第２のゲート電極は、シリコン膜、シリサイド膜、メタル膜、窒化メタル膜のうちのいずれか１つを少なくとも含む導電膜により形成されたことを特徴とする請求項１に記載の半導体装置。
  7. 前記サイドウォールは、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜のうちのいずれか１つを少なくとも含む絶縁膜により形成されたことを特徴とする請求項１に記載の半導体装置。
  8. 前記半導体装置は、前記トレンチゲートトランジスタをメモリセルのトランスファゲートトランジスタとして使用したダイナミックランダムアクセスメモリであることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
  9. 半導体基板に溝を形成する工程と、前記溝の内部及び前記半導体基板上にゲート絶縁膜を形成する工程と、前記溝の下部に第１のゲート電極を形成する工程と、前記第１のゲート電極より上側の溝内壁にサイドウォールを形成する工程と、前記サイドウォールと前記第１のゲート電極の上面の一部に接するように第２のゲート電極を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
  10. 前記第１のゲート電極を形成する工程においては、電極となる導電膜を所定の厚さだけ溝内に残すようにエッチングすることを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記第１のゲート電極は、不純物をドーピングしたシリコン膜により形成されることを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記第２のゲート電極は、シリコン膜、シリサイド膜、メタル膜、窒化メタル膜のうちのいずれか１つを少なくとも含む導電膜により形成されることを特徴とする請求項９に記載の半導体装置の製造方法。
  13. 前記サイドウォールは、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜のうちのいずれか１つを少なくとも含む絶縁膜により形成されることを特徴とする請求項９に記載の半導体装置の製造方法。
JP2006172423A 2006-06-22 2006-06-22 半導体装置及びその製造方法 Pending JP2008004738A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006172423A JP2008004738A (ja) 2006-06-22 2006-06-22 半導体装置及びその製造方法
US11/808,163 US7576389B2 (en) 2006-06-22 2007-06-07 Semiconductor device and manufacture method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006172423A JP2008004738A (ja) 2006-06-22 2006-06-22 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008004738A true JP2008004738A (ja) 2008-01-10

Family

ID=38872779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006172423A Pending JP2008004738A (ja) 2006-06-22 2006-06-22 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7576389B2 (ja)
JP (1) JP2008004738A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164612A (ja) * 2008-01-07 2009-07-23 Samsung Electronics Co Ltd 半導体素子のリセスゲート及びその製造方法
JP2012124322A (ja) * 2010-12-08 2012-06-28 Elpida Memory Inc 半導体記憶装置の製造方法
WO2012102183A1 (en) * 2011-01-26 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8633073B2 (en) 2011-07-29 2014-01-21 Keisuke Otsuka Method of forming semiconductor device
US8766255B2 (en) 2011-03-16 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including gate trench and isolation trench
US8809870B2 (en) 2011-01-26 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015070192A (ja) * 2013-09-30 2015-04-13 サンケン電気株式会社 半導体装置の製造方法、半導体装置
US9209092B2 (en) 2011-01-26 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a wide-gap semiconductor layer on inner wall of trench

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR100920046B1 (ko) * 2007-12-20 2009-10-07 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
JP2009182114A (ja) * 2008-01-30 2009-08-13 Elpida Memory Inc 半導体装置およびその製造方法
US7781830B2 (en) * 2008-07-16 2010-08-24 Promos Technologies Inc. Recessed channel transistor and method for preparing the same
KR101045089B1 (ko) * 2008-08-22 2011-06-29 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법
JP2010226022A (ja) * 2009-03-25 2010-10-07 Elpida Memory Inc 半導体装置の製造方法
US8859367B2 (en) * 2010-07-09 2014-10-14 Micron Technology, Inc. Gate constructions of recessed access devices and methods of forming gate constructions of recessed access devices
US9691772B2 (en) 2011-03-03 2017-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including memory cell which includes transistor and capacitor
US9099437B2 (en) 2011-03-08 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8772849B2 (en) 2011-03-10 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8530306B2 (en) * 2011-05-27 2013-09-10 Nanya Technology Corp. Method of forming a slit recess channel gate
TWI462275B (zh) * 2011-11-14 2014-11-21 Inotera Memories Inc 記憶體結構
CN103426916B (zh) * 2012-05-14 2018-12-04 恩智浦美国有限公司 功率mosfet结构及方法
US8501566B1 (en) * 2012-09-11 2013-08-06 Nanya Technology Corp. Method for fabricating a recessed channel access transistor device
US9647125B2 (en) 2013-05-20 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10566339B2 (en) * 2017-02-28 2020-02-18 Toshiba Memory Coporation Semiconductor memory device and method for manufacturing same
US11532698B2 (en) 2019-09-11 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion barrier layer in top electrode to increase break down voltage
EP4181202A4 (en) * 2020-09-29 2023-12-27 Changxin Memory Technologies, Inc. SEMICONDUCTOR COMPONENT AND PRODUCTION METHOD THEREOF
US11967626B2 (en) 2021-09-14 2024-04-23 Sandisk Technologies Llc Field effect transistors with gate fins and method of making the same
US12015084B2 (en) * 2021-09-14 2024-06-18 Sandisk Technologies Llc Field effect transistors with gate fins and method of making the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136877A (ja) 1985-12-11 1987-06-19 Toshiba Corp 絶縁ゲ−ト型電界効果トランジスタ
JPH0387069A (ja) 1989-04-14 1991-04-11 Hitachi Ltd 半導体装置およびその製造方法
JPH08293543A (ja) * 1995-04-25 1996-11-05 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5686329A (en) * 1995-12-29 1997-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a metal oxide semiconductor field effect transistor (MOSFET) having improved hot carrier immunity
JP3544833B2 (ja) 1997-09-18 2004-07-21 株式会社東芝 半導体装置及びその製造方法
JPH11307760A (ja) 1998-04-20 1999-11-05 Toshiba Corp 半導体装置及びその製造方法
JP2003023104A (ja) 2001-07-06 2003-01-24 Sony Corp 半導体装置及びその作製方法
TW544847B (en) * 2002-07-09 2003-08-01 Nanya Technology Corp Memory device having vertical transistor and trench capacitor
JP2004095745A (ja) 2002-08-30 2004-03-25 Sony Corp 半導体装置およびその製造方法
KR100558544B1 (ko) 2003-07-23 2006-03-10 삼성전자주식회사 리세스 게이트 트랜지스터 구조 및 그에 따른 형성방법
KR100614240B1 (ko) 2004-06-10 2006-08-18 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성방법
KR100629263B1 (ko) * 2004-07-23 2006-09-29 삼성전자주식회사 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164612A (ja) * 2008-01-07 2009-07-23 Samsung Electronics Co Ltd 半導体素子のリセスゲート及びその製造方法
JP2012124322A (ja) * 2010-12-08 2012-06-28 Elpida Memory Inc 半導体記憶装置の製造方法
WO2012102183A1 (en) * 2011-01-26 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012169611A (ja) * 2011-01-26 2012-09-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8779432B2 (en) 2011-01-26 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8809870B2 (en) 2011-01-26 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9048130B2 (en) 2011-01-26 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9209092B2 (en) 2011-01-26 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a wide-gap semiconductor layer on inner wall of trench
US9761588B2 (en) 2011-01-26 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a wide-gap semiconductor layer in an insulating trench
US8766255B2 (en) 2011-03-16 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including gate trench and isolation trench
US8633073B2 (en) 2011-07-29 2014-01-21 Keisuke Otsuka Method of forming semiconductor device
JP2015070192A (ja) * 2013-09-30 2015-04-13 サンケン電気株式会社 半導体装置の製造方法、半導体装置

Also Published As

Publication number Publication date
US20070296031A1 (en) 2007-12-27
US7576389B2 (en) 2009-08-18

Similar Documents

Publication Publication Date Title
JP2008004738A (ja) 半導体装置及びその製造方法
US6992358B2 (en) Semiconductor device and method for manufacturing the same
JP4086926B2 (ja) 半導体装置及びその製造方法
US8193582B2 (en) Semiconductor device and method of manufacturing the same
JP2009158591A (ja) 半導体装置およびその製造方法
KR20000053397A (ko) 반도체 집적 회로 장치 및 그 제조 방법
JPH1154724A (ja) 半導体装置の製造方法
JP2011066391A (ja) 半導体装置及び半導体装置の製造方法
JP2008078381A (ja) 半導体装置及びその製造方法
JP2001217403A (ja) 半導体集積回路装置およびその製造方法
US20100065898A1 (en) Integrated circuit semiconductor device having different gate stacks in cell region and core/peripheral region and method of manufacturing the same
US20110147889A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2006303142A (ja) 半導体集積回路装置およびその製造方法
JP2000174225A (ja) 半導体集積回路装置およびその製造方法
JP4077966B2 (ja) 半導体装置の製造方法
JP2008171957A (ja) 半導体装置及びその製造方法
JP2009164534A (ja) 半導体装置およびその製造方法
TWI419266B (zh) 半導體裝置之製造方法
JP4470182B2 (ja) 半導体装置の製造方法
JP2008085244A (ja) 半導体装置及びその製造方法
JPH1126718A (ja) 半導体集積回路装置の製造方法
JP2005175348A (ja) 半導体記憶装置及びその製造方法
US7977723B2 (en) Semiconductor device
JP2013254860A (ja) 半導体装置の製造方法
JP2009147161A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081008