[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008066447A - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP2008066447A
JP2008066447A JP2006241410A JP2006241410A JP2008066447A JP 2008066447 A JP2008066447 A JP 2008066447A JP 2006241410 A JP2006241410 A JP 2006241410A JP 2006241410 A JP2006241410 A JP 2006241410A JP 2008066447 A JP2008066447 A JP 2008066447A
Authority
JP
Japan
Prior art keywords
electrode
side electrode
light emitting
recess
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006241410A
Other languages
English (en)
Other versions
JP4244058B2 (ja
Inventor
Shinya Sato
伸也 佐藤
Kazunari Saito
一成 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006241410A priority Critical patent/JP4244058B2/ja
Priority to US11/896,682 priority patent/US20080054272A1/en
Publication of JP2008066447A publication Critical patent/JP2008066447A/ja
Application granted granted Critical
Publication of JP4244058B2 publication Critical patent/JP4244058B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04256Electrodes, e.g. characterised by the structure characterised by the configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/40Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031Edge-emitting structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/40Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031Edge-emitting structures
    • H01S5/4043Edge-emitting structures with vertically stacked active layers
    • H01S5/405Two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/40Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4018Lasers electrically in series

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】電極の融着や傷などを抑えることができる半導体発光素子およびその製造方法を提供する。
【解決手段】基板10の第1面11に、n型クラッド層21,活性層22,p型クラッド層23,p側コンタクト層24およびp側電極30をこの順に積層する。基板10の第2面12に凹部12Aを設け、凹部12A以外の領域を凹部12Aよりも突出した段差部12Bとする。凹部12Aの底面に、n側電極40を形成する。凹部12Aの深さDはn側電極40の厚みTよりも深くする。基板10を劈開により切断してLDバーとし、LDバーをn側電極40とp側電極30とを互いに対向させて積み重ね、切断面に被覆膜を形成する。段差部12Bにスペーサとしての機能を持たせ、n側電極40とp側電極30との融着や傷などを抑える。
【選択図】図6

Description

本発明は、基板の一面側に半導体層および第1電極、他面側に第2電極を備えた半導体発光素子およびその製造方法に関する。
半導体レーザの端面には、酸化や汚れ付着防止および反射率制御のため、被覆膜が形成されている。このような端面の被覆膜は、例えば図21に示したように、基板110の一面側にn型クラッド層121,活性層122,p型クラッド層123,p側コンタクト層124およびp側電極130、他面側にn側電極140をそれぞれ形成し、切断して複数のLD(レーザダイオード)バーとしたのち、これらのLDバーを積み重ねた状態で蒸着されたものである。この蒸着工程は、LDバーの温度を260℃として行うので、p側電極130とn側電極140とが接触した状態では電極が融着してしまうおそれがある。これを回避するため、従来では、例えば図22に示したように、LDバーの間に、ダミーバーと呼ばれるシリコン(Si)チップ160を挟んで蒸着を行うようにしている(例えば、特許文献1参照。)。
特開平10−93187号公報
しかしながら、この従来方法では、作業性が低く、電極に傷や汚れがつきやすいという問題があった。
本発明はかかる問題点に鑑みてなされたもので、その目的は、電極の融着や傷などを抑えることができる半導体発光素子およびその製造方法を提供することにある。
本発明による半導体発光素子は、半導体基板の第1面に、発光領域を含む半導体層および第1電極を順に有し、第2面に第2電極を有するものであって、半導体基板の第2面に第2電極の厚みよりも深い凹部が設けられ、凹部以外の領域は凹部よりも突出した段差部となっており、第2電極は第2面のうち少なくとも凹部に形成されているものである。
ここにいう「凹部」とは、溝または穴のように段差部によって周囲を囲まれたものには限られず、例えば、柱状または畝状の段差部の周囲が平面部で囲まれており、その平面部が段差部よりも低くなっている場合も含む概念である。
本発明による半導体発光素子の製造方法は、半導体基板の第1面に、発光領域を含む半導体層および第1電極を順に有し、第2面に第2電極を有する半導体発光素子を製造するものであって、半導体基板の第1面に半導体層および第1電極を順に形成する工程と、半導体基板の第2面に第2電極の厚みよりも深い凹部を設けることにより、凹部以外の領域を凹部よりも突出した段差部とする工程と、第2面のうち少なくとも凹部に第2電極を形成する工程と、半導体基板を切断することにより複数のバーを形成する工程と、複数のバーを、第1電極および第2電極を互いに対向させて積み重ね、切断面に被覆膜を形成する工程とを含むようにしたものである。
本発明の半導体発光素子、または本発明の半導体発光素子の製造方法によれば、半導体基板の第2面に第2電極の厚みよりも深い凹部を設け、この凹部に第2電極を形成するようにしたので、複数のバーを重ね合わせた場合に第1電極と第2電極との接触を回避し、、電極の融着や傷などを抑えることができる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
(第1の実施の形態)
図1および図2は、本発明の第1の実施の形態に係る半導体レーザの構造を表すものである。この半導体レーザは、例えばDVD(Digital Versatile Disc)プレイヤーに用いられるものであり、複数のチップ領域1が並設されたLDバーである。各チップ領域1は、例えば、基板10の第1面11に、n型クラッド層21,活性層22,p型クラッド層23およびp側コンタクト層24がこの順に積層された構成を有している。
基板10は、例えば、ケイ素(Si)あるいはセレン(Se)などのn型不純物を添加したn型GaAsにより構成されている。n型クラッド層21は、例えば、積層方向における厚み(以下、単に「厚み」という。)が1.4μmであり、ケイ素あるいはセレンなどのn型不純物を添加したn型Al0.70GaInP混晶により構成されている。活性層22は、例えば、厚みが30nmであり、GaInP混晶層とAlGaInP混晶層とを交互に積層した多重量子井戸構造を有している。p型クラッド層23は、例えば、厚みが1.3μmであり、亜鉛またはマグネシウムなどのp型不純物を添加したp型Al0.70GaInP混晶により構成されている。p側コンタクト層24は、例えば、厚みが0.3μmであり、亜鉛またはマグネシウムなどのp型不純物を添加したp型GaAsにより構成されている。
p側コンタクト層24およびp型クラッド層23の一部はエッチング除去されて細い帯状の突出部(リッジ)25とされており、活性層22の突出部25に対応する領域が発光領域(電流注入領域)22Aとなっている。
p側コンタクト層24の表面には、例えば二酸化ケイ素よりなる絶縁膜(図示せず)を間にして、p側電極30が形成されている。p側電極30は、例えばチタン(Ti),白金(Pt)および金(Au)が順次積層された構造を有しており、p側コンタクト層24および絶縁膜の表面全面にわたって設けられ、絶縁膜に設けられた開口部(図示せず)を介してp側コンタクト層24と電気的に接続されている。
基板10の第2面12には凹部12Aが設けられており、凹部12A以外の領域は凹部12Aよりも突出した段差部12Bとなっている。凹部12Aの内部、例えば底面には、n側電極40が形成されている。これにより、この半導体レーザでは、LDバーを重ね合わせた際に段差部12Bにスペーサとしての機能を持たせ、n側電極40とp側電極30との融着や傷などを抑えることができるようになっている。
凹部12Aの深さDはn側電極40の厚みTよりも深くなっている。更に、凹部12Aの深さDは、n側電極40の厚みTと、突出部25およびp側電極30による段差の高さHとの合計よりも深ければより好ましい。ただし、凹部12Aがあまりに深すぎると劈開精度が低下したりパッケージへの実装が難しくなるなどのおそれがあるので、例えば数μm程度が好ましい。また、凹部12Aの幅Wは、突出部25の幅W25よりも広いことが好ましい。
段差部12Bは、第2面12のうち発光領域22Aに対向する領域12Cを回避して、例えば隣り合うチップ領域1の境界線Mに設けられていることが好ましい。LDバーを重ね合わせた際に発光領域22A上のp側電極30が段差部12Bに接触して損傷を受けてしまうのを避けることができるからである。
n側電極40は、例えばAuGe:Niおよび金(Au)を順次積層して熱処理により合金化した構造を有しており、基板10と電気的に接続されている。なお、n側電極40は、凹部12Aの底面だけでなく、側面または側面の一部にも形成されていてもよい。
更に、この半導体レーザでは、共振器方向において対向する主出射側端面10Fおよび後方端面10Rが一対の共振器端面となっている。主出射側端面10Fおよび後方端面10Rには、一対の反射鏡膜として被覆膜50F,50Rがそれぞれ形成されており、被覆膜50Fは低反射率となるように、被覆膜50Rは高反射率となるように反射率がそれぞれ調整されている。これにより、活性層22において発生した光は被覆膜50F,50Rの間を往復して増幅され、低反射率の被覆膜50Fからレーザビームとして出射するようになっている。
この半導体レーザは、例えば、次のようにして製造することができる。
図3ないし図6は本実施の形態に係る半導体レーザの製造方法を工程順に表すものである。まず、図3に示したように、例えば、上述した厚みおよび材料よりなる基板10を用意し、この基板10の第1面11に、例えばMOCVD(Metal Organic Chemical Vapor Deposition ;有機金属気相成長)法により、n型クラッド層21,活性層22,p型クラッド層23およびp側コンタクト層24を順次成長させる。
次いで、同じく図3に示したように、p側コンタクト層24の上に例えばレジストよりなるマスク層(図示せず)を形成し、このマスク層を用いたドライエッチングにより、p側コンタクト層24およびp型クラッド層23の厚み方向一部を選択的に除去し、突出部25を形成する。
続いて、p側コンタクト層24およびp型クラッド層23の上に、例えば蒸着またはCVD法により、上述した材料よりなる絶縁膜を形成し、この絶縁膜に、p側コンタクト層24に対応して開口部を設ける。そののち、同じく図3に示したように、p側コンタクト層24および絶縁膜の表面に、例えば真空蒸着法により上述した材料よりなるp側電極30を形成する。
p側電極30を形成したのち、図4に示したように、基板10の第2面12にレジストよりなるエッチング保護膜60を形成し、このエッチング保護膜60を用いたエッチングにより、第2面12に凹部12Aを設け、凹部12A以外の領域、例えば隣り合うチップ領域1の境界線M近傍を段差部12Bとする。また、その際、凹部12Aの深さDをn側電極40の厚みTよりも大きくなるようにする。
第2面12に凹部12Aを設けたのち、図5に示したように、この第2面12の全面にわたって、例えば真空蒸着法により上述した材料よりなるn側電極40を形成する。そののち、エッチング保護膜60を除去することにより、図1に示したように、n側電極40が凹部12Aの内部に形成される。
n側電極40を形成したのち、基板10を劈開により切断して所定の大きさに整え、複数のLDバーを形成する。続いて、図6に示したように、これらのLDバーを、p側電極30とn側電極40とを互いに対向させて積み重ね、例えば電子ビーム蒸着法により、切断面である主出射側端面10Fおよび後方端面10Rに被覆膜50F,50Rを形成する。このとき、n側電極40が凹部12Aの内部に形成されているので、段差部12Bがスペーサとなって、p側電極30とn側電極40との接触を回避することができる。よって、p側電極30とn側電極40とが融着したり、p側電極30またはn側電極40に傷や汚れなどが付着することがなくなる。以上により、図1および図2に示した半導体レーザが完成する。
この半導体レーザでは、n側電極40とp側電極30との間に所定の電圧が印加されると、活性層22の発光領域22Aに電流が注入されて、電子−正孔再結合により発光が起こる。この光は、一対の反射鏡膜である被覆膜50F,50Rにより反射され、その間を往復してレーザ発振を生じ、レーザビームとして外部に射出される。ここでは、n側電極40を形成するための凹部12Aが、基板10の第2面12に設けられているので、凹部12Aを設けることによるレーザ特性への影響は極めて小さく抑えられる。
このように本実施の形態では、基板10の第2面12にn側電極40の厚みTよりも深い凹部12Aを設け、この凹部12Aにn側電極40を形成するようにしたので、LDバーを重ね合わせた場合に段差部12Bにスペーサとしての機能を持たせ、p側電極30とn側電極40との接触を回避し、電極の融着や傷などを抑えることができる。また、従来のようにLDバーを重ね合わせる際にそれらの間にシリコン(Si)チップを挟む必要はなくなり、工程を簡素化し、作業性を向上させることができる。更に、n側電極40を形成するための凹部12Aは基板10の第2面12に設けるので、凹部12Aを設けることによるレーザ特性への影響を極めて小さく抑えることができる。
なお、上記実施の形態では、p側電極30はp側コンタクト層24および絶縁膜の表面全面にわたって設けられ、n側電極40は凹部12Aの底面に設けられている場合について説明したが、p側電極30およびn側電極40の平面形状は、LDバーを積み重ねる際の両者の接触を防ぐことができれば、特に限定されない。例えば、図7に示したように、p側電極30は発光領域22Aに対応して突出部25にのみ設けられている一方、n側電極40は第2面12の全面にわたって設けられていてもよい。
また、上記実施の形態では、段差部12Bを隣り合うチップ領域1の境界線Mに設ける場合について説明したが、凹部12Aおよび段差部12Bの平面形状や配置の自由度は高く、上記実施の形態に限られない。以下、凹部12Aおよび段差部12Bの平面形状を異ならせた変形例について説明する。
(変形例1)
図8は、本発明の変形例1に係る半導体レーザの構成を表す平面図である。この半導体レーザは、段差部12Bが、隣り合うチップ領域1の境界線Mと、主出射側端面10Fおよび後方端面10Rとに設けられていることを除いては、上記実施の形態と同様の構成、作用および効果を有し、同様にして製造することができる。更に、この変形例によれば、基板10を劈開により切断して主出射側端面10Fおよび後方端面10Rを形成する際に、劈開線上における基板10の厚みが同一になるので、切断しやすくすることができる。
(変形例2)
本変形例では、図9に示したように、段差部12Bを、隣り合うチップ領域1の境界線Mの両端、すなわち主出射側端面10F近傍および後方端面10R近傍を回避して設けている。このようにすることによっても、変形例1と同様に、基板10を劈開により切断して主出射側端面10Fおよび後方端面10Rを形成する際に、劈開線上における基板10の厚みを同一にして、切断しやすくすることができる。
(変形例3)
図10は、変形例3に係る半導体レーザの平面構成を表すものである。この変形例は、段差部12Bに切欠き12Dを設けることにより、段差部12Bを、第2面12のうち発光領域22Aに対向する領域12Cを回避して設けるようにしたことを除いては、変形例1と同様である。これにより、突出部25上のp側電極30が段差部12Bに接触して損傷を受けてしまうおそれをなくすことができる。
(変形例4)
図11は、本発明の変形例4に係る半導体レーザの平面構成を表すものである。この半導体レーザは、段差部12Bを、隣り合うチップ領域1の境界線M、主出射側端面10Fおよび後方端面10Rよりも内側に、枠状に設けたものである。この構成は、特に、劈開によりLDバーを形成したのちに、隣り合うチップ領域1の境界線Mで更に切断し、個々のLDチップとして分離する場合に好ましい。境界線M上で基板10の厚みを同一にして、切断しやすくすることができるからである。
(変形例5)
図12に示した変形例5は、上記変形例4において、変形例3と同様に、主出射側端面10Fおよび後方端面10Rの段差部12Bに切欠き12Dを設けることにより、段差部12Bを、第2面12のうち発光領域22Aに対向する領域12Cを回避して設けるようにしたものである。この変形例によっても、変形例3,4と同様の効果を得ることができる。
(変形例6)
更に、変形例5の応用として、図13に示したように、段差部12Bを、隣り合うチップ領域1の境界線M、主出射側端面10Fおよび後方端面10Rよりも内側に点在させるようにしてもよい。この場合、段差部12Bの形状は円形に限らず、矩形、鉤型などであってもよい。また、段差部12Bの個数やその配置は必ずしも四隅に限られない。
(第2の実施の形態)
図14は、本発明の第2の実施の形態に係る半導体レーザの構造を表したものである。この半導体レーザは、突出部25の両側の領域が電流狭窄層26で埋め込まれていることを除いては、上記第1の実施の形態と同様の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
基板10の第1面11上のn型クラッド層21ないしp側コンタクト層24およびp側電極30は、第1の実施の形態と同様に構成されている。電流狭窄層26は、例えばケイ素あるいはセレンなどのn型不純物を添加したn型GaAsにより構成されている。
基板10の第2面12には、第1の実施の形態と同様に、凹部12Aおよび段差部12Bが形成されており、凹部12Aの内部にn側電極40が形成されている。凹部12Aの深さDは、第1の実施の形態と同様に、n側電極40の厚みTよりも深くなっており、n側電極40の厚みTと、突出部25およびp側電極30による段差の高さHとの合計よりも深くなっていればより好ましい。ただし、本実施の形態では突出部25の両側に電流狭窄層26が設けられており、高さHが小さくなっているので、多くの場合、凹部12Aの深さDはn側電極40の厚みTよりも深ければ足りる。また、凹部12Aの幅Wは、第1の実施の形態と同様に、突出部25の幅W25よりも広いことが好ましい。
段差部12Bは、第1の実施の形態と同様に、第2面12のうち発光領域22Aに対向する領域12Cを回避して、例えば隣り合うチップ領域1の境界線Mに設けられていることが好ましい。LDバーを重ね合わせた際に発光領域22A上のp側電極30が段差部12Bに接触して損傷を受けてしまうのを避けることができるからである。
n側電極40および被覆膜50F,50Rは、第1の実施の形態と同様に構成されている。
この半導体レーザは、例えば二酸化ケイ素よりなるマスク層(図示せず)を用いて突出部25を作ったのち、同じマスク層を用いた選択的なエピタキシャル成長により、突出部25の両側に電流狭窄層26を形成することを除いては、第1の実施の形態と同様にして製造することができ、その作用および効果も第1の実施の形態と同様である。
なお、本実施の形態においても、図15に示したように、p側電極30は突出部25にのみ設けられている一方、n側電極40は第2面12の全面に設けられているようにしてもよい。その場合、凹部12Aの深さはn側電極40とp側電極30との合計厚みよりも大きいことが望ましい。
(第3の実施の形態)
図16は、本発明の第3の実施の形態に係る半導体レーザの構成を表したものである。この半導体レーザは、突出部25の両側に、二本の平行な溝28を間にして、やや低い外側突出部29が形成された、いわゆるダブルリッジ構造を有していることを除いては、第1の実施の形態に係る半導体レーザと同一の構成を有し、その作用および効果も第1の実施の形態と同様である。
なお、本実施の形態においても、図17に示したように、p側電極30は中央の突出部25にのみ設けられ、外側突出部29には設けられていない一方、n側電極40は第2面12の全面に設けられているようにしてもよい。
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態では、段差部12Bを隣り合うチップ領域1の両側の境界線Mに設ける場合について説明したが、図18に示したように、段差部12Bは片側の境界線Mにのみ設けてもよい。また、段差部12Bは、必ずしもすべてのチップ領域1に設ける必要はなく、例えば図19に示したように一つおきに設けてもよいし、また、図20に示したようにLDバーの両端に位置するチップ領域1にのみ設けるようにしてもよい。
また、例えば、上記実施の形態において説明した各層の材料および厚さ、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚さとしてもよく、または他の成膜方法および成膜条件としてもよい。例えば、活性層22の材料は、AlGaInP混晶など、他のIII−V族化合物半導体であってもよい。なお、III族元素としてはアルミニウム(Al),ガリウム(Ga)およびインジウム(In)のうちの少なくとも1種が挙げられ、V族元素としては窒素(N),リン(P)およびヒ素(As)のうちの少なくとも1種が挙げられる。
更に、例えば、上記実施の形態では、GaAsよりなる基板10上にAlGaInP系化合物半導体よりなる半導体層を有する赤色レーザを例として説明したが、本発明は、例えばGaAs系(赤外:780nmないし850nm)あるいはGaN系(発振波長400nmないし500nm)などの他の材料系にも適用可能である。また、基板10は、GaNあるいはGaPよりなるものでもよい。
加えて、上記実施の形態においては、n型の基板10上に、n型半導体層、活性層およびp型半導体層を順に積層した構成を有する半導体レーザについて説明したが、p型の基板を用い、p型の基板上に、p型半導体層、活性層およびn型半導体層を積層した逆導電型の構造としてもよい。
更にまた、例えば、上記実施の形態では、半導体レーザの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。例えば、n型クラッド層21と活性層22との間、および活性層22とp型クラッド層23との間に、光閉じ込めのためのガイド層を設けるようにしてもよい。
加えてまた、本発明は、上記実施の形態で説明したような突出部25を備えた屈折率導波型のもののほか、利得導波型のものにも適用可能である。
更にまた、変形例1〜6は上記第1の実施の形態だけでなく、第2および第3の実施の形態にも適用することができる。
加えてまた、本発明は、半導体レーザに限らず、LED(Light Emitting Diode)など、基板を切断した端面に被覆膜を有する半導体発光素子およびその製造方法に広く適用可能である。
本発明の第1の実施の形態に係る半導体レーザの構成を表す断面図である。 図1に示した半導体レーザをn側電極の側から見た構成を表す平面図である。 図1に示した半導体レーザの製造方法を工程順に表す断面図である。 図3に続く工程を表す断面図である。 図4に続く工程を表す断面図である。 図5に続く工程を表す断面図である。 図1に示した半導体レーザのp側電極およびn側電極の変形例を表す断面図である。 本発明の変形例1を表す平面図である。 変形例2を表す平面図である。 変形例3を表す平面図である。 変形例4を表す平面図である。 変形例5を表す平面図である。 変形例6を表す平面図である。 本発明の第2の実施の形態に係る半導体レーザの構成を表す断面図である。 図14に示した半導体レーザのp側電極およびn側電極の変形例を表す断面図である。 本発明の第3の実施の形態に係る半導体レーザの構成を表す断面図である。 図16に示した半導体レーザのp側電極およびn側電極の変形例を表す断面図である。 図2に示した半導体レーザの変形例を表す平面図である。 図2に示した半導体レーザの他の変形例を表す平面図である。 図2に示した半導体レーザの更に他の変形例を表す断面図である。 従来の半導体レーザの製造方法を説明するための断面図である。 従来の半導体レーザの他の製造方法を説明するための断面図である。
符号の説明
1…チップ領域、10…基板、10F…主出射側端面、10R…後方端面、11…第1面、12…第2面、12A…凹部、12B…段差部、12D…切欠き、21…n型クラッド層、22…活性層、22A…発光領域(電流注入領域)、23…p型クラッド層、24…p側コンタクト層、25…突出部、26…電流狭窄層、30…p側電極、40…n側電極、50F,50R…被覆膜、60…エッチング保護膜

Claims (6)

  1. 半導体基板の第1面に、発光領域を含む半導体層および第1電極を順に有し、第2面に第2電極を有する半導体発光素子であって、
    前記半導体基板の第2面に前記第2電極の厚みよりも深い凹部が設けられ、前記凹部以外の領域は前記凹部よりも突出した段差部となっており、
    前記第2電極は前記第2面のうち少なくとも前記凹部に形成されている
    ことを特徴とする半導体発光素子。
  2. 前記段差部は、前記第2面のうち前記発光領域に対向する領域を回避して設けられている
    ことを特徴とする請求項1記載の半導体発光素子。
  3. 前記第2電極は前記凹部の底面に形成され、前記第1電極は前記半導体層の全面にわたって形成されている
    ことを特徴とする請求項1記載の半導体発光素子。
  4. 前記第2電極は前記第2面の全面にわたって形成され、前記第1電極は前記半導体層の発光領域に対応して形成されている
    ことを特徴とする請求項1記載の半導体発光素子。
  5. 半導体基板の第1面に、発光領域を含む半導体層および第1電極を順に有し、第2面に第2電極を有する半導体発光素子の製造方法であって、
    前記半導体基板の第1面に前記半導体層および前記第1電極を順に形成する工程と、
    前記半導体基板の第2面に前記第2電極の厚みよりも深い凹部を設けることにより、前記凹部以外の領域を前記凹部よりも突出した段差部とする工程と、
    前記第2面のうち少なくとも前記凹部に前記第2電極を形成する工程と、
    前記半導体基板を切断することにより複数のバーを形成する工程と、
    前記複数のバーを、前記第1電極および前記第2電極を互いに対向させて積み重ね、切断面に被覆膜を形成する工程と
    を含むことを特徴とする半導体発光素子の製造方法。
  6. 前記段差部を、前記第2面のうち前記発光領域に対向する領域を回避して設ける
    ことを特徴とする請求項5記載の半導体発光素子の製造方法。


JP2006241410A 2006-09-06 2006-09-06 半導体発光素子の製造方法 Expired - Fee Related JP4244058B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006241410A JP4244058B2 (ja) 2006-09-06 2006-09-06 半導体発光素子の製造方法
US11/896,682 US20080054272A1 (en) 2006-09-06 2007-09-05 Semiconductor light-emitting device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006241410A JP4244058B2 (ja) 2006-09-06 2006-09-06 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2008066447A true JP2008066447A (ja) 2008-03-21
JP4244058B2 JP4244058B2 (ja) 2009-03-25

Family

ID=39150240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006241410A Expired - Fee Related JP4244058B2 (ja) 2006-09-06 2006-09-06 半導体発光素子の製造方法

Country Status (2)

Country Link
US (1) US20080054272A1 (ja)
JP (1) JP4244058B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014207290A (ja) * 2013-04-11 2014-10-30 三菱電機株式会社 半導体装置及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7512167B2 (en) * 2004-09-24 2009-03-31 Sanyo Electric Co., Ltd. Integrated semiconductor laser device and method of fabricating the same
JP2012248812A (ja) * 2011-05-31 2012-12-13 Sumitomo Electric Ind Ltd 半導体光集積素子の製造方法
DE102014102037A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Halbleitervorrichtung und Verfahren zum Aufbringen einer Beschichtung auf mehrere Halbleitervorrichtungen

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657237B2 (en) * 2000-12-18 2003-12-02 Samsung Electro-Mechanics Co., Ltd. GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same
US6744072B2 (en) * 2001-10-02 2004-06-01 Xerox Corporation Substrates having increased thermal conductivity for semiconductor structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014207290A (ja) * 2013-04-11 2014-10-30 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4244058B2 (ja) 2009-03-25
US20080054272A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
JP4671617B2 (ja) 集積型半導体レーザ素子
JP4352337B2 (ja) 半導体レーザおよび半導体レーザ装置
US8513683B2 (en) Optical integrated semiconductor light emitting device
JP4660224B2 (ja) 半導体レーザ装置
US20110281382A1 (en) Nitride-based semiconductor device and method of fabricating the same
JP2007266575A (ja) 半導体レーザ素子及び半導体レーザ装置
JP4244058B2 (ja) 半導体発光素子の製造方法
JP2004319987A (ja) 半導体レーザ素子
JP2010050362A (ja) マルチビーム半導体レーザ
JP5273459B2 (ja) 半導体レーザの製造方法
US7817694B2 (en) Semiconductor laser apparatus and manufacturing method thereof
JP4935676B2 (ja) 半導体発光素子
JP4219147B2 (ja) 多波長レーザ装置
JP2001244560A (ja) 半導体発光装置の製造方法及び半導体発光装置
JP2010278136A (ja) 半導体レーザ
JP2006351966A (ja) 多波長半導体レーザ素子
JP2010123726A (ja) 半導体レーザおよびその製造方法
JP2006108225A (ja) 半導体レーザ
US20240162686A1 (en) Semiconductor laser
JPH10135561A (ja) 光素子およびその製造方法
JP4839497B2 (ja) 半導体発光装置及び半導体発光装置の製造方法
JP4977992B2 (ja) 半導体発光装置およびその製造方法
JP5610032B2 (ja) 半導体レーザの製造方法
JP2006269988A (ja) 半導体レーザ
JP2013143435A (ja) 半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080924

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081211

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees