JP2008042075A - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008042075A JP2008042075A JP2006216984A JP2006216984A JP2008042075A JP 2008042075 A JP2008042075 A JP 2008042075A JP 2006216984 A JP2006216984 A JP 2006216984A JP 2006216984 A JP2006216984 A JP 2006216984A JP 2008042075 A JP2008042075 A JP 2008042075A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- metal layer
- contact plug
- forming
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 109
- 229910052751 metal Inorganic materials 0.000 claims abstract description 82
- 239000002184 metal Substances 0.000 claims abstract description 82
- 239000011229 interlayer Substances 0.000 claims abstract description 56
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 25
- 239000003990 capacitor Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 19
- 238000003860 storage Methods 0.000 claims description 16
- 229910052721 tungsten Inorganic materials 0.000 claims description 14
- 239000010937 tungsten Substances 0.000 claims description 14
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 13
- 239000010936 titanium Substances 0.000 claims description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000005055 memory storage Effects 0.000 abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 description 39
- 238000009792 diffusion process Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- -1 for example Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】コンタクトプラグを高い歩留まりにて形成し、半導体記憶装置の製造過程における歩留まりを向上させる構造の半導体記憶装置及びその製造方法を提供する。
【解決手段】本発明の半導体記憶装置は、半導体基板と、半導体基板の表面に形成されたＭＯＳトランジスタと、ＭＯＳトランジスタのゲート間に配置され、ＭＯＳトランジスタのソース及びドレインそれぞれに接続された多結晶シリコン膜のセルコンタクトプラグと、セルコンタクトプラグ上に設けられたパッド金属層と、パッド金属層上に設けられた層間絶縁膜と、層間絶縁膜上に設けられた記憶容量部と、層間絶縁膜を貫通する開口部に配置され、記憶容量部と前記パッド金属層を接続するコンタクトプラグとを有する。
【選択図】図１
【解決手段】本発明の半導体記憶装置は、半導体基板と、半導体基板の表面に形成されたＭＯＳトランジスタと、ＭＯＳトランジスタのゲート間に配置され、ＭＯＳトランジスタのソース及びドレインそれぞれに接続された多結晶シリコン膜のセルコンタクトプラグと、セルコンタクトプラグ上に設けられたパッド金属層と、パッド金属層上に設けられた層間絶縁膜と、層間絶縁膜上に設けられた記憶容量部と、層間絶縁膜を貫通する開口部に配置され、記憶容量部と前記パッド金属層を接続するコンタクトプラグとを有する。
【選択図】図１
Description
本発明は、半導体記憶装置の構造及びその製造方法に関し、特にＤＲＡＭ（Dynamic Ramdom Access Memory）におけるメモリセル部のコンタクト構造に特徴を有する半導体記憶装置の構造及びその製造方法に関するものである。
ＤＲＡＭなどのメモリセルは、選択用のトランジスタとキャパシタとから構成されているが、微細化に伴い、トランジスタのソース及びドレインを構成する拡散層に対するコンタクトの形成が困難となってきている。
このコンタクト部分には、図６に示すように、通常、セルコンタクトパッド方式（ポリシリコンのパッドを用いたコンタクトプラグによるトランジスタセル、すなわち拡散層とのコンタクト方式）が用いられている。
すなわち、ポリシリコンのセルコンタクトプラグを用い、ソース９及びドレイン１０の拡散層に対するコンタクトを形成する（例えば、特許文献１参照）。図６および図８はメモリセル領域の断面構造の概念図である。図７は従来のメモリセル領域の平面を示す概念図であり、図６および図８は図７においてＡ−Ａ’における線示視断面を示す概念図である。
このコンタクト部分には、図６に示すように、通常、セルコンタクトパッド方式（ポリシリコンのパッドを用いたコンタクトプラグによるトランジスタセル、すなわち拡散層とのコンタクト方式）が用いられている。
すなわち、ポリシリコンのセルコンタクトプラグを用い、ソース９及びドレイン１０の拡散層に対するコンタクトを形成する（例えば、特許文献１参照）。図６および図８はメモリセル領域の断面構造の概念図である。図７は従来のメモリセル領域の平面を示す概念図であり、図６および図８は図７においてＡ−Ａ’における線示視断面を示す概念図である。
以下、図６および図８を用いて、従来のセルコンタクトパッド方式によるセルコンタクトプラグの形成方法について説明する。
最初に、図６に示すように、基板１における一方の主面（図の上側の面）に素子分離膜２を形成し、トランジスタのチャネル領域にゲート絶縁膜３を介して、多結晶シリコン膜４、金属（例えば、高融点金属及びそのシリサイド）膜５およびＳiＮ（窒化シリコン）からなる絶縁膜７を順次形成した後、リソグラフィとドライエッチングにより、絶縁膜７をエッチングする。その後、絶縁膜７をマスクとして金属膜５および多結晶シリコン膜４をエッチングし、ゲート電極６を形成する。
その後、全面にＳｉＮを形成し、エッチバックしてゲート電極６の側壁にサイドウォール膜８を形成する。
ゲート電極６およびサイドウオール膜８をマスクとして、イオン注入を行い、ソース９及びドレイン１０の拡散層を形成する。
最初に、図６に示すように、基板１における一方の主面（図の上側の面）に素子分離膜２を形成し、トランジスタのチャネル領域にゲート絶縁膜３を介して、多結晶シリコン膜４、金属（例えば、高融点金属及びそのシリサイド）膜５およびＳiＮ（窒化シリコン）からなる絶縁膜７を順次形成した後、リソグラフィとドライエッチングにより、絶縁膜７をエッチングする。その後、絶縁膜７をマスクとして金属膜５および多結晶シリコン膜４をエッチングし、ゲート電極６を形成する。
その後、全面にＳｉＮを形成し、エッチバックしてゲート電極６の側壁にサイドウォール膜８を形成する。
ゲート電極６およびサイドウオール膜８をマスクとして、イオン注入を行い、ソース９及びドレイン１０の拡散層を形成する。
次に、半導体基板全面に対して燐などを含有した多結晶シリコン膜２００を、ＣＶＤ（Chemical Vapor Deposition）法により堆積させ、ソース９及びドレイン１０に対してそれぞれ接続するコンタクトプラグ１２及び１３を以下のように形成する。
堆積させた多結晶シリコン膜２００をＣＭＰ（Chemical Mechanical Polishing）法により平坦化し、レジストを塗布する。
そして、コンタクトプラグを形成するためのマスクを用いてフォトリソグラフィを行い、ホトレジストパターン１００を形成する。
堆積させた多結晶シリコン膜２００をＣＭＰ（Chemical Mechanical Polishing）法により平坦化し、レジストを塗布する。
そして、コンタクトプラグを形成するためのマスクを用いてフォトリソグラフィを行い、ホトレジストパターン１００を形成する。
次に、図８に示すように、上記レジストパターン１００をマスクとして、異方性エッチングを行い、上記多結晶シリコン膜２００を、各コンタクト毎に分離し、ソース９の拡散層と接続するコンタクトプラグ１２と、ドレイン１０の拡散層と接続するコンタクトプラグ１３とを形成する。
そして、全面に層間絶縁膜１１を形成し、ＣＭＰ法などを用いて平坦化し、セルコンタクトプラグ１２及び１３の表面を露出させる。
そして、全面に層間絶縁膜１１を形成し、ＣＭＰ法などを用いて平坦化し、セルコンタクトプラグ１２及び１３の表面を露出させる。
これにより、高度に微細化が進んだＤＲＡＭなどにおいては、メモリセル内のコンタクトのゲート電極６に対する平面視による重ね合わせ余裕を大きくするセルコンタクトプラグを形成することができる。
そして、図示しないが、セルコンタクトプラグ１２上部にはデータを蓄積する蓄積容量部が形成され、セルコンタクトプラグ１３上部には上記蓄積容量部に対し、データを読み出し、あるいはデータの書き込みを行うためのビット線が形成される。
特開２００２−０８３８８１号公報
そして、図示しないが、セルコンタクトプラグ１２上部にはデータを蓄積する蓄積容量部が形成され、セルコンタクトプラグ１３上部には上記蓄積容量部に対し、データを読み出し、あるいはデータの書き込みを行うためのビット線が形成される。
上述の方法で形成するセルコンタクトプラグはコンタクトのゲート電極に対する余裕を大きくする効果があり、メモリセルの高密度化に好適な構成である。
しかしながら、図７に示すようにセルコンタクトプラグを形成するためのホトレジストパターンは、セルコンタクトプラグが島状に配置されて形成されるために、平面視にてドットパターンであり、断面が図９に示すように柱状の形状をしている。
このため、デザインルールの縮小化に伴い、ドットパターンのアスペクト比（高さと幅の比）が大きくなると、ホトレジストの現像やリンスなどの湿式処理工程で倒壊しやすくなり、微細なドットパターンの形成が困難となる問題がある。
しかしながら、図７に示すようにセルコンタクトプラグを形成するためのホトレジストパターンは、セルコンタクトプラグが島状に配置されて形成されるために、平面視にてドットパターンであり、断面が図９に示すように柱状の形状をしている。
このため、デザインルールの縮小化に伴い、ドットパターンのアスペクト比（高さと幅の比）が大きくなると、ホトレジストの現像やリンスなどの湿式処理工程で倒壊しやすくなり、微細なドットパターンの形成が困難となる問題がある。
したがって、従来のセルコンタクトプラグの形成方法においては、図９に示すように、ホトレジストパターンが倒れたり、剥がれたり等の問題が発生することにより、半導体記憶装置の製造における歩留まりが低下する問題がある。
本発明は、このような事情に鑑みてなされたもので、セルコンタクトプラグを高い歩留まりにて形成し、半導体記憶装置の製造過程における歩留まりを向上させる構造の半導体記憶装置及びその製造方法を提供することを目的とする。
本発明は、このような事情に鑑みてなされたもので、セルコンタクトプラグを高い歩留まりにて形成し、半導体記憶装置の製造過程における歩留まりを向上させる構造の半導体記憶装置及びその製造方法を提供することを目的とする。
本発明の半導体記憶装置は、半導体基板と、該半導体基板の表面に形成されたＭＯＳトランジスタと、該ＭＯＳトランジスタのゲート間に配置され、ＭＯＳトランジスタのソース及びドレインそれぞれに接続された多結晶シリコン膜のセルコンタクトプラグと、該セルコンタクトプラグ上に設けられたパッド金属層と、該パッド金属層上に設けられた層間絶縁膜と、該層間絶縁膜上に設けられた記憶容量部と、前記層間絶縁膜を貫通する開口部に配置され、該記憶容量部と前記パッド金属層を接続するコンタクトプラグとを有することを特徴とする。
本発明の半導体記憶装置は、前記パッド金属層がタングステン層／窒化チタン層／チタン層の積層構造からなることを特徴とする。
本発明の半導体記憶装置は、前記コンタクトプラグが金属層からなることを特徴とする。
本発明の半導体記憶装置は、半導体基板上に、ＭＯＳトランジスタを形成する工程と、隣接する該ＭＯＳトランジスタのゲート電極間に配置され、ＭＯＳトランジスタのソースまたはドレインに接続されるセルコンタクトプラグとなる多結晶シリコン膜を堆積して表面を平坦化する工程と、多結晶シリコン膜の上に金属層からなるパッド金属層を形成する工程と、該パッド金属層をマスクとして、前記多結晶シリコンをエッチングして、セルコンタクトプラグを形成する工程とを有することを特徴とする。
本発明の半導体記憶装置は、前記パッド金属層を形成する工程が、前記多結晶シリコン膜の上に絶縁膜を形成する工程と、前記セルコンタクトプラグを形成する部分の絶縁膜をエッチングして、開口部を設ける工程と、全面に金属膜を形成する工程と、平坦化処理を行い、開口部内の金属層のみを残し、パッド金属層を形成する工程とを有することを特徴とする。
本発明の半導体記憶装置は、前記パッド金属層がタングステン層／窒化チタン層／チタン層の積層構造で形成されていることを特徴とする。
本発明の半導体記憶装置の製造方法は、前記セルコンタクトプラグを形成する工程の後、全面に第１の層間絶縁膜を形成して表面を平坦化し、前記パッド金属層の表面を露出させる工程と、前記パッド金属層及び第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜を貫通して、前記パッド金属層表面に達する開口部を形成する工程と、該開口部内にコンタクトプラグを形成する工程と、該第２の層間絶縁膜上に、前記コンタクトプラグと接続される記憶容量部を形成する工程とを有することを特徴とする。
本発明の半導体記憶装置の製造方法は、前記コンタクトプラグが金属により形成されることを特徴とする。
以上説明したように、本発明によれば、従来の様にドット状のホトレジストパターンを形成して、異方性エッチングによりセルコンタクトプラグを形成するのではなく、セルコンタクトプラグを形成する際に、多結晶シリコン膜上に形成された絶縁膜に対してセルコンタクトプラグ形状の開口部を形成し、この開口部内に金属層からなるパッド金属層を形成し、このパッド金属層をマスクとして、多結晶シリコン膜をエッチングしてセルコンタクトプラグを形成する。ドット状パターンに代えてホール状のホトレジストパターンを使用することにより、ホトレジストパターンの倒れや剥がれを防止することができ、セルコンタクトプラグ形成の歩留まりを向上させることができ、半導体装置の製造において安定した歩留まりを得ることが可能となる。
また、本発明によれば、多結晶シリコン膜からなるセルコンタクトプラグ上にパッド金属層を設けており、このパッド金属層がタングステン層／窒化チタン層／チタン層の積層構造で形成される。最下層のチタン層は、多結晶シリコン膜とチタンシリサイドを形成して接触抵抗を低減し、中間層の窒化チタン層はタングステン層と多結晶シリコン膜との反応を防止するバリヤとして機能する。その結果、このパッド金属層をバッファ層とすることができ、多結晶シリコンからなるセルコンタクトプラグの上に、金属のコンタクトプラグを形成することが可能となる。金属のコンタクトプラグを用いることにより、従来の多結晶シリコン膜をコンタクトプラグに用いた場合に比較して、データを蓄積するための記憶容量部間との配線における直列抵抗を、低下させる（１／５程度に低下させる）ことができる。
以下、本発明の一実施形態による半導体記憶装置を図面を参照して説明する。図１は同実施形態の断面構造を示す概念図である。
この図において、半導体基板１は所定濃度の不純物を含有する半導体、例えばシリコンにて形成されている。
素子分離領域２は、上記半導体基板１の表面にＳＴＩ（Shallow Trench Isolation）法により、トランジスタ形成領域以外の部分に形成され、トランジスタ（選択用トランジスタ）を絶縁分離する。
この図において、半導体基板１は所定濃度の不純物を含有する半導体、例えばシリコンにて形成されている。
素子分離領域２は、上記半導体基板１の表面にＳＴＩ（Shallow Trench Isolation）法により、トランジスタ形成領域以外の部分に形成され、トランジスタ（選択用トランジスタ）を絶縁分離する。
トランジスタ形成領域において、ゲート絶縁膜３は、半導体基板１表面に、例えば熱酸化などにより、シリコン酸化膜として形成されている。
ゲート電極６は多結晶シリコン膜４と金属膜５との多層膜により形成されており、多結晶シリコン膜４はＣＶＤ法での成膜時に不純物を含有させて形成するドープト多結晶シリコン膜を用いることができる。金属膜５はタングステン（Ｗ）や、タングステンシリサイド（ＷＳi）などの高融点金属を用いることができる。
上記ゲート電極６の上に、すなわち金属膜５の上には窒化シリコン（ＳiＮ）等の絶縁膜７が形成され、ゲート電極６の側壁には窒化シリコンなどの絶縁膜によるサイドウォール８が形成されている。
ゲート電極６は多結晶シリコン膜４と金属膜５との多層膜により形成されており、多結晶シリコン膜４はＣＶＤ法での成膜時に不純物を含有させて形成するドープト多結晶シリコン膜を用いることができる。金属膜５はタングステン（Ｗ）や、タングステンシリサイド（ＷＳi）などの高融点金属を用いることができる。
上記ゲート電極６の上に、すなわち金属膜５の上には窒化シリコン（ＳiＮ）等の絶縁膜７が形成され、ゲート電極６の側壁には窒化シリコンなどの絶縁膜によるサイドウォール８が形成されている。
上記ゲート電極６の一端の半導体基板１表面にソース９の拡散層が形成され、ゲート電極６の他端にドレイン１０の拡散層が形成されている。
上記絶縁膜７及びサイドウォール８により自己整合的に形成された各コンタクトホールに、ソース９の拡散層と接続されたセルコンタクトプラグ１２と、ドレイン１０の拡散層と接続されたセルコンタクトプラグ１３とが、所定の不純物濃度の多結晶シリコン膜にて形成されている。セルコンタクトプラグは、トランジスタのソース及びドレインの拡散層に対して接続するコンタクトプラグを示している。
上記絶縁膜７及びサイドウォール８により自己整合的に形成された各コンタクトホールに、ソース９の拡散層と接続されたセルコンタクトプラグ１２と、ドレイン１０の拡散層と接続されたセルコンタクトプラグ１３とが、所定の不純物濃度の多結晶シリコン膜にて形成されている。セルコンタクトプラグは、トランジスタのソース及びドレインの拡散層に対して接続するコンタクトプラグを示している。
セルコンタクトプラグ１２および１３の上部は、ゲート電極６の側面よりもゲート電極６側に迫り出すように形成されており、その表面がソース９及びドレイン１０各々の拡散層との接触面積よりも大きな露出表面積を有している。
セルコンタクトプラグ１２及び１３の上面にはパッド金属層５０が形成されており、このパッド金属層５０はタングステン層／窒化チタン層／チタン層の多層膜にて構成されている。
セルコンタクトプラグ１２及び１３各々の間に形成される溝部には第１の層間絶縁膜１１が形成されている。すなわち、セルコンタクトプラグ１２及び１３各々は、上記第１の層間絶縁膜１１により、それぞれ隣接する他のセルコンタクトプラグと電気的に絶縁され、上記パッド金属層５０上面が第１の層間絶縁膜１１から露出している。
パッド金属層５０上及び第１の層間絶縁膜１１の上には、全面的に第２の層間絶縁膜１４が形成されている。
セルコンタクトプラグ１２及び１３各々の間に形成される溝部には第１の層間絶縁膜１１が形成されている。すなわち、セルコンタクトプラグ１２及び１３各々は、上記第１の層間絶縁膜１１により、それぞれ隣接する他のセルコンタクトプラグと電気的に絶縁され、上記パッド金属層５０上面が第１の層間絶縁膜１１から露出している。
パッド金属層５０上及び第１の層間絶縁膜１１の上には、全面的に第２の層間絶縁膜１４が形成されている。
セルコンタクトプラグ１３上のパッド金属層５０が露出するよう、第２の層間絶縁膜１４を貫通させて、コンタクトホール２５が形成されている。
このコンタクトホール２５内に、金属材料（例えば、チタン／窒化チタン/タングステンの多層膜）からなるコンタクトプラグ１６が形成されている。
上記コンタクトプラグ１６の表面に、タングステン膜などの金属膜からなるビット配線層１７が形成されている。すなわち、ビット配線層１７は、コンタクトプラグ１６，パッド金属層５０及びセルコンタクトプラグ１３１を介して、ドレイン１０の拡散層と接続されている。
ビット配線層１７及び第２の層間絶縁膜１４上に、第３の層間絶縁膜１８が形成されている。
このコンタクトホール２５内に、金属材料（例えば、チタン／窒化チタン/タングステンの多層膜）からなるコンタクトプラグ１６が形成されている。
上記コンタクトプラグ１６の表面に、タングステン膜などの金属膜からなるビット配線層１７が形成されている。すなわち、ビット配線層１７は、コンタクトプラグ１６，パッド金属層５０及びセルコンタクトプラグ１３１を介して、ドレイン１０の拡散層と接続されている。
ビット配線層１７及び第２の層間絶縁膜１４上に、第３の層間絶縁膜１８が形成されている。
セルコンタクトプラグ１２上面のパッド金属層５０の表面が露出するよう、第２の層間絶縁膜１４及び第３の層間絶縁膜１８を貫通させて、コンタクトホール１５が形成されている。
コンタクトホール１５内には、金属材料（例えば、チタン／窒化チタン/タングステンの多層膜チタンからなるコンタクトプラグ１９が形成されている。
コンタクトプラグ１９の露出面及び第３の層間絶縁膜１８上に、第４の層間絶縁膜２０を形成する。第１の層間絶縁膜１１、第２の層間絶縁膜１４、第３の層間絶縁膜１８及び第４の層間絶縁膜２０各々はシリコン酸化膜、ＰＳＧ（燐が含有されたシリコン酸化膜）あるいはＢＰＳＧ（ボロン及び燐が含有されたシリコン酸化膜）により形成されている。
コンタクトホール１５内には、金属材料（例えば、チタン／窒化チタン/タングステンの多層膜チタンからなるコンタクトプラグ１９が形成されている。
コンタクトプラグ１９の露出面及び第３の層間絶縁膜１８上に、第４の層間絶縁膜２０を形成する。第１の層間絶縁膜１１、第２の層間絶縁膜１４、第３の層間絶縁膜１８及び第４の層間絶縁膜２０各々はシリコン酸化膜、ＰＳＧ（燐が含有されたシリコン酸化膜）あるいはＢＰＳＧ（ボロン及び燐が含有されたシリコン酸化膜）により形成されている。
コンタクトプラグ１９の表面が露出される位置に、第４の層間絶縁膜２０を貫通させて、記憶容量部６０を構成するための開口部３０が形成されている。
開口部３０内周面には金属からなる下部電極２１が所定の厚さにて、コンタクトプラグ１９と接続するよう形成されている。
上記下部電極２１表面を含め第４の層間絶縁膜２０上に、所定の厚さにて容量絶縁膜２２が形成されている。
容量絶縁膜２２上には、上部電極２３が形成されている。すなわち、下部電極２１，容量絶縁膜２２及び上部電極２３により、データを蓄積する容量記憶部６０となるキャパシタが形成されている。
開口部３０内周面には金属からなる下部電極２１が所定の厚さにて、コンタクトプラグ１９と接続するよう形成されている。
上記下部電極２１表面を含め第４の層間絶縁膜２０上に、所定の厚さにて容量絶縁膜２２が形成されている。
容量絶縁膜２２上には、上部電極２３が形成されている。すなわち、下部電極２１，容量絶縁膜２２及び上部電極２３により、データを蓄積する容量記憶部６０となるキャパシタが形成されている。
次に、図１、図２，図３，図４及び図５により、上記第１の実施形態による半導体記憶装置の製造方法について説明する。以下の説明においては、ＤＲＡＭのメモリセル領域の製造方法について説明する。また、周辺回路領域の製造方法についてはメモリセル領域のトランジスタの製造方法と同様のため省略する。
図２は、本実施形態の特徴部分を明確に説明するため、容量記憶部６０を除き、図１のＣ-Ｃ線以下の層における（ビット配線は含む）半導体記憶装置の平面構造を示す概念図である。図３〜図５は、本発明の特徴的な製造工程部分を主に説明するものであり、図２における線Ｂ−Ｂ’における半導体記憶装置の線視断面の構造を示す概念図である（図１も同様）。
図２は、本実施形態の特徴部分を明確に説明するため、容量記憶部６０を除き、図１のＣ-Ｃ線以下の層における（ビット配線は含む）半導体記憶装置の平面構造を示す概念図である。図３〜図５は、本発明の特徴的な製造工程部分を主に説明するものであり、図２における線Ｂ−Ｂ’における半導体記憶装置の線視断面の構造を示す概念図である（図１も同様）。
例えば、図３に示すように、Ｐ型の単結晶シリコンよりなる半導体基板１の主面にトランジスタ形成領域を区画するため、ＳＴＩ法より素子分離膜２を、この半導体基板１の主面においてトランジスタ形成領域以外の全ての部分に形成する。
そして、熱酸化法により半導体表面を酸化してシリコン酸化膜とすることにより、トランジスタ形成領域に厚さ４ｎｍのゲート絶縁膜３を形成する。
次に、このゲート絶縁膜３上にモノシラン（ＳiＨ4）及びフォスヒン(ＰＨ3)を原料ガスとして、ＣＶＤ法により、Ｎ型の不純物が含有された７０ｎｍの厚さの多結晶シリコン膜４を形成する。
そして、熱酸化法により半導体表面を酸化してシリコン酸化膜とすることにより、トランジスタ形成領域に厚さ４ｎｍのゲート絶縁膜３を形成する。
次に、このゲート絶縁膜３上にモノシラン（ＳiＨ4）及びフォスヒン(ＰＨ3)を原料ガスとして、ＣＶＤ法により、Ｎ型の不純物が含有された７０ｎｍの厚さの多結晶シリコン膜４を形成する。
次に、上記多結晶シリコン膜４上に、スパッタリング法により金属膜５として、例えばタングステン，窒化タングステン、タングステンシリサイド等の高融点金属を５０ｎｍの厚さに堆積させる。
そして、上記金属膜５上にモノシランとアンモニア（ＮＨ3）を原料ガスとして、プラズマＣＶＤ法により、窒化シリコン膜からなる絶縁膜７を厚さ７０ｎｍにて堆積させる。
次に、上記絶縁膜７上にレジストを塗布し、ゲート電極６形成用のマスクを用い、フォトリソグラフィによりゲート電極６形成用のホトレジストパターンを形成する。
そして、上記金属膜５上にモノシランとアンモニア（ＮＨ3）を原料ガスとして、プラズマＣＶＤ法により、窒化シリコン膜からなる絶縁膜７を厚さ７０ｎｍにて堆積させる。
次に、上記絶縁膜７上にレジストを塗布し、ゲート電極６形成用のマスクを用い、フォトリソグラフィによりゲート電極６形成用のホトレジストパターンを形成する。
そして、上記ホトレジストパターンをマスクとして、異方性エッチングにより、絶縁膜７をエッチングする。ホトレジストパターンを除去した後、絶縁膜７をマスクとして金属膜５及び多結晶シリコン膜４をエッチングし、ゲート電極６を形成する。
次に、ＣＶＤ法を用い、全面に窒化シリコン膜を４０ｎｍの厚さにより堆積させ、エッチバックを行うことにより、サイドウォール８を形成する。
次に、ＣＶＤ法を用い、全面に窒化シリコン膜を４０ｎｍの厚さにより堆積させ、エッチバックを行うことにより、サイドウォール８を形成する。
そして、ゲート電極６及びサイドウォール８をマスクとして、注入エネルギを１５〜３０eVにて、５×１０１２〜１×１０１３ｃｍ−２のＮ型不純物（例えば、砒素：Ａs）のイオン注入を行い、窒素雰囲気中にて９００〜１０００℃にて１min間のアニーリングを行い、ソース９及びドレイン１０の拡散層の形成を行う。なお、サイドウオール８を形成する前に、予め上記条件で、ソース９及びドレイン１０の拡散層の形成を行うイオン注入を行なうこともできる。
上述したように、トランジスタ形成領域において、トランジスタ構造を形成した後、多結晶シリコン膜２００を、多結晶シリコン４と同様にＣＶＤ法により、３００ｎｍの厚さに堆積し、ＣＭＰ法により平坦化し、半導体基板の表面から約２５０ｎｍの厚さとする。
上述したように、トランジスタ形成領域において、トランジスタ構造を形成した後、多結晶シリコン膜２００を、多結晶シリコン４と同様にＣＶＤ法により、３００ｎｍの厚さに堆積し、ＣＭＰ法により平坦化し、半導体基板の表面から約２５０ｎｍの厚さとする。
次に、上記多結晶シリコン膜２００上にプラズマＣＶＤ法により、例えば、シリコン酸化膜よりなるマスク絶縁膜３００を、２５０ｎｍ〜３００ｎｍの厚さに堆積させる。
そして、上記マスク絶縁膜３００上にホトレジストを３００ｎｍの厚さに塗布し、セルコンタクトプラグ部分のマスク絶縁膜３００を除去するマスクを用い、フォトリソグラフィにより、ホトレジストパターン１００を形成する。
このとき、従来例の柱状となるホトレジストパターンとは異なり、ホール状、すなわち蜂の巣形状のホトレジストパターン１００が形成される。このため、全体がネットワーク状に接続されたホトレジストパターンとなるため、従来例と異なりアスペクト比の影響を受けにくくなり、ホトレジストの現像やリンスなどの湿式処理工程におけるホトレジストパターンの倒れや剥がれを防止することができる。
そして、上記マスク絶縁膜３００上にホトレジストを３００ｎｍの厚さに塗布し、セルコンタクトプラグ部分のマスク絶縁膜３００を除去するマスクを用い、フォトリソグラフィにより、ホトレジストパターン１００を形成する。
このとき、従来例の柱状となるホトレジストパターンとは異なり、ホール状、すなわち蜂の巣形状のホトレジストパターン１００が形成される。このため、全体がネットワーク状に接続されたホトレジストパターンとなるため、従来例と異なりアスペクト比の影響を受けにくくなり、ホトレジストの現像やリンスなどの湿式処理工程におけるホトレジストパターンの倒れや剥がれを防止することができる。
次に、異方性エッチングにより、セルコンタクトプラグを形成する部分、すなわち図２におけるパッド金属層５０が形成される領域のマスク絶縁膜３００を除去するためのエッチングを行い、平面視においてセルコンタクトプラグ上部の表面に形成するパッド金属層５０と同一形状の開口部４００を形成する。
そして、図４に示すように、ホトレジストパターン１００を除去し、露出されている多結晶シリコン膜２００を含め、全面にスパッタリング法により、チタン（Ｔi）を１０ｎｍの厚さに、窒化チタン（ＴiＮ）を４０ｎｍの厚さに、タングステン（Ｗ）を２５０ｎｍの厚さに順次堆積させ、ＣＭＰにより平坦化処理を行い、開口部４００以外に堆積されたＷ／ＴiＮ／Ｔiの各層を除去し、開口部４００内部にパッド金属層５０を形成する。
そして、図４に示すように、ホトレジストパターン１００を除去し、露出されている多結晶シリコン膜２００を含め、全面にスパッタリング法により、チタン（Ｔi）を１０ｎｍの厚さに、窒化チタン（ＴiＮ）を４０ｎｍの厚さに、タングステン（Ｗ）を２５０ｎｍの厚さに順次堆積させ、ＣＭＰにより平坦化処理を行い、開口部４００以外に堆積されたＷ／ＴiＮ／Ｔiの各層を除去し、開口部４００内部にパッド金属層５０を形成する。
次に、図５に示すように、上記パッド金属層５０をマスクとし、マスク絶縁層３００及び平面視にてその直下に位置する多結晶シリコン膜２００を、ＨＢr（またはＨＣｌ）＋Ｈ2（またはＨe）のエッチング用ガスを用いて異方性エッチングを行う。
これにより、図５に示すように、セルコンタクトプラグ１２および１３とそれらの上部表面に位置するパッド金属層５０とが形成される。
これにより、図５に示すように、セルコンタクトプラグ１２および１３とそれらの上部表面に位置するパッド金属層５０とが形成される。
次に、図１に示すように、全面にプラズマＣＶＤ法により、第１の層間絶縁膜１１を、例えばシリコン酸化膜として、４５０ｎｍの厚さに形成する。その後、ＣＭＰによる平坦化処理を行ない、パッド金属層５０の表面を露出させる。
次に、全面にプラズマＣＶＤ法により、シリコン酸化膜からなる第２の層間絶縁膜１４を３００ｎｍの厚さに形成する。その後、ホトレジストを塗布する。そして、ビット配線層１７にセルコンタクトプラグ１３を接続するコンタクトホールを形成するためのマスクを用いたフォトリソグラフィにより、ホトレジストパターンを形成し、このホトレジストパターンをマスクとし、異方性エッチングを行う。この異方性エッチングの処理により、第２の層間絶縁膜１４を貫通し、セルコンタクトプラグ１３上のパッド金属層５０が露出するコンタクトホール２５を形成する。なお、第１の層間絶縁膜１１の形成を省略し、第２の層間絶縁膜１４で代用しても良い。この場合には、第２の層間絶縁膜１４を形成した後に、ＣＭＰ法により表面の平坦化処理を行なう。
ホトレジストを除去した後に、ＣＶＤ法により、コンタクトホール２５内を含め全面にコンタクトプラグ１６となる金属膜を堆積させ、ＣＭＰによる平坦化処理を行い、コンタクトホール２５から上部表面が露出されたコンタクトプラグ１６を形成する。
次に、全面にプラズマＣＶＤ法により、シリコン酸化膜からなる第２の層間絶縁膜１４を３００ｎｍの厚さに形成する。その後、ホトレジストを塗布する。そして、ビット配線層１７にセルコンタクトプラグ１３を接続するコンタクトホールを形成するためのマスクを用いたフォトリソグラフィにより、ホトレジストパターンを形成し、このホトレジストパターンをマスクとし、異方性エッチングを行う。この異方性エッチングの処理により、第２の層間絶縁膜１４を貫通し、セルコンタクトプラグ１３上のパッド金属層５０が露出するコンタクトホール２５を形成する。なお、第１の層間絶縁膜１１の形成を省略し、第２の層間絶縁膜１４で代用しても良い。この場合には、第２の層間絶縁膜１４を形成した後に、ＣＭＰ法により表面の平坦化処理を行なう。
ホトレジストを除去した後に、ＣＶＤ法により、コンタクトホール２５内を含め全面にコンタクトプラグ１６となる金属膜を堆積させ、ＣＭＰによる平坦化処理を行い、コンタクトホール２５から上部表面が露出されたコンタクトプラグ１６を形成する。
そして、全面に金属膜を形成し、この金属膜上にホトレジストを塗布し、ビット配線層１７を形成するためのマスクを用いたフォトリソグラフィにより、ホトレジストパターンを形成する。このホトレジストパターンをマスクとし、異方性エッチングを行うことにより、上記コンタクトプラグ１６に接続するビット配線層１７を形成する。
ホトレジストを除去した後に、全面にプラズマＣＶＤ法により、第３の層間絶縁膜１８を、例えばシリコン酸化膜として、５００ｎｍの厚さに形成し、ＣＭＰにより平坦化処理を行う。
ホトレジストを除去した後に、全面にプラズマＣＶＤ法により、第３の層間絶縁膜１８を、例えばシリコン酸化膜として、５００ｎｍの厚さに形成し、ＣＭＰにより平坦化処理を行う。
次に、上記層間絶縁膜１８上にホトレジストを塗布し、セルコンタクトプラグ１２と記憶容量部６０の下部電極とを接続するコンタクトホールを形成するマスクを用いたフォトリソグラフィにより、ホトレジストパターンを形成する。そして、このホトレジストパターンをマスクとし、異方性エッチングを行うことにより、第２の層間絶縁膜１４及び第３の層間絶縁膜１８を貫通し、セルコンタクトプラグ１２上のパッド金属層５０が露出するコンタクトホール１５を形成する。
ホトレジストを除去した後、ＣＶＤ法により、上記コンタクトホール１５内を含め全面にコンタクトプラグ１９を形成させるための金属層を堆積させ、ＣＭＰによる平坦化処理を行い、コンタクトホール１５から上部表面が露出されたコンタクトプラグ１９を形成する。
ホトレジストを除去した後、ＣＶＤ法により、上記コンタクトホール１５内を含め全面にコンタクトプラグ１９を形成させるための金属層を堆積させ、ＣＭＰによる平坦化処理を行い、コンタクトホール１５から上部表面が露出されたコンタクトプラグ１９を形成する。
次に、全面にプラズマＣＶＤ法により、第４の層間絶縁膜２０を、例えばシリコン酸化膜として、３０００ｎｍの厚さに形成し、ＣＭＰにより平坦化処理を行う。
上記層間絶縁膜２０上にホトレジストを塗布し、記憶容量部６０を形成する開口部を形成するためのマスクを用いたフォトリソグラフィにより、ホトレジストパターンを形成する。そして、この形成したホトレジストパターンをマスクとし、異方性エッチングを行うことにより、第４の層間絶縁膜２０を貫通し、コンタクトプラグ１９上部表面が露出する開口部３０を形成する。
ホトレジストを除去した後、窒化チタンなどの金属材料をＣＶＤ法により金属層として、３０ｎｍの厚さに堆積させる。
上記層間絶縁膜２０上にホトレジストを塗布し、記憶容量部６０を形成する開口部を形成するためのマスクを用いたフォトリソグラフィにより、ホトレジストパターンを形成する。そして、この形成したホトレジストパターンをマスクとし、異方性エッチングを行うことにより、第４の層間絶縁膜２０を貫通し、コンタクトプラグ１９上部表面が露出する開口部３０を形成する。
ホトレジストを除去した後、窒化チタンなどの金属材料をＣＶＤ法により金属層として、３０ｎｍの厚さに堆積させる。
そして、ホトレジストを塗布し、開口部３０内のみにホトレジストを残存させた後、開口部３０以外、すなわち第４の層間絶縁膜２０表面の金属層をエッチングにより除去する。その後、ホトレジストの除去を行い、容量記憶部６０のキャパシタにおけるコップ形状の下部電極２１を形成する。
次に、全面に、酸化アルミニウムからなる容量絶縁膜２２を、ＡＬＤ（Atomic Layer Deposition）法により、６ｎｍの厚さにて形成する。
この絶縁膜２２上にＣＶＤ法により、上記下部電極２１と同様に窒化チタン膜の金属層を３０ｎｍの厚さにて形成する。この金属層の上に、さらに他の金属層を形成しても良い。
次に、全面に、酸化アルミニウムからなる容量絶縁膜２２を、ＡＬＤ（Atomic Layer Deposition）法により、６ｎｍの厚さにて形成する。
この絶縁膜２２上にＣＶＤ法により、上記下部電極２１と同様に窒化チタン膜の金属層を３０ｎｍの厚さにて形成する。この金属層の上に、さらに他の金属層を形成しても良い。
この金属層上にホトレジストを塗布し、上部電極２３の形状を形成するマスクにて、上部電極２３の加工を行うホトレジストパターンを形成し、このレジストパターンをマスクとしてエッチングを行い、レジストを除去することにより、上部電極２３を形成する。
これにより、下部電極２１がコンタクトプラグ１９に接続された、下部電極２１，絶縁膜２２及び上部電極２３からなる容量記憶部６０が形成される。
上述したプロセスにより、本実施形態による半導体記憶装置のメモリセル領域が形成される。このメモリセル領域の各容量記憶部６０に対して、データの書き込み及び読み出しを行う周辺回路領域についても同様プロセスにより形成することができる。
これにより、下部電極２１がコンタクトプラグ１９に接続された、下部電極２１，絶縁膜２２及び上部電極２３からなる容量記憶部６０が形成される。
上述したプロセスにより、本実施形態による半導体記憶装置のメモリセル領域が形成される。このメモリセル領域の各容量記憶部６０に対して、データの書き込み及び読み出しを行う周辺回路領域についても同様プロセスにより形成することができる。
１…半導体基板
２…素子分離領域
３…ゲート絶縁膜
４，２００…多結晶シリコン膜
５…金属膜
６…ゲート電極
７，２２…絶縁膜
８…サイドウォール
９…ソース
１０…ドレイン
１１…第１の層間絶縁膜
１２，１３…セルコンタクトプラグ
１４…第２の層間絶縁膜
１５，２５…コンタクトホール
１６，１９…コンタクトプラグ
１７…ビット配線層
１８…第３の層間絶縁膜
２０…第４の層間絶縁膜
２１…下部電極
２２…容量絶縁膜
２３…上部電極
３０，４００…開口部
５０…パッド金属層
６０…容量記憶部
３００…マスク絶縁膜
２…素子分離領域
３…ゲート絶縁膜
４，２００…多結晶シリコン膜
５…金属膜
６…ゲート電極
７，２２…絶縁膜
８…サイドウォール
９…ソース
１０…ドレイン
１１…第１の層間絶縁膜
１２，１３…セルコンタクトプラグ
１４…第２の層間絶縁膜
１５，２５…コンタクトホール
１６，１９…コンタクトプラグ
１７…ビット配線層
１８…第３の層間絶縁膜
２０…第４の層間絶縁膜
２１…下部電極
２２…容量絶縁膜
２３…上部電極
３０，４００…開口部
５０…パッド金属層
６０…容量記憶部
３００…マスク絶縁膜
Claims (8)
- 半導体基板と、
該半導体基板の表面に形成されたＭＯＳトランジスタと、
該ＭＯＳトランジスタのゲート間に配置され、ＭＯＳトランジスタのソース及びドレインそれぞれに接続された多結晶シリコン膜のセルコンタクトプラグと、
該セルコンタクトプラグ上に設けられたパッド金属層と、
該パッド金属層上に設けられた層間絶縁膜と、
該層間絶縁膜上に設けられた記憶容量部と、
前記層間絶縁膜を貫通する開口部に配置され、該記憶容量部と前記パッド金属層を接続するコンタクトプラグと
を有することを特徴とする半導体記憶装置。 - 前記パッド金属層がタングステン層／窒化チタン層／チタン層の積層構造からなることを特徴とする請求項１記載の半導体記憶装置。
- 前記コンタクトプラグが金属層からなることを特徴とする請求項２に記載の半導体記憶装置。
- 半導体基板上に、ＭＯＳトランジスタを形成する工程と、
隣接する該ＭＯＳトランジスタのゲート電極間に配置され、ＭＯＳトランジスタのソースまたはドレインに接続されるセルコンタクトプラグとなる多結晶シリコン膜を堆積して表面を平坦化する工程と、
多結晶シリコン膜の上に金属層からなるパッド金属層を形成する工程と、
該パッド金属層をマスクとして、前記多結晶シリコン膜をエッチングして、セルコンタクトプラグを形成する工程と
を有することを特徴とする半導体記憶装置の製造方法。 - 前記パッド金属層を形成する工程が、
前記多結晶シリコン膜の上に絶縁膜を形成する工程と、
前記セルコンタクトプラグを形成する部分の絶縁膜をエッチングして、開口部を設ける工程と、
全面に金属膜を形成する工程と、
平坦化処理を行い、開口部内の金属層のみを残し、パッド金属層を形成する工程と
を有することを特徴とする請求項４記載の半導体記憶装置の製造方法。 - 前記パッド金属層がタングステン層／窒化チタン層／チタン層の積層構造で形成されていることを特徴とする請求項４または請求項５に記載の半導体記憶装置の製造方法。
- 前記セルコンタクトプラグを形成する工程の後、
全面に第１の層間絶縁膜を形成して表面を平坦化し、前記パッド金属層の表面を露出させる工程と、
前記パッド金属層及び第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜を貫通して、前記パッド金属層表面に達する開口部を形成する工程と、
該開口部内にコンタクトプラグを形成する工程と、
該第２の層間絶縁膜上に、前記コンタクトプラグと接続される記憶容量部を形成する工程と
を有することを特徴とする請求項４から請求項６のいずれかに記載の半導体記憶装置の製造方法。 - 前記コンタクトプラグが金属により形成されることを特徴とする請求項７記載の半導体記憶装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006216984A JP4600836B2 (ja) | 2006-08-09 | 2006-08-09 | 半導体記憶装置の製造方法 |
| US11/882,707 US20080251824A1 (en) | 2006-08-09 | 2007-08-03 | Semiconductor memory device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006216984A JP4600836B2 (ja) | 2006-08-09 | 2006-08-09 | 半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008042075A true JP2008042075A (ja) | 2008-02-21 |
| JP4600836B2 JP4600836B2 (ja) | 2010-12-22 |
Family
ID=39176722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006216984A Expired - Fee Related JP4600836B2 (ja) | 2006-08-09 | 2006-08-09 | 半導体記憶装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080251824A1 (ja) |
| JP (1) | JP4600836B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101160014B1 (ko) | 2010-11-10 | 2012-06-25 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101161741B1 (ko) | 2010-12-09 | 2012-07-02 | 에스케이하이닉스 주식회사 | 다마신비트라인을 구비한 반도체장치 제조 방법 |
| US8916447B2 (en) | 2010-11-25 | 2014-12-23 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
| JP7570757B2 (ja) | 2019-10-21 | 2024-10-22 | 三星電子株式会社 | 金属窒化膜の製造方法、及び金属窒化膜を含む電子素子 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102400320B1 (ko) * | 2016-03-03 | 2022-05-20 | 삼성전자주식회사 | 포토마스크 레이아웃, 미세 패턴 형성 방법 및 반도체 장치의 제조 방법 |
| US9853049B2 (en) | 2016-04-21 | 2017-12-26 | Samsung Electronics Co., Ltd. | Memory devices having common source lines including layers of different materials |
| US11158571B2 (en) | 2018-12-20 | 2021-10-26 | Micron Technology, Inc. | Devices including conductive interconnect structures, related electronic systems, and related methods |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198818A (ja) * | 1992-01-20 | 1993-08-06 | Sharp Corp | 不揮発性メモリ装置 |
| JPH09129844A (ja) * | 1995-10-27 | 1997-05-16 | Hitachi Ltd | 半導体集積回路装置及び当該装置の製造方法 |
| JP2000299448A (ja) * | 1999-04-12 | 2000-10-24 | Samsung Electronics Co Ltd | ダイラムセルキャパシタ及び製造方法 |
| JP2002100745A (ja) * | 1998-03-04 | 2002-04-05 | Nec Corp | 容量素子を有する半導体装置及びその製造方法 |
| JP2003332464A (ja) * | 2002-05-10 | 2003-11-21 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
| JP2006114545A (ja) * | 2004-10-12 | 2006-04-27 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5145554A (en) * | 1989-02-23 | 1992-09-08 | Seiko Epson Corporation | Method of anisotropic dry etching of thin film semiconductors |
| TW389988B (en) * | 1998-05-22 | 2000-05-11 | United Microelectronics Corp | Method for forming metal interconnect in dielectric layer with low dielectric constant |
| US6379577B2 (en) * | 1999-06-10 | 2002-04-30 | International Business Machines Corporation | Hydrogen peroxide and acid etchant for a wet etch process |
| JP2002075965A (ja) * | 2000-08-25 | 2002-03-15 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体素子 |
| US6486065B2 (en) * | 2000-12-22 | 2002-11-26 | Matrix Semiconductor, Inc. | Method of forming nonvolatile memory device utilizing a hard mask |
| WO2005037558A2 (en) * | 2003-10-10 | 2005-04-28 | Dimatix, Inc. | Print head with thin membrane |
| KR100709450B1 (ko) * | 2005-07-22 | 2007-04-18 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
-
2006
- 2006-08-09 JP JP2006216984A patent/JP4600836B2/ja not_active Expired - Fee Related
-
2007
- 2007-08-03 US US11/882,707 patent/US20080251824A1/en not_active Abandoned
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198818A (ja) * | 1992-01-20 | 1993-08-06 | Sharp Corp | 不揮発性メモリ装置 |
| JPH09129844A (ja) * | 1995-10-27 | 1997-05-16 | Hitachi Ltd | 半導体集積回路装置及び当該装置の製造方法 |
| JP2002100745A (ja) * | 1998-03-04 | 2002-04-05 | Nec Corp | 容量素子を有する半導体装置及びその製造方法 |
| JP2000299448A (ja) * | 1999-04-12 | 2000-10-24 | Samsung Electronics Co Ltd | ダイラムセルキャパシタ及び製造方法 |
| JP2003332464A (ja) * | 2002-05-10 | 2003-11-21 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
| JP2006114545A (ja) * | 2004-10-12 | 2006-04-27 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101160014B1 (ko) | 2010-11-10 | 2012-06-25 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| US8558306B2 (en) | 2010-11-10 | 2013-10-15 | Hynix Semiconductor Inc. | Semiconductor device and method of manufacturing the same |
| US8916447B2 (en) | 2010-11-25 | 2014-12-23 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
| KR101161741B1 (ko) | 2010-12-09 | 2012-07-02 | 에스케이하이닉스 주식회사 | 다마신비트라인을 구비한 반도체장치 제조 방법 |
| JP7570757B2 (ja) | 2019-10-21 | 2024-10-22 | 三星電子株式会社 | 金属窒化膜の製造方法、及び金属窒化膜を含む電子素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080251824A1 (en) | 2008-10-16 |
| JP4600836B2 (ja) | 2010-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3805603B2 (ja) | 半導体装置及びその製造方法 | |
| US7663188B2 (en) | Vertical floating body cell of a semiconductor device and method for fabricating the same | |
| US6815752B2 (en) | Semiconductor memory device for increasing access speed thereof | |
| JP4322912B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10189912A (ja) | 半導体装置及びその製造方法 | |
| JPH07202019A (ja) | 半導体集積回路装置および製造方法 | |
| KR100763745B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| JP4600836B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH1154724A (ja) | 半導体装置の製造方法 | |
| US20240321732A1 (en) | Integrated circuit device and method of manufacturing the same | |
| TWI841912B (zh) | 半導體記憶體裝置 | |
| JP2012151435A (ja) | 半導体装置の製造方法 | |
| JP4543392B2 (ja) | 半導体装置の製造方法 | |
| JP4552946B2 (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
| JP2011146428A (ja) | 半導体装置およびその製造方法 | |
| JP2008306067A (ja) | コンタクトプラグの形成方法および半導体装置の製造方法 | |
| JP4437301B2 (ja) | 半導体装置の製造方法 | |
| CN110391247B (zh) | 半导体元件及其制作方法 | |
| JP2002124649A (ja) | 半導体集積回路装置およびその製造方法 | |
| CN110875318B (zh) | 存储器及其形成方法 | |
| TWI414058B (zh) | 埋入式字元線及其製造方法 | |
| JP2000260957A (ja) | 半導体装置の製造方法 | |
| US20070269979A1 (en) | Method of forming a pattern and method of manufacturing a semiconductor device using the same | |
| JP2001053246A (ja) | 半導体装置及びその製造方法 | |
| US20050121755A1 (en) | Methods of fabricating integrated circuit conductive contact structures including grooves |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100916 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |