[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007506284A - 導電性バンプの構造およびその製作方法 - Google Patents

導電性バンプの構造およびその製作方法 Download PDF

Info

Publication number
JP2007506284A
JP2007506284A JP2006527074A JP2006527074A JP2007506284A JP 2007506284 A JP2007506284 A JP 2007506284A JP 2006527074 A JP2006527074 A JP 2006527074A JP 2006527074 A JP2006527074 A JP 2006527074A JP 2007506284 A JP2007506284 A JP 2007506284A
Authority
JP
Japan
Prior art keywords
layer
diffusion barrier
metal
bump
electroless
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006527074A
Other languages
English (en)
Other versions
JP4629042B2 (ja
Inventor
ボーア，マーク
バラクリシュナン，スリドハー
ダビン，ヴァレリー
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2007506284A publication Critical patent/JP2007506284A/ja
Application granted granted Critical
Publication of JP4629042B2 publication Critical patent/JP4629042B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/11452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H01L2224/11614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

ダイパッケージに関する方法、技術および構造を示した。ある実施例では、ダイパッケージの相互接続構造は、半導体基板と、該半導体基板と接する第1の導電層とを有する。第1の導電層は、ベース層金属（230）を含む。ベース層金属は、Cuを含む。一実施例では、相互接続構造は、第1の導電層と接する拡散バリア（225）と、拡散バリア上のウェッティング層とを有する。ウェッティング層上には、バンプ層（215）が設置され、バンプ層は、Snを含む。Snは電気メッキで設置されても良い。拡散バリアは、無電解メッキ層であっても良く、CuおよびSnが拡散バリアを通って拡散することを防止するように適合されている。さらに、拡散バリアは、バンプ層内でのウィスカーの形成を抑制するように適合されている。

Description

本発明は、半導体製造プロセスに関し、特にダイパッケージ内等の集積回路のバンプの製作方法に関する。
ダイパッケージの処理プロセスの段階において、ダイ表面とその周囲のパッケージの間には、いくつかの導電層が設置される。ダイパッケージは、導電層とハンダ付けされ、このハンダ付けされた層は、下側の別の導電層と接触する。下層側の導電層には、1または2以上の導電性段差がパターン化される。これを「バンプ」層と呼ぶ。段差は、ベース層金属（BLM）と接触し、このベース層金属は、直接または間接的に基板と接続される。バンプ層およびベース層金属は、1または2以上の特性を有し、1または2以上の電気泳動の問題または層の劣化が生じる。
本発明では、ダイパッケージの相互接続構造において、CuおよびSnの相互拡散および相互混合等の問題を抑制することが可能な装置および方法を提供することを課題とする。
本発明の1または2以上の実施例の技術、方法および構造は、集積回路およびダイパッケージに関する。特に、1または2以上の一例としての実施例は、CuおよびSnの相互混合を回避するため、基板上に段差を製作する方法に関する。本発明の1または2以上の一例としての実施例は、CuSn合金形成に関する多くの電気泳動の問題を軽減し、1または2以上の層内におけるウィスカーの形成を抑制する。
1または2以上の一例としての実施例の詳細は、添付図面および以下の説明に示されている。ある一例としての実施例では、本装置は、半導体基板と、該半導体基板と接触した第1の導電層とを有する。第1の導電層は、Cu等のベース層金属を有する。さらに本装置は、第1の導電層に接触した拡散バリアと、拡散バリアの上部のウェッティング層と、ウェッティング層の上部のバンプ層とを有する。バンプ層は、Snを含み、Snバンプ層は、電気メッキされても良い。拡散バリアは、CuとSnが拡散バリアを通って拡散することを抑制する。また拡散バリアは、バンプ層内でのウィスカーの形成を抑制する。1または2以上の一例としての実施例の他の特徴および利点は、明細書の記載、図面および特許請求の範囲から明らかである。
半導体ウェハ処理プロセスでは、装置および相互接続部は、基板上に形成され、ダイパッケージと電気的に接続される。ダイパッケージとの電気接続は、ダイパッケージとウェハ上の下側導電性相互接続層の間に、導電性ハンダ層を設置することによって行われる。ハンダ層は、しばしばSnまたはSn合金を含む。導電性相互接続層、または隣接導電層は、しばしばCuを含む。ある場合には、導電性相互接続層は、最下層の金属層、または基板に最近接の金属層である。そのような金属層を、ベース層金属（BLM）と呼ぶ。ある場合には、ベース層金属は、拡散バリアとして使用され、ハンダが移動して、下側のダイパッドに侵入することを防止する。ダイパッドは、例えばAl層等の1または2以上の金属層を含む。本願の1または2以上の一例としての実施例では、ベース層金属の上部に形成された層が、ベース層金属中のCuと、拡散バリア上部の層中のSnの間の拡散を防止する拡散バリアとして機能する。
ある層にSnを含み、近接層にCuを含むダイパッケージ構造には、ダイパッケージ相互接続部に関する、1または2以上の有害な問題がある。これらの有害な問題の一つは、ダイパッケージ相互接続部の電気的および機械的な特性の劣化、相互接続部の製作歩留まりの低下、あるいはウィスカーおよび剥離等、意図していない領域が不規則に形成されることである。剥離という用語には、1または2以上の層の劣化および物理的な分離が含まれる。これらの有害な問題のいくつかは、以下に示すように図1A乃至1Dに示されている。
図1A乃至1Dには、一例として、段差が剥離したダイパッケージ相互接続部が示されている。図1Aの段差110は、ハンダ領域であり、Sn合金、PbSnを含む。マークされた領域115に示すように、段差110は、下側の相互接続部またはベース層金属125の形状に対応する。段差110は、下側の相互接続部の端部および側壁またはベース層金属と接触し、これらを被覆する。
図1Bには、領域115の拡大図を示す。図には、ベース層金属125、PbSn段差110、およびダイパッケージ領域130が認められる。この図において、層125には、基板130と段差110の間で剥離が生じている。そのような剥離は、ベース層金属の1または2以上の特性によるものである。ベース層金属125は、ベース層金属125が劣化するようなベーキングまたは熱処理工程によって構成される。劣化および剥離は、層125、110の間の導電部の表面積を低下させ、電気泳動に関係する欠陥が形成される。
ダイパッケージ相互接続部のいくつかの欠陥は、電気泳動に関係する欠陥であり、他の欠陥は、層材料の特性および層との相互作用によるものである。いくつかの電気泳動に関係する欠陥は、層125、110の金属特性、温度上昇および熱応力の問題、ならびに層125、110の間での1または2以上のボイド120の成長によるものである。領域115の電気泳動は、高電流密度を発生させ、電磁力を増大させる。以下に示すような、1または2以上の一例としての実施例、方法、構造および技術によって、電気泳動に関係するダイパッケージ相互接続部の問題が軽減される。
ダイパッケージ相互接続部の1または2以上の層の金属特性は、ダイパッケージ相互接続部の欠陥の原因となる。そのような金属特性の例には、非適合表面、異なる温度での材料の相転移、ならびに異なる層の元素の拡散および相互混合が含まれる。例えば、Snは、1または2以上のダイパッケージ相互接続層に使用される共通の金属である。しかしながら、Snには、異なる温度で2つの同素体がある。約13.2℃以上の温度では、堅くて光沢のある導電性αSn（正方晶構造、α相Sn）が安定相である。温度が13.2℃未満では、βSn（ダイヤモンド立方晶構造、β相Sn）が熱力学的に安定である。α相は、層構造に好ましい相である。αからβへの相転移では、2相間の密度差のため、体積が26％増加する。相転移時の体積変化は、Snと他の層間の界面を変形させる。またβSnは、粉末状であり、相互接続部に機械的強度を付与しない。従って、Snがβ相の状態にある場合、Sn層と相互接続部の機械的強度は、低下する。少なくとも上記理由により、低温においては、Sn層または相互接続部がα相からβ相に転移し、相互接続部に欠陥が生じる。1または2以上の一例としての実施例、方法、技術および構造では、以下に示すように、Snの低温での相転移が抑制される。
段差110は、ハンダ段差として示されているが、段差は、ハンダ層に隣接する層であれば、ハンダ段差ではない段差またはバンプ層であっても良い。また、段差110は、ダイパッケージ105と直接接している必要はない。以下の図に示すように、段差またはバンプ層は、Cu等の他の材料を含んでいても良く、ベース層金属または他の相互接続層と直接接していても良い。
図1C、1Dには、異なる層のCuとSnの好ましくない相互混合の例を示す。例えば図1Cには、ハンダ層内にボイド155を有するダイパッケージ相互接続部150が示されている。異なる層からのCuおよびSnの拡散または相互混合によって、CuSn合金が形成され、ボイド155の形成が助長される。相互接続部150の電気抵抗は、ハンダの空洞化によって増大し、電気泳動の問題が生じる。さらにCuとSnの相互混合により、ウィスカー等の他の好ましくない形態が形成される。ウィスカーは、Sn段差に構築される圧縮応力の結果として生じ、ダイパッケージ相互接続部の欠陥につながる。
図1Dには、CuとSnが拡散または相互混合した、ダイパッケージ相互接続層の別の例の写真160を示す。図1Dには、CuとSnが混合した様子が示されている。例えば写真160において、Cu172、178と、Sn176の層の間には、Cu3Snの領域165とCu6Sn5の領域170が形成されている。
ある従来技術を用いて、異なるダイパッケージ相互接続層からのCuおよびSnの相互混合および拡散を防止することが考えられる。例えば、Pb5Sn段差を用いることにより、ウィスカーの形成が防止される。しかしながら、Pb5Sn段差を使用した場合、前述のような低温でのSnの相転移の結果として、電気泳動の問題が生じる。また、Pbは、環境問題および健康問題上好ましくない。別の従来例として、スパッタリングNiを用いたCuのSnへの拡散防止が考えられる。しかしながら、スパッタリングNiは、拡散バリア特性に乏しく、CuおよびSnの拡散または相互混合を適切に防止することはできない。以下に示す1または2以上の一例としての実施例、方法、技術および構造によって、異なるダイパッケージ相互接続層間のCuおよびSnの拡散および相互混合が防止される。
また、本願の1または2以上の一例としての実施例では、ベース層金属のエッチングの際にSn段差の劣化を防止する方法、技術および構造が提供される。例えば、Ti、AlまたはNiVを含むベース層金属のエッチング中の、Sn段差の腐食および酸化が防止される。
図2には、ダイパッケージ相互接続部の一例としての実施例を示す。ベース層金属230は、シリコン基板205の上部に形成され、ベース層金属230はCuを含んでも良い。またベース層金属230は、パターン化された絶縁体、樹脂、またはポリイミド層等の誘電体層235の上部に形成されても良い。ベース層金属230は、接着層232とシード層234を含んでも良い。接着層232は、例えば基板205上または誘電体層235上に形成される。接着層232は、ベース層金属と下側の表面とを固着させ、2つの異なる表面同士の接合または接着を容易にする。シード層234は、接着層232上部のベース層金属構造の形成を容易にする。シード層は、下側の層との界面を平滑化させ、ベース層金属の正確な成長および形成を容易にする。接着層232は、Ti、TiNおよびTiSiNを含み、シード層234は、Ni、NiVおよびCoを含んでも良い。接着層232とシード層234の間には、1または2以上のベース層金属の特性を改良するため、Al層等の追加の金属層233が形成されても良い。追加の層によって改良されたベース層金属の特性は、ウィスカー形成の抑制、層剥離の抑制、ならびに熱処理時および電磁場印加時の劣化の抑制であっても良い。
拡散バリア層225は、ベース層金属230の上部に選択的に設置されても良い。選択的設置とは、ある表面の一部のみが別の成膜層を有することを意味する。無電解拡散バリアは、CuおよびSnが拡散バリアを通って拡散することを防止する。拡散バリア層225は、無電解成膜である位置に設置され、ベース層金属230からのCuの相互混合およびバンプ層215またはハンダ層210からのSnの相互混合を防止する。拡散バリア層225は、CuSn合金の形成を防止し、ウィスカーの形成を防止する。拡散バリア層225は、段差の剥離を防止するため、ダイパッケージ相互接続部の製作プロセスの歩留まりが向上する。拡散バリア層225は、CoBP、CoWP、CoWB、CoWBP、NiBP、NiWP、NiWBおよびNiWBPのいずれか一つを含んでも良い。
無電解メッキには、不規則形状の対象物、パターンおよび窪みに成膜する場合、1または2以上の利点がある。無電解メッキでは、電子は、化学還元剤によって供給される。一般に、無電解メッキとは、還元剤を含む溶液から金属イオンを還元させることを言う。還元剤は、触媒表面での酸化によって電子を供給する。無電解メッキされた膜は、均一で、メッキ時に圧縮応力は、ほとんど生じない。無電解メッキでは、下地基材の全形状部に均一な厚さが得られ、電流密度が均一となるため、電気泳動の問題が軽減される。また無電解メッキされたバリアには、低コストで選択形成することができ、アモルファス化できるという利点がある。
拡散バリアは、拡散バリアを通過するCuとSnの拡散を防止または抑制する他の材料を有しても良い。例えば、SnとCuの反応または拡散を抑制する平板材料を使用しても良い。この平板材料は、VIII属の金属（例えば、Co、Ni、Fe、Ru、Rh、IrおよびOs）と、VI属（例えば、W、MoおよびCr）および半金属（例えば、B、PおよびN）とを合金化させた材料等で構成される。
拡散バリア層225の上部には、ウェッティング層（図示されていない）を設置しても良い。またウェッティング層は、拡散バリア層225の一部に選択的に設置しても良い。ウェッティング層は、CoB、NiBおよびNiPのいずれかを含んでも良い。
ウェッティング層の上部には、バンプ層215が設置され、バンプ層215の上部には、ハンダ層210が設置される。ダイパッケージ220は、ハンダ層210の上部に設置され、この層と電気的に接続される。ダイパッケージ220の電気接続によって、ダイパッケージと装置、および基板近傍または基板上の相互接続部の間の通電が可能となる。バンプ層215、ハンダ層210または層210、215の両方には、Snが含まれても良い。
本願の1または2以上の一例としての実施例では、Snは、ウィスカーの形成およびこれに関連する電気泳動の問題を抑制するため、電気メッキされても良い。電気メッキSnは、低温（例えば、約13.2℃）でのSnの相転移を抑制するとともに、βSnに関する機械的劣化および電気泳動による劣化を防止する。Snの電気メッキには、Snのメッキと、0.7Cu、Bi、Sb、および3.5Ag等のSn合金のメッキが含まれる。Snは、Sn塩（例えば、硫酸Sn、塩化Sn）、酸（例えば硫酸、スルホン酸）、および他の添加剤（例えば、ポリエーテルグリコール等のサプレッサまたは細粒化剤、抗酸化剤）を含む溶液から、定電流（例えば約10乃至100ｍA／cm2）または定電圧で電気メッキされる。
図3には、一例として、図2に示す一実施例のフロー図を示す。ステップ310では、1または2以上の装置およびCuの相互接続部が、ウェハ上に形成される。次にステップ312では、ダイパッケージ相互接続部200が、SiNおよびポリイミドでパッシベートされる。またCuの金属化のため、写真転写技術およびエッチング処理によって、コンタクトパッド（図示されていない）が開口される。ステップ314では、プラズマ気相成膜法（PVD）、化学気相成膜法（CVD）、原子層成膜法（ALD）またはメッキによって、ベース層金属230が成膜される。ベース層金属230は、接着層（例えば、Ti、TiN、TiSiN）と、シード層（例えば、Ni、NiV、Co）とを含んでも良い。接着層とシード層との間には、ベース層金属230のバリア特性を向上させるため、Al等の追加の金属層が形成されても良い。
次にステップ316で、フォトレジスト層が成膜され、パターン化される。ステップ318では、拡散バリア層225が形成される。拡散バリア層225は、無電解層であり、CoBP、CoWP、CoWB、CoWBP、NiBP、NiWP、NiWBおよびNiWBPのいずれか一つを含んでも良い。次にステップ320では、拡散バリア層225上にウェッティング層が成膜される。ウェッティング層は、CoB、NiB、CoPおよびNiPのいずれかを含んでも良い。ステップ322では、SnまたはSn合金のメッキが行われる。Sn合金は、0.7Cu、Bi、Sbおよび3.5Agのいずれかを含む。次にステップ324では、フォトレジストが除去され、ステップ326では、ベース層金属230がエッチングされる。
拡散バリア層225を有するダイパッケージ相互接続部200を形成するステップは、エッチングによってベース層金属230をパターン化するステップを有する。ベース層金属230のエッチングは、Sn段差およびポリイミドの劣化（例えば腐食または酸化）を抑制する。
図4には、ダイパッケージ相互接続部400の別の一例としての実施例を示す。バンプ層415は、Cuで構成され、直接ベース層金属430上に設置される。ベース層金属430は、Cuであっても良い。拡散バリア層425は、無電解層であり、（Cuの）バンプ層415の上部に設置され、SnまたはSn合金層の下側に設置される。拡散バリア層425は、図2の相互接続部200の拡散バリア層225と同様の利点を有する。例えば、拡散バリア層425は、CuおよびSnの拡散バリアを通る拡散を防止することにより、（Cuの）バンプ層415とSn層435の間のCuおよびSnの拡散または相互混合を防止する。拡散バリア層425は、バンプ層415内でのウィスカーの形成を抑制する。図には、一例として、いくつかの層415、425、435の厚さが示されているが、層の厚さは、これとは異なっていても良い。
ハンダ層410は、Sn層435の上部に形成され、パッケージ層420は、ハンダ層410に接続される。パッケージ層420は、相互接続部400内の他の全ての層410、435、425、415、430と電気的に接続されても良く、この場合、ダイパッケージと、装置および基板近傍または基板上の相互接続部との間に電流が流れるようになる。
図5には、一例として、図4に示す一実施例を製作するためのフロー図を示す。ステップ310、312、314、および316での相互接続部400の処理プロセスフローは、図2、3の相互接続部200の処理プロセスフローの手順と同様であり、順番も同様である。ステップ518では、Cuバンプ層415が電気メッキで形成される。図2のSnバンプ層215の電気メッキの場合と同様に、Cuバンプ層415の電気メッキによって、均一な厚さの層が得られ、ウィスカー形成が抑制され、圧縮応力は、ほとんどまたは全く生じない。ステップ520では、無電解層であっても良い拡散バリア層425が、バンプ層415上に形成され、ステップ522では、バンプ層415上部にウェッティング層（図4には示されていない）が形成される。無電解拡散バリア層425は、CoBP、CoWP、CoWB、CoWBP、NiBP、NiWP、NiWBおよびNiWBPのいずれか一つを含んでも良く、ウェッティング層は、CoB、NiB、CoPおよびNiPのいずれかを含んでも良い。
ステップ524では、ウェッティング層の上部にSn層435が電気メッキで形成される。電気メッキSn層435は、前述の相互接続部200内の電気メッキSnと同様の利点を有する。同様の利点とは、ウィスカー形成の抑制、Snの低温相変態の防止等である。ステップ526では、フォトレジストが除去され、ステップ528では、ベース層金属430がエッチングされる。Sn層435の上部にはハンダ層410が形成され、パッケージ層420がハンダ層410と接続される。ハンダ層410は、Snを含んでも良く、電気メッキで設置されても良い。
図6には、別の一例としてのダイパッケージ相互接続部600の実施例を示す。バンプ層615は、Cuで構成され、ベース層金属630上に直接設置されても良い。ベース層金属630は、Cuを含んでも良い。拡散バリア層625は、無電解層であっても良く、Cuバンプ層615の上部およびSnまたはSn合金の下側に設置される。拡散バリア層625は、バンプ層615の底部表面と接するベース層金属630とともに、バンプ層615を取り囲んでも良い。ベース層金属630を除く、バンプ層615の上部表面および側壁表面を含む全ての表面が、無電解拡散バリア層625で被覆されても良い。この場合、バンプ層615の外表面は、物理的に分離しており、Snを含む層との直接接触が回避される。無電解拡散バリア層625には、図4の相互接続部400と同様の利点が得られる。例えば、無電解拡散バリア層625は、バンプ層615内のCuとSn層610内のSnとの間で、CuおよびSnが拡散または相互混合することを防止し、バンプ層615内でのウィスカーの形成を防止する。
ハンダ層610は、無電解拡散バリア層625の上部に形成されても良く、パッケージ層602がハンダ層610と接続される。ハンダ層610はSnを含み、電気メッキされても良い。
図7には、図6に示す一例としての実施例の製作フロー図を示す。ステップ310、312、314、316および518での相互接続部600の処理プロセスは、図4、図5の相互接続部400の処理フローと同様であり、順番も同様である。ステップ720では、フォトレジストが除去され、ステップ722では、ベース層金属630がエッチングされる。拡散バリア層625は、無電解層であっても良く、ステップ724では、拡散バリア層625がバンプ層615上に設置され、ステップ726では、バンプ層615の上部にウェッティング層（図6には示されていない）が設置される。無電解拡散バリア層625は、CoBP、CoWP、CoWB、CoWBP、NiBP、NiWP、NiWBおよびNiWBPのいずれか一つを含んでも良く、ウェッティング層は、CoB、NiB、CoPおよびNiPのいずれかを含んでも良い。無電解拡散バリア層625およびウェッティング層の上部には、ハンダ層610等の他の導電層が形成されても良く、この層は、パッケージ層620と接続される。
図8には、電気コンピュータシステムにおけるパッケージ構造の一例としての実施例を示す。図3、5および7を参照して上述したように、ダイパッケージの1または2以上の相互接続部および層が、基板上に形成される。ダイパッケージ810を回路基板850上に設置した場合、ダイパッケージ810は、ダイパッケージ内の内部回路を、回路基板850上のダイパッケージの外部の回路と接続する。回路基板850は、例えばメモリ843、中央演算処理ユニット（CPU）825、および制御器または他のロジックユニット833等の他のチップ並びに部品を備えていても良い。回路基板850は、部品間の信号を経路化させるため、複数の層で構成されても良く、コンピュータおよび／または電子機器860のシステム内で使用されても良い。
本発明の多数の実施例について説明した。しかしながら、本発明の思想および範囲から逸脱しないで、各種変更が可能である。例えば、処理プロセス順は、図3、5および7に示した処理順と変更しても良い。例えば図7では、ステップ518で、相互接続部600のCu層を電気メッキで形成した後、ステップ724で無電解拡散バリア層625が成膜される。その後、ステップ726での、無電解拡散バリア層625上へのウェッティング層の形成後に、ステップ720でフォトレジストを除去して、ステップ722において、ベース層金属630をエッチングしても良い。別の例では、無電解拡散バリアは、CuおよびSn以外の他の金属の相互混合を防止するために使用され、例えばAuおよびAlの相互混合が防止される。
欠陥段差写真を示す図である。 欠陥段差写真を示す図である。 欠陥段差写真を示す図である。 欠陥段差写真を示す図である。 製作された構造の一実施例を示す図である。 図2に示す一実施例の製作フロー図である。 製作された構造の一実施例である。 図4に示す一実施例の製作フロー図である。 製作された構造の一実施例である。 図6に示す一実施例の製作フロー図である。 電気／コンピュータシステム内のダイパッケージ構造の一例を示す図である。

Claims (33)

  1. 半導体基板と、
    該半導体基板と接する第1の導電層であって、Cuを含むベース層金属を含む第1の導電層と、
    該第1の導電層と接する拡散バリアと、
    該拡散バリア上のウェッティング層と、
    該ウェッティング層上の、Snを含むバンプ層であって、電気メッキで形成されたバンプ層と、
    を有する装置であって、
    拡散バリアは、CuおよびSnが拡散バリアを通って拡散することを抑制するように適合されている、装置。
  2. 拡散バリアは、無電解拡散バリアであることを特徴とする請求項1に記載の装置。
  3. さらに、バンプ層とダイパッケージの間に設置されたハンダ層を有し、ハンダ層は、Snを含むことを特徴とする請求項1に記載の装置。
  4. ベース層金属は、接着層とシード層とを有し、接着層は、Ti、TiNおよびTiSiNのいずれかを含み、シード層は、Ni、NiVおよびCoのいずれかを含むことを特徴とする請求項1に記載の装置。
  5. ベース層金属は、さらに接着層とシード層の間に設置された金属層を有し、該金属層は、Alを含むことを特徴とする請求項4に記載の装置。
  6. 拡散バリアは、CoBP、CoWP、CoWB、CoWBP、NiBP、NiWP、NiWBおよびNiWBPのいずれか一つを含み、バンプ層は、さらにSn合金を含み、該Sn合金は、0.7Cu、Bi、Sbおよび3.5Agのいずれかを含み、電気メッキで設置されたSnバンプ層は、さらにαSnからβSnへの低温相変態が抑制されるように適合されていることを特徴とする請求項1に記載の装置。
  7. ウェッティング層は、CoB、NiB、NiPを含み、拡散バリアは、さらにバンプ層の剥離を抑制するように適合されていることを特徴とする請求項1に記載の装置。
  8. さらに当該装置は、スパッタリングされたベース層金属を有し、拡散バリアは、さらにCuSn合金の形成に関係する電気泳動を抑制するように適合されていることを特徴とする請求項1に記載の装置。
  9. 半導体基板上の、Cuを含むベース層金属と、
    該ベース層金属上の、電気メッキされたCu層を含むバンプ層と、
    該バンプ層と接する拡散バリアと、
    該拡散バリア上のウェッティング層と、
    前記バンプ層と接する、Snを含むハンダ層と、
    を有する装置であって、
    拡散バリアは、さらにCuおよびSnが拡散バリアを通って拡散することを抑制するように適合されている、装置。
  10. 拡散バリアは、無電解拡散バリア層を有することを特徴とする請求項9に記載の装置。
  11. ベース層金属は、接着層とシード層とを有し、接着層は、Ti、TiNおよびTiSiNのいずれかを含み、シード層は、Ni、NiVおよびCoのいずれかを含むことを特徴とする請求項9に記載の装置。
  12. ベース層金属は、さらに接着層とシード層の間に設置された金属層を有し、該金属層は、Alを含み、拡散バリアは、バンプ層内でのウィスカーの形成を抑制するように適合されていることを特徴とする請求項10に記載の装置。
  13. ベース層金属は、さらに拡散バリアと接しており、バンプ層の全ての表面は、ハンダ層から物理的に分離されていることを特徴とする請求項12に記載の装置。
  14. 拡散バリアは、CoBP、CoWP、CoWB、CoWBP、NiBP、NiWP、NiWBおよびNiWBPのいずれか一つを含み、ウェッティング層は、CoB、NiBおよびNiPのいずれかを含むことを特徴とする請求項9に記載の装置。
  15. SiNおよびポリイミドでパッシベーションを行うステップと、
    ベース層金属を成膜するステップと、
    フォトレジスト層を成膜するステップと、
    拡散バリアを形成するステップであって、前記拡散バリアは、異なる層間でのCuおよびSnの相互混合を抑制するように適合されている、ステップと、
    拡散バリアの上部にウェッティング層を形成するステップと、
    バンプ層を形成するステップと、
    フォトレジスト層を除去するステップと、
    ベース層金属をエッチングするステップと、
    を有する方法。
  16. 前記ベース層金属を成膜するステップは、プラズマ気相成膜法（PVD）、化学気相成膜法（CVD）および原子層成膜法（ALD）のいずれかで行われ、拡散バリアは、無電解拡散バリアを含むことを特徴とする請求項15に記載の方法。
  17. ベース層金属は、接着層とシード層とを有し、接着層は、Ti、TiNおよびTiSiNのいずれかを含み、シード層は、Ni、NiVおよびCoのいずれかを含み、無電解拡散バリアは、さらにバンプ層の剥離を抑制するように適合されていることを特徴とする請求項16に記載の方法。
  18. 前記ベース層金属を成膜するステップは、接着層とシード層の間に金属層を成膜するステップを有し、ベース層金属は、さらに1または2以上の電気的相互接続部を有することを特徴とする請求項17に記載の方法。
  19. 金属層は、Alを含み、フォトレジスト層は、パターン形成に適合され、無電解拡散バリアは、さらにCuSn合金の形成に関係する電気泳動を抑制するように適合されていることを特徴とする請求項18に記載の方法。
  20. 無電解拡散バリアは、CoBP、CoWP、CoWB、CoWBP、NiBP、NiWP、NiWBおよびNiWBPのいずれか一つを含むことを特徴とする請求項16に記載の方法。
  21. バンプ層は、電気メッキされたSnを含み、αSnからβSnへの低温相変態が抑制され、電気メッキされたSnは、さらにウィスカーの形成を抑制するように適合されていることを特徴とする請求項16に記載の方法。
  22. バンプ層は、Sn合金を含み、Sn合金は、0.7Cu、Bi、Sbおよび3.5Agのいずれかを含み、Sn合金は、電気メッキで設置され、αSnからβSnへのSnの低温相変態が抑制されることを特徴とする請求項16に記載の方法。
  23. さらに、
    バンプ層と接する、Snを含むハンダ層を形成するステップと、
    ダイパッケージをハンダ層に接続するステップと、
    を有することを特徴とする請求項16に記載の方法。
  24. SiNおよびポリイミドでパッシベーションを行うステップと、
    ベース層金属を成膜するステップと、
    フォトレジスト層を成膜するステップと、
    電気メッキによりCu層を形成するステップと、
    Cu層とSn層の間に、無電解拡散バリアを形成するステップであって、無電解拡散バリアは、CuおよびSnが無電解拡散バリアを通って拡散することを抑制するように適合された、ステップと、
    無電解拡散バリア上にウェッティング層を形成するステップと、
    フォトレジスト層を除去するステップと、
    ベース層金属をエッチングするステップと、
    を有する方法。
  25. さらに、ウェッティング層および無電解拡散バリアの上部に、ハンダ領域を形成するステップを有し、ハンダ領域は、ダイパッケージと接し、ハンダ領域は、Snを含むことを特徴とする請求項24に記載の方法。
  26. Sn層は、無電解拡散バリアの上部にハンダ領域を有し、ハンダ領域は、ダイパッケージと接していることを特徴とする請求項24に記載の方法。
  27. 無電解拡散バリアは、CoBP、CoWP、CoWB、CoWBP、NiBP、NiWP、NiWBおよびNiWBPのいずれか一つを含むことを特徴とする請求項24に記載の方法。
  28. SiNおよびポリイミドでパッシベーションを行うステップと、
    ベース層金属を成膜するステップと、
    フォトレジスト層を成膜するステップと、
    Cuを含むバンプ層を電気メッキによって形成するステップと、
    フォトレジスト層を除去するステップと、
    ベース層金属をエッチングするステップと、
    Cuバンプ層とSn層の間に、無電解拡散バリア層を形成するステップであって、無電解拡散バリア層は、拡散層の間でのCuおよびSnの相互混合を抑制するように適合された、ステップと、
    無電解拡散バリア層上にウェッティング層を形成するステップと、
    を有する方法。
  29. 無電解拡散バリア層は、CoBP、CoWP、CoWB、CoWBP、NiBP、NiWP、NiWBおよびNiWBPのいずれか一つを含み、ベース層金属は、接着層とシード層とを有し、接着層は、Ti、TiNおよびTiSiNのいずれかを含み、シード層は、Ni、NiVおよびCoのいずれかを含むことを特徴とする請求項28に記載の方法。
  30. ベース層金属は、さらに無電解拡散バリア層と物理的に接し、バンプ層は、外表面を有し、バンプ層の外表面は、Snを含む層から物理的に離れていることを特徴とする請求項28に記載の方法。
  31. Cuバンプ層は、さらにウィスカーの形成を抑制するように適合されており、無電解拡散バリア層は、さらにCuSn合金の形成に関係する電気泳動を抑制するように適合されていることを特徴とする請求項28に記載の方法。
  32. 回路基板を有するシステムであって、
    回路を有する1または2以上の部品、および
    回路基板上の1または2以上の層であって、回路基板上の部品間に、少なくとも一つの信号を伝送する層、
    を有し、
    回路基板上の少なくとも一つの部品は、ダイパッケージ相互接続部を有し、該相互接続部は、
    半導体基板と、
    該半導体基板と接する第1の導電層であって、Cuを含むベース層金属を有する第1の導電層と、
    該第1の導電層と接する拡散バリアと、
    該拡散バリア上のウェッティング層と、
    該ウェッティング層上の、Snを含むバンプ層であって、電気メッキで形成されたバンプ層と、
    を有し、
    拡散バリアは、CuおよびSnが拡散バリアを通って拡散することを抑制するように適合されている、システム。
  33. 1または2以上の部品は、中央演算処理ユニット、メモリおよびロジックユニットのいずれかを有することを特徴とする請求項32に記載のシステム。
JP2006527074A 2003-09-22 2004-09-17 導電性バンプの構造およびその製作方法 Expired - Lifetime JP4629042B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/668,986 US7276801B2 (en) 2003-09-22 2003-09-22 Designs and methods for conductive bumps
PCT/US2004/030577 WO2005031848A1 (en) 2003-09-22 2004-09-17 Designs and methods for conductive bumps

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010172138A Division JP5284314B2 (ja) 2003-09-22 2010-07-30 小型電子機器、その形成方法、およびシステム

Publications (2)

Publication Number Publication Date
JP2007506284A true JP2007506284A (ja) 2007-03-15
JP4629042B2 JP4629042B2 (ja) 2011-02-09

Family

ID=34313628

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2006527074A Expired - Lifetime JP4629042B2 (ja) 2003-09-22 2004-09-17 導電性バンプの構造およびその製作方法
JP2010172138A Expired - Lifetime JP5284314B2 (ja) 2003-09-22 2010-07-30 小型電子機器、その形成方法、およびシステム
JP2013079553A Pending JP2013138260A (ja) 2003-09-22 2013-04-05 小型電子機器、その形成方法、およびシステム
JP2015106328A Expired - Lifetime JP6078585B2 (ja) 2003-09-22 2015-05-26 小型電子機器、その形成方法、およびシステム

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2010172138A Expired - Lifetime JP5284314B2 (ja) 2003-09-22 2010-07-30 小型電子機器、その形成方法、およびシステム
JP2013079553A Pending JP2013138260A (ja) 2003-09-22 2013-04-05 小型電子機器、その形成方法、およびシステム
JP2015106328A Expired - Lifetime JP6078585B2 (ja) 2003-09-22 2015-05-26 小型電子機器、その形成方法、およびシステム

Country Status (6)

Country Link
US (6) US7276801B2 (ja)
JP (4) JP4629042B2 (ja)
CN (1) CN100492607C (ja)
HK (1) HK1093380A1 (ja)
TW (1) TWI251921B (ja)
WO (1) WO2005031848A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013042005A (ja) * 2011-08-17 2013-02-28 Sony Corp 半導体装置、半導体装置の製造方法、及び、電子機器
US8456003B2 (en) 2009-12-08 2013-06-04 Samsung Electro-Mechanics Co., Ltd. Package substrate capable of controlling the degree of warpage
JP2015053456A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体装置及びその製造方法
KR101727854B1 (ko) 2013-03-14 2017-04-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 장치에서 땜납 범프 조인트를 형성하기 위한 땜납 범프 연신 방법
US9842817B2 (en) 2012-02-27 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump stretching method and device for performing the same
US9978709B2 (en) 2012-02-27 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump stretching method for forming a solder bump joint in a device

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276801B2 (en) 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
US6933171B2 (en) * 2003-10-21 2005-08-23 Intel Corporation Large bumps for optical flip chips
US7273803B2 (en) * 2003-12-01 2007-09-25 International Business Machines Corporation Ball limiting metallurgy, interconnection structure including the same, and method of forming an interconnection structure
US7314819B2 (en) * 2005-06-30 2008-01-01 Intel Corporation Ball-limiting metallurgies, solder bump compositions used therewith, packages assembled thereby, and methods of assembling same
WO2007008171A2 (en) * 2005-07-09 2007-01-18 Gautham Viswanadam Integrated circuit device and method of manufacturing thereof
US7541681B2 (en) * 2006-05-04 2009-06-02 Infineon Technologies Ag Interconnection structure, electronic component and method of manufacturing the same
JP2007305667A (ja) * 2006-05-09 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
US7569422B2 (en) 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
WO2008020392A2 (en) * 2006-08-17 2008-02-21 Nxp B.V. Semiconductor component and assembly with projecting electrode
DE102006047761A1 (de) * 2006-10-06 2008-04-10 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung
US20100200991A1 (en) * 2007-03-15 2010-08-12 Rohan Akolkar Dopant Enhanced Interconnect
US9214442B2 (en) * 2007-03-19 2015-12-15 Infineon Technologies Ag Power semiconductor module, method for producing a power semiconductor module, and semiconductor chip
US7919859B2 (en) * 2007-03-23 2011-04-05 Intel Corporation Copper die bumps with electromigration cap and plated solder
US7615865B2 (en) * 2007-05-21 2009-11-10 Stats Chippac, Ltd. Standoff height improvement for bumping technology using solder resist
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
US8293587B2 (en) 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
DE102008016427B4 (de) 2008-03-31 2018-01-25 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Drahtbonden auf reaktiven Metalloberflächen einer Metallisierung eines Halbleiterbauelements durch Vorsehen einer Schutzschicht
TW201019440A (en) * 2008-11-03 2010-05-16 Int Semiconductor Tech Ltd Bumped chip and semiconductor flip-chip device applied from the same
JP5572979B2 (ja) * 2009-03-30 2014-08-20 ソニー株式会社 半導体装置の製造方法
US8592995B2 (en) * 2009-07-02 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump
US8445375B2 (en) * 2009-09-29 2013-05-21 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
TW201113962A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
US8847387B2 (en) * 2009-10-29 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Robust joint structure for flip-chip bonding
EP2521165B1 (en) * 2009-12-28 2018-09-12 Fujitsu Limited Method for forming a wiring structure
US20110186989A1 (en) * 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process
US20110226613A1 (en) 2010-03-19 2011-09-22 Robert Rash Electrolyte loop with pressure regulation for separated anode chamber of electroplating system
US8492891B2 (en) 2010-04-22 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with electrolytic metal sidewall protection
US8426236B2 (en) 2010-05-07 2013-04-23 International Business Machines Corporation Method and structure of photovoltaic grid stacks by solution based processes
US8993431B2 (en) * 2010-05-12 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating bump structure
US9620469B2 (en) 2013-11-18 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming post-passivation interconnect structure
US9916763B2 (en) 2010-06-30 2018-03-13 Primal Space Systems, Inc. Visibility event navigation method and system
US8518815B2 (en) * 2010-07-07 2013-08-27 Lam Research Corporation Methods, devices, and materials for metallization
US8232193B2 (en) 2010-07-08 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming Cu pillar capped by barrier layer
US9048135B2 (en) 2010-07-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Copper pillar bump with cobalt-containing sidewall protection
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
US8587116B2 (en) 2010-09-30 2013-11-19 Infineon Technologies Ag Semiconductor module comprising an insert
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US9404194B2 (en) 2010-12-01 2016-08-02 Novellus Systems, Inc. Electroplating apparatus and process for wafer level packaging
US8610285B2 (en) * 2011-05-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC packaging structures and methods with a metal pillar
CN102496606B (zh) * 2011-12-19 2014-11-12 南通富士通微电子股份有限公司 一种高可靠圆片级柱状凸点封装结构
CN102496605B (zh) * 2011-12-19 2014-11-12 南通富士通微电子股份有限公司 一种圆片级封装结构
CN102437066A (zh) * 2011-12-19 2012-05-02 南通富士通微电子股份有限公司 一种高可靠圆片级柱状凸点封装方法
CN102496580B (zh) * 2011-12-19 2016-02-03 南通富士通微电子股份有限公司 一种焊料凸点的形成方法
CN102446780A (zh) * 2011-12-19 2012-05-09 南通富士通微电子股份有限公司 一种圆片级封装方法
KR101932727B1 (ko) 2012-05-07 2018-12-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 이의 제조 방법
US8803333B2 (en) 2012-05-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same
US9534308B2 (en) 2012-06-05 2017-01-03 Novellus Systems, Inc. Protecting anodes from passivation in alloy plating systems
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US8659153B2 (en) 2012-07-16 2014-02-25 Micron Technology, Inc. Pillar on pad interconnect structures, semiconductor dice and die assemblies including such interconnect structures, and related methods
CN104603921B (zh) * 2012-09-04 2018-07-24 三菱电机株式会社 半导体装置、半导体装置的制造方法
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
TWI466253B (zh) 2012-10-08 2014-12-21 Ind Tech Res Inst 雙相介金屬接點結構及其製作方法
CN104347534B (zh) * 2013-08-05 2017-05-24 中芯国际集成电路制造(上海)有限公司 倒装芯片的封装方法和封装基板
KR102263554B1 (ko) * 2013-09-27 2021-06-09 어플라이드 머티어리얼스, 인코포레이티드 심리스 코발트 갭-충전을 가능하게 하는 방법
US9152751B2 (en) * 2013-09-30 2015-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Metal lines for preventing AC electromigration
CN105097743B (zh) * 2014-05-12 2019-02-12 中芯国际集成电路制造(上海)有限公司 键合结构及其形成方法
KR102245825B1 (ko) 2014-09-04 2021-04-30 삼성전자주식회사 반도체 패키지
US10006136B2 (en) 2015-08-06 2018-06-26 Dow Global Technologies Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of imidazole compounds, bisepoxides and halobenzyl compounds
US9932684B2 (en) 2015-08-06 2018-04-03 Rohm And Haas Electronic Materials Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of alpha amino acids and bisepoxides
TWI608132B (zh) 2015-08-06 2017-12-11 羅門哈斯電子材料有限公司 自含有吡啶基烷基胺及雙環氧化物之反應產物的銅電鍍覆浴液電鍍覆光阻劑限定之特徵的方法
US10100421B2 (en) 2015-08-06 2018-10-16 Dow Global Technologies Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of imidazole and bisepoxide compounds
US9754911B2 (en) 2015-10-05 2017-09-05 Globalfoundries Inc. IC structure with angled interconnect elements
US10522485B2 (en) * 2015-12-21 2019-12-31 Intel IP Corporation Electrical device and a method for forming an electrical device
JP6713809B2 (ja) * 2016-03-31 2020-06-24 株式会社荏原製作所 基板の製造方法及び基板
US10410291B1 (en) 2016-09-02 2019-09-10 State Farm Mutual Automobile Insurance Company Systems and methods for analyzing unmanned aerial missions
US10076034B2 (en) * 2016-10-26 2018-09-11 Nanya Technology Corporation Electronic structure
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
CN111630211B (zh) 2017-11-01 2024-05-24 朗姆研究公司 控制在电化学镀敷设备上的镀敷电解液浓度
US11011483B2 (en) * 2018-02-21 2021-05-18 Texas Instruments Incorporated Nickel alloy for semiconductor packaging
US10790251B2 (en) * 2018-06-20 2020-09-29 Micron Technology, Inc. Methods for enhancing adhesion of three-dimensional structures to substrates
JP2020047775A (ja) * 2018-09-19 2020-03-26 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法および半導体装置
KR20220085184A (ko) * 2020-12-15 2022-06-22 엘지디스플레이 주식회사 광원유닛 및 이를 포함하는 표시장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0492432A (ja) * 1990-08-08 1992-03-25 Seiko Epson Corp 半導体装置
JPH06140409A (ja) * 1992-10-29 1994-05-20 Rohm Co Ltd 半導体装置の製法
JP2000252313A (ja) * 1999-02-25 2000-09-14 Sony Corp メッキ被膜の形成方法および半導体装置の製造方法
JP2001267356A (ja) * 2000-02-22 2001-09-28 Internatl Business Mach Corp <Ibm> 電気接続用導電パッドを準備する方法および形成された導電パッド
JP2001308129A (ja) * 2000-04-19 2001-11-02 Advanced Interconnect Technology Ltd 鉛フリーバンプの形成方法
WO2003009379A2 (en) * 2001-07-14 2003-01-30 Motorola, Inc., A Corporation Of The State Of Delaware Semiconductive device and method of formation
JP2003133508A (ja) * 2001-10-23 2003-05-09 Rohm Co Ltd 半導体装置

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4880708A (en) * 1988-07-05 1989-11-14 Motorola, Inc. Metallization scheme providing adhesion and barrier properties
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
JPH05175275A (ja) * 1991-12-25 1993-07-13 Nec Corp 半導体チップの実装方法および実装構造
JP2796919B2 (ja) * 1992-05-11 1998-09-10 インターナショナル・ビジネス・マシーンズ・コーポレーション メタライゼーション複合体および半導体デバイス
JPH06140406A (ja) 1992-10-23 1994-05-20 Toshiba Corp バンプを備える半導体素子
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
US5346118A (en) * 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
US5384283A (en) * 1993-12-10 1995-01-24 International Business Machines Corporation Resist protection of ball limiting metal during etch process
US5470787A (en) * 1994-05-02 1995-11-28 Motorola, Inc. Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
US5466635A (en) * 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US5503286A (en) * 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal
DE19524739A1 (de) * 1994-11-17 1996-05-23 Fraunhofer Ges Forschung Kernmetall-Lothöcker für die Flip-Chip-Technik
US5775569A (en) * 1996-10-31 1998-07-07 Ibm Corporation Method for building interconnect structures by injection molded solder and structures built
JP3654485B2 (ja) * 1997-12-26 2005-06-02 富士通株式会社 半導体装置の製造方法
US6181012B1 (en) 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
US6607613B2 (en) * 1998-07-10 2003-08-19 International Business Machines Corporation Solder ball with chemically and mechanically enhanced surface properties
JP2000101014A (ja) 1998-09-22 2000-04-07 Hitachi Ltd 半導体装置
JP3813367B2 (ja) 1998-12-22 2006-08-23 三洋電機株式会社 半導体装置およびその製造方法
EP1039527A3 (en) * 1999-03-24 2002-03-06 Shinko Electric Industries Co. Ltd. Semiconductor device mounting structure
JP2000353703A (ja) 1999-06-11 2000-12-19 Sony Corp 半導体装置の製造方法
US20020017789A1 (en) 1999-06-16 2002-02-14 Holmes William W. Gland pipe fitting
JP2001085390A (ja) 1999-09-09 2001-03-30 Sony Corp 半導体装置の製造方法
JP3859403B2 (ja) * 1999-09-22 2006-12-20 株式会社東芝 半導体装置及びその製造方法
US6372622B1 (en) 1999-10-26 2002-04-16 Motorola, Inc. Fine pitch bumping with improved device standoff and bump volume
SG99331A1 (en) * 2000-01-13 2003-10-27 Hitachi Ltd Method of producing electronic part with bumps and method of producing elctronic part
US6517602B2 (en) * 2000-03-14 2003-02-11 Hitachi Metals, Ltd Solder ball and method for producing same
JP3701542B2 (ja) 2000-05-10 2005-09-28 シャープ株式会社 半導体装置およびその製造方法
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
JP2002076046A (ja) 2000-09-04 2002-03-15 Citizen Watch Co Ltd 半導体装置の製造方法
JP4174174B2 (ja) * 2000-09-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに半導体装置実装構造体
JP3640876B2 (ja) * 2000-09-19 2005-04-20 株式会社ルネサステクノロジ 半導体装置及び半導体装置の実装構造体
EP1335038A4 (en) * 2000-10-26 2008-05-14 Ebara Corp DEVICE AND METHOD FOR ELECTRO-PLATING
JP3433732B2 (ja) * 2000-11-22 2003-08-04 住友電気工業株式会社 光半導体気密封止容器及び光半導体モジュール並びに光ファイバー増幅器
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
US6433427B1 (en) * 2001-01-16 2002-08-13 Industrial Technology Research Institute Wafer level package incorporating dual stress buffer layers for I/O redistribution and method for fabrication
JP4638614B2 (ja) 2001-02-05 2011-02-23 大日本印刷株式会社 半導体装置の作製方法
US6413851B1 (en) 2001-06-12 2002-07-02 Advanced Interconnect Technology, Ltd. Method of fabrication of barrier cap for under bump metal
JP2003031576A (ja) * 2001-07-17 2003-01-31 Nec Corp 半導体素子及びその製造方法
US6853076B2 (en) * 2001-09-21 2005-02-08 Intel Corporation Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same
JP2003124216A (ja) 2001-10-16 2003-04-25 Sony Corp 配線用シード膜および半導体装置の配線方法
JP3615206B2 (ja) * 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法
TW529143B (en) * 2001-12-03 2003-04-21 Advanced Semiconductor Eng Method for producing under-bump metallurgy layer (UBM)
JP3860028B2 (ja) 2001-12-25 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP3897596B2 (ja) 2002-01-07 2007-03-28 日本テキサス・インスツルメンツ株式会社 半導体装置と配線基板との実装体
US6541366B1 (en) * 2002-01-08 2003-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving a solder bump adhesion bond to a UBM contact layer
US6732908B2 (en) 2002-01-18 2004-05-11 International Business Machines Corporation High density raised stud microjoining system and methods of fabricating the same
US20050156315A1 (en) * 2002-01-24 2005-07-21 Lee Eal H. Thin films, structures having thin films, and methods of forming thin films
US7535078B2 (en) * 2002-02-14 2009-05-19 Freescale Semiconductor, Inc. Semiconductor device having a fuse and method of forming thereof
TWI284376B (en) * 2002-02-21 2007-07-21 Advanced Semiconductor Eng Bump manufacturing method
US6528409B1 (en) * 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
US6596621B1 (en) * 2002-05-17 2003-07-22 International Business Machines Corporation Method of forming a lead-free tin-silver-copper based solder alloy on an electronic substrate
US6740577B2 (en) * 2002-05-21 2004-05-25 St Assembly Test Services Pte Ltd Method of forming a small pitch torch bump for mounting high-performance flip-flop devices
US6700207B2 (en) * 2002-08-05 2004-03-02 Lsi Logic Corporation Flip-chip ball grid array package for electromigration testing
US6797312B2 (en) * 2003-01-21 2004-09-28 Mattson Technology, Inc. Electroless plating solution and process
US6893799B2 (en) * 2003-03-06 2005-05-17 International Business Machines Corporation Dual-solder flip-chip solder bump
US6883889B2 (en) 2003-04-30 2005-04-26 Hewlett-Packard Development Company, L.P. Fluid ejection device
US7276801B2 (en) 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
JP2005175275A (ja) 2003-12-12 2005-06-30 Matsushita Electric Works Ltd Ｉｉｉ族金属窒化物結晶を用いた半導体発光素子およびこのｉｉｉ族金属窒化物結晶の製法
JP4495572B2 (ja) 2004-11-15 2010-07-07 シャープ株式会社 ステイン膜除去方法
CN101360851B (zh) * 2005-11-18 2011-09-21 莱里斯奥鲁斯集团 一种主电极及其制备方法
JP2008203020A (ja) 2007-02-19 2008-09-04 Toppan Printing Co Ltd マイクロ分光分析方法
WO2009093247A1 (en) 2008-01-22 2009-07-30 Applied Materials Israel Ltd. System and method for material analysis of a microscopic element
JP2011219946A (ja) 2010-04-07 2011-11-04 Ihi Transport Machinery Co Ltd 機械式駐車装置
AT521173B1 (de) 2018-06-27 2019-11-15 Trumpf Maschinen Austria Gmbh & Co Kg Biegewerkzeug mit Distanzelement

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0492432A (ja) * 1990-08-08 1992-03-25 Seiko Epson Corp 半導体装置
JPH06140409A (ja) * 1992-10-29 1994-05-20 Rohm Co Ltd 半導体装置の製法
JP2000252313A (ja) * 1999-02-25 2000-09-14 Sony Corp メッキ被膜の形成方法および半導体装置の製造方法
JP2001267356A (ja) * 2000-02-22 2001-09-28 Internatl Business Mach Corp <Ibm> 電気接続用導電パッドを準備する方法および形成された導電パッド
JP2001308129A (ja) * 2000-04-19 2001-11-02 Advanced Interconnect Technology Ltd 鉛フリーバンプの形成方法
WO2003009379A2 (en) * 2001-07-14 2003-01-30 Motorola, Inc., A Corporation Of The State Of Delaware Semiconductive device and method of formation
JP2003133508A (ja) * 2001-10-23 2003-05-09 Rohm Co Ltd 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8456003B2 (en) 2009-12-08 2013-06-04 Samsung Electro-Mechanics Co., Ltd. Package substrate capable of controlling the degree of warpage
US8835302B2 (en) 2009-12-08 2014-09-16 Samsung Electro-Mechanics Co., Ltd. Method of fabricating a package substrate
JP2013042005A (ja) * 2011-08-17 2013-02-28 Sony Corp 半導体装置、半導体装置の製造方法、及び、電子機器
US9842817B2 (en) 2012-02-27 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump stretching method and device for performing the same
US9978709B2 (en) 2012-02-27 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump stretching method for forming a solder bump joint in a device
US10163835B2 (en) 2012-02-27 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump stretching method
KR101727854B1 (ko) 2013-03-14 2017-04-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 장치에서 땜납 범프 조인트를 형성하기 위한 땜납 범프 연신 방법
JP2015053456A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW200520192A (en) 2005-06-16
US7276801B2 (en) 2007-10-02
US10249588B2 (en) 2019-04-02
WO2005031848A1 (en) 2005-04-07
US20080213996A1 (en) 2008-09-04
JP5284314B2 (ja) 2013-09-11
US8580679B2 (en) 2013-11-12
JP2013138260A (ja) 2013-07-11
JP4629042B2 (ja) 2011-02-09
US9543261B2 (en) 2017-01-10
JP2015167257A (ja) 2015-09-24
HK1093380A1 (en) 2007-03-02
CN100492607C (zh) 2009-05-27
JP6078585B2 (ja) 2017-02-08
US20110084387A1 (en) 2011-04-14
US20170084564A1 (en) 2017-03-23
US20190198472A1 (en) 2019-06-27
US20050062169A1 (en) 2005-03-24
TWI251921B (en) 2006-03-21
JP2010267996A (ja) 2010-11-25
CN1853263A (zh) 2006-10-25
US20220059484A1 (en) 2022-02-24
US11201129B2 (en) 2021-12-14

Similar Documents

Publication Publication Date Title
JP6078585B2 (ja) 小型電子機器、その形成方法、およびシステム
KR100213152B1 (ko) 솔더 터미널 및 그 제조방법
TWI223427B (en) Interconnections to copper ICS
JP3771905B2 (ja) 入出力サイトのための共通ボール制限金属
US6335104B1 (en) Method for preparing a conductive pad for electrical connection and conductive pad formed
US6732908B2 (en) High density raised stud microjoining system and methods of fabricating the same
JPH11340265A (ja) 半導体装置及びその製造方法
JPH02341A (ja) 半導体装置及びその製造方法
JPH0621140A (ja) 銅と半導体の化合物を含むメタラジを有する電子デバイス
US6893799B2 (en) Dual-solder flip-chip solder bump
US20080138961A1 (en) Wafer Bonding Method of System in Package
US20070246133A1 (en) Method for Electroplating and Contact Projection Arrangement
CN102254842A (zh) 电镀工艺中的活化处理
US5633047A (en) Electronic devices having metallurgies containing copper-semiconductor compounds
US6955984B2 (en) Surface treatment of metal interconnect lines
US20070045833A1 (en) Copper bump barrier cap to reduce electrical resistance

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100730

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4629042

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250