[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007305766A - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP2007305766A
JP2007305766A JP2006132297A JP2006132297A JP2007305766A JP 2007305766 A JP2007305766 A JP 2007305766A JP 2006132297 A JP2006132297 A JP 2006132297A JP 2006132297 A JP2006132297 A JP 2006132297A JP 2007305766 A JP2007305766 A JP 2007305766A
Authority
JP
Japan
Prior art keywords
region
layer
conductive layer
hole
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006132297A
Other languages
English (en)
Inventor
Yasuo Kaneda
安生 金田
Munetoshi Irisawa
宗利 入沢
Yuji Toyoda
裕二 豊田
Kunihiro Nakagawa
邦弘 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Paper Mills Ltd
Original Assignee
Mitsubishi Paper Mills Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Paper Mills Ltd filed Critical Mitsubishi Paper Mills Ltd
Priority to JP2006132297A priority Critical patent/JP2007305766A/ja
Publication of JP2007305766A publication Critical patent/JP2007305766A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】各導電配線層間の導通を行う孔と表面配線部との間の位置ずれをなくし、配線パターンの微細化が可能となる回路基板の製造方法を提供する。
【解決手段】絶縁層上の導電層の上に形成したレジスト層に露光処理を行って、3種類の現像処理速度の異なる領域(第1領域、第2領域、第3領域と呼ぶ)を形成し、第1領域のレジスト層の除去処理(第1現像処理)と第2領域のレジスト層の除去処理(第2現像処理)との間で、第1領域の導電層のエッチング除去処理もしくは第1領域の導電層へのめっき付与処理を行い、第2現像処理と第3領域のレジスト層の除去処理(第3現像処理)との間で、第2領域の導電層のエッチング除去処理もしくは第2領域の導電層へのめっき付与処理を行い、第3現像処理の後に、第1領域、第2領域、第3領域のいずれかの領域の絶縁層に孔を形成する工程を含む事を特徴とする回路基板の製造方法。
【選択図】図3

Description

本発明は、回路基板の製造方法に関し、特に複数の導電配線層を積層して形成された多層基板において、各導電配線層間の導通を行う孔と配線パターンとの間の位置ずれをなくし、配線パターンの微細化が可能となる回路基板の製造方法に関する。
近年の電子機器の小型、多機能化に伴い、回路基板も高密度化や配線パターンの微細化が進められており、そのような条件を達成する手段としては、回路基板の多層化が挙げられる。図23で示したように、複数の導電配線層を積層して形成した回路基板は、一般にスルーホール(貫通孔)41、バイアホール42、インタースティシャルバイアホール43と呼ばれる、内壁を導電層で被覆したあるいは充填した貫通孔、非貫通孔(以下、孔)といった細孔を通じて各層間の導通が行われている。
図24は、孔を上部から見た概略図である。孔17の周囲にランド18と呼ばれる導電層が形成されている。ランドは、角形、円形、楕円形、異形等の種々の種類があるが、占有面積あるいは設計面の使いやすさから、円形状のランドを使用する事が多い。また、高密度化に対応するためには、ランドレス又は狭小ランド幅の孔が必要とされている。ここでランド幅とは、円形状ランドの場合は孔周囲の環状導体幅の最小値を意味している。穴明け加工時の孔の直径をD0、円形状ランドの環状導体の直径をDとすると、ランドレスとは、ランド幅Lw=(D−D0)/2がゼロであり、狭小ランド幅とは、ランド幅Lwが0より大きく40μm以下をいう。
回路基板を製造する方法としては、サブトラクティブ法、アディティブ法、セミアディティブ法が知られている。サブトラクティブ法によって微細回路を形成する場合、導電層のサイドエッチングによる画線の細り等があるため、微細回路に対して不利とされている。一方、アディティブ法は、微細回路に対しては有利であるが、無電解めっきで全ての導電層を形成するため、製造コストが高いという問題がある。セミアディティブ法は、多工程であるが、高速作業が可能な電解めっきを使用する事ができるために、微細回路製造方法として、優位に用いる事ができる。
セミアディティブ法で、回路基板を製造する一例を挙げる。まず、絶縁層1(図25)にスルーホールと呼ばれる貫通孔41を開け(図26)、貫通孔内壁を含む表面に薄い導電層2を設ける(図27)。次いで、非回路部にめっきレジスト層36を形成する(図28)。続いて、電解めっき処理により、導電層2が露出する部分の表面に導電層を形成する(図29)。その後、該めっきレジスト層36を除去し(図30)、該めっきレジスト層36下の薄い導電層2をエッチング除去して回路基板を形成する(図31)。
めっきレジスト層は、スクリーン印刷法、感光性材料を用いた露光現像工程を有するフォトファブリケーション法、インクジェット法等によって形成する事ができるが、高密度化に対応するには、フォトファブリケーション法を優位に用いる事ができる。フォトファブリケーション法としては、ネガ型(光架橋型)もしくはポジ型(光分解型)フォトレジストを用いた方法が一般的である。セミアディティブ法では、電解めっき処理により孔内部に導電層を設けるため、孔部分にめっきレジスト層が形成されていない状態が必要である。
ネガ型(光架橋型)ドライフィルムフォトレジストを用いた場合、図32に示したように、孔およびランド部は遮光して、ネガ型(光架橋型)ドライフィルムフォトレジストが架橋しないようにし、未反応ドライフィルムフォトレジストを除去して、孔部およびランド部にはめっきレジスト層が無い状態とする。これら工程では、孔の穴開け加工や露光工程の位置合わせが重要となり、特に、高密度回路基板で要求されるランドレスおよび狭小ランド幅の孔では、非常に高い位置合わせ精度が必要となる。
例えば、図33(b)に示したように、広大ランド幅の場合に、Xの距離だけ位置ずれが発生したとしても、孔部分は完全に遮光された状態となってネガ型(光架橋型)ドライフィルムフォトレジストは架橋されないが、図33(a)に示したように、ランドレス及び狭小ランド幅の場合には、孔とランドが同距離Xだけずれると、ランドが孔部分から切れてしまい、全ての外周に渡って良好に導電層を形成する事ができないという問題がある。
この問題を解決し、露光工程での位置ずれが発生しても、孔の外周に渡って良好に導電層を形成できる技術が開示されている(例えば特許文献1参照)。この方法によれば、トナー電着を利用する事で、孔部にランドレス又は狭小ランドの開口部を精度良く形成する事ができ、セミアディティブ工法に応用する事でファインパターンの形成が可能となる。この方法によれば、図34に示すように、位置ずれの無い状態(図34(a))から、位置ずれX1が発生して図34(b)となっても、孔の回りの座切れ(孔の外周に渡って、良好な導電層が形成されていないカ所)の発生が回避できる。しかし、配線パターンが孔にかかる程の位置ずれX2が発生した場合(図34(c))には、ショート欠陥が発生してしまう。
これは、導電層間の接続をとるための孔を形成する孔開け加工工程と表面の配線パターンを形成するパターン露光工程がそれぞれ別個に基板に対して位置合わせを行って加工を行っているためであり、それぞれの工程の位置合わせ精度には限界があるため、位置ずれが発生するのは避けられない。特に、微細な配線パターンを有した回路基板の製造の際には問題となっていた。
また、多孔質の絶縁体からなる基板に光めっきプロセスを利用して、回路基板を作製し、孔位置と配線パターンの位置ずれが発生しないような配線基板についても開示されている(例えば、特許文献2参照)。これは、2種類の光透過領域を持たせたマスクを利用して、孔部と配線部とを1回の露光により形成する。これにより位置ずれが発生しない回路基板が作製できる。
ただし、多孔質体の内部に導電層と絶縁層を形成するため、通常、絶縁層として用いられているポリイミド等の絶縁樹脂層に比べ、絶縁信頼性は劣っており、マイグレーションの問題、接続信頼性の問題に対しては、高い信頼性がまだ確立されていないのが現状である。
また、基材の上にポジ型のレジスト膜を形成し、第1の領域と第2の領域の露光量を変えて露光を行い、第1の領域と第2の領域のRIE(反応性イオンエッチング)によるエッチング加工深さを変え、かつ第1の領域と第2の領域の位置関係のずれを発生しないようにした技術も開示されている(例えば、特許文献3参照)。しかし、この方法では、エッチング加工を行う方法として、RIEによる方法が開示されているが、通常の回路基板の孔加工は、コスト、生産性の点から、RIEは用いられず、ドリルによる加工やレーザによる加工、湿式のエッチング処理による加工によって行われており、その場合には、この方法のようにレジスト膜を孔開け加工処理の際のレジストとして使用する事は、レジスト膜の耐性の点から難しい。
また、より微細なパターンの回路基板の製造方法においては、前述のようにセミアディティブ法が好適に用いられ、レジスト層を除去した部分にめっき処理を施す。特許文献3のような方法では、半分の露光量で露光したポジ型レジストを除去した部分にめっき処理を施さなくてはならず、その場合には、半分の露光量で露光したポジ型レジストの除去部には、レジスト残渣が残り、めっき処理を行う事は難しい。この方法は、レベンソン型位相シフトマスクの製造や、デュアルダマシン構造の半導体装置をRIEを用いてエッチングのみを行う場合には適用可能であるが、異なる処理液を組み合わせて処理を行う回路基板の製造に際しては、レジスト膜の耐性の問題やレジスト残渣の問題があり、適用する事はできなかった。
特開2005−286297号公報 特開2002−368383号公報 特開2006−53249号公報
本発明の課題は、複数の導電配線層を積層して形成された多層基板において、各導電配線層間の導通を行う孔と表面配線部との間の位置ずれをなくし、配線パターンの微細化が可能となる回路基板の製造方法を提供する事にある。
本発明者らは、この課題を解決するため研究を行った結果、
(1)絶縁層上の導電層の上にレジスト層を形成する工程、エッチング除去処理もしくはめっき付与処理を行って導電層の除去もしくは付与を行う工程、該絶縁層に孔を形成する工程、を含む回路基板の製造方法において、レジスト層を形成した後に該レジスト層に露光処理を行って、3種類の現像処理速度の異なる領域(第1領域、第2領域、第3領域と呼ぶ)を形成し、第1領域のレジスト層の除去処理(第1現像処理)、第2領域のレジスト層の除去処理(第2現像処理)、第3領域のレジスト層の除去処理(第3現像処理)をこの順で別々に行い、第1現像処理と第2現像処理の間で、第1領域の導電層のエッチング除去処理もしくは第1領域の導電層へのめっき付与処理を行い、第2現像処理と第3現像処理との間で、第2領域の導電層のエッチング除去処理もしくは第2領域の導電層へのめっき付与処理を行い、第3現像処理の後に、第1領域、第2領域、第3領域のいずれかの領域の絶縁層に孔を形成する工程を含む回路基板の製造方法、
(2)レジスト層が光架橋性樹脂層であり、第1領域が露光処理において未露光の領域であり、第2領域が露光処理において低露光量で露光された領域であり、第3領域が露光処理において高露光量で露光された領域である事を特徴とする上記(1)の回路基板の製造方法、
(3)(a)絶縁層上の導電層の上に光架橋性樹脂層を形成する工程、
(b)光架橋性樹脂層に露光処理を行って、未露光部(第1領域)、低露光量露光部(第2領域)、高露光量露光部(第3領域)を形成する工程、
(c)第1現像処理により、第1領域の光架橋性樹脂層を除去して、第1領域の導電層を露出する工程、
(d)エッチング処理により、第1領域の露出導電層をエッチング除去する工程、
(e)第2現像処理により、第2領域の光架橋性樹脂層を除去して、第2領域の導電層を露出させる工程、
(f)電解めっき処理により第2領域の露出導電層上にパターンめっきを行う工程、
(g)第3現像処理により、第3領域の光架橋性樹脂層を除去する工程、
(h)第1領域の絶縁層を除去して孔を形成する工程、
(i)孔内の導電化処理を行う工程、
(j)フラッシュエッチングして、第3領域の導電層を除去する工程、
をこの順で含む回路基板の製造方法、
を見出した。
本発明の回路基板の製造方法(1)においては、絶縁層上の導電層の上にレジスト層を形成する工程、エッチング除去処理もしくはめっき付与処理を行って導電層の除去もしくは付与を行う工程、該絶縁層に孔を形成する工程、を含む回路基板の製造方法において、レジスト層を形成した後に該レジスト層に露光処理を行って、3種類の現像処理速度の異なる領域(第1領域、第2領域、第3領域と呼ぶ)を形成し、第1領域のレジスト層の除去処理(第1現像処理)、第2領域のレジスト層の除去処理(第2現像処理)、第3領域のレジスト層の除去処理(第3現像処理)をこの順で別々に行い、第1現像処理と第2現像処理の間で、第1領域の導電層のエッチング除去処理もしくは第1領域の導電層へのめっき付与処理を行い、第2現像処理と第3現像処理との間で、第2領域の導電層のエッチング除去処理もしくは第2領域の導電層へのめっき付与処理を行い、第3現像処理の後に、第1領域、第2領域、第3領域のいずれかの領域の絶縁層に孔を形成する工程を含む方法で回路基板の製造を行う。最初の露光処理によって第1領域、第2領域、第3領域を規定する事で、3種類の状態、すなわち、孔形成領域、表面配線領域、表面非配線領域の3種類の領域をその位置関係を位置ずれ無しに決める事ができる。
また、それぞれの領域のレジスト層を、別々の工程で順次除去し、それぞれの段階で導電層のエッチング除去処理もしくはめっき付与処理を行う事で、3種類の状態を良好に形成する事ができる。また、全領域のレジスト層を完全に除去した際には、それ以前に導電層のエッチング除去処理もしくはめっき付与処理によって、3種類の導電層の状態の違いができあがっている事となり、その後の工程を適切に選ぶ事で、孔形成領域、表面配線領域、表面非配線領域の3領域を良好に位置ずれなく形成して回路基板を製造する事が可能となる。また、絶縁層に孔を形成する処理を行う際には、レジスト層をすべて除去した状態で行う事により、レジスト層がダメージを受けて悪影響を及ぼすような問題が発生する事なく、孔形成が可能となる。また、導電層の無い領域に孔の形成処理を行う事により、孔開けの位置が正確に規定され、良好な孔形成が可能となる。これにより、露光時や孔開け時の位置合わせの精度を向上させるために多大な時間とコストをかける事なく、簡単な構成で、孔位置と表面配線部との位置決めができ、よって、ランドレス等の微細なパターンの回路基板を安定に精度良く製造する事ができる。
本発明の回路基板の製造方法(2)においては、レジスト層を光架橋性樹脂層として、露光処理において、未露光部を第1領域とし、低露光量露光部を第2領域とし、高露光量露光部を第3領域とする事で、既存の設備を利用し、簡便に、3種類の領域を形成する事ができ、各現像処理を別々の工程で順次行い、各領域のレジストを良好に除去していく事が可能となる。また、光架橋性樹脂層を用いると、露出導電層領域にめっき付与処理を行う場合には、露出導電層表面にレジスト残渣が残らないため、良好なめっき付与処理が行われる。また、露光量を適正に調整する事で、レジスト層の厚みも必要充分な厚みを維持する事が可能となる。
本発明の回路基板の製造方法(3)においては、まず、絶縁層上の導電層の上に光架橋性樹脂層を形成する。次いで、光架橋性樹脂層に露光処理を行って、未露光部(第1領域)、低露光量露光部(第2領域)、高露光量露光部(第3領域)を形成する。これにより、続く各処理工程を経て、3種類の異なった状態、すなわち、孔形成部分、表面配線部分、表面非配線部分を作り出すための元となる状態が形成できる。また、この3領域を露光処理によって、一括的に形成する事で、各領域の位置関係を正確に規定する事が可能となり、孔位置と配線パターンとの間の位置ずれのない回路基板が得られる。その後第1現像処理により、第1領域の光架橋性樹脂層を除去して、第1領域の導電層を露出する。その後、エッチング処理により第1領域の露出導電をエッチング除去する。次に第2現像処理により、第2領域の光架橋性樹脂層を除去して、第2領域の導電層を露出させ、電解めっき処理により第2領域の露出導電上にパターンめっきを行う。孔部分の導電層はすでにエッチングで除去されているため、表面配線部分のみにめっきが成長する。続いて、第3現像処理により、第3領域の光架橋性樹脂層を除去した後、第1領域の絶縁層を除去して孔を形成する。絶縁層に孔を形成する際に、導電層には、エッチング処理及びめっき処理により、すでに導電層の3種類の状態(導電層無し領域、厚導電層領域、薄導電層領域)ができあがっている事となり、レジスト層のダメージによる悪影響を回避して、正確な位置に、良好な孔形成ができる。次に孔内の導電化処理を行い、最後にフラッシュエッチングをして、第3領域の導電層を除去する事で、全く位置ずれのない微細なパターンを有した回路基板が製造される。
以下、本発明の回路基板の製造方法について詳細に説明する。
本発明の回路基板の製造方法の一例を、両面板の製造を例に、図1から図11を用いて説明する。レジスト層を光架橋性樹脂層とし、第1現像処理と第2現像処理との間でエッチング除去処理を、第2現像処理と第3現像処理との間でめっき付与処理を行う場合の例について説明する。
図1に示すように、絶縁層1の表面に導電層2を形成した基板を準備し、図2に示すように光架橋性樹脂層からなるレジスト層3を形成した後、該レジスト層3に露光処理を行って、第1領域のレジスト層31、第2領域のレジスト層32、第3領域のレジスト層33の3種類の領域のレジスト層を形成する(図3)。第1領域のレジスト層31は未露光部、第2領域のレジスト層32は低露光量露光部、第3領域のレジスト層33は高露光量露光部である。続いて、第1領域のレジスト層31の除去処理(第1現像処理)を行って、図4のように、第1領域の導電層21を露出する。続いてエッチング除去処理を行う事により、第1領域の導電層21の除去を行う(図5)。次に第2現像処理により、第2領域のレジスト層32の除去処理を行い、第2領域の導電層22を露出させる(図6)。続いて、電解めっき処理を行って、露出した導電層22上に導電層の付与を行い、第2領域の導電層の厚みを厚くする(図7)。次に、第3現像処理を行って、第3領域のレジスト層33の除去を行って、第3領域の導電層23を露出させる(図8)。次に、絶縁層1が露出している第1領域に孔を形成する(図9)。その後、孔内の導電化処理を行い、孔内導電層24を形成して両面の導電層間の導通を行う(図10)。最後に、フラッシュエッチング処理により、第3領域の導電層23の除去を行い、図11に示すような回路基板の製造がなされる。
上記の説明では、レジスト層を光架橋性樹脂層(すなわち、ネガ型のレジスト層)としたが、ポジ型のレジスト層を使用する事もできる。ただし、その場合には、第1領域が高露光量露光部、第2領域が低露光量露光部、第3領域が未露光部、となる。ただし、めっき付与処理を行う場合には、レジスト残渣がない事や、膜厚が厚く維持できる事、等のメリットのため、光架橋性樹脂層が好適に用いられる。
また、上記の説明では、第1現像処理と第2現像処理との間でエッチング除去処理を、第2現像処理と第3現像処理との間でめっき付与処理を行う場合の例について説明したが、それぞれ、エッチング除去処理及びめっき付与処理を任意に組み合わせる事ができる。少なくとも、第3現像処理によって第3領域のレジスト層の除去を終えた時点で、3種類の異なった導電層膜厚を持った領域を作り出す事ができれば、いずれの組み合わせも使用可能である。ただし、セミアディティブ法のように表面配線部をパターンめっきによって形成し、その際のめっき液の寿命管理を厳密に行う際には、低露光量露光部の第2領域のレジスト層が混入する事は好ましくなく、めっき付与処理は、第2領域のレジスト層が除去される第2現像処理の後になされるのが好ましい。
本発明に係わる絶縁層としては、フェノール樹脂層やエポキシ樹脂層、ポリエステル樹脂層、ポリイミド樹脂層、液晶高分子層が挙げられる。孔開けが可能であれば、ガラス布や紙等の基材を有していても良い。導電層としては、銅、銀、金、アルミニウム、ステンレス、42アロイ、ニクロム、タングステン、ITO、導電性高分子、各種導電錯体等を使用する事ができる。これらの例は「プリント回路技術便覧」(社団法人日本プリント回路工業会編、日刊工業新聞社、1987年)に記載されている。
本発明に係わる絶縁層上に導電層を設ける方法としては、スパッタリング法、蒸着法、無電解めっき法、電解めっき法、絶縁層に導電箔等の極薄導電層を張り合わせる方法や、導電層を張り合わせた積層板の導電層をエッチング処理によって薄膜とする方法などを単独もしくは組み合わせて用いる事ができる。また、導電層に前記絶縁層の樹脂を塗布する事によっても形成する事ができる。
本発明に係わるレジスト層としては、ネガ型もしくはポジ型の感光性フォトポリマーを使用する。適正な、第1現像処理による除去性、第2現像処理による除去性、第3現像処理による除去性を有し、かつ、第1現像処理と第2現像処理との間で行われるエッチング除去処理もしくはめっき付与処理、第2現像処理と第3現像処理との間で行われるエッチング除去処理もしくはめっき付与処理に対して、耐性を有していれば、いずれのものも使用可能である。第1現像処理において、第2領域及び第3領域のレジスト層は、第2領域及び第3領域の導電層が露出しなければ、膜厚の減少が発生しても良い。ただし、第1現像処理と第2現像処理との間でめっき付与処理を行う場合には、第1現像処理後の第2領域及び第3領域のレジスト層の厚みは、そのめっき付与処理で付与するめっきの厚みよりは厚くなるような設定が好ましい。
ネガ型及びポジ型の感光性フォトポリマーの例としては、「フォトポリマーハンドブック」(フォトポリマー懇話会編、(株)工業調査会、1989年)や「フォトポリマー・テクノロジー」(山本亜夫、永松元太郎編、日刊工業新聞社、1988年)等に記載されている。
めっき付与処理を行う場合には、レジスト残渣がない事や、膜厚が厚く維持できる事、等のメリットのため、ネガ型、すなわち、光架橋性樹脂層が好適に用いられる。本発明において、光架橋性樹脂層として利用できる光架橋性樹脂としては、例えば、回路基板製造用の光架橋型ドライフィルムフォトレジストが挙げられる。以下に例を挙げるが、本発明の趣旨と異ならない限り何れの光架橋性樹脂層であっても適用可能である。例えば、カルボン酸基を含むバインダーポリマー、光重合性の多官能モノマー、光重合開始剤、溶剤、その他添加剤からなるネガ型の感光性樹脂組成物が使用できる。それらの配合比率は、感度、解像度、硬度等の要求される性質に合わせて決定される。これらの例は市販品としては、例えばデュポンMRCドライフィルム株式会社のリストン、日立化成工業株式会社のフォテック、旭化成エレクトロニクス株式会社のサンフォート等を使用する事ができる。市販品は、光架橋性樹脂フィルムが、ポリエステルフィルム等の支持体フィルムとポリエチレンフィルム等の保護フィルムとで挟まれた状態となっている。レジスト層の形成は、ドライフィルムフォトレジストを使用する場合は、熱ラミネート法が好適に利用できる。
露光処理によって、第1領域、第2領域、第3領域の3種類の領域を形成する方法としては、その後の第1現像処理、第2現像処理、第3現像処理において第1領域のレジスト層、第2領域のレジスト層、第3領域のレジスト層がそれぞれ別々に除去されるような構成でできれば、いずれの露光処理も可能である。露光波長や露光量を変えて露光する事で、3種類の領域を形成する。3種類の領域を位置ずれの発生しない一連の工程で処理を行う事が好ましいが、位置ずれの量が少なく設定する事が可能であれば、同一装置上で、異なった露光処理で3種類の領域の露光処理を行う事もできる。
既存の露光処理設備を利用できる点から、露光量を変えて3種類の領域を形成する事が望ましい。光架橋性樹脂層をレジスト層として使用し、露光量によって3種類の領域を形成するには、第1領域は未露光の領域、第2領域は低露光量の領域、第3領域は高露光量の領域とするのが望ましい。露光処理設備として、直接描画装置によって露光する際には、低露光量の露光と高露光量の露光の2回露光を行う事で、3種類の領域の形成を行う事ができる。また、フォトマスクを利用しての露光の場合には、あらかじめ第2領域部分の遮光濃度をハーフトーンとしたハーフトーンマスクを利用する事で、一回の露光で3種類の領域の形成ができる。ハーフトーンマスクにおいては、第2領域部分は、光学濃度の調整によってハーフトーンにしても良いし、微細な網点パターンを形成する事でもハーフトーンを形成する事ができる。
各領域の露光処理条件と、続く各現像処理工程での現像処理条件を適正に設定する事で、第1領域は第1現像処理で除去可能な領域、第2領域は、第1現像処理では除去されないが第2現像処理で除去可能な領域、第3領域は、第1及び第2現像処理では除去されないが第3現像処理では除去可能な領域、とする事ができる。
上記を満足すれば、いずれの露光処理条件も可能であるが、光架橋性樹脂層を使用した場合、第2領域の露光量は、第3領域の露光量の1%から80%の範囲、より好ましくは3%から60%の範囲、好適には5%から40%の範囲である。第2領域の露光量が低すぎると、第1現像処理で第2領域のレジスト層の膜厚減少が大きすぎるために第2領域の導電層が露出してしまい問題となり、露光量が高すぎると硬化が進みすぎて、第2現像処理で第2領域のレジスト層の除去が難しくなるという問題が生ずる。
また、本発明に係わる露光処理に使用する露光装置としては、レーザ直接描画、フォトマスクを介した密着露光、プロキシミティ露光、投影露光等によって行われる。光源としては、各種レーザ光源の他、超高圧水銀灯、高圧水銀灯、メタルハライドランプ、キセノンランプ等を使用する事ができる。
各現像処理は、光架橋性樹脂層がアルカリ可溶性である場合には、アルカリ性の現像処理液を用いて現像処理を行う事が望ましい。上記のように適正な除去ができれば、いずれの方式、条件も可能であるが、好ましくは、炭酸ナトリウムや水酸化ナトリウム、水酸化カリウム等の水溶液を使用する。
第1現像処理と第2現像処理で同一の処理液を使用した場合には、第2現像処理の処理時間は、第1現像処理の処理時間の0.5倍以上30倍以下、より好ましくは1.5倍以上20倍以下、好適には2倍以上10倍以下の処理時間で第2現像処理を行う事が望ましい。
本発明にかかわるエッチング除去処理に使用されるエッチング液は、各領域に存在しているレジスト層が耐性を持ち、かつ導電層を溶解除去できるものであれば良い。例えば、アルカリ性アンモニア、硫酸−過酸化水素、塩化第二銅、過硫酸塩、塩化第二鉄、等の一般的なエッチング液を使用できる。また、装置や方法としては、例えば、水平スプレーエッチング、浸漬エッチング、等の装置や方法を使用できる。これらの詳細は、「プリント回路技術便覧」(社団法人日本プリント回路工業会編、1987年刊行、日刊工業新聞社発行)に記載されている。
本発明にかかわるめっき付与処理としては、電解めっき処理が好適に利用できる。例えば、「プリント回路技術便覧」(社団法人日本プリント回路工業会編、日刊工業新聞社、1987年)に記載されているものを使用する事ができる。
本発明に係わる絶縁層に孔を形成する方法としては、導電層の変形等が起こらずに、絶縁層が除去できる方法であればいずれの方法も利用可能である。レーザによる孔開けや、絶縁層エッチング液による処理が利用できる。一括処理が可能である点から絶縁層エッチング液のよる処理が好ましい。
絶縁層エッチング液としては、導電層を溶解させずに絶縁層を溶解させる液であればいずれの液も使用可能である。絶縁層の種類によって好適な液が選ばれる。ポリイミド樹脂層を絶縁層として用いた場合は、従来公知のポリイミド樹脂用のエッチング液が使用可能であるが、特に、N−(β−アミノエチル)エタノールアミン、水酸化カリウム、エタノールアミンを含有する水溶液からなるポリイミド樹脂のエッチング液により絶縁層のエッチングを行うと、小径の孔径において良好な形状でエッチングが行えるため好ましい。
本発明に係わる孔内の導電化処理を行う方法としては、導電性ペーストの充填や、無電解めっき、電解めっき等公知の方法を用いる事ができる。全面に無電解めっきを行った後、特許文献1に開示されているような方法により、孔部以外にめっきレジストを形成し、孔内のみにめっきを行う事により、孔の位置にのみめっきが行われるため好ましい。また、次のような方法によっても孔内の導電化処理が可能である。
すなわち、図9まで作製した後、孔内に無電解めっき処理を施す。その後、片面にめっきレジスト用ドライフィルムレジストをラミネートする。その後、反対面よりアルカリ現像液により、ドライフィルムレジストの孔部のみを溶解除去する。狭小ランドが必要な場合には、孔部周辺部まで除去を行う。その後、ドライフィルムのカバーフィルム(ポリエステルフィルム)を剥がした後、露光を行い硬化させる。反対面にも同様にドライフィルムのラミネート、ラミネートした側と反対側から孔を通してのアルカリ現像液供給、カバーフィルムの除去、露光による硬化を行う事で、両面に孔内のみ位置ずれなく開口させためっきレジスト層を形成できる。その後電解めっき処理により孔内のめっきを行った後、めっきレジスト層を剥離する事で、孔内の導電化処理ができる(図10)。その後は、図11に示すようにフラッシュエッチングを行って、表面非配線部の導電層のエッチング除去を行い、回路基板を製造する。
孔内の導電化は、導電性ペースト等を用いて、充填させても良いし、無電解めっき及び電解めっきの組み合わせにより壁面に導電層を形成させても良い。また、電解めっきにより孔内を導電層によって充填させる事もできる。
以下実施例によって本発明を更に詳しく説明するが、本発明はこの実施例に限定されるものではない。
25μm厚のポリイミドフィルムを絶縁層とし、その両面に導電層として12μm厚の銅層を形成した基材を準備した。次に、ドライフィルムフォトレジスト用ラミネータを用いて、15μm厚の光架橋性樹脂層及び25μmのマスク層(支持体フィルム、材質:ポリエステル、図示せず)よりなる、回路形成用ドライフィルムフォトレジストを基材の両面に熱圧着し、レジスト層(光架橋性樹脂層)を形成した。
表面配線部及び孔部のパターンを形成したハーフトーンフォトマスク(表面配線部の導体幅及び間隙:20μm、孔径:25μm)を基材両面のマスク層に接触させ、吸引密着機構を有する紫外線露光機を用いて、60秒間、両面の露光を行った。使用したハーフトーンフォトマスクは、孔部が遮光され、表面非配線部が透明であり、表面配線部がハーフトーンとなっているものを用いた。孔部が第1領域、表面配線部が第2領域、表面非配線部が第3領域に相当する。ハーフトーンフォトマスクのハーフトーン部は、透過光量が、透明部の30%となるように設定してあるものを用いた。両面のハーフトーンマスクは、基材を挟んだ時に、両面のパターンの位置ずれがないようにあらかじめ位置調整され連結規制されている。
続いて、マスク層のフィルムを剥がした後に、10質量%の炭酸ナトリウム水溶液(25℃)で15秒間シャワースプレーを当てる事で、第1現像処理を行い、孔部の光架橋性樹脂層の除去を行い、孔部の銅を露出させた。
次に塩化第二鉄エッチング液を用いて、孔部の銅のエッチング除去処理を行い、孔部のポリイミドを露出させた。
次に10質量%の炭酸ナトリウム水溶液(25℃)を用いて、120秒間シャワースプレーを当てる事で、第2現像処理を行い、表面配線部の光架橋性樹脂層の除去を行い、表面配線部の銅を露出させた。
次に電解銅めっき処理(奥野製薬(株)、OPCプロセスM)を実施し、表面配線部の銅露出部に厚み約10μmの電解銅めっき層を形成した。次に、3質量%水酸化ナトリウム水溶液(30℃)を用いて、第3現像処理を行い、表面非配線部の光架橋性樹脂層の除去を行った。
次に、N−(β−アミノエチル)エタノールアミン33質量%、水酸化カリウム27質量%、エタノールアミン1質量%を含む水溶液からなるポリイミド用エッチング液(75℃)に基材を浸漬する事で、露出しているポリイミドのエッチングを行い、ポリイミドからなる絶縁層に孔を形成させた。両面の孔部は位置ずれなく一致しており、良好に両面を貫通した貫通孔が得られた。
次に、3−メチル−1,3−ブタンジオールを含む水酸化ナトリウム水溶液でエッチング処理を行った後、銅EDTA浴にて無電解めっきを行い、孔内壁に0.5μm厚の銅層からなる導電層の形成を行った。
その後、次のようにして孔開口部以外の表面にめっきレジスト層を形成させた。すなわち、片面にドライフィルムレジストのラミネートを行い、めっきレジスト層とポリエステルからなるマスク層を形成する。マスク層をつけたまま、反対面から孔を通してアルカリ現像液を供給し、孔上のレジスト層の溶解除去を行い、その後紫外線照射によってめっきレジスト層を硬化させた。マスク層の除去の後、反対面に同様にめっきレジスト層及びマスク層のラミネートを行い、ラミネートした面と反対側から孔を通してアルカリ現像液を供給する事で、孔上のレジスト層の溶解除去を行った。続いて、紫外線露光を行って硬化し、マスク層を除去する事で、基材両面に、孔開口部以外の表面にめっきレジスト層を形成させた。めっきレジスト層の開口部は、孔の位置と全く位置ずれなく形成されていた。
続いて、電解めっき処理を行い孔内に約10μmの厚みの電解銅めっき層を形成し、両面の導電配線層の導通を形成させた。その後、水酸化ナトリウム水溶液により表面に形成しためっきレジスト層の除去を行い、フラッシュエッチングを行う事で、表面非配線部の銅層を除去して、回路基板の製造を行った。
できあがった回路基板を観察した所、両面の表面配線部と孔部の位置ずれは全くなく、微細配線パターンを有した回路基板の製造ができた。
実施例1と同様にして形成した両面回路基板(図11)の両面に絶縁層1を形成した後、ニッケルクロム層及び銅層からなる導電層2をスパッタにより形成した(図12)。実施例1と同様にしてドライフィルムフォトレジスト用ラミネータを用いて、15μm厚の光架橋性樹脂層及び25μmのマスク層(支持体フィルム、材質:ポリエステル、図示せず)よりなる、回路形成用ドライフィルムフォトレジストを基材の両面に熱圧着し、レジスト層(光架橋性樹脂層)を形成した(図13)。
次に、表面配線部及び孔部のパターンを形成したハーフトーンフォトマスク(表面配線部の導体幅及び間隙:20μm、孔径:25μm)を基材の片面に位置合わせし、60秒間の紫外線露光を行った。反対面に関しても同様に、ハーフトーンフォトマスクを位置合わせし、60秒間、紫外線露光を行った(図14)。使用したハーフトーンフォトマスクは、孔部が遮光され、表面非配線部が透明であり、表面配線部がハーフトーンとなっているものを用いた。孔部が第1領域、表面配線部が第2領域、表面非配線部が第3領域に相当する。ハーフトーンフォトマスクのハーフトーン部は、透過光量が、透明部の30%となるように設定してあるものを用いた。それぞれの面のハーフトーンマスクは、両面回路基板の内層パターンに合うように位置合わせがなされる。
ハーフトーンマスクの位置合わせは、両面回路基板作製時の露光の際に使用したマスクパターンとの寸法精度のずれのないハーフトーンマスクを用い、位置ずれが全くないように位置合わせを行う事により、両面回路基板の配線パターンとほとんど位置ずれなく、外層にも配線パターンの形成ができる。
露光処理後、実施例1と同様にして、第1領域のレジスト層31の除去(図15)、第1領域の導電層のエッチング除去処理(図16)、第2領域のレジスト層32の除去(図17)、第2領域の露出導電層22へのめっき付与処理(図18)、第3領域のレジスト層33の除去(図19)を行い、その後、レーザ照射により、孔の形成(図20)を行った。レーザ孔開けは、レーザの出力を、銅層には影響を与えずに、絶縁層のみ除去を行う条件にて孔開けを行った。その後、実施例1と同様にして、孔内に無電解めっき処理を行った後、以下のようにして、孔部以外にめっきレジスト層を形成させた後に電解めっきを行う事で、孔内の導電化処理を行った。
孔部以外にめっきレジスト層を形成させる方法は次のようにして行った。すなわち、両面にめっきレジスト用のドライフィルムレジスト(10μm厚)をラミネートし、カバーフィルムを除去した後、三菱OPCプリンティングシステム用正電荷トナー(三菱製紙(株)製、「ODP−TW」)を用いて、バイアス電圧+200Vを印加して電着塗布を行い、トナーを孔部以外の全面に電着させた。続いて70℃で2分間加熱してトナーを定着させた後、アルカリ水溶液で処理して、孔部のめっきレジスト層の除去を行い、孔部以外にめっきレジスト層を形成させた基板を作製した。その後、実施例1の孔内導電化処理と同様にして電解めっき処理を行い、孔内に孔内導電層24として銅を充填させた。その後めっきレジスト層を除去した(図21)。最後にフラッシュエッチングにより第3領域の導電層の除去を行い、図22に示すような4層回路基板を製造した。
できあがった回路基板を観察した所、両面の表面配線部と孔部の位置ずれは全くなく、微細配線パターンを有した回路基板の製造ができた。
本発明の方法における一工程を示す断面図。 本発明の方法における図1に続く工程を示す断面図。 本発明の方法における図2に続く工程を示す断面図。 本発明の方法における図3に続く工程を示す断面図。 本発明の方法における図4に続く工程を示す断面図。 本発明の方法における図5に続く工程を示す断面図。 本発明の方法における図6に続く工程を示す断面図。 本発明の方法における図7に続く工程を示す断面図。 本発明の方法における図8に続く工程を示す断面図。 本発明の方法における図9に続く工程を示す断面図。 本発明の方法における図10に続く工程を示す断面図。 本発明の方法における一工程を示す断面図。 本発明の方法における図12に続く工程を示す断面図。 本発明の方法における図13に続く工程を示す断面図。 本発明の方法における図14に続く工程を示す断面図。 本発明の方法における図15に続く工程を示す断面図。 本発明の方法における図16に続く工程を示す断面図。 本発明の方法における図17に続く工程を示す断面図。 本発明の方法における図18に続く工程を示す断面図。 本発明の方法における図19に続く工程を示す断面図。 本発明の方法における図20に続く工程を示す断面図。 本発明の方法における図21に続く工程を示す断面図。 多層回路基板の一例を示す概略断面図。 孔とランドを表す概略平面図。 従来の方法における一工程を示す断面図。 従来の方法における図25に続く工程を示す断面図。 従来の方法における図26に続く工程を示す断面図。 従来の方法における図27に続く工程を示す断面図。 従来の方法における図28に続く工程を示す断面図。 従来の方法における図29に続く工程を示す断面図。 従来の方法における図30に続く工程を示す断面図。 従来の方法における孔部の露光工程を示す断面図。 孔とランドと配線パターンとの位置ずれを表す概略図。 孔に対する配線パターンの位置ずれを表す概略図。
符号の説明
1 絶縁層
2 導電層
3 レジスト層
17 孔
18 ランド
21 第1領域の導電層
22 第2領域の導電層
23 第3領域の導電層
24 孔内導電層
31 第1領域のレジスト層
32 第2領域のレジスト層
33 第3領域のレジスト層
36 めっきレジスト層
37 ネガ型ドライフィルムフォトレジスト
41 スルーホール(貫通孔)
42 バイアホール
43 インタースティシャルバイアホール

Claims (3)

  1. 絶縁層上の導電層の上にレジスト層を形成する工程、エッチング除去処理もしくはめっき付与処理を行って導電層の除去もしくは付与を行う工程、該絶縁層に孔を形成する工程、を含む回路基板の製造方法において、レジスト層を形成した後に該レジスト層に露光処理を行って、3種類の現像処理速度の異なる領域(第1領域、第2領域、第3領域と呼ぶ)を形成し、第1領域のレジスト層の除去処理(第1現像処理)、第2領域のレジスト層の除去処理(第2現像処理)、第3領域のレジスト層の除去処理(第3現像処理)をこの順で別々に行い、第1現像処理と第2現像処理の間で、第1領域の導電層のエッチング除去処理もしくは第1領域の導電層へのめっき付与処理を行い、第2現像処理と第3現像処理との間で、第2領域の導電層のエッチング除去処理もしくは第2領域の導電層へのめっき付与処理を行い、第3現像処理の後に、第1領域、第2領域、第3領域のいずれかの領域の絶縁層に孔を形成する工程を含む事を特徴とする回路基板の製造方法。
  2. レジスト層が光架橋性樹脂層であり、第1領域が露光処理において未露光の領域であり、第2領域が露光処理において低露光量で露光された領域であり、第3領域が露光処理において高露光量で露光された領域である事を特徴とする請求項1記載の回路基板の製造方法。
  3. (a)絶縁層上の導電層の上に光架橋性樹脂層を形成する工程、
    (b)光架橋性樹脂層に露光処理を行って、未露光部(第1領域)、低露光量露光部(第2領域)、高露光量露光部(第3領域)を形成する工程、
    (c)第1現像処理により、第1領域の光架橋性樹脂層を除去して、第1領域の導電層を露出する工程、
    (d)エッチング処理により、第1領域の露出導電層をエッチング除去する工程、
    (e)第2現像処理により、第2領域の光架橋性樹脂層を除去して、第2領域の導電層を露出させる工程、
    (f)電解めっき処理により第2領域の露出導電層上にパターンめっきを行う工程、
    (g)第3現像処理により、第3領域の光架橋性樹脂層を除去する工程、
    (h)第1領域の絶縁層を除去して孔を形成する工程、
    (i)孔内の導電化処理を行う工程、
    (j)フラッシュエッチングして、第3領域の導電層を除去する工程、
    をこの順で含む回路基板の製造方法。
JP2006132297A 2006-05-11 2006-05-11 回路基板の製造方法 Pending JP2007305766A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006132297A JP2007305766A (ja) 2006-05-11 2006-05-11 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006132297A JP2007305766A (ja) 2006-05-11 2006-05-11 回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2007305766A true JP2007305766A (ja) 2007-11-22

Family

ID=38839448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006132297A Pending JP2007305766A (ja) 2006-05-11 2006-05-11 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2007305766A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118660394A (zh) * 2024-08-19 2024-09-17 广州广合科技股份有限公司 一种背钻树脂塞孔和非树脂塞孔线路板的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118660394A (zh) * 2024-08-19 2024-09-17 广州广合科技股份有限公司 一种背钻树脂塞孔和非树脂塞孔线路板的制作方法

Similar Documents

Publication Publication Date Title
US8143533B2 (en) Method for forming resist pattern, method for producing circuit board, and circuit board
KR20060117173A (ko) 프린트 기판의 제조방법
JP2011082472A (ja) プリント基板およびその製造方法
JP2000013019A (ja) ビルトアップ多層プリント配線板およびその製造方法
KR20090011528A (ko) 인쇄회로기판의 제조방법
JP2004214253A (ja) 金属パターンの形成方法
JP4730222B2 (ja) 配線基板の製造方法
JP4976766B2 (ja) 回路基板の製造方法
JP2007305766A (ja) 回路基板の製造方法
JP2015046519A (ja) 回路基板の製造方法
JPH04181749A (ja) 2層tab製造用フォトマスク
KR20040061410A (ko) 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법
JP4676317B2 (ja) レジストパターンの形成方法、回路基板の製造方法及び回路基板
JP4628993B2 (ja) 回路基板の製造方法
JP4676376B2 (ja) 回路基板の製造方法
KR20110110664A (ko) 양면 인쇄회로기판의 제조방법
JPH036880A (ja) ブリント配線板及びその製造方法
JP5639465B2 (ja) 金属パターンの作製方法
JP2012074557A (ja) 多層プリント配線板およびその製造方法ならびに多層ビルドアップ配線板およびその製造方法
JPH077264A (ja) 印刷配線板の製造方法
JP5537476B2 (ja) 導電パターンの作製方法
JPH01129494A (ja) プリント回路板の製造方法
JP5537463B2 (ja) 導電パターンの作製方法
JP2001127407A (ja) 回路パターンの形成方法および回路基板
CN116744564A (zh) 使用极薄光阻的电路基板全板镀铜减除法制程