JP2007305493A

JP2007305493A - カソード基板及びその作製方法、並びに表示素子及びその作製方法

Info

Publication number: JP2007305493A
Application number: JP2006134393A
Authority: JP
Inventors: Minao Nakano; 美尚中野; Naoki Tsukahara; 尚希塚原; Hirohiko Murakami; 村上　　裕彦
Original assignee: Ulvac Inc
Current assignee: Ulvac Inc
Priority date: 2006-05-12
Filing date: 2006-05-12
Publication date: 2007-11-22
Anticipated expiration: 2026-05-12
Also published as: JP4990555B2

Abstract

【課題】電子収束に優れたゲート電極と収束電極とが同一平面に形成されたカソード基板及びその作製方法、並びに表示素子及びその作製方法の提供。
【解決手段】本発明のカソード基板は、基板上に形成されたカソード電極と、絶縁層と、エミッタと、２以上のゲートホールが形成されたゲート電極と、該ゲート電極と同一平面に形成された収束電極とを備えたカソード基板において、各ゲート電極は、他の２つのゲート電極とそれぞれの端部で接続され、収束電極は、該端部以外の各ゲート電極の周囲を包囲するように形成されたことを特徴とする。
【選択図】図４

Description

本発明は、カソード基板及びその作製方法、並びに表示素子及びその作製方法に関するものであり、特にゲート電極と収束電極とが同一平面に形成されたカソード基板及びその作製方法、並びに表示素子及びその作製方法に関する。

近年、従来用いられてきた陰極線管に代わり、液晶ディスプレイ、光放出ダイオード、プラズマディスプレイパネル、電界放出型ディスプレイ（ＦｉｅｌｄＥｍｉｓｓｉｏｎＤｉｓｐｌａｙ：ＦＥＤ）などの平板ディスプレイの研究・開発が進められているが、その中でもＦＥＤは、低消費電力、高画質、高速応答を実現できるとして注目されている。このＦＥＤの作製に用いられる表示素子としては、カソード電極、ゲート電極及びエミッタを少なくとも有する３極構造のカソード基板と、アノード電極を少なくとも有するアノード基板とから構成される３極構造型の表示素子があるが、この３極構造型の表示素子においては、電子が拡散しやすいという問題がある。そこで、電子の拡散を抑制すべく、カソード電極、ゲート電極、エミッタ及び収束電極を少なくとも有する４極構造のカソード基板と、アノード電極を少なくとも有するアノード基板とから構成される４極構造型の表示素子が知られている（例えば、特許文献１、２及び３）。
特開２００５−２４３６０９号（図２、図３等）特開２００１−２２９８０５号（図１、段落（００１８）等）特許３１８９７８９号（図１、段落（００１０）等）

しかしながら、例えば、特許文献１に記載された４極構造型の表示素子では、ゲート電極上にさらに絶縁層及び収束電極層を順次設ける必要があり、３極構造型の表示素子に比べて作製工程が多く、煩雑であるという問題がある。また、特許文献２に記載された４極構造型の表示素子は、収束電極層がゲート電極層と同一平面にあるが、収束電極層はコンタクトホールを介して収束電極と同一平面にない収束電極端子に接続されており、構造が複雑で作製が困難であるという問題がある。さらに、特許文献３に記載された４極構造型の表示素子も、収束電極とゲート電極とが同一平面にあるが、引出電極の一辺の中央部にゲート配線部との接続ラインである引出線部（図１中では絶縁膜で覆われている）が接続されているために、この一辺には収束電極を配置することができない。従って、この部分で電子が収束しにくいという問題がある。

そこで、本発明は、前記問題点に鑑み、作製が簡単で、かつゲート電極の周囲四方向を包囲することができる収束電極を有する４極構造型のカソード基板を提供することにある。

本発明のカソード基板は、基板上に形成されたカソード電極と、絶縁層と、エミッタと、２以上のゲートホールが形成されたゲート電極と、該ゲート電極と同一平面に形成された収束電極とを少なくとも備えたカソード基板において、各ゲート電極は、他の２つのゲート電極とそれぞれ端部で接続するように形成され、収束電極は、各ゲート電極の該端部以外の周囲を包囲するように形成されたことを特徴とする。

ゲート電極の端部で互いに接続していることで、ゲート電極の周囲各方向を収束電極が包囲でき、その結果、電子放出が拡散しない。このような配置になるように各ゲート電極と収束電極とを形成するためには、前記各ゲート電極は、その一辺の両端部で他の２つのゲート電極の端部と接続するように形成されること、前記各ゲート電極の対向する二辺の対向する端部で他の２つのゲート電極と接続するように形成されることが望ましい。

この場合、前記各ゲート電極は、その周囲の５０％以上を収束電極によって包囲されることが好ましい。この場合の周囲とは、各ゲート電極が略多角形である場合にはその各辺の長さの合計を、各ゲート電極が略円形である場合にはその外周を意味するものである。この周囲のうち収束電極によって包囲される部分（即ち、収束電極が対向して配置されている部分）の長さの合計が５０％以上であれば、電子を収束させうる程度に収束電極が各ゲート電極の周囲に配置されているので、電子放出の拡散が抑制されうる。

前記エミッタが、カーボン系材料であることが好ましい。

本発明のカソード基板の作製方法は、基板上に、カソード電極、絶縁層、電極層膜を順次成膜し、次いで、該電極層膜を微細加工して、各ゲート電極を隣り合う他の２つのゲート電極とその端部で接続するように形成するとともに、収束電極を各ゲート電極の該端部以外の周囲を包囲するように形成した後に、ゲート電極層にゲートホールを設けて、このゲートホールからウェットエッチングにより絶縁層をエッチングしてエミッタホールを形成し、その底部にエミッタを設けることを特徴とする。

電極層膜を微細加工してゲート電極と収束電極とを同時に形成することで、簡易に４極構造のカソード基板を形成することが可能である。

前記エミッタを、カソード電極上に形成した触媒層にカーボン系材料原料ガスを接触させて、触媒層上に形成したカーボン系材料から形成することが好ましい。

また、本発明の表示素子は、前記カソード基板と、蛍光体層、アノード用電極層及び上部基板を少なくとも含むアノード基板とを有することを特徴とする。前記カソード基板を有することで、電子が拡散しにくい表示素子を得ることが可能となる。

本発明の表示素子の作製方法は、前記カソード基板の作製方法に従ってカソード基板を作製した後、このカソード基板と、蛍光体層、アノード用電極層及び上部基板を少なくとも含むアノード基板とを、支持体を介してはり合わせて表示素子を作製することを特徴とする。前記カソード基板の作製方法を適用することで、簡易に、４極構造の表示素子を作製することが可能となる。

本発明のカソード基板によれば、ゲート電極の周囲四方向を収束電極で包囲したことにより、電子放出の収束がよいという優れた効果を奏する。また、本発明のカソード基板の作製方法によれば、電子放出の収束がよいカソード基板を簡易に作製できるという優れた効果を奏する。

さらに、本発明の表示素子によれば、電子放出の収束がよいので品質が高いという効果を奏する。本発明の表示素子の作製方法によれば、品質のよい表示素子を簡易に作製できるという優れた効果を奏する。

図１は、本発明のカソード基板の作製工程を説明するための各作製工程でのカソード基板の模式的断面図である。

図１（ａ）に示すように、基板Ｓ上に、カソード電極層１（厚さ５０〜３００ｎｍ）、絶縁層２（厚さ１〜６μｍ）及び電極層膜３（厚さ５０〜３００ｎｍ）を形成する。以下、詳細に説明する。まず、基板Ｓ上に、２００〜４００℃の範囲で基板加熱を行いながら、５×１０^−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法等により、カソード電極層１を形成する。次いで、このカソード電極層１をライン状にパターニングする。

パターニングしたカソード電極層１の上に、３００〜４５０℃の範囲で基板加熱を行いながら５×１０^−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法等により、絶縁層２を形成する。基板加熱を行なうのは、絶縁層の応力による破損を防ぐためである。この絶縁層形成の際、基板に付着するダストによるピンホールを防ぐため、２回以上にわけて形成し、その後、純水でこすり洗浄を行うことが好ましい。

次いで、絶縁層２の上に、２００〜４００℃の基板加熱をしながら５×１０^−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法等により、電極層膜３を形成する。

ここで、前記基板としては、表示素子において通常用いられる基板であれば良く、例えばガラスやシリコン、セラミック(例えば、ＳＴＯやＢＴＯなど)からなる基板を用いることができる。カソード電極層材料としては、通常カソード電極材料として用いる金属、合金であれば良く、例えばＣｒ、Ｍｏ、Ｃｕ、Ｗ、Ａｌ及びＮｄから選ばれた金属やこれらの金属の少なくとも１種を含む合金を用いることができる。絶縁層材料としては、通常絶縁層として用いる材料でもあれば良く、例えばＳｉＯ_２やジルコニアなどを用いることができる。電極層膜としては、通常ゲート電極層として用いる金属、合金であれば良く、例えばＣｒ、Ｐｄ、Ｍｏ、Ｎｄ、Ｃｕ、Ｗ及びＡｌから選ばれた金属やこれらの金属の少なくとも１種を含む合金を用いることができる。

この電極層膜３上に、レジストを塗布して図２に示すマスクパターンを用いて所定のレジストパターン４を形成する（図１（ｂ））。この図２中のマスクパターンは、ゲート電極形成用マスクパターンＸと、収束電極形成用マスクパターンＹとが相互に繰り返し配置されているものであり、各マスクパターン下に、それぞれゲート電極用レジストパターン４ａ（即ちゲート電極）と収束電極用レジストパターン４ｂ（即ち収束電極）とが形成される。このマスクパターンを、図２の拡大図である図３を用いてより詳細に説明する。なお、このマスクパターンをレジスト上に載置した場合、図３中の線ＬＬでの断面図が、図１（ｂ）に相当する（図１（ｂ）中、マスクパターンは図示していない）。以下、説明のため、ゲート電極用パターンＡ_１〜Ａ_３及び収束電極用パターンＢ_１〜Ｂ_３及びＣについて述べる。

ゲート電極形成用マスクパターンＸは、図３に示したような配置で、２列に並んだ正方形のゲート電極用パターン部Ａ_１〜Ａ_３からなる。各ゲート電極用パターン部は、列方向に対しては所定の間隔をあけて並んでおり、行方向では、所定の間隔をあけずに配置されている。そして、各ゲート電極用パターン部は、一方の列にあるゲート電極パターン部の中心が、他方の列の所定の間隔の中心にくるように、一方の列を他方の列に対してずらして配置されている。これにより、一方の列にあるゲート電極パターン部は、その一辺の両端部で、異なる列にある２つのゲート電極用パターン部の端部と接している。例えば、ゲート電極用パターン部Ａ_１の中心は、異なる列にある２つのゲート電極用パターン部Ａ_２及びＡ_３の所定の間隔の中心に位置し、ゲート電極用パターン部Ａ_１は、その一辺の両端部で、２つのゲート電極用パターン部Ａ_２及びＡ_３の各端部と接するように構成されている。収束電極形成用マスクパターンＹは、櫛歯状部分Ｂ_１〜Ｂ_３と、この櫛歯状部分の背部分Ｃとからなる。例えば、ゲート電極用パターン部Ａ_１は、各櫛歯状部分Ｂ_１、Ｂ_２及び背部分Ｃにより三方から囲まれ、また、別の櫛歯状部分Ｂ_３が、ゲート電極用パターン部Ａ_１のゲート電極用パターン部Ａ_２及びＡ_３と接した辺の中央部でＡ_１と対向している。

このようにしてゲート電極用パターン部Ａ_１は、櫛歯状部分Ｂ_１、Ｂ_２、及びＢ_３、並びに背部分Ｃによって、その周囲４方向を包囲される。その結果、このマスクパターンを用いて形成されるゲート電極は、２列に並び、列方向に対しては所定の間隔をあけて並んでおり、行方向に対しては所定の間隔をあけずに配置され、一方の列にあるゲート電極の中心が、他方の列の所定の間隔の中心にくるように、一方の列を他方の列に対してずらして配置されている。そして、一方の列にあるゲート電極は、その一辺の両端部で、異なる列にある２つのゲート電極の端部と接することができる。そして、ゲート電極の周囲４方向を収束電極が包囲するように形成されるため、電子放出の収束がよい。各ゲート電極用パターンの一辺の大きさは２０〜３００μｍ、櫛歯状部分及び背部分の幅は、１５〜２００μｍである。

この場合、収束電極がゲート電極の周囲の５０％以上を包囲するようにマスクパターンを構成することが好ましい。５０％未満であると、電子の発散を十分に抑制できず収束電極がない部分から電子放出が拡散してしまう。より好ましくは、その周囲の７５％以上を包囲することであり、高いほうが望ましい。

次いで、図１（ｃ）のように、図２に示したマスクパターンを用いて形成されたレジストパターン４にしたがって、電極層膜３を微細加工してゲート電極用レジストパターン４ａ下にゲート電極３ａを形成すると同時に、収束電極用レジストパターン４ｂ下に収束電極３ｂを形成する。このように、本発明では、ゲート電極を形成すると同時に収束電極を形成できるので、従来の４極構造の表示素子と比べて非常に作製が容易である。

その後、レジストパターン４を除去する（図１（ｄ））。除去後に、本カソード基板をを上面からみると、ゲート電極３ａと収束電極３ｂとは、図２に示すマスクパターンと同一の所定の配置がなされている。次いで、図１（ｅ）に示すように、ゲート電極にゲートホールを形成すべく、ゲートホール形成用のレジストを塗布してレジスト層５とした後に所定のレジストパターンに形成し、次いで、ウェットエッチングまたはドライエッチングによりゲート電極３ａにゲートホール３ｃを形成する（図１（ｆ））。

ゲート電極３ａに設けられた各ゲートホール３ｃは、それぞれ略四角形または略円形に形成される。略四角形の場合、例えば正方形であるとその一辺の長さは１〜３μｍの範囲で形成され、略円形の場合、その直径は１〜３μｍの範囲で形成される。そして、これらのゲートホール３ｃは、後述する絶縁層ホール６直上に密集、好ましくは均一に密集して形成される。このゲートホール３ｃが密集した領域は、略円形状又は略四角形状である。

そして、各ゲートホール３ｃ間の間隔は、絶縁層２の厚さの２倍以下が好ましい。２倍を超えると、後述する絶縁層のエッチング工程において、後述する１つの絶縁層ホール６を形成することができなくなるからである。このように形成するには、例えば、各ゲートホール３ｃは、その間隔が０．５〜２μｍの範囲、その数は１ドット（２５００〜４００００μｍ^２）当たり２〜５００個の範囲で形成されることが好ましい。

各ゲートホール３ｃの開口面積の総和は、絶縁層ホール６の開口面積に対して５０〜９０％となることが好ましい。各ゲートホール３ｃの開口面積及びゲートホール数のいずれか一方を増減させることで、アノード基板への電荷注入効率を変化させることができる。各ゲートホール３ｃの開口面積の総和が５０％未満であると、アノード基板への電荷注入効率が悪くなり、他方で、９０％より大きい場合であって、各ゲートホール３ｃの開口面積が大きい場合、電界が平行にかからずに斜めに電子が引き出されて電子が拡散してしまう。また、エミッタの形状の微小な違いを受けやすくなり、エミッタからの電子放出が一定ではなくなってしまう。

次いで、図１（ｇ）に示すように、各ゲートホール３ｃから、フッ酸又はバッファードフッ酸などのエッチャントを導入して、絶縁層をエッチングする。各ゲートホール間相互の間隔は、絶縁層の厚さの２倍以下であるので、各ゲートホール３ｃ下でのサイドエッチングにより、各ゲートホール３ｃ下に形成された開口同士が繋がって、ひとつの絶縁層ホール６が形成されると共に、絶縁層２下に形成されていたカソード電極層１が露出する。

その後、露出したカソード電極層１上に、例えば、カーボン系材料からなるエミッタ７を形成するために、ゲートホールを利用して触媒層を５×１０^−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法により成膜する。また、触媒としては、化学気相成長法において通常触媒材料として用いる金属、合金であれば良く、例えば、Ｆｅ、Ｃｏ及びＮｉから選ばれた少なくとも１種の金属、或いはインバー、インコネル、ハステロ及びハーバー(Ｃｏ／Ｃｒ／Ｎｉ／Ｗ／Ｍｏ／Ｍｎ／Ｃ／Ｂｅ／Ｆからなる合金)などの合金から選ばれた少なくと１種の合金を用いることができる。その後、ゲート電極及び収束電極上のレジスト層及びこのレジスト層上に堆積した触媒層をリフトオフする。そして、熱ＣＶＤ法により、公知のカーボン系材料成長ガス、例えば一酸化炭素（２００ｓｃｃｍ）と、水素（２００ｓｃｃｍ）とからなるガスを大気圧で導入して、成長温度：４００〜７００℃、成長時間：５〜６０分（この成長時間は、成長させるグラファイトナノファイバー等カーボン系エミッタの高さに依存する）の条件で、触媒層上にカーボン系材料を成長させ、エミッタ７とする。

また、エミッタ７として公知の方法によりスピントを形成してもよい。この場合、例えば、図１（ｇ）に示したように絶縁層ホールを形成した後に、レジスト層５上に斜め蒸着することにより剥離層を形成し、次いで、通常の異方性蒸着により、剥離層上にエミッタ材料を蒸着しつつ、各ゲートホール３ｂ下に自己整合的にエミッタを形成した後に、剥離層、エミッタ材料及びレジスト層を剥落させてスピントを形成することができる。

このようにして、本発明のカソード基板では、図１（ｈ）に示したように、ゲートホール３ｃが形成されたゲート電極３ａと収束電極３ｂとは同一平面に作製されており、また、各ゲート電極はその周囲４方向を収束電極３ｂが包囲する配置されているので、電子放出の収束がよい。

本実施の形態においては、各ゲート電極の四辺のうちの一辺で他の２つのゲート電極と接するように構成したが、第２の実施の形態として、各ゲート電極が、その対向する２辺の端部で、２つのゲート電極の端部と接することも可能である。この場合、対向する二辺の端部とは、対向する端部でもよく、また、対向しない端部でもよい。このように構成しても、収束電極がゲート電極の周囲４方向全てに配置されるので、電子放出の収束がよい。

本実施の形態においては、各ゲート電極がその端部で互いに接しているが、第３の実施の形態として相互に隣り合う各ゲート電極の端部間にラインを設けて接続することも可能である。

上記実施の形態においては、各ゲート電極を正方形で作製したが、形状は正方形に限られず、多角形であればよく、例えば、長方形等の他の四角形でもよい。また、略円状でもよい。

次いで、これらのカソード基板を用いて表示素子を作製する方法について説明する。

公知の方法により、蛍光体層、アノード用電極層及び上部基板からなるアノード基板を作製する。公知の方法としては、例えば、高歪点ガラスからなる上部基板に、スパッタ法によりアノード用電極層としてのＩＴＯからなる透明電極層を形成する。そして、この透明電極上に、ブラックマトリクスのパターンをスパッタ法で形成し、スクリーン印刷法等により、ＣＲＴ用の蛍光体（Ｐ２２等）や低加速電圧用に開発された蛍光体を塗布して蛍光体層を形成し、アノード基板を作製する。

そして、このアノード基板と、前記したカソード基板とを支持体（例えば、高さ５００μｍのリブ）を介して、蛍光体層がゲート電極及び収束電極に対向するように貼り合わせて表示素子を構成する。

図１に示す本発明の第１の実施の態様にかかるカソード基板を作製した。商品名ＣＰ−６００Ｖ（セントラル硝子株式会社製）からなる基板Ｓ上に、３００℃の基板加熱を行いながら膜厚２００ｎｍのＣｒからなるカソード電極層１を形成し、リソグラフィ法により、ライン状にパターニングした後に、このカソード電極層１の上に、スパッタ法により膜厚３μｍのＳｉＯ_２からなる絶縁層２を形成した。次いで、３００℃の基板加熱をしながらスパッタ法により膜厚２００ｎｍのＣｒからなる電極層膜３を形成した。得られた電極層膜３をリソグラフィ法により、所定のパターンでパターニングして、ゲート電極３ａ及び収束電極３ｂを同時に作製した。その後、レジスト層を除去した後に、再度レジスト層を塗布し、各ゲートホール３ｃを直径２μｍで作製し、その間隔は、２μｍとした。

そして、エッチャントとして濃度１５％のバッファードフッ酸を使用して、絶縁層２をエッチングし、各ゲートホール下の絶縁層２をそれぞれ４μｍ分サイドエッチング（オーバーエッチング）して、各ゲートホール３ｃ下で絶縁層をつなげて、１つの絶縁層ホール６を形成した。

その後、膜厚５ｎｍのＦｅ合金触媒層（図示せず）をスパッタにより成膜し、レジストパターン及びレジスト上の触媒層をリフトオフした。そして、熱ＣＶＤ法により、成長温度５２５℃、圧力７６０Ｔｏｒｒ、成長時間２０分及びプロセスガス比ＣＯ／Ｈ_２＝１の条件で触媒層上にグラファイトナノファイバーを成長させてエミッタ７とし、カソード基板を作製した。このカソード基板の上面ＳＥＭ写真を、図４に示す。図４から、ゲート電極同士がそれぞれ端部で接続し、かつ、各ゲート電極が収束電極により四方を囲まれていることがわかる。なお、この場合、各ゲート電極３ａは、８０％以上が収束電極により包囲されていた。

次いで、得られたカソード基板のゲート電極及び収束電極上に高さ５００μｍのリブを設けて、カソード基板とアノード基板とを、蛍光体層がゲート電極及び収束電極に対向するようにリブを介して貼り合わせて表示素子とした。この表示素子のゲート電極に６０Ｖを印加し、アノードの蛍光体の発光によりエミッタからの電子放出を確認すると、１画素が０．４ｍｍ程度が広がるだけで、優れた電子の収束特性が得られていた。これに対し、従来の３極構造のカソード基板を用いた場合には、１画素が０．７ｍｍ程度だった。また、本発明の第２の実施の態様で作製したカソード基板についても表示素子を作製し、エミッタからの電子放出を確認すると、１画素は０．４ｍｍであった。

従って、本発明のカソード基板を用いた表示素子は、従来の３極構造のカソード基板の表示素子よりもエミッタからの電子放出を収束させたことが分かった。

本発明の４極構造型素子用のカソード基板は、電子収束に優れているため、表示素子の特性を大きく向上させることができる。しかも、本発明のカソード基板の作製方法によれば、この４極構造型のカソード基板を簡易に作製することができる。また、このカソード基板を用いた本発明の表示素子は、簡易に作製でき、かつ、表示装置の性能を向上させることが可能である。従って、本発明は、ディスプレイの技術分野で利用可能である。

(ａ）〜（ｈ）は本発明のカソード基板の作製工程を示す模式的断面図である。本発明のカソード基板の作製におけるマスクパターンを示す図である。図２に示すマスクパターンの拡大図である。実施例１で得られたカソード基板の上面ＳＥＭ写真である。

符号の説明

１カソード電極層２絶縁層
３電極層膜３ａゲート電極
３ｂ収束電極３ｃゲートホール
４レジストパターン４ａゲート電極用レジストパターン
４ｂ収束電極用レジストパターン５レジスト層
６絶縁層ホール７エミッタ
Ａ_１、Ａ_２、Ａ_３ゲート電極用パターン部
Ｂ_１、Ｂ_２、Ｂ_３櫛歯状部分
Ｃ背部分
Ｘゲート電極形成用マスクパターン
Ｙ収束電極形成用マスクパターン

Claims

基板上に形成されたカソード電極と、絶縁層と、エミッタと、２以上のゲートホールが形成されたゲート電極と、該ゲート電極と同一平面に形成された収束電極とを少なくとも備えたカソード基板において、各ゲート電極は、他の２つのゲート電極とそれぞれの端部で接続するように形成され、収束電極は、各ゲート電極の該端部以外の周囲を包囲するように形成されたことを特徴とするカソード基板。
前記各ゲート電極は、その一辺の両端部で他の２つのゲート電極の端部と接続するように形成されることを特徴とする請求項１記載のカソード基板。
前記各ゲート電極は、その対向する二辺の端部で他の２つのゲート電極の端部と接続するように形成されることを特徴とする請求項１記載のカソード基板。
前記各ゲート電極は、その周囲の５０％以上を収束電極によって包囲されることを特徴とする請求項１〜３のいずれかに記載のカソード基板。
前記エミッタが、カーボン系材料であることを特徴とする請求項１〜４のいずれかに記載のカソード基板。
基板上に、カソード電極、絶縁層、電極層膜を順次成膜し、次いで、該電極層膜を微細加工して、各ゲート電極を隣り合う他の２つのゲート電極とそれぞれの端部で接続するように形成するとともに、収束電極を各ゲート電極の該端部以外の周囲を包囲するように形成した後に、ゲート電極層にゲートホールを設けて、このゲートホールからウェットエッチングにより絶縁層をエッチングしてエミッタホールを形成し、その底部にエミッタを設けることを特徴とするカソード基板の作製方法。
前記エミッタを、カソード電極上に形成した触媒層にカーボン系材料原料ガスを接触させて、触媒層上に形成したカーボン系材料から形成することを特徴とする請求項６に記載のカソード基板の作製方法。
請求項１〜５のいずれかに記載のカソード基板と、蛍光体層、アノード用電極層及び上部基板を少なくとも含むアノード基板とを有することを特徴とする表示素子。
請求項６又は７のいずれかに記載のカソード基板の作製方法に従ってカソード基板を作製した後、このカソード基板と、蛍光体層、アノード用電極層及び上部基板を少なくとも含むアノード基板とを、支持体を介してはり合わせて表示素子を作製することを特徴とする表示素子の作製方法。