[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007234719A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007234719A
JP2007234719A JP2006051818A JP2006051818A JP2007234719A JP 2007234719 A JP2007234719 A JP 2007234719A JP 2006051818 A JP2006051818 A JP 2006051818A JP 2006051818 A JP2006051818 A JP 2006051818A JP 2007234719 A JP2007234719 A JP 2007234719A
Authority
JP
Japan
Prior art keywords
gas
film
insulating film
interlayer insulating
liquid separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006051818A
Other languages
English (en)
Inventor
Yoshikane Shishida
佳謙 宍田
Shinichi Tonari
真一 隣
Ryotaro Yagi
良太郎 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
NEC Corp
Sanyo Electric Co Ltd
Original Assignee
Rohm Co Ltd
NEC Corp
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd, NEC Corp, Sanyo Electric Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006051818A priority Critical patent/JP2007234719A/ja
Priority to CN2007100842207A priority patent/CN101030561B/zh
Priority to US11/711,764 priority patent/US8022497B2/en
Publication of JP2007234719A publication Critical patent/JP2007234719A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】薬液などの液体が層間絶縁膜中に侵入することに起因する層間絶縁膜の劣化を抑制し、かつ、層間絶縁膜の劣化を所定のガス（気体）により回復させることが可能な半導体装置を提供する。
【解決手段】この半導体装置は、シリコン基板１上に形成された層間絶縁膜２と、層間絶縁膜２の表面の少なくとも一部上に形成され、液体を透過しにくいとともに、気体を透過しやすいＳｉＯＣ膜からなる気液分離膜３および５と、層間絶縁膜２の表面の少なくとも一部上に形成された配線層７とを備えている。
【選択図】図２

Description

本発明は、半導体装置およびその製造方法に関し、特に、層間絶縁膜を備えた半導体装置およびその製造方法に関する。
従来、半導体装置の導電層間の絶縁を行う層間絶縁膜として、多孔質膜からなる層間絶縁膜が知られている（たとえば、特許文献１参照）。層間絶縁膜として多孔質膜を用いた半導体装置では、層間絶縁膜の誘電率を低くすることができるので、配線間の寄生容量を低減することが可能となる。
また、従来では、層間絶縁膜上に、ＳｉＯ２膜やＳｉＮ膜が形成された半導体装置の構造が知られている。なお、層間絶縁膜上に形成されたＳｉＯ２膜やＳｉＮ膜は、層間絶縁膜上に配線層が形成されている場合に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により配線層の一部を削り取って表面の平坦化を行う際のＣＭＰストッパとして機能する。
特開２００５−２７２１８８号公報
しかしながら、多孔質膜からなる層間絶縁膜を用いた従来の半導体装置では、半導体装置の作製工程において、薬液などの液体を使用するウェットプロセスやプラズマプロセスを用いた場合に、層間絶縁膜中に含まれるメチル基などの疎水基の消失が多くなるので、層間絶縁膜の吸湿性が高くなるという不都合が生じる。その結果、薬液などの液体が層間絶縁膜中に侵入しやすくなるので、層間絶縁膜が劣化するという問題点がある。
また、層間絶縁膜上にＳｉＯ２膜（ＳｉＮ膜）が形成された従来の半導体装置では、層間絶縁膜の劣化を回復させるための所定のガス雰囲気中に層間絶縁膜を曝したとしても、所定のガスの層間絶縁膜への侵入がＳｉＯ２膜（ＳｉＮ膜）により阻害されるという不都合が生じる。その結果、層間絶縁膜の劣化を所定のガスにより回復させるのが困難であるという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、薬液などの液体が層間絶縁膜中に侵入することに起因する層間絶縁膜の劣化を抑制し、かつ、層間絶縁膜の劣化を所定のガス（気体）により回復させることが可能な半導体装置を提供することである。
この発明のもう１つの目的は、薬液などの液体が層間絶縁膜中に侵入することに起因する層間絶縁膜の劣化を抑制し、かつ、層間絶縁膜の劣化を所定のガス（気体）により回復させることが可能な半導体装置を容易に形成することが可能な半導体装置の製造方法を提供することである。
課題を解決するための手段および発明の効果
上記目的を達成するために、この発明の第１の局面による半導体装置は、基板上に形成された絶縁膜と、絶縁膜の表面の少なくとも一部上に形成され、液体を透過しにくいとともに、気体を透過しやすい材料からなる気液分離膜とを備えている。
この第１の局面による半導体装置では、上記のように、絶縁膜の表面の少なくとも一部上に、液体を透過しにくいとともに、気体を透過しやすい材料からなる気液分離膜を形成することによって、絶縁膜中への液体の侵入を気液分離膜により抑制することができ、かつ、絶縁膜中への気体の侵入が気液分離膜により阻害されるのを抑制することができる。これにより、半導体装置の作製工程において、薬液などの液体を使用するウェットプロセスを用いる場合に、薬液などの液体が絶縁膜中に侵入するのを気液分離膜により抑制することができる。その結果、薬液などの液体が絶縁膜中に侵入することに起因して、絶縁膜が劣化するという不都合が発生するのを抑制することができる。また、半導体装置の作製工程において、プラズマプロセスを用いる場合に、プラズマ中の高エネルギ粒子によって絶縁膜が損傷したとしても、絶縁膜の劣化を回復させるための所定のガス（気体）を気液分離膜を介して絶縁膜中に侵入させることができる。その結果、絶縁膜の劣化を所定のガス（気体）により回復させることができる。
上記第１の局面による半導体装置において、好ましくは、絶縁膜の表面の少なくとも一部上に形成された配線層をさらに備える。このように構成すれば、配線層をめっき処理により形成する場合に、めっき液などの液体が絶縁膜中に侵入するのを気液分離膜により抑制することができる。その結果、配線層をめっき処理により形成する場合に、めっき液などの液体が絶縁膜中に侵入することに起因して、絶縁膜が劣化するという不都合が発生するのを抑制することができる。
上記配線層をさらに備えた構成において、好ましくは、絶縁膜は、基板の表面の一部と導通させるための開口部を有し、気液分離膜は、絶縁膜の開口部の内面および絶縁膜の基板とは反対側の上面の少なくとも一方の面上に形成されており、配線層は、絶縁膜の開口部の内側に形成されている。このように構成すれば、配線層が絶縁膜の開口部の内側に形成される半導体装置において、絶縁膜の開口部の内面および絶縁膜の基板とは反対側の上面の少なくとも一方の面側からの絶縁膜中への薬液などの液体の侵入を抑制することができる。さらに、絶縁膜の開口部の内面および絶縁膜の基板とは反対側の上面の少なくとも一方の面側から、絶縁膜の劣化を回復させるための所定のガス（気体）を絶縁膜中に侵入させることができる。これにより、配線層が絶縁膜の開口部の内側に形成される半導体装置において、容易に、薬液などの液体が絶縁膜中に侵入することに起因する絶縁膜の劣化を抑制し、かつ、絶縁膜の劣化を所定のガス（気体）により回復させることができる。
この場合、好ましくは、気液分離膜は、絶縁膜の開口部の内面および絶縁膜の基板とは反対側の上面の両方の面上に形成されている。このように構成すれば、絶縁膜の開口部の内面および絶縁膜の基板とは反対側の上面の両方の面側からの絶縁膜中への薬液などの液体の侵入を抑制することができる。これにより、薬液などの液体が絶縁膜中に侵入することに起因する絶縁膜の劣化をより抑制することができる。また、絶縁膜の開口部の内面および絶縁膜の基板とは反対側の上面の両方の面上に、気液分離膜を形成することによって、絶縁膜の開口部の内面および絶縁膜の基板とは反対側の上面の両方の面側から、絶縁膜の劣化を回復させるための所定のガス（気体）を絶縁膜中に侵入させることができる。これにより、絶縁膜中に侵入する所定のガス（気体）の量を増加させることができるので、短時間で絶縁膜の劣化の回復を行うことができるとともに、絶縁膜の劣化の回復率を向上させることができる。
上記第１の局面による半導体装置において、好ましくは、気液分離膜は、ＳｉＯＣからなる気液分離膜を含む。このように構成すれば、ＳｉＯＣは、液体を透過しにくいとともに、気体を透過しやすい材料であるので、ＳｉＯＣからなる気液分離膜を用いることにより、容易に、絶縁膜中への液体の侵入を気液分離膜により抑制することができ、かつ、絶縁膜中への気体の侵入が気液分離膜により阻害されるのを抑制することができる。
上記第１の局面による半導体装置において、好ましくは、絶縁膜は、多孔質の絶縁膜を含む。このように構成すれば、薬液などの液体が侵入しやすい多孔質の絶縁膜を用いる場合において、容易に、多孔質の絶縁膜中への液体の侵入を気液分離膜により抑制することができる。
この発明の第２の局面による半導体装置の製造方法は、基板上に、絶縁膜を形成する工程と、絶縁膜の表面の少なくとも一部上に、液体を透過しにくいとともに、気体を透過しやすい材料からなる気液分離膜を形成する工程と、絶縁膜の表面の少なくとも一部上に、配線層をめっき処理により形成する工程と、所定のガス雰囲気中においてアニールすることにより、絶縁膜の劣化を回復する工程とを備えている。
この第２の局面による半導体装置の製造方法では、上記のように、基板上に絶縁膜を形成した後に、絶縁膜の表面の少なくとも一部上に、液体を透過しにくいとともに、気体を透過しやすい材料からなる気液分離膜を形成することによって、絶縁膜中への液体の侵入を気液分離膜により抑制することができ、かつ、絶縁膜中への気体の侵入が気液分離膜により阻害されるのを抑制することができる。これにより、絶縁膜の表面の少なくとも一部上に、配線層をめっきする際に、めっき液（薬液）などの液体が絶縁膜中に侵入するのを気液分離膜により抑制することができる。その結果、めっき液（薬液）などの液体が絶縁膜中に侵入することに起因して、絶縁膜が劣化するという不都合が発生するのを抑制することができる。また、所定のガス雰囲気中においてアニールすることにより、絶縁膜の劣化を回復させる際に、所定のガス（気体）を気液分離膜を介して絶縁膜中に侵入させることができる。その結果、絶縁膜の劣化を所定のガス（気体）により回復させることができる。
以下、本発明の実施形態を図面に基づいて説明する。
（第１実施形態）
図１は、本発明の第１実施形態による半導体装置の構造を示した平面図である。図２および図３は、ぞれぞれ、図１の１００−１００線および２００−２００線に沿った断面図である。まず、図１〜図３を参照して、第１実施形態による半導体装置の構造について説明する。
第１実施形態による半導体装置は、図２および図３に示すように、シングルダマシンの配線構造を有する。具体的には、第１実施形態による半導体装置では、トランジスタ（図示せず）を有するシリコン基板１上に、約１３０ｎｍの厚みを有する多孔質のＳｉＯ２膜からなる層間絶縁膜２が形成されている。なお、シリコン基板１は、本発明の「基板」の一例であり、層間絶縁膜２は、本発明の「絶縁膜」の一例である。
ここで、第１実施形態では、層間絶縁膜２の上面上に、約１５ｎｍの厚みを有するＳｉＯＣ膜からなる気液分離膜３が形成されている。このＳｉＯＣ膜からなる気液分離膜３は、液体を透過しにくいとともに、気体を透過しやすいという特性を有する。また、層間絶縁膜２および気液分離膜３には、シリコン基板１の上面を底部とするトレンチ溝４が形成されている。また、トレンチ溝４は、図１に示すように、平面的に見て、半導体装置の長手方向に延びる細長形状を有する。このトレンチ溝４によって、シリコン基板１の上面の一部が、層間絶縁膜２および気液分離膜３から露出されている。なお、トレンチ溝４は、本発明の「開口部」の一例である。
また、第１実施形態では、図２および図３に示すように、トレンチ溝４の内側面上に、約１５ｎｍの厚みを有するＳｉＯＣ膜からなる気液分離膜５が形成されている。このＳｉＯＣ膜からなる気液分離膜５は、上記した気液分離膜３と同様、液体を透過しにくいとともに、気体を透過しやすいという特性を有する。
また、トレンチ溝４の内側の領域において、シリコン基板１のトレンチ溝４に対応する上面および気液分離膜５の側面上には、図示しないトランジスタと接続するように、トレンチ溝４の形状を反映した形状を有するバリアメタル層６が形成されている。このバリアメタル層６は、約１５ｎｍの厚みを有する下層のＴａＮ層と、約１５ｎｍの厚みを有する上層のＴａとの積層構造からなる。また、トレンチ溝４の内側の領域において、バリアメタル層６上には、トレンチ溝４を埋め込むように、Ｃｕからなる配線層７が形成されている。
第１実施形態では、上記のように、多孔質の層間絶縁膜２の上面およびトレンチ溝４の内側面上に、それぞれ、気液分離膜３および５を形成することによって、液体が侵入しやすい多孔質の層間絶縁膜２中への液体の侵入を気液分離膜３および５により抑制することができ、かつ、層間絶縁膜２中への気体の侵入が気液分離膜３および５により阻害されるのを抑制することができる。これにより、半導体装置の作製工程において、薬液などの液体を使用するウェットプロセスを用いる場合に、薬液などの液体が吸湿性の高い多孔質の層間絶縁膜２中に侵入するのを気液分離膜３および５により抑制することができる。その結果、薬液などの液体が多孔質の層間絶縁膜２中に侵入することに起因して、多孔質の層間絶縁膜２が劣化するという不都合が発生するのを抑制することができる。また、半導体装置の作製工程において、プラズマプロセスを用いる場合に、プラズマ中の高エネルギ粒子によって層間絶縁膜２が損傷したとしても、層間絶縁膜２の劣化を回復させるための所定のガス（気体）を気液分離膜３および５を介して層間絶縁膜２中に侵入させることができる。その結果、層間絶縁膜２の劣化を所定のガス（気体）により回復させることができる。
また、第１実施形態では、上記のように、層間絶縁膜２の上面およびトレンチ溝４の内側面上に、それぞれ、気液分離膜３および５を形成することによって、層間絶縁膜２の上面およびトレンチ溝４の内側面の両方の面側からの層間絶縁膜２中への薬液などの液体の侵入を抑制することができる。これにより、薬液などの液体が層間絶縁膜２中に侵入することに起因する層間絶縁膜２の劣化をより抑制することができる。また、層間絶縁膜２の上面およびトレンチ溝４の内側面上に、それぞれ、気液分離膜３および５を形成することによって、層間絶縁膜２の上面およびトレンチ溝４の内側面の両方の面側から、層間絶縁膜２の劣化を回復させるための所定のガス（気体）を層間絶縁膜２中に侵入させることができる。これにより、層間絶縁膜２中に侵入する所定のガス（気体）の量を増加させることができるので、短時間で層間絶縁膜２の劣化の回復を行うことができるとともに、層間絶縁膜２の劣化の回復率を向上させることができる。
また、第１実施形態では、上記のように、気液分離膜３および５を、ＳｉＯＣ膜により構成することによって、ＳｉＯＣは、液体を透過しにくいとともに、気体を透過しやすい材料であるので、ＳｉＯＣ膜を気液分離膜３および５として用いることにより、容易に、層間絶縁膜２中への液体の侵入を気液分離膜３および５により抑制することができ、かつ、層間絶縁膜２中への気体の侵入が気液分離膜３および５により阻害されるのを抑制することができる。
図４〜図１０は、それぞれ、本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図および平面図である。次に、図１〜図１０を参照して、第１実施形態による半導体装置の製造プロセスについて説明する。
まず、図４に示すように、スピンコート法を用いて、トランジスタ（図示せず）を有するシリコン基板１上に、多孔質のＳｉＯ２膜の前駆体液を塗布する。この前駆体液は、界面活性剤、ＴＥＯＳ（テトラエトキシシラン）、水、酸およびアルコール類からなる。この後、ホットプレートを用いて、シリコン基板１上の前駆体液をベーキング処理した後、窒素およびＴＭＣＴＳ（テトラメチルシクロテトラシロキサン）を含むガス雰囲気中において、約４００℃の温度条件下で焼成処理を行う。このようにして、シリコン基板１上に、約１３０ｎｍの厚みを有する多孔質のＳｉＯ２膜からなる層間絶縁膜２を形成する。
次に、第１実施形態では、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、層間絶縁膜２上に、約３０ｎｍの厚みを有するＳｉＯＣ膜からなる気液分離膜３を形成する。この際、プラズマＣＶＤ装置として、平行平板型のプラズマＣＶＤ装置（ＡＳＭ製、Ｄｒａｇｏｎ２３００）を用いる。また、反応ガスとして、ＤＭＤＭＯＳ（ジメチルジメトキシシラン）ガスおよびＨｅガスを用いるとともに、ＤＭＤＭＯＳガスおよびＨｅガスの流量を、それぞれ、約８０ｓｃｃｍおよび約８０ｓｃｃｍに設定する。また、チャンバ圧力、基板温度、基板を設置しない電極への投入電力、電源周波数および電極間距離を、それぞれ、約１１６０Ｐａ、約３５０℃、約１０００Ｗ、約２７．１２ＭＨｚおよび約２０ｍｍに設定する。この後、気液分離膜３上のトレンチ溝４（図２参照）に対応する領域以外の領域に、レジスト１１を形成する。
次に、図５に示すように、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法を用いて、レジスト１１をマスクとして、シリコン基板１の上面の一部が露出するまで、気液分離膜３および層間絶縁膜２をエッチングする。この際、反応ガスとして、ＣＦ４ガスを用いるとともに、ガス流量およびガス圧力を、それぞれ、約２００ｓｃｃｍおよび約１Ｐａに設定する。また、プラズマ電力を、約４５０ＭＨｚで約８００Ｗに設定する。また、ウェハバイアス（シリコン基板１に対するバイアス電力）を、約８００ＫＨｚで約２００Ｗに設定する。また、基板温度を、約５０℃に設定する。これにより、シリコン基板１の上面を底部とするトレンチ溝４が形成される。
次に、ＲＩＥ法を用いて、レジスト１１を除去する。この際、反応ガスとして、ＮＨ３ガスを用いるとともに、ガス流量およびガス圧力を、それぞれ、約２００ｓｃｃｍおよび約２Ｐａに設定する。また、プラズマ電力を、約４５０ＭＨｚで約１４００Ｗに設定する。また、ウェハバイアス（シリコン基板１に対するバイアス電力）を、約８００ＫＨｚで約２００Ｗに設定する。また、基板温度を、約５０℃に設定する。この後、シリコン基板１、層間絶縁膜２および気液分離膜３を洗浄する。
次に、第１実施形態では、図６に示すように、プラズマＣＶＤ法を用いて、全面上に、約１５ｎｍの厚みを有するＳｉＯＣ膜からなる気液分離膜５を形成する。この気液分離膜５の形成条件は、上記した気液分離膜３の形成条件と同様である。
次に、図７〜図９に示すように、異方性エッチングを用いて、気液分離膜３およびシリコン基板１の上面が露出するまで、気液分離膜５をエッチングする。この際、気液分離膜５のシリコン基板１の上面に対して垂直方向の厚みが大きい部分（トレンチ溝４の内側面上に位置する部分）は、完全にはエッチングされずに残る。これにより、気液分離膜５は、トレンチ溝４の内側面上にのみ配置されたサイドウォール形状となる。
次に、図１０に示すように、スパッタリング法を用いて、全面上に、トレンチ溝４の形状を反映した形状を有するバリアメタル層６を形成する。このバリアメタル層６を形成する際には、約１５ｎｍの厚みを有するＴａＮ層と、約１５ｎｍの厚みを有するＴａ層とを順次形成する。この後、スパッタリング法を用いて、バリアメタル層６上に、Ｃｕからなるめっき用のシード層（図示せず）を形成する。
次に、電気めっき法を用いて、図示しないシード層上に、Ｃｕを析出させる。このめっき工程（ウェットプロセス）の際に用いるめっき液としては、硫化銅、界面活性剤およびポリエチレングリコールなどを含むめっき液（荏原ユージライト製、エバトロンフィル２）を用いる。これにより、シード層上に、トレンチ溝４を埋め込むように、Ｃｕからなる配線層７が形成される。
ここで、第１実施形態では、上記しためっき工程（ウェットプロセス）において、めっき液が層間絶縁膜２中に侵入するのをバリアメタル層６や気液分離膜３および５により抑制することができる。その結果、めっき液が層間絶縁膜２中に侵入することに起因して、層間絶縁膜２が劣化するという不都合が発生するのを抑制することができる。
この後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて、配線層７の上面側から、配線層７およびバリアメタル層６を研磨した後、気液分離膜３の厚みが約１５ｎｍになるまで気液分離膜３を研磨する。このＣＭＰ工程（ウェットプロセス）の際に用いる薬液としては、ペルオキソ２硫酸アンモニウムと混合された２種類のＣｕスラリー（ＪＳＲ製、ＣＭＳ７３０３およびＣＭＳ７３０４）、Ｈ２Ｏ２が添加されたＴａスラリー（日立化成製、ＨＳ−Ｔ６０５）、パーティクル除去用洗浄液（三菱化学製、ＭＣＸ−Ｄ２５０）および金属汚染除去用洗浄液（三菱化学製、ＭＣＸ−ＳＤ１５００）を用いる。なお、一方のＣｕスラリーは、界面活性剤、水酸化カリウムおよび水を含んでいる。また、他方のＣｕスラリーは、ＳｉＯ２および水を含んでいる。また、Ｔａスラリーは、ＳｉＯ２、有機複素環化合物、有機酸、アルコール化合物および水を含んでいる。また、パーティクル除去用洗浄液は、有機アルカリ、有機カルボン酸、界面活性剤および水を含んでいる。また、金属汚染除去用洗浄液は、酢酸、界面活性剤および水を含んでいる。これにより、図１〜図３に示したように、トレンチ溝４の内側の領域にのみ配線層７が形成された構造を有する半導体装置が形成される。
ここで、第１実施形態では、上記したＣＭＰ工程によるウェットプロセスにおいて、ＣＭＰ用の薬液が層間絶縁膜２中に侵入するのを気液分離膜３および５により抑制することができる。その結果、ＣＭＰ用の薬液が層間絶縁膜２中に侵入することに起因して、層間絶縁膜２が劣化するという不都合が発生するのを抑制することができる。
次に、上記したプラズマプロセスにより気液分離膜５を形成する際にプラズマによって生じた層間絶縁膜２の損傷を回復させる。具体的には、層間絶縁膜２の劣化を回復させるためのＴＭＣＴＳガス雰囲気中において、約４００℃の温度条件下でアニール処理する。この際、第１実施形態では、ＴＭＣＴＳガス（気体）を気液分離膜３および５を介して層間絶縁膜２中に侵入させることができる。その結果、層間絶縁膜２の劣化をＴＭＣＴＳガス（気体）により回復させることができる。
（第２実施形態）
図１１は、本発明の第２実施形態による半導体装置の構造を示した平面図である。図１２および図１３は、それぞれ、図１１の５００−５００線および６００−６００線に沿った断面図である。図１１〜図１３を参照して、この第２実施形態では、上記第１実施形態と異なり、デュアルダマシンの配線構造を有する半導体装置について説明する。
第２実施形態による半導体装置では、図１２および図１３に示すように、トランジスタ（図示せず）を有するシリコン基板２１上に、約１３０ｎｍの厚みを有する多孔質のＳｉＯ２膜からなる層間絶縁膜２２が形成されている。なお、シリコン基板２１は、本発明の「基板」の一例であり、層間絶縁膜２２は、本発明の「絶縁膜」の一例である。
ここで、第２実施形態では、層間絶縁膜２２上に、約１５ｎｍの厚みを有するＳｉＯＣ膜からなる気液分離膜２３が形成されている。このＳｉＯＣ膜からなる気液分離膜２３は、液体を透過しにくいとともに、気体を透過しやすいという特性を有する。また、図１１および図１３に示すように、層間絶縁膜２２および気液分離膜２３には、シリコン基板２１の上面に達する深さを有するとともに、平面的に見て円形状のビアホール２４が形成されている。このビアホール２４によって、シリコン基板２１の表面の一部が、層間絶縁膜２２および気液分離膜２３から露出されている。なお、ビアホール２４は、本発明の「開口部」の一例である。
また、第２実施形態では、図１２および図１３に示すように、気液分離膜２３上に、層間絶縁膜２５および気液分離膜２６が順次形成されている。なお、層間絶縁膜２５は、本発明の「絶縁膜」の一例である。層間絶縁膜２５は、上記した層間絶縁膜２２と同様、約１３０ｎｍの厚みを有する多孔質のＳｉＯ２膜からなる。また、気液分離膜２６は、上記した気液分離膜２３と同様、約１５ｎｍの厚みを有するＳｉＯＣ膜からなるとともに、液体を透過しにくく、かつ、気体を透過しやすいという特性を有する。また、層間絶縁膜２５および気液分離膜２６には、気液分離膜２３の上面を底部とするトレンチ溝２７が形成されている。また、トレンチ溝２７は、図１１に示すように、平面的に見て、ビアホール２４を横切るように、半導体装置の長手方向に延びる細長形状を有する。また、トレンチ溝２７は、平面的に見て、ビアホール２４の直径よりも大きい短手方向の幅を有する。このトレンチ溝２７によって、シリコン基板２１の表面の一部が、ビアホール２４を介して、層間絶縁膜２５および気液分離膜２６から露出されている。また、トレンチ溝２７によって、気液分離膜２３の上面の一部が、層間絶縁膜２５および気液分離膜２６から露出されている。なお、トレンチ溝２７は、本発明の「開口部」の一例である。
また、第２実施形態では、図１２および図１３に示すように、ビアホール２４およびトレンチ溝２７の内側面上に、約１５ｎｍの厚みを有するＳｉＯＣ膜からなる気液分離膜２８が形成されている。このＳｉＯＣ膜からなる気液分離膜２８は、上記した気液分離膜２３および２６と同様、液体を透過しにくいとともに、気体を透過しやすいという特性を有する。
また、ビアホール２４およびトレンチ溝２７の内側の領域において、シリコン基板２１のビアホール２４に対応する上面および気液分離膜２８の側面上には、図示しないトランジスタと接続するように、ビアホール２４およびトレンチ溝２７の形状を反映した形状を有するバリアメタル層２９が形成されている。このバリアメタル層２９は、約１５ｎｍの厚みを有する下層のＴａＮ層と、約１５ｎｍの厚みを有する上層のＴａとの積層構造からなる。また、ビアホール２４およびトレンチ溝２７の内側の領域において、バリアメタル層２９上には、ビアホール２４およびトレンチ溝２７を埋め込むように、Ｃｕからなる配線層３０が形成されている。
第２実施形態では、上記のように、層間絶縁膜２２および２５の上面上に、それぞれ、気液分離膜２３および２６を形成するとともに、ビアホール２４およびトレンチ溝２７の内側面上に、気液分離膜２８を形成することによって、層間絶縁膜２２および２５中への液体の侵入を気液分離膜２３、２６および２８により抑制することができ、かつ、層間絶縁膜２２および２５中への気体の侵入が気液分離膜２３、２６および２８により阻害されるのを抑制することができる。これにより、半導体装置の作製工程において、薬液などの液体を使用するウェットプロセスを用いる場合に、薬液などの液体が層間絶縁膜２２および２５中に侵入するのを気液分離膜２３、２６および２８により抑制することができる。その結果、薬液などの液体が層間絶縁膜２２および２５中に侵入することに起因して、層間絶縁膜２２および２５が劣化するという不都合が発生するのを抑制することができる。また、半導体装置の作製工程において、プラズマプロセスを用いる場合に、プラズマ中の高エネルギ粒子によって層間絶縁膜２２および２５が損傷したとしても、層間絶縁膜２２および２５の劣化を回復させるための所定のガス（気体）を気液分離膜２３、２６および２８を介して層間絶縁膜２２および２５中に侵入させることができる。その結果、層間絶縁膜２２および２５の劣化を所定のガス（気体）により回復させることができる。
また、第２実施形態では、上記のように、層間絶縁膜２２および２５の上面上に、それぞれ、気液分離膜２３および２６を形成するとともに、ビアホール２４およびトレンチ溝２７の内側面上に、気液分離膜２８を形成することによって、層間絶縁膜２２および２５の上面側からの層間絶縁膜２２および２５中への薬液などの液体の侵入を抑制することができ、かつ、ビアホール２４およびトレンチ溝２７の内側面側からの層間絶縁膜２２および２５中への薬液などの液体の侵入も抑制することができる。これにより、薬液などの液体が層間絶縁膜２２および２５中に侵入することに起因する層間絶縁膜２２および２５の劣化をより抑制することができる。また、層間絶縁膜２２および２５の上面上に、それぞれ、気液分離膜２３および２６を形成するとともに、ビアホール２４およびトレンチ溝２７の内側面上に、気液分離膜２８を形成することによって、層間絶縁膜２２および２５の上面側から、層間絶縁膜２２および２５の劣化を回復させるための所定のガス（気体）を層間絶縁膜２２および２５中に侵入させることができ、かつ、ビアホール２４およびトレンチ溝２７の内側面側から、層間絶縁膜２２および２５の劣化を回復させるための所定のガス（気体）を層間絶縁膜２２および２５中に侵入させることもできる。これにより、層間絶縁膜２２および２５中に侵入する所定のガス（気体）の量を増加させることができるので、短時間で層間絶縁膜２２および２５の劣化の回復を行うことができるとともに、層間絶縁膜２２および２５の劣化の回復率を向上させることができる。
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
図１４〜図２２は、それぞれ、本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図および平面図である。次に、図１１〜図２２を参照して、第２実施形態による半導体装置の製造プロセスについて説明する。
まず、図１４に示すように、スピンコート法を用いて、トランジスタ（図示せず）を有するシリコン基板２１上に、多孔質のＳｉＯ２膜の前駆体液を塗布する。この前駆体液は、界面活性剤、ＴＥＯＳ、水、酸およびアルコール類からなる。この後、ホットプレートを用いて、シリコン基板２１上の前駆体液をベーキング処理した後、窒素およびＴＭＣＴＳを含むガス雰囲気中において、約４００℃の温度条件下で焼成処理を行う。このようにして、シリコン基板２１上に、約１３０ｎｍの厚みを有する多孔質のＳｉＯ２膜からなる層間絶縁膜２２を形成する。
次に、第２実施形態では、プラズマＣＶＤ法を用いて、層間絶縁膜２２上に、約１５ｎｍの厚みを有するＳｉＯＣ膜からなる気液分離膜２３を形成する。この際、プラズマＣＶＤ装置として、平行平板型のプラズマＣＶＤ装置を用いる。また、反応ガスとして、ＤＭＤＭＯＳガスおよびＨｅガスを用いるとともに、ＤＭＤＭＯＳガスおよびＨｅガスの流量を、それぞれ、約８０ｓｃｃｍおよび約８０ｓｃｃｍに設定する。また、チャンバ圧力、基板温度、基板を設置しない電極への投入電力、電源周波数および電極間距離を、それぞれ、約１１６０Ｐａ、約３５０℃、約１０００Ｗ、約２７．１２ＭＨｚおよび約２０ｍｍに設定する。
次に、気液分離膜２３上に、約１３０ｎｍの厚みを有する多孔質のＳｉＯ２膜からなる層間絶縁膜２５および約３０ｎｍの厚みを有するＳｉＯＣ膜からなる気液分離膜２６を順次形成する。この層間絶縁膜２５および気液分離膜２６の形成条件は、それぞれ、上記した層間絶縁膜２２および気液分離膜２３の形成条件と同様である。この後、気液分離膜２６上のビアホール２４（図１２参照）に対応する領域以外の領域に、レジスト３１を形成する。
次に、図１５に示すように、ＲＩＥ法を用いて、レジスト３１をマスクとして、シリコン基板２１の上面の一部が露出するまで、気液分離膜２６、層間絶縁膜２５、気液分離膜２３および層間絶縁膜２２をエッチングする。この際、反応ガスとして、Ａｒガス、ＣＨＦ３ガスおよびＮ２ガスを用いるとともに、Ａｒガス、ＣＨＦ３ガスおよびＮ２ガスの流量を、それぞれ、約６００ｓｃｃｍ、約２５ｓｃｃｍおよび約１００ｓｃｃｍに設定する。また、Ａｒガス、ＣＨＦ３ガスおよびＮ２ガスの圧力を、約２Ｐａに設定する。また、プラズマ電力を、約４５０ＭＨｚで約３００Ｗに設定する。また、ウェハバイアス（シリコン基板２１に対するバイアス電力）を、約８００ＫＨｚで約６００Ｗに設定する。また、基板温度を、約５０℃に設定する。これにより、シリコン基板２１の上面に達する深さを有するビアホール２４が形成される。
次に、ＲＩＥ法を用いて、レジスト３１を除去する。この際、反応ガスとして、ＮＨ３ガスを用いるとともに、ガス流量およびガス圧力を、それぞれ、約２００ｓｃｃｍおよび約２Ｐａに設定する。また、プラズマ電力を、約４５０ＭＨｚで約１４００Ｗに設定する。また、ウェハバイアス（シリコン基板２１に対するバイアス電力）を、約８００ＫＨｚで約２００Ｗに設定する。また、基板温度を、約５０℃に設定する。
次に、図１６に示すように、気液分離膜２６上のトレンチ溝２７（図１２参照）に対応する領域以外の領域に、レジスト３２を形成する。
次に、図１７に示すように、ＲＩＥ法を用いて、レジスト３２をマスクとして、気液分離膜２３の上面の一部が露出するまで、気液分離膜２６および層間絶縁膜２５をエッチングする。この際、反応ガスとして、ＣＦ４ガスを用いるとともに、ガス流量およびガス圧力を、それぞれ、約２００ｓｃｃｍおよび約１Ｐａに設定する。また、プラズマ電力を、約４５０ＭＨｚで約８００Ｗに設定する。また、ウェハバイアスを、約８００ＫＨｚで約２００Ｗに設定する。また、基板温度を、約５０℃に設定する。これにより、気液分離膜２３の上面を底部とするトレンチ溝２７が形成される。
次に、ＲＩＥ法を用いて、レジスト３２を除去する。このレジスト３２を除去する際の条件は、上記したレジスト３１を除去する際の条件と同様である。この後、シリコン基板２１、層間絶縁膜２２、気液分離膜２３、層間絶縁膜２５および気液分離膜２６を洗浄する。
次に、第２実施形態では、図１８に示すように、プラズマＣＶＤ法を用いて、全面上に、約１５ｎｍの厚みを有するＳｉＯＣ膜からなる気液分離膜２８を形成する。この気液分離膜２８の形成条件は、上記した気液分離膜２３の形成条件と同様である。
次に、図１９〜図２１に示すように、異方性エッチングを用いて、気液分離膜２３および２６の上面と、シリコン基板２１の上面とが露出するまで、気液分離膜２８をエッチングする。この際、気液分離膜２８のシリコン基板２１の上面に対して垂直方向の厚みが大きい部分（ビアホール２４およびトレンチ溝２７の内側面上に位置する部分）は、完全にエッチングされずに残る。これにより、気液分離膜２８は、ビアホール２４およびトレンチ溝２７の内側面上にのみ配置されたサイドウォール形状となる。
次に、図２２に示すように、スパッタリング法を用いて、全面上に、ビアホール２４およびトレンチ溝２７の形状を反映した形状を有するバリアメタル層２９を形成する。このバリアメタル層２９を形成する際には、約１５ｎｍの厚みを有するＴａＮ層と、約１５ｎｍの厚みを有するＴａ層とを順次形成する。この後、スパッタリング法を用いて、バリアメタル層２９上に、Ｃｕからなるめっき用のシード層（図示せず）を形成する。
次に、電気めっき法を用いて、図示しないシード層上に、Ｃｕを析出させる。このめっき工程（ウェットプロセス）の際に用いるめっき液の成分は、上記第１実施形態の配線層７を形成する際に用いためっき液の成分と同様である。これにより、シード層上に、ビアホール２４およびトレンチ溝２７を埋め込むように、Ｃｕからなる配線層３０が形成される。
ここで、第２実施形態では、上記しためっき工程（ウェットプロセス）において、めっき液が層間絶縁膜２２および２５中に侵入するのを気液分離膜２３、２６および２８により抑制することができる。その結果、めっき液が層間絶縁膜２２および２５中に侵入することに起因して、層間絶縁膜２２および２５が劣化するという不都合が発生するのを抑制することができる。
この後、ＣＭＰ法を用いて、配線層３０の上面側から、配線層３０およびバリアメタル層２９を研磨した後、気液分離膜２６の厚みが約１５ｎｍになるまで気液分離膜２６を研磨する。このＣＭＰ工程（ウェットプロセス）の際に用いる薬液の成分は、上記第１実施形態のＣＭＰ工程で用いた薬液の成分と同様である。これにより、図１１〜図１３に示したように、ビアホール２４およびトレンチ溝２７の内側の領域にのみ配線層３０が形成された構造を有する半導体装置が形成される。
ここで、第２実施形態では、上記したＣＭＰ工程によるウェットプロセスにおいて、ＣＭＰ用の薬液が層間絶縁膜２２および２５中に侵入するのを気液分離膜２３、２６および２８により抑制することができる。その結果、ＣＭＰ用の薬液が層間絶縁膜２２および２５中に侵入することに起因して、層間絶縁膜２２および２５が劣化するという不都合が発生するのを抑制することができる。
次に、上記したプラズマプロセスの際にプラズマによって生じた層間絶縁膜２２および２５の損傷を回復させる。具体的には、層間絶縁膜２２および２５の劣化を回復させるためのＴＭＣＴＳガス雰囲気中において、約４００℃の温度条件下でアニール処理する。この際、第２実施形態では、ＴＭＣＴＳガス（気体）を気液分離膜２３、２６および２８を介して層間絶縁膜２２および２５中に侵入させることができる。その結果、層間絶縁膜２２および２５の劣化をＴＭＣＴＳガス（気体）を用いてより回復させることができる。
（第３実施形態）
図２３は、本発明の第３実施形態による半導体装置の構造を示した断面図である。図２３を参照して、この第３実施形態では、図２に示した第１実施形態の構造において、層間絶縁膜２の上面上に、気液分離膜３に代えて、ＳｉＯ２膜３３が形成されている。また、ＳｉＯ２膜３３の厚みは、ウェットプロセスに用いる薬液が、ＳｉＯ２膜３３を透過して層間絶縁膜２に達するのを抑制することが可能な厚みに設定されている。なお、第３実施形態のその他の構造は、上記第１実施形態と同様である。
第３実施形態では、上記のように構成することによって、上記第１実施形態と同様の効果を得ることができる。ただし、層間絶縁膜２の上面上に形成されたＳｉＯ２膜３３の構成材料は、気体を透過しにくい材料であるので、層間絶縁膜２の劣化を回復させるための所定のガス（気体）を、層間絶縁膜２の上面側から層間絶縁膜２中に侵入させるのが困難になる。
（第４実施形態）
図２４は、本発明の第４実施形態による半導体装置の構造を示した断面図である。図２４を参照して、この第４実施形態では、図１２に示した第２実施形態の構造において、層間絶縁膜２２および２５の上面上に、気液分離膜２３および２６に代えて、それぞれ、ＳｉＯ２膜４３および４６が形成されている。また、ＳｉＯ２膜４３の厚みは、約１５ｎｍに設定されているとともに、ＳｉＯ２膜４６の厚みは、ウェットプロセスに用いる薬液が、ＳｉＯ２膜４６を透過して層間絶縁膜２５に達するのを抑制することが可能な厚みに設定されている。なお、第４実施形態のその他の構造は、上記第２実施形態と同様である。
第４実施形態では、上記のように構成することによって、上記第２実施形態と同様の効果を得ることができる。ただし、層間絶縁膜２２および２５の上面上にそれぞれ形成されたＳｉＯ２膜４３および４６の構成材料は、気体を透過しにくい材料であるので、層間絶縁膜２２および２５の劣化を回復させるための所定のガス（気体）を、層間絶縁膜２２および２５の上面側から層間絶縁膜２２および２５中に侵入させるのが困難になる。
（第５実施形態）
図２５は、本発明の第５実施形態による半導体装置の構造を示した断面図である。図２５を参照して、この第５実施形態では、図２に示した第１実施形態の構造において、トレンチ溝４の内側面上に、気液分離膜５に代えて、ＳｉＯ２膜５５が形成されている。また、ＳｉＯ２膜５５の厚みは、ウェットプロセスに用いる薬液が、ＳｉＯ２膜５５を透過して層間絶縁膜２に達するのを抑制することが可能な厚みに設定されている。なお、第５実施形態のその他の構造は、上記第１実施形態と同様である。
第５実施形態では、上記のように構成することによって、上記第１実施形態と同様の効果を得ることができる。ただし、トレンチ溝４の内側面上に形成されたＳｉＯ２膜５５の構成材料は、気体を透過しにくい材料であるので、層間絶縁膜２の劣化を回復させるための所定のガス（気体）を、トレンチ溝４の内側面側から層間絶縁膜２中に侵入させるのが困難になる。
（第６実施形態）
図２６は、本発明の第６実施形態による半導体装置の構造を示した断面図である。図２６を参照して、この第６実施形態では、図１２に示した第２実施形態の構造において、ビアホール２４およびトレンチ溝２７の内側面上に、気液分離膜２８に代えて、ＳｉＯ２膜６８が形成されている。また、ＳｉＯ２膜６８の厚みは、ウェットプロセスに用いる薬液が、ＳｉＯ２膜６８を透過して層間絶縁膜２２および２５に達するのを抑制することが可能な厚みに設定されている。なお、第６実施形態のその他の構造は、上記第２実施形態と同様である。
第６実施形態では、上記のように構成することによって、上記第２実施形態と同様の効果を得ることができる。ただし、ビアホール２４およびトレンチ溝２７の内側面上に形成されたＳｉＯ２膜６８の構成材料は、気体を透過しにくい材料であるので、層間絶縁膜２２および２５の劣化を回復させるための所定のガス（気体）を、ビアホール２４およびトレンチ溝２７の内側面側から層間絶縁膜２２および２５中に侵入させるのが困難になる。
次に、上記した層間絶縁膜の液体の侵入による劣化を抑制する効果および層間絶縁膜の劣化を所定のガス（気体）により回復させる効果を確認するために行った実験について説明する。
まず、上記した層間絶縁膜の液体の侵入による劣化を抑制する効果を確認するために行った実験では、図２７に示すようなサンプル７０ａを作製した。具体的には、シリコン基板７１上に、多孔質のＳｉＯ２膜７２およびＳｉＯＣ膜７３を順次形成した。なお、この確認実験では、ＳｉＯＣ膜７３の厚みを３段階（５ｎｍ、１３ｎｍおよび１５ｎｍ）に変化させて３種類のサンプル７０ａを準備した。また、ＳｉＯ２膜７２およびＳｉＯＣ膜７３を形成する際には、それぞれ、上記した第１実施形態の層間絶縁膜（ＳｉＯ２膜）２および気液分離膜（ＳｉＯＣ膜）３の形成条件と同じ形成条件を用いた。また、比較例として、図２７に示したサンプル７０ａの構造において、ＳｉＯＣ膜７３を形成していないサンプル７０ｂ（図２８参照）を準備した。
次に、上記したサンプル７０ａおよび７０ｂについて、ＦＴ−ＩＲ（フーリエ変換赤外分光分析）装置による測定を行った。この後、上記したサンプル７０ａおよび７０ｂを、めっき液中に７０秒間浸漬した後、純水により６０秒間洗浄するとともに、Ｎ２雰囲気中において乾燥させた。そして、上記しためっき液中への浸漬処理および純水による洗浄処理後のサンプル７０ａおよび７０ｂについて、ＦＴ−ＩＲ測定を再び行った。
図２９および図３０は、めっき液中への浸漬処理および純水による洗浄処理の前後のＦＴ−ＩＲ測定の結果を示した波形図である。
まず、ＳｉＯＣ膜７３を含むサンプル７０ａでは、図２９に示すように、上記した処理（めっき液中への浸漬処理および純水による洗浄処理）の前と後とで、スペクトルがほとんど変化しないことが判明した。その一方、ＳｉＯＣ膜７３を含まないサンプル７０ｂでは、図３０に示すように、上記した処理の前と後とで、スペクトルが変化することが判明した。具体的には、ＳｉＯＣ膜７３を含まないサンプル７０ｂでは、上記した処理を行うことによって、２８５０ｃｍ−１〜３０００ｃｍ−１付近に現れる−ＣＨＸのスペクトルが、上記した処理の前に比べて増加することが判明した。これは、ＳｉＯＣ膜７３を含まないサンプル７０ｂでは、めっき液中に含まれる有機薬液がＳｉＯ２膜７２中に侵入したためであると考えられる。また、ＳｉＯＣ膜７３を含まないサンプル７０ｂでは、上記した処理を行うことによって、３０００ｃｍ−１〜３８００ｃｍ−１付近に現れるＯＨおよびＨ２Ｏ関連のスペクトルが、上記した処理の前に比べて増加することが判明した。これは、ＳｉＯＣ膜７３を含まないサンプル７０ｂでは、ＳｉＯ２膜７２中に水分が取り込まれたためであると考えられる。すなわち、ＳｉＯＣ膜７３を含まないサンプル７０ｂでは、めっき液中に含まれる有機薬液がＳｉＯ２膜７２中に侵入したために、ＳｉＯ２膜７２の疎水性が失われたと考えられる。
これにより、上記した処理の前と後とでスペクトルがほとんど変化しなかったサンプル７０ａでは、ＳｉＯ２膜７２上にＳｉＯＣ膜７３を形成したことにより、ＳｉＯ２膜７２中への薬液の侵入が抑制されたと考えられる。この結果から、層間絶縁膜（ＳｉＯ２膜）上に気液分離膜（ＳｉＯＣ膜）を形成した第１〜第６実施形態では、気液分離膜（ＳｉＯＣ膜）により、層間絶縁膜中への薬液の侵入を抑制することができることが確認できた。
また、層間絶縁膜の液体の侵入による劣化を抑制する効果を確認するために行った実験では、上記しためっき液中への浸漬処理および純水による洗浄処理の前後のサンプル７０ａおよび７０ｂについて、水銀プローバによるリーク電流の測定を行った。なお、このリーク電流の測定では、印加電界を１ＭＶ／ｃｍに設定した。
図３１は、めっき液中への浸漬処理および純水による洗浄処理の前後のリーク電流の測定結果を示したグラフである。図３１を参照して、ＳｉＯＣ膜７３を含むサンプル７０ａでは、ＳｉＯＣ膜７３の厚みが５ｎｍ以上であれば、上記した処理（めっき液中への浸漬処理および純水による洗浄処理）の前と後とで、リーク電流値がほとんど変化しないことが判明した。その一方、ＳｉＯＣ膜７３の厚みが５ｎｍよりも小さければ、上記した処理を行うことによって、リーク電流値が増加することが判明した。さらに、ＳｉＯＣ膜７３を含まないサンプル７０ｂ（ＳｉＯＣ膜の厚み：０ｎｍ）では、上記した処理を行うことによって、リーク電流値が上記した処理の前に比べて２桁程度増加することが判明した。これは、ＳｉＯＣ膜７３の厚みが５ｎｍよりも小さい場合には、めっき液中に含まれる有機薬液がＳｉＯ２膜７２中に侵入することに起因してＳｉＯ２膜７２の疎水性が失われることによって、ＳｉＯ２膜７２中に水分が取り込まれるためであると考えられる。この結果から、気液分離膜（ＳｉＯＣ膜）の厚みを約５ｎｍに設定した第１〜第６実施形態では、気液分離膜（ＳｉＯＣ膜）により、層間絶縁膜中への薬液の侵入を抑制することができるといえる。
また、層間絶縁膜の液体の侵入による劣化を抑制する効果を確認するために行った実験では、上記しためっき液中への浸漬処理および純水による洗浄処理の前後のサンプル７０ａおよび７０ｂについて、比誘電率の測定を行った。
図３２は、めっき液中への浸漬処理および純水による洗浄処理の前後の比誘電率の測定結果を示したグラフである。図３２を参照して、ＳｉＯＣ膜７３を含むサンプル７０ａでは、ＳｉＯＣ膜７３の厚みが５ｎｍ以上であれば、上記した処理（めっき液中への浸漬処理および純水による洗浄処理）の前と後とで、比誘電率がほとんど変化しないことが判明した。その一方、ＳｉＯＣ膜７３の厚みが５ｎｍよりも小さければ、上記した処理を行うことによって、比誘電率が増加することが判明した。さらに、ＳｉＯＣ膜７３を含まないサンプル７０ｂでは、上記した処理を行うことによって、比誘電率が上記した処理の前に比べて０．６程度増加することが判明した。これは、ＳｉＯＣ膜７３の厚みが５ｎｍよりも小さい場合には、めっき液中に含まれる有機薬液がＳｉＯ２膜７２中に侵入することに起因してＳｉＯ２膜７２の疎水性が失われることによって、ＳｉＯ２膜７２中に水分が取り込まれるためであると考えられる。この結果からも、気液分離膜（ＳｉＯＣ膜）の厚みを約５ｎｍに設定した第１〜第６実施形態では、気液分離膜（ＳｉＯＣ膜）により、層間絶縁膜中への薬液の侵入を抑制することができるといえる。なお、比誘電率は、積層膜全体に対するＳｉＯＣ膜７３の厚みの比率が増加すると、そのＳｉＯＣ膜７３の厚みの比率の増加に伴って増加する。
また、層間絶縁膜の液体の侵入による劣化を抑制する効果を確認するために行った実験では、ＳｉＯＣ膜（気液分離膜）について、純水およびめっき液に対する接触角の測定を行った。
図３３は、ＳｉＯＣ膜（気液分離膜）の純水およびめっき液に対する接触角の測定結果を示したグラフである。図３３を参照して、ＳｉＯＣ膜（気液分離膜）の純水およびめっき液に対する接触角は、それぞれ、９０度以上であった。このため、気液分離膜としてＳｉＯＣ膜を用いた第１〜第６実施形態では、気液分離膜（ＳｉＯＣ膜）により、層間絶縁膜中への薬液の侵入を抑制することができるといえる。
次に、上記した層間絶縁膜の劣化を所定のガス（気体）により回復させる効果を確認するために行った実験では、図２７に示したサンプル７０ａと同様のサンプル７０ａを作製した。ただし、この確認実験では、ＳｉＯＣ膜７３の厚みを２段階（１５ｎｍおよび２５ｎｍ）に変化させて２種類のサンプル７０ａを準備した。また、この確認実験では、シリコン基板７１上にＳｉＯ２膜７２を形成した後に、ＳｉＯ２膜７２をプラズマ中に曝すことにより劣化させた。なお、ＳｉＯ２膜７２を劣化させる際には、平行平板型のプラズマＣＶＤ装置（ＡＳＭ製、Ｄｒａｇｏｎ２３００）を用いた。また、反応ガスとして、Ｈｅガスを用いるとともに、Ｈｅガス流量を、約２４０ｓｃｃｍに設定した。また、チャンバ圧力、基板温度、基板を設置しない電極への投入電力、電源周波数および電極間距離を、それぞれ、５０Ｐａ、３５０℃、２００Ｗ、２７．１２ＭＨｚおよび約２０ｍｍに設定した。また、比較例として、図２８に示したサンプル７０ｂと同様のサンプル７０ｂを作製した後に、ＳｉＯ２膜７２をプラズマ中に曝すことにより劣化させた。
次に、上記したサンプル７０ｂについて、ＦＴ−ＩＲ装置による測定を行った。この後、上記したサンプル７０ａおよび７０ｂについて、ＴＭＣＴＳガス雰囲気中において、約４００℃の温度条件下でアニール処理を行った後、ＦＴ−ＩＲ測定を再び行った。
図３４は、ＴＭＣＴＳガス雰囲気中におけるアニール処理の前後のＦＴ−ＩＲ測定の結果を示した波形図である。
図３４を参照して、ＳｉＯＣ膜７３を含まないサンプル７０ｂでは、上記したアニール処理を行うことによって、２１８０ｃｍ−１付近に現れるＳｉ−Ｈのスペクトルが、上記したアニール処理の前に比べて増加することが判明した。すなわち、ＳｉＯＣ膜７３を含まないサンプル７０ｂでは、上記したアニール処理を行うことによって、ＳｉＯ２膜７２にＴＭＣＴＳが付着することが判明した。
また、１５ｎｍの厚みを有するＳｉＯＣ膜７３を含むサンプル７０ａでは、上記したアニール処理を行うことによって、２１８０ｃｍ−１付近に現れるＳｉ−Ｈのスペクトルが、アニール処理前のＳｉＯＣ膜７３を含まないサンプル７０ｂに比べて増加することが判明した。その一方、２５ｎｍの厚みを有するＳｉＯＣ膜７３を含むサンプル７０ａでは、上記したアニール処理を行ったとしても、２１８０ｃｍ−１付近に現れるＳｉ−Ｈのスペクトルが、アニール処理前のＳｉＯＣ膜７３を含まないサンプル７０ｂに比べてほとんど増加しないことが判明した。
これにより、ＳｉＯＣ膜７３の厚みを１５ｎｍに設定したサンプル７０ａでは、ＴＭＣＴＳガスがＳｉＯＣ膜７３を透過したために、ＳｉＯ２膜７２にＴＭＣＴＳが付着したと考えられる。その一方、ＳｉＯＣ膜７３の厚みを２５ｎｍに設定したサンプル７０ａでは、ＴＭＣＴＳガスがＳｉＯＣ膜７３をほとんど透過しなかったために、ＳｉＯ２膜７２にＴＭＣＴＳがほとんど付着しなかったと考えられる。すなわち、ＳｉＯＣ膜７３の厚みを１５ｎｍよりも大きくした場合には、ＴＭＣＴＳガスがＳｉＯＣ膜７３を透過しにくくなるといえる。この結果から、気液分離膜（ＳｉＯＣ膜）の厚みを約１５ｎｍに設定した第１〜第６実施形態では、ＴＭＣＴＳガスが気液分離膜（ＳｉＯＣ膜）を透過するので、層間絶縁膜の劣化をＴＭＣＴＳガスにより回復させることができることが確認できた。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第１〜第６実施形態では、気液分離膜としてＳｉＯＣ膜を用いたが、本発明はこれに限らず、液体を透過しにくいとともに、気体を透過しやすい材料からなる膜であれば、ＳｉＯＣ膜以外の膜を気液分離膜として用いてもよい。
また、上記第１〜第６実施形態では、層間絶縁膜の開口部の内側の領域上に配線層を形成したが、本発明はこれに限らず、配線層が層間絶縁膜の開口部の内側以外の領域上に形成されていてもよい。また、開口部を有しない層間絶縁膜上に配線層が形成されていてもよい。
また、上記第１〜第６実施形態では、シリコン基板上に開口部を有する層間絶縁膜を形成するとともに、その開口部を介してシリコン基板に配線層を接続したが、本発明はこれに限らず、シリコン基板の上方に形成した導電層上に開口部を有する層間絶縁膜を形成するとともに、その開口部を介して導電層に配線層を接続するようにしてもよい。
また、上記第１〜第６実施形態では、多孔質の層間絶縁膜を用いたが、本発明はこれに限らず、多孔質化されていない層間絶縁膜を用いてもよい。
また、上記第１〜第６実施形態では、層間絶縁膜の劣化を回復させるためのガスとして、ＴＭＣＴＳガスを用いたが、本発明はこれに限らず、ＨＭＤＳ（ヘキサメチルジンラザン）ガスを用いてもよいし、分子量が１００〜１０００のシロキサンガスを用いてもよい。
また、上記第１〜第６実施形態では、トランジスタを有するシリコン基板を基板として用いたが、本発明はこれに限らず、トランジスタを有するシリコン基板上に絶縁膜などが形成された多層構造体を基板として用いてもよい。
本発明の第１実施形態による半導体装置の構造を示した平面図である。 図１の１００−１００線に沿った断面図である。 図１の２００−２００線に沿った断面図である。 本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による半導体装置の製造プロセスを説明するための平面図である。 図７の３００−３００線に沿った断面図である。 図７の４００−４００線に沿った断面図である。 本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の構造を示した平面図である。 図１１の５００−５００線に沿った断面図である。 図１１の６００−６００線に沿った断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための平面図である。 図１９の７００−７００線に沿った断面図である。 図１９の８００−８００線に沿った断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第３実施形態による半導体装置の構造を示した断面図である。 本発明の第４実施形態による半導体装置の構造を示した断面図である。 本発明の第５実施形態による半導体装置の構造を示した断面図である。 本発明の第６実施形態による半導体装置の構造を示した断面図である。 本発明の実施形態の効果を確認するために行った実験で用いたサンプルの構造を示した断面図である。 本発明の実施形態の効果を確認するために行った実験で用いたサンプルの構造を示した断面図である。 めっき液中への浸漬処理および純水による洗浄処理の前後のＦＴ−ＩＲ測定の結果を示した波形図である。 めっき液中への浸漬処理および純水による洗浄処理の前後のＦＴ−ＩＲ測定の結果を示した波形図である。 めっき液中への浸漬処理および純水による洗浄処理の前後のリーク電流の測定結果を示したグラフである。 めっき液中への浸漬処理および純水による洗浄処理の前後の比誘電率の測定結果を示したグラフである。 ＳｉＯＣ膜（気液分離膜）の純水およびめっき液に対する接触角の測定結果を示したグラフである。 ＴＭＣＴＳガス雰囲気中におけるアニール処理の前後のＦＴ−ＩＲ測定の結果を示した波形図である。
符号の説明
１、２１ シリコン基板（基板）
２、２２、２５ 層間絶縁膜（絶縁膜）
３、５、２３、２６、２８ 気液分離膜
４、２７ トレンチ溝（開口部）
７、３０ 配線層
２４ ビアホール（開口部）

Claims (7)

  1. 基板上に形成された絶縁膜と、
    前記絶縁膜の表面の少なくとも一部上に形成され、液体を透過しにくいとともに、気体を透過しやすい材料からなる気液分離膜とを備えた、半導体装置。
  2. 前記絶縁膜の表面の少なくとも一部上に形成された配線層をさらに備えた、請求項１に記載の半導体装置。
  3. 前記絶縁膜は、前記基板の表面の一部と導通させるための開口部を有し、
    前記気液分離膜は、前記絶縁膜の開口部の内面および前記絶縁膜の前記基板とは反対側の上面の少なくとも一方の面上に形成されており、
    前記配線層は、前記絶縁膜の開口部の内側に形成されている、請求項２に記載の半導体装置。
  4. 前記気液分離膜は、前記絶縁膜の開口部の内面および前記絶縁膜の前記基板とは反対側の上面の両方の面上に形成されている、請求項３に記載の半導体装置。
  5. 前記気液分離膜は、ＳｉＯＣからなる気液分離膜を含む、請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記絶縁膜は、多孔質の絶縁膜を含む、請求項１〜５のいずれか１項に記載の半導体装置。
  7. 基板上に、絶縁膜を形成する工程と、
    前記絶縁膜の表面の少なくとも一部上に、液体を透過しにくいとともに、気体を透過しやすい材料からなる気液分離膜を形成する工程と、
    前記絶縁膜の表面の少なくとも一部上に、配線層をめっき処理により形成する工程と、
    所定のガス雰囲気中においてアニールすることにより、前記絶縁膜の劣化を回復する工程とを備えた、半導体装置の製造方法。
JP2006051818A 2006-02-28 2006-02-28 半導体装置およびその製造方法 Pending JP2007234719A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006051818A JP2007234719A (ja) 2006-02-28 2006-02-28 半導体装置およびその製造方法
CN2007100842207A CN101030561B (zh) 2006-02-28 2007-02-27 半导体装置及其制造方法
US11/711,764 US8022497B2 (en) 2006-02-28 2007-02-28 Semiconductor device comprising insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006051818A JP2007234719A (ja) 2006-02-28 2006-02-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007234719A true JP2007234719A (ja) 2007-09-13

Family

ID=38470779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006051818A Pending JP2007234719A (ja) 2006-02-28 2006-02-28 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US8022497B2 (ja)
JP (1) JP2007234719A (ja)
CN (1) CN101030561B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007132879A1 (ja) * 2006-05-17 2007-11-22 Nec Corporation 半導体装置、半導体装置の製造方法及び半導体製造装置
US9613906B2 (en) * 2014-06-23 2017-04-04 GlobalFoundries, Inc. Integrated circuits including modified liners and methods for fabricating the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116904A (ja) * 1996-10-11 1998-05-06 Sony Corp 半導体装置の製造方法
JP2000150516A (ja) * 1998-09-02 2000-05-30 Tokyo Electron Ltd 半導体装置の製造方法
JP2003017664A (ja) * 2001-07-04 2003-01-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004259753A (ja) * 2003-02-24 2004-09-16 Fujitsu Ltd 半導体装置およびその製造方法
JP2005033191A (ja) * 2003-06-18 2005-02-03 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP2005147859A (ja) * 2003-11-17 2005-06-09 Fuji Electric Device Technology Co Ltd 光センサ
JP2005327913A (ja) * 2004-05-14 2005-11-24 Renesas Technology Corp 半導体装置
JP2006005010A (ja) * 2004-06-15 2006-01-05 Nec Electronics Corp 半導体装置及びその製造方法
JP2006032694A (ja) * 2004-07-16 2006-02-02 Toshiba Corp 半導体装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691238A (en) * 1995-06-07 1997-11-25 Advanced Micro Devices, Inc. Subtractive dual damascene
US6805139B1 (en) * 1999-10-20 2004-10-19 Mattson Technology, Inc. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
JP2004014841A (ja) * 2002-06-07 2004-01-15 Fujitsu Ltd 半導体装置及びその製造方法
US6958542B2 (en) * 2002-09-03 2005-10-25 Kabushiki Kaisha Toshiba Semiconductor device
US7485570B2 (en) * 2002-10-30 2009-02-03 Fujitsu Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
CN101217136B (zh) * 2003-05-29 2011-03-02 日本电气株式会社 布线结构及其制造方法
JP4917249B2 (ja) * 2004-02-03 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2005272188A (ja) 2004-03-23 2005-10-06 Mitsui Chemicals Inc 疎水化多孔質シリカの製造方法、疎水化多孔質シリカおよび疎水化多孔質シリカ薄膜
US20070193602A1 (en) * 2004-07-12 2007-08-23 Savas Stephen E Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing
JP4619747B2 (ja) * 2004-11-01 2011-01-26 株式会社東芝 半導体装置の製造方法
KR100745986B1 (ko) * 2004-12-08 2007-08-06 삼성전자주식회사 다공 생성 물질을 포함하는 충전재를 사용하는 미세 전자소자의 듀얼 다마신 배선의 제조 방법
JP2006179599A (ja) * 2004-12-21 2006-07-06 Toshiba Corp 半導体装置およびその製造方法
US7351656B2 (en) * 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
JP2006216746A (ja) * 2005-02-03 2006-08-17 Sony Corp 半導体装置
US7253105B2 (en) * 2005-02-22 2007-08-07 International Business Machines Corporation Reliable BEOL integration process with direct CMP of porous SiCOH dielectric
JP2006324414A (ja) * 2005-05-18 2006-11-30 Toshiba Corp 半導体装置及びその製造方法
US20080171441A1 (en) * 2005-06-28 2008-07-17 Asahi Glass Co., Ltd. Polishing compound and method for producing semiconductor integrated circuit device
JP2007053133A (ja) * 2005-08-15 2007-03-01 Toshiba Corp 半導体装置及びその製造方法
JP4746443B2 (ja) * 2006-02-27 2011-08-10 株式会社東芝 電子部品の製造方法
US7435484B2 (en) * 2006-09-01 2008-10-14 Asm Japan K.K. Ruthenium thin film-formed structure

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116904A (ja) * 1996-10-11 1998-05-06 Sony Corp 半導体装置の製造方法
JP2000150516A (ja) * 1998-09-02 2000-05-30 Tokyo Electron Ltd 半導体装置の製造方法
JP2003017664A (ja) * 2001-07-04 2003-01-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004259753A (ja) * 2003-02-24 2004-09-16 Fujitsu Ltd 半導体装置およびその製造方法
JP2005033191A (ja) * 2003-06-18 2005-02-03 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP2005147859A (ja) * 2003-11-17 2005-06-09 Fuji Electric Device Technology Co Ltd 光センサ
JP2005327913A (ja) * 2004-05-14 2005-11-24 Renesas Technology Corp 半導体装置
JP2006005010A (ja) * 2004-06-15 2006-01-05 Nec Electronics Corp 半導体装置及びその製造方法
JP2006032694A (ja) * 2004-07-16 2006-02-02 Toshiba Corp 半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN7012003131; 小野哲郎、外７名: 'Ｌｏｗ-ｋ材料プラズマダメージのＴＭＣＴＳ処理回復技術' 応用物理学会分科会シリコンテクノロジー Ｎｏ．　７１, 20050630, ｐｐ．　３９-４２, 社団法人応用物理学会 *

Also Published As

Publication number Publication date
US20070205484A1 (en) 2007-09-06
CN101030561B (zh) 2012-07-11
US8022497B2 (en) 2011-09-20
CN101030561A (zh) 2007-09-05

Similar Documents

Publication Publication Date Title
US7741224B2 (en) Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
US6617244B2 (en) Etching method
KR100649917B1 (ko) 유기 절연막 및 그 제조 방법과, 유기 절연막을 이용한반도체 장치 및 그 제조 방법
US8759212B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10453700B2 (en) Low damage low-k dielectric etch
US9607883B2 (en) Trench formation using rounded hard mask
KR20030030838A (ko) 반도체 장치의 제조 방법
JP2006128543A (ja) 電子デバイスの製造方法
US7781301B2 (en) Method of fabricating semiconductor device
US20050026422A1 (en) Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same
US7351653B2 (en) Method for damascene process
US8384208B2 (en) Semiconductor device and method of fabricating the same
JP2007234719A (ja) 半導体装置およびその製造方法
US8084357B2 (en) Method for manufacturing a dual damascene opening comprising a trench opening and a via opening
CN105336674B (zh) 互连结构及其形成方法
US7172965B2 (en) Method for manufacturing semiconductor device
CN101330045A (zh) 半导体装置的制造方法
JP2011077468A (ja) 半導体装置の製造方法および半導体装置
JP4684866B2 (ja) 半導体装置の製造方法
JP4868742B2 (ja) 半導体装置
JP4571880B2 (ja) 半導体装置の製造方法
JP2007311565A (ja) 半導体装置およびその製造方法
US7199038B2 (en) Method for fabricating semiconductor device
JPH11111845A (ja) 半導体装置及びその製造方法
JP4948278B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121204