JP2007294637A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2007294637A JP2007294637A JP2006120148A JP2006120148A JP2007294637A JP 2007294637 A JP2007294637 A JP 2007294637A JP 2006120148 A JP2006120148 A JP 2006120148A JP 2006120148 A JP2006120148 A JP 2006120148A JP 2007294637 A JP2007294637 A JP 2007294637A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- lead frame
- resin
- cavity
- lower mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
本発明は、リードフレームを用いたＱＦＮパッケージ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）構造を有する半導体装置の製造方法に関する。 The present invention relates to a method of manufacturing a semiconductor device having a QFN package (Quad Flat Non-Leaded Package) structure using a lead frame.
従来より、ＱＦＮパッケージ構造を有する半導体装置として、アイランド部およびアイランド部の周囲に位置する端子部を有するリードフレームと、アイランド部に搭載された半導体素子と、半導体素子、アイランド部および端子部を封止するモールド樹脂とを備え、リードフレームの端子部の下面をモールド樹脂の下面から露出させた構成を有するものが提案されている（たとえば、特許文献１参照）。 Conventionally, as a semiconductor device having a QFN package structure, a lead frame having an island portion and a terminal portion located around the island portion, a semiconductor element mounted on the island portion, and the semiconductor element, the island portion, and the terminal portion are sealed. There has been proposed one having a configuration in which the lower surface of the terminal portion of the lead frame is exposed from the lower surface of the mold resin (see, for example, Patent Document 1).
このようなＱＦＮパッケージでは、リードフレームの端子部をハーフモールドすることにより、ＳＯＰ（スモールアウトラインパッケージ）やＱＦＰ（クワッドフラットパッケージ）などガルウイング形状のアウターリード部を無くして、パッケージの小型化に有利な構造となっている。 In such a QFN package, the terminal part of the lead frame is half-molded, which eliminates the gull-wing shaped outer lead part such as SOP (Small Outline Package) and QFP (Quad Flat Package), which is advantageous for downsizing of the package. It has a structure.
そして、このようなＱＦＮパッケージ構造は、プレス、エッチング加工などにより端子部やアイランド部を有するリードフレームを作製し、その後、アイランド部に半導体素子を搭載し、ワイヤボンディングなどにより半導体素子と端子部とを電気的に接続することでワークを形成し、続いて、このワークをモールド樹脂によって封止し、リードカットすることにより製造される。
ところで、本発明者が、上記した従来のＱＦＮパッケージ構造を有する半導体装置について、試作検討を行ったところ、その製造方法について、次のような問題が生じることがわかった。 By the way, when the present inventor conducted a trial manufacture of the semiconductor device having the above-described conventional QFN package structure, it was found that the following problems occur in the manufacturing method.
図１０は、本発明者が試作的に行った半導体装置の製造方法におけるモールド樹脂の封止工程を説明する図であり、金型Ｊ２００およびワーク１１０の概略断面図である。また、図１１は、図１０に示される製造方法によって製造された試作品としての半導体装置の概略断面図である。
FIG. 10 is a diagram for explaining a molding resin sealing step in a method for manufacturing a semiconductor device experimentally performed by the inventors, and is a schematic cross-sectional view of a mold J200 and a
図１０では、ワーク１１０が、モールド樹脂４０の封止を行う金型Ｊ２００内に設置された状態が示されている。ワーク１１０においては、半導体素子２０がリードフレーム１０のアイランド部１１に搭載されており、この半導体素子２０と、リードフレーム１０において端子部１２となる一端部側とが、ボンディングワイヤ３０によって結線され電気的に接続されている。
FIG. 10 shows a state in which the
また、金型Ｊ２００は、通常のトランスファーモールド法によるこの種の半導体装置の樹脂成形に用いられるものであり、上型Ｊ２１０と下型Ｊ２２０とを合致させることによって構成され、その内部にモールド樹脂４０の外形となるキャビティＪ２３０が形成されるものである。
The mold J200 is used for resin molding of this type of semiconductor device by a normal transfer molding method, and is configured by matching the upper mold J210 and the lower mold J220, and the
そして、この金型Ｊ２００においては、リードフレーム１０の上記一端部とは反対側の他端部側の部位を、上型Ｊ２１０と下型Ｊ２２０とで挟むことによって、ワーク１１０を金型Ｊ２００に固定するようにしている。それとともに、ワーク１１０における半導体素子２０およびリードフレーム１０の一端部側を、キャビティＪ２３０内に位置させた状態としている。
And in this metal mold | die J200, the workpiece |
そして、この状態とした後で、キャビティＪ２３０にモールド樹脂４０を充填して半導体素子２０およびリードフレーム１０の一端部側を封止する。このとき、リードフレーム１０のうちキャビティＪ２３０内に位置する部位であって上型Ｊ２１０と下型Ｊ２２０とで挟まれる部位に隣り合う部位、すなわち端子部１２が下型Ｊ２２０に押しつけられた状態で、モールド樹脂４０が充填される。
After this state, the cavity J230 is filled with the
そのため、モールド樹脂４０の後においては、当該押しつけられた部位すなわち端子部１２の下面は、図１１に示されるように、モールド樹脂４０から露出した状態となる。なお、この試作品においては、アイランド部１１も下型Ｊ２２０に押しつけられるため、アイランド部１１の下面もモールド樹脂４０の下面から露出する。
Therefore, after the
ここで、リードフレーム１０の端子部１２における樹脂バリの発生を防止するために、図１０に示されるように、金型Ｊ２００内にシート３００を敷き詰め、下型Ｊ２２０と端子部１２との隙間を無くす方法を採用する。
Here, in order to prevent the occurrence of resin burrs in the
しかしながら、従来の金型Ｊ２００を用いた製造方法では、上型Ｊ２１０によるリードフレーム１０の端子部１２の押さえが弱いため、図１０に示されるように、端子部１２の下面が下型Ｊ２２０から浮き上がり、シート３００から離れた状態となりやすい。そのため、図１１に示されるように、端子部１２の下面に樹脂バリＫが発生しやすくなるという問題がある。
However, in the manufacturing method using the conventional mold J200, since the upper mold J210 is weak in pressing the
さらに、その端子部１２の下型Ｊ２２０からの浮き上がりによって、図１１に示されるように、半導体装置における端子部１２の下面が、モールド樹脂４０の外周に近い部分では大きく突き出し、中央部分はほとんど突き出さないような傾いた構造となる。このことにより、端子部１２において、ソケットピンによる電気チェックの不具合やはんだ実装の不具合などの問題も発生する。
Further, as shown in FIG. 11, due to the floating of the
本発明は、上記問題に鑑みてなされたものであり、リードフレームを用いたＱＦＮパッケージ構造を有する半導体装置の製造方法において、リードフレームのうちモールド樹脂から露出する端子部となる部位を、より強く下型に押しつけた状態で樹脂封止を行えるようにすることを目的とする。 The present invention has been made in view of the above problems, and in a method for manufacturing a semiconductor device having a QFN package structure using a lead frame, a portion of a lead frame that becomes a terminal portion exposed from a mold resin is more strongly strengthened. The object is to enable resin sealing while being pressed against the lower mold.
上記目的を達成するため、本発明は、樹脂封止を行う金型（２００）として、上型（２１０）のうちリードフレーム（１０）を挟む部位が、当該部位におけるキャビティ（２３０）との境界部が頂部となるように下型（２２０）側へ突出した凸部（２１１）を構成しているものを用い、リードフレーム（１０）の他端部側を上型（２１０）と下型（２２０）とで挟むときに、上型（２１０）の凸部（２１１）によって、キャビティ（２３０）内に位置するリードフレーム（１０）のうち上下型（２１０、２２０）で挟まれる部位に隣り合う部位を、当該挟まれる部位よりも下型（２２０）側に曲げて下型（２２０）に押しつけるようにしたことを特徴とする。 In order to achieve the above object, according to the present invention, as a mold (200) for resin sealing, a part of the upper mold (210) sandwiching the lead frame (10) is a boundary with the cavity (230) in the part. What constitutes the convex part (211) protruding to the lower mold (220) side so that the part becomes the top part, the other end part side of the lead frame (10) is connected to the upper mold (210) and the lower mold ( 220), the convex portion (211) of the upper die (210) is adjacent to the portion of the lead frame (10) located in the cavity (230) that is sandwiched between the upper and lower die (210, 220). The part is bent to the lower mold (220) side with respect to the sandwiched part and pressed against the lower mold (220).
それによれば、金型（２００）において、上型（２１０）のうちリードフレーム（１０）を挟む部位に、上記したような凸部（２１１）を設けているため、リードフレーム（１０）のうちモールド樹脂（４０）から露出する端子部（１２）となる部位を、従来よりも強く下型（２２０）に押しつけた状態で樹脂封止を行える。 According to this, in the die (200), the convex portion (211) as described above is provided in the upper die (210) at the portion sandwiching the lead frame (10). Resin sealing can be performed in a state where the portion to be the terminal portion (12) exposed from the mold resin (40) is pressed more strongly against the lower mold (220) than in the past.
その結果として、本発明によれば、リードフレーム（１０）の端子部（１２）の樹脂バリを防止したり、当該端子部（１２）の露出面の傾きを抑制することができる。 As a result, according to the present invention, it is possible to prevent resin burrs of the terminal portion (12) of the lead frame (10) and to suppress the inclination of the exposed surface of the terminal portion (12).
また、上記製造方法において、金型（２００）として、下型（２２０）のうちリードフレーム（１０）を挟む部位が、上型（２１０）の凸部（２１１）に倣った凹み形状の凹部（２２１）となっているものを用いれば、キャビティ（２３０）内に位置するリードフレーム（１０）のうち上下型（２１０、２２０）で挟まれる部位に隣り合う部位を、下型（２２０）側に曲げやすくなる。 Further, in the above manufacturing method, as the mold (200), a portion of the lower mold (220) that sandwiches the lead frame (10) is a concave-shaped concave portion (following the convex portion (211) of the upper mold (210) ( 221), the part adjacent to the part sandwiched between the upper and lower molds (210, 220) in the lead frame (10) located in the cavity (230) is placed on the lower mold (220) side. It becomes easy to bend.
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the parenthesis of each means described in a claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, parts that are the same or equivalent to each other are given the same reference numerals in the drawings for the sake of simplicity.
図１は、本発明の実施形態に係るＱＦＮパッケージ構造を有する半導体装置１００の概略断面構成を示す図であり、図２は、この半導体装置１００に用いられるリードフレーム１０のカット前の状態においてアイランド部１１に半導体素子２０を搭載した状態を示す平面図である。
FIG. 1 is a diagram showing a schematic cross-sectional configuration of a
なお、図２では、図１中のモールド樹脂４０の外形線および後述するリードフレーム１０の曲げ部１４、１５さらに半導体素子２０を、破線１４、１５、２０、４０にて示してある。そして、後述する半導体装置１００の製造方法において、モールド樹脂４０による封止後には、破線４０に沿ってリードフレーム１０をカットすることで、リードフレーム１０のうち破線４０の外側の部位が除去されるものである。ここで、破線１５と４０とは実質的に同じ位置にあるものである。
In FIG. 2, the outline of the
本半導体装置１００におけるリードフレーム１０は、アイランド部１１とアイランド１１の周囲に位置する端子部１２とを備えている。このリードフレーム１０は、Ｃｕや４２アロイなどの通常のリードフレーム材料からなるものであり、プレス加工やエッチング加工などにより形成することができる。
The
ここで、本例では、アイランド部１１は、矩形板状のものであり、端子部１２は、アイランド部１１の４辺の外周において複数個のものが配列されている。また、アイランド部１１の上面１１ａには、半導体素子２０が搭載されている。
Here, in this example, the
この半導体素子２０は、特に限定されるものではないが、本例では半導体プロセスにより形成されたＩＣチップである。ここでは、半導体素子２０は、図示しないダイボンド材を介してアイランド部１１に接着固定されている。
The
また、端子部１２は、モールド樹脂４０内にてアイランド部１１とは分離されているが、本実施形態のリードフレーム１０においては、さらに、図２に示されるように、モールド樹脂４０内にて、アイランド部１１と一体に連結されている吊りリード１３が設けられている。
Further, the
この吊りリード１３は、通常のリードフレームに備えられるものであり、ここでは、吊りリード１３は、矩形板状のアイランド部１１の４隅部から、矩形板状のモールド樹脂４０の４隅部に向かって延びている。
The suspension leads 13 are provided in a normal lead frame. Here, the suspension leads 13 are provided from the four corners of the rectangular plate-
このような吊りリード１３は、リードフレーム１０の単体の状態において、アイランド部１１をフレーム部１０ａ（図２参照）に連結しておくためのものであり、モールド樹脂４０による封止後には、モールド樹脂４０の外側において上記フレーム部１０ａから切り離されるものである。
Such a
そして、図１に示されるように、モールド樹脂４０内にて、半導体素子２０の上面と各端子部１２の上面１２ａとは、ボンディングワイヤ３０により結線され電気的に接続されている。このボンディングワイヤ３０は、Ａｕやアルミニウムなどからなるもので、通常のワイヤボンディング法により形成可能である。
As shown in FIG. 1, in the
そして、モールド樹脂４０は、これらアイランド部１１、端子部１２、吊りリード１３、半導体素子２０およびボンディングワイヤ３０を包み込むように封止している。このモールド樹脂４０は、エポキシ系樹脂などの通常のモールド材料を用いてトランスファーモールド法などにより形成できるものである。
The
ここで、図１に示されるように、本実施形態の半導体装置１００においては、アイランド部１１の下面１１ｂおよび端子部１２の下面１２ｂが、モールド樹脂４０の下面から露出している。
Here, as shown in FIG. 1, in the
これらモールド樹脂４０の下面から露出するアイランド部１１の下面１１ｂおよび端子部１２の下面１２ｂは、例えばプリント基板やセラミック基板などの図示しない基板などとはんだ付けされる部位である。
The
図１に示される例では、モールド樹脂４０の下面から露出する端子部１２の下面１２ｂは、アイランド部１１の４辺の各辺に沿って設けられた平面短冊状をなすものである。また、アイランド部１１の下面１１ｂは、アイランド部１１の平面形状そのままの矩形状をなしている。
In the example shown in FIG. 1, the
また、ここでは、図１に示されるように、アイランド部１１の下面１１ｂおよび端子部１２の下面１２ｂは、モールド樹脂４０の下面よりも段差を持って突出している。この段差はいわゆるスタンドオフと呼ばれるものである。
Further, here, as shown in FIG. 1, the
なお、このスタンドオフは無いものであってもよい。つまり、アイランド部１１および端子部１２の両下面１１ｂ、１２ｂが、モールド樹脂４０の下面と実質的に同一平面にて露出していてもよい。
Note that this standoff may be omitted. That is, both the
次に、このリードフレーム１０を用いたＱＦＮパッケージ構造を有する半導体装置１００の製造方法について、述べる。
Next, a method for manufacturing the
まず、上記図２に示されるようなリードフレーム１０を用意する。このリードフレーム１０は、プレス加工やエッチング加工などによって、アイランド部１１、端子部１２および吊りリード１３を形成する。ここで、リードフレーム１０において、アイランド部１１は、その外周に位置するフレーム部１０ａに対して吊りリード１３を介して連結され、端子部１２と一体化されている。
First, a
次に、このリードフレーム１０において、アイランド部１１の上面１１ａに半導体素子２０を、ダイマウント材などを介して搭載固定する。ここまでの状態のリードフレーム１０が図２相当のものである。
Next, in the
そして、このリードフレーム１０において、半導体素子２０と端子部１２との間でワイヤボンディングを行い、これら両者１２、２０の間を上記ボンディングワイヤ３０で結線し、電気的に接続する。
In the
次に、ここまでの工程に供されたワークを、トランスファーモールド成形によってモールド樹脂４０による封止を行う。それにより、アイランド部１１、端子部１２、吊りリード１３、半導体素子２０、およびボンディングワイヤ３０がモールド樹脂４０により封止される。
Next, the work subjected to the steps so far is sealed with the
このモールド樹脂４０による封止工程について、本実施形態では、従来とは異なる独自の金型を用いた方法を採用している。
With respect to the sealing process using the
図３は、この封止工程に用いるワーク１１０、および、このワーク１１０がセットされた状態の樹脂成型用の金型２００を示す概略断面図である。なお、この封止工程に供されるワーク１１０の平面構成は、上記図２において半導体素子２０と端子部１２とをワイヤボンディング３０で接続したものに相当する。
FIG. 3 is a schematic cross-sectional view showing a
図３に示されるように、ワーク１１０においては、リードフレーム１０のアイランド部１１の上面１１ａに搭載された半導体素子２０と、リードフレーム１０の一端部側すなわち端子部１２の上面１２ａとがボンディングワイヤ３０によって結線され、電気的に接続されている。
As shown in FIG. 3, in the
また、金型２００は、上型２１０と下型２２０とを合致させることで、その内部にキャビティ２３０が形成されるものである。このキャビティ２３０はモールド樹脂４０の外形となるものである。
Further, the
そして、この金型２００においては、リードフレーム１０のうち一端部側とは反対の他端部側の部分、すなわち、端子部１２におけるボンディングワイヤ３０との接続部とは反対側の部位およびフレーム部１０ａ（図２参照）を、締結などにより上型２１０と下型２２０とで挟みつける。それにより、ワーク１１０を金型２００に固定している。
In the
また、このワーク１１０の金型２００への設置状態においては、ワーク１１０においてモールド樹脂４０により封止されるべき部位、すなわち、半導体素子２０、ボンディングワイヤ３０およびリードフレーム１０の一端部側が、キャビティ２３０内に位置した状態としている。
When the
この上下型２１０、２２０によって挟まれるリードフレーム１０について、図２を参照して述べると、リードフレーム１０のうち当該図２中に示される矩形の破線１５、４０の外側に位置する部位が、上下型２１０、２２０で挟み付けられる部分であり、当該破線１５、４０の内周に位置する部位が、キャビティ２３０に位置する部分である。
The
また、図３に示されるように、キャビティ２３０内に位置するリードフレーム１０のうち上型２１０と下型２２０とで挟まれる部位に隣り合う部位は、半導体素子２０と電気的に接続されたリードフレーム１０の一端部側であり、すなわち端子部１２におけるボンディングワイヤ３０との接続部である。
Further, as shown in FIG. 3, a part of the
そして、この設置状態においては、この端子部１２の下面１２ｂが下型２２０に押しつけられた状態となっている。また、本実施形態では、アイランド部１１の下面１１ｂも下型２２０に押しつけられた状態となっている。
In this installed state, the
ここで、本実施形態では、キャビティ２３０において下型２２０の内面には、ポリイミドテープなどよりなる耐熱性の樹脂シート３００が敷き詰められており、アイランド部１１および端子部１２の下面１１ｂ、１２ｂは、この樹脂シート３００に食い込んだ形となっている。
Here, in this embodiment, the heat
この状態で、キャビティ２３０内にモールド樹脂４０を充填することにより、下型２２０に押しつけられ樹脂シート３００に食い込んでいるアイランド部１１の下面１１ｂおよび端子部１２の下面１２ｂは、モールド樹脂４０で覆われることなく、上記スタンドオフを持ってモールド樹脂４０から露出することになる。
In this state, by filling the
ここで、本実施形態の製造方法においては、リードフレーム１０のうちモールド樹脂４０から露出する端子部１２となる部位を、より強く下型２２０に押しつけた状態で樹脂封止を行う目的で、金型２００に次のような工夫を施している。
Here, in the manufacturing method of the present embodiment, for the purpose of performing resin sealing in a state where the portion of the
すなわち、本実施形態では、図３に示されるように、金型２００として、上型２１０のうちリードフレーム１０を挟む部位が、下型２２０側へ突出した凸部２１１を構成したものを用いる。
That is, in this embodiment, as shown in FIG. 3, as the
ここで、この凸部２１１は、リードフレーム１０を挟む部位におけるキャビティ２３０との境界部が頂部となるような凸形状となっている。つまり、凸部２１１においては、キャビティ２３０との境界部が最も下型２２０側へ突出した形状となっている。例えば、この凸部２１１は、図３中に示される角度θが数度〜数十度程度のものとする。
Here, the
また、本実施形態では、金型２００として、下型２２０においてもリードフレーム１０を挟む部位が、上型２１０の凸部２１１に倣った凹み形状の凹部２２１となっているものを用いる。このような金型２００は、プレス加工や切削加工などにより形成することができる。
Further, in the present embodiment, as the
図４は、本実施形態の封止工程において、この金型２００に対するワーク１１０の設置およびそれに続く樹脂充填の様子を示す封止工程の工程図である。
FIG. 4 is a process diagram of the sealing process showing a state of installation of the
まず、図４（ａ）に示されるように、下型２２０の内面上にワーク１１０を搭載する。このとき、下型２２０の内面には上記した樹脂シート３００を敷き詰めている。この状態では、下型２２０の内面に形成された凹部２２１のために、リードフレーム１０のうちアイランド部１１および端子部１２は、樹脂シート３００から離れて浮いた状態となっている。
First, as shown in FIG. 4A, the
次に、図４（ｂ）に示されるように、上型２１０と下型２２０とを合致させることにより金型２００を閉じる。具体的には、下型２２０の上から上型２１０を下型２２０に向けて押しつけていく。このとき、リードフレーム１０の他端部側を上型２１０と下型２２０とで挟むようにする。
Next, as shown in FIG. 4B, the
すると、上型２１０の凸部２１１がリードフレーム１０に当たり、凸部２１１からリードフレーム１０に対して、端子部１２を下型２２０側へ向かって折り曲げるような力が働く。なお、このとき、端子部１２上にはワイヤボンドが施されているが、端子部１２には下向きの力しか働かないため、ダメージが及ぶ心配はない。
Then, the
そして、図４（ｂ）に示される状態から、さらに、上型２１０を押しつけていく。すると、キャビティ２３０内に位置するリードフレーム１０のうち上下型２１０、２２０で挟まれる部位に隣り合う部位、すなわち端子部１２が、凸部２１１によって、上下型２１０、２２０で挟まれるリードフレーム１０の部位よりも下型２２０側に曲げられる。そして、端子部１２は下型２２０に押しつけられる。
Then, the
こうして、金型２００を完全にクランプした状態が、上記図３に示される。このとき、図３に示されるリードフレーム１０においては、上型２１０の凸部２１１に対応して、外周側の曲げ部１４、内周側の曲げ部１５が形成される。なお、これら曲げ部１４、１５の平面的な位置は、上記図２に破線１４、１５として示されており、内周側の曲げ部１５は、モールド樹脂４０の外形線と実質的に一致している。
Thus, the state which clamped the metal mold | die 200 completely is shown by the said FIG. At this time, in the
つまり、この凸部２１１の頂部の平面パターンは、上記図２中の内周側の曲げ部１５に実質的に一致しており、当該凸部２１１の裾野の部分は外周側の曲げ部１４に一致している。
That is, the plane pattern of the top of the
そして、図３に示されるように、端子部１２の下面１２ｂおよびアイランド部１１の下面１１ｂが、下型２２０に押しつけられ樹脂テープ３００に食い込んで密着した状態として、モールド樹脂４０の充填を行う。
Then, as shown in FIG. 3, the
この樹脂充填の様子は、図４（ｃ）に示される。こうしてモールド樹脂４０の充填を行うことにより、樹脂封止が行われ、封止後においては、上記スタンドオフを有した露出形態となる。その後は、リードフレーム１０のカットなどを行うことにより、本実施形態の半導体装置１００ができあがる。
The state of this resin filling is shown in FIG. By filling the
以上のように、本実施形態の製造方法は、半導体素子２０と一端部側が半導体素子２０に接続されたリードフレーム１０とを有するワーク１１０と、上下型２１０、２２０を合致させることで内部にキャビティ２３０が形成される金型２００とを、用意する工程、リードフレーム１０の他端部側を上下型２１０、２２０で挟むとともに、キャビティ２３０にモールド樹脂４０を充填して半導体素子２０およびリードフレーム１０の一端部側を封止する工程とを備えている。
As described above, the manufacturing method of the present embodiment allows the
そして、モールド樹脂による封止工程では、キャビティ２３０内に位置するリードフレーム１０のうち上下型２１０、２２０で挟まれる部位に隣り合う部位を、下型２２０に押しつけた状態でモールド樹脂４０の充填を行うことにより、当該押しつけられた部位をモールド樹脂４０から露出させるようにしている。
Then, in the sealing process using the mold resin, the
そして、本実施形態では、このような製造方法において、金型２００として、上型２１０のうちリードフレーム１０を挟む部位が、当該部位におけるキャビティ２３０との境界部が頂部となるように下型２２０側へ突出した凸部２１１を構成しているものを用い、リードフレーム１０を上下型２１０、２２０で挟むときに、凸部２１１によって、キャビティ２３０内に位置するリードフレーム１０のうち上下型で挟まれる部位に隣り合う部位、すなわち端子部１２を、当該上下型２１０、２２０で挟まれる部位よりも下型２２０側に曲げて下型２２０に押しつけるようにしている。
In this embodiment, in such a manufacturing method, as the
それによれば、金型２００において、上型２１０のうちリードフレーム１０を挟む部位に、上記したような凸部２１１を設けているため、リードフレーム１０の端子部１２を、従来よりも強く下型２２０に押しつけた状態で樹脂封止を行える。その結果として、上記製造方法によれば、端子部１２の樹脂バリを防止したり、端子部１２の露出面すなわち下面１２ｂの傾きを抑制することができる。
According to this, in the
また、上記製造方法では、下型２２０のうちリードフレーム１０を挟む部位が、上型２１０の凸部２１１に倣った凹み形状の凹部２２１となっているため、キャビティ２３０内に位置するリードフレーム１０のうち上下型２１０、２２０で挟まれる部位に隣り合う部位を、下型２２０側に曲げやすくなる。
Further, in the above manufacturing method, the portion of the
（他の実施形態）
次に、本発明の他の実施形態として種々の例を述べる。図５は、第１の例としてのワーク１１０および金型２００を示す図であり、ワーク１１０およびワーク１１０がセットされた状態の金型２００を示す概略断面図である。
(Other embodiments)
Next, various examples will be described as other embodiments of the present invention. FIG. 5 is a diagram illustrating a
図５に示される例では、金型２００において上型２１０のうちリードフレーム１０を挟む部位には、上記同様に凸部２１１を構成しているが、下型２２０には上記凹部２２１を設けず、従来同様の平坦な形状としている。この場合も、上記実施形態と同様に、凸部２１１による押さえ効果が得られるとともに、下型２２０は通常のものでよいため、金型２００の作製が容易となるという利点もある。
In the example shown in FIG. 5, the
図６は、第２の例としてのワーク１１０および金型２００を示す図であり、ワーク１１０およびワーク１１０がセットされた状態の金型２００を示す概略断面図である。
FIG. 6 is a diagram illustrating a
上記実施形態では、樹脂封止工程において、リードフレーム１０のアイランド部１１および端子部１２を樹脂シート３００に食い込ませ、樹脂バリの防止を図るとともに上記スタンドオフの形成を図っていた。
In the above embodiment, in the resin sealing step, the
それに対して、図６に示されるように、樹脂シートを省略した状態で樹脂封止を行ってもよい。上記実施形態に述べたように、上型２１０の凸部２１１によって、端子部１２には大きな下向きの力を加えて樹脂封止を行えるため、樹脂シートを無くしても樹脂バリを防止できる。ただし、この例は、スタンドオフの形成が不要な場合に限られる。
On the other hand, as shown in FIG. 6, resin sealing may be performed in a state where the resin sheet is omitted. As described in the above embodiment, since the resin portion can be sealed by applying a large downward force to the
また、図７は、第３の例としてのワーク１１０および金型２００を示す図であり、ワーク１１０およびワーク１１０がセットされた状態の金型２００を示す概略断面図である。この図７に示されるように、本発明は、端子部１２が多列タイプのＱＦＮパッケージ構造にも使用できる。
FIG. 7 is a diagram showing a
また、図８は、第４の例として上記実施形態の製造方法に適用可能なリードフレーム１０を示す概略平面図であり、図９は、第５の例として上記実施形態の製造方法に適用可能なリードフレーム１０を示す概略平面図である。
FIG. 8 is a schematic plan view showing a
なお、これら図８、図９においても、上記図２と同様に、カット前の状態においてアイランド部１１に半導体素子２０を搭載した状態を示し、モールド樹脂４０の外形線、および上記外周側の曲げ部１４、内周側の曲げ部１５を破線にて示してある。
8 and 9 also show the state in which the
図８、図９に示される例では、上記製造方法において金型２００によってリードフレーム１０を折り曲げやすくできるようにしている。特に、リードフレーム１０において面積の大きいフレーム部１０ａを曲げやすくするために、フレーム部１０ａの面積を小さくしている。
In the example shown in FIGS. 8 and 9, the
具体的に、図８に示される例では、カット前の端子部１２の部分を、元来のフレーム部１０ａの領域まで延ばした形としている。一方、図９に示される例では、吊りリード１３にスリットを設け、折り曲げやすいようにしている。
Specifically, in the example shown in FIG. 8, the portion of the
また、上記実施形態では、アイランド部１１の上面１１ａに搭載された半導体素子２０と端子部１２とはボンディングワイヤ３０を介して電気的に接続されていたが、これら両者１２、２０はボンディングワイヤでなくても、例えばバンプなどで電気的に接続されていてもよい。
Moreover, in the said embodiment, although the
また、半導体素子としては、上記ＩＣチップ以外にも、フリップチップや半導体センサなど各種の電子部品を採用することができる。 In addition to the IC chip, various electronic components such as a flip chip and a semiconductor sensor can be employed as the semiconductor element.
また、上記実施形態に示した半導体装置において、モールド樹脂４０の下面にて露出するアイランド部１１の下面１１ｂおよび端子部１２の下面の形状、配置パターンは、上記図示例に限定されるものではない。
In the semiconductor device shown in the above embodiment, the shape and arrangement pattern of the
さらに、半導体装置としては、少なくともリードフレーム１０の端子部１２の下面１２ｂが、モールド樹脂４０の下面から露出していればよい。つまり、アイランド部１１の下面１１ｂおよび端子部１２の下面１２ｂの両方が、モールド樹脂４０の下面から露出するものでなくてもよく、モールド樹脂４０の下面からは端子部１２の下面１２ｂのみが露出していてもよい。
Furthermore, as a semiconductor device, at least the
１０…リードフレーム、２０…半導体素子、４０…モールド樹脂、
２００…金型、２１０…金型の上型、２１１…上型の凸部、
２２０…金型の下型、２２１…下型の凹部、２３０…キャビティ。
DESCRIPTION OF
200 ... mold, 210 ... upper mold of the mold, 211 ... convex part of the upper mold,
220 ... Lower mold of the mold, 221 ... Recess of the lower mold, 230 ... Cavity.
Claims (2)
上型（２１０）と下型（２２０）とを合致させることで内部にキャビティ（２３０）が形成される金型（２００）とを、用意する工程と、
前記リードフレーム（１０）の他端部側を前記上型（２１０）と前記下型（２２０）とで挟むとともに、前記半導体素子（２０）および前記リードフレーム（１０）の一端部側を前記キャビティ（２３０）内に位置させた状態で、前記キャビティ（２３０）にモールド樹脂（４０）を充填して前記半導体素子（２０）および前記リードフレーム（１０）の一端部側を封止する工程とを備え、
前記モールド樹脂による封止工程では、前記キャビティ（２３０）内に位置する前記リードフレーム（１０）のうち前記上型（２１０）と前記下型（２２０）とで挟まれる部位に隣り合う部位を、前記下型（２２０）に押しつけた状態で、前記モールド樹脂（４０）の充填を行うことにより、当該押しつけられた部位を前記モールド樹脂（４０）から露出させるようにした半導体装置の製造方法において、
前記金型（２００）として、前記上型（２１０）のうち前記リードフレーム（１０）を挟む部位が、当該部位における前記キャビティ（２３０）との境界部が頂部となるように前記下型（２２０）側へ突出した凸部（２１１）を構成しているものを用い、
前記リードフレーム（１０）の他端部側を前記上型（２１０）と前記下型（２２０）とで挟むときに、前記上型（２１０）の前記凸部（２１１）によって、前記キャビティ（２３０）内に位置する前記リードフレーム（１０）のうち前記上型（２１０）と前記下型（２２０）とで挟まれる部位に隣り合う部位を、当該上型（２１０）と下型（２２０）とで挟まれる部位よりも前記下型（２２０）側に曲げて前記下型（２２０）に押しつけるようにしたことを特徴とする半導体装置の製造方法。 A workpiece (110) having a semiconductor element (20) and a lead frame (10) having one end connected to the semiconductor element (20);
Preparing a mold (200) in which a cavity (230) is formed by matching the upper mold (210) and the lower mold (220);
The other end side of the lead frame (10) is sandwiched between the upper mold (210) and the lower mold (220), and one end side of the semiconductor element (20) and the lead frame (10) is the cavity. (230) with the mold resin (40) filled in the cavity (230) in a state where the cavity (230) is positioned, and sealing one end side of the semiconductor element (20) and the lead frame (10). Prepared,
In the sealing step using the mold resin, a portion adjacent to a portion sandwiched between the upper die (210) and the lower die (220) in the lead frame (10) located in the cavity (230), In the method of manufacturing a semiconductor device, by filling the mold resin (40) while being pressed against the lower mold (220), the pressed portion is exposed from the mold resin (40).
As the mold (200), the lower mold (220) is such that a part of the upper mold (210) sandwiching the lead frame (10) is a top part of a boundary part with the cavity (230) in the part. ) Using the convex part (211) projecting to the side,
When the other end side of the lead frame (10) is sandwiched between the upper mold (210) and the lower mold (220), the cavity (230) is formed by the convex portion (211) of the upper mold (210). ) Of the lead frame (10) located in the upper die (210) and the lower die (220), the portions adjacent to the portion sandwiched between the upper die (210) and the lower die (220). A method of manufacturing a semiconductor device, wherein the semiconductor device is bent toward the lower mold (220) side and pressed against the lower mold (220) with respect to a portion sandwiched between the two.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006120148A JP2007294637A (en) | 2006-04-25 | 2006-04-25 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006120148A JP2007294637A (en) | 2006-04-25 | 2006-04-25 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007294637A true JP2007294637A (en) | 2007-11-08 |
Family
ID=38764965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006120148A Pending JP2007294637A (en) | 2006-04-25 | 2006-04-25 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007294637A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3214648A4 (en) * | 2015-09-11 | 2018-04-04 | Shenzhen Goodix Technology Co., Ltd. | Sensing chip encapsulation component and electronic device with same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098072A (en) * | 1995-06-21 | 1997-01-10 | Fujitsu Ltd | Semiconductor manufacturing equipment and manufacture of semiconductor |
| JP2002093982A (en) * | 2000-09-13 | 2002-03-29 | Shinko Electric Ind Co Ltd | Semiconductor device and manufacturing method therefor |
-
2006
- 2006-04-25 JP JP2006120148A patent/JP2007294637A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098072A (en) * | 1995-06-21 | 1997-01-10 | Fujitsu Ltd | Semiconductor manufacturing equipment and manufacture of semiconductor |
| JP2002093982A (en) * | 2000-09-13 | 2002-03-29 | Shinko Electric Ind Co Ltd | Semiconductor device and manufacturing method therefor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3214648A4 (en) * | 2015-09-11 | 2018-04-04 | Shenzhen Goodix Technology Co., Ltd. | Sensing chip encapsulation component and electronic device with same |
| US10121750B2 (en) | 2015-09-11 | 2018-11-06 | Shenzhen GOODIX Technology Co., Ltd. | Sensor chip package assembly and electronic device having sensor chip package assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20160056097A1 (en) | Semiconductor device with inspectable solder joints | |
| US8133759B2 (en) | Leadframe | |
| JP4095827B2 (en) | Semiconductor device | |
| JPH1131776A (en) | Semiconductor chip package | |
| JP4525277B2 (en) | Semiconductor device | |
| JP2008186891A (en) | Mold package and its manufacturing method, and mounting structure of the mold package | |
| JP5278037B2 (en) | Resin-sealed semiconductor device | |
| JP2005142554A (en) | Lead frame and method for manufacturing semiconductor package using it | |
| JP3999780B2 (en) | Lead frame manufacturing method | |
| JP2008172115A (en) | Semiconductor device | |
| US20090206459A1 (en) | Quad flat non-leaded package structure | |
| JP2007201324A (en) | Mounting structure of electronic device and mounting method for electronic component | |
| US20130049180A1 (en) | Qfn device and lead frame therefor | |
| JP2009038196A (en) | Electronic device and wire bonding method | |
| JP2007294568A (en) | Semiconductor device | |
| JP2007294637A (en) | Method for manufacturing semiconductor device | |
| JP5119092B2 (en) | Manufacturing method of semiconductor device | |
| JP2017038051A (en) | Semiconductor package and manufacturing method of the same | |
| JP4031005B2 (en) | Manufacturing method of semiconductor device | |
| JP2008294132A (en) | Mold package and manufacturing method therefor | |
| JP2005209805A (en) | Semiconductor device and its manufacturing method | |
| JP2005311099A (en) | Semiconductor device and its manufacturing method | |
| JP5857883B2 (en) | Mold package manufacturing method | |
| JP4840305B2 (en) | Manufacturing method of semiconductor device | |
| JP4695672B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20080606 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110927 |