JP2007110077A

JP2007110077A - 半導体素子のコンタクトホール形成方法

Info

Publication number: JP2007110077A
Application number: JP2006176144A
Authority: JP
Inventors: Seiken Ri; 李　聖　權
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2005-10-12
Filing date: 2006-06-27
Publication date: 2007-04-26
Anticipated expiration: 2026-06-27
Also published as: JP5094055B2; TWI322485B; TW200715471A; US20070082482A1; US7575997B2

Abstract

【課題】コンタクトホール形成の際に生じる非晶質カーボン膜の損傷を効果的に防止することができる半導体素子のコンタクトホール形成方法を提供すること。
【解決手段】半導体基板３１上に導電パターンを形成するステップと、導電パターンを含む半導体基板３１の全面に絶縁膜３５を形成するステップと、絶縁膜３５上に非晶質カーボン膜３７及び酸化物膜３８を積層するステップと、選択的エッチングによりマスクパターンを形成するステップと、マスクパターンを使用してコンタクトホール形成領域の絶縁膜３５をエッチングし、コンタクトホールを形成するステップとを含む。非晶質カーボン膜３７上に、従来のＳｉＯＮ膜に代えて、酸化物ハードマスクを用いるので、非晶質カーボンとＳｉＯＮハードマスクとを自己整合コンタクトマスクとして使用する場合に生じるリフティング現象を防止することができる。
【選択図】図３Ｂ

Description

本発明は、半導体製造技術に関し、特に、半導体素子の自己整合コンタクトホール（Self-Aligned Contact Hole）形成方法に関する。

半導体素子の高集積化に伴い、製造段階におけるハードマスクの必要性が高まっている。一般に、ハードマスクには、ポリシリコン、タングステン、窒化物などの導電性または絶縁性の物質が、単一の膜または複数積層された膜の形態で使用される。

しかし、このような物質の膜は形成温度が高いため、ハードマスクを形成する際に、被エッチング層の物理的特性が変化しやすい。また、露光処理を行うステップで、下部の層との重ね合わせのためにハードマスクの位置合わせを行う際、ハードマスク層の干渉により、位置合わせが妨げられることがある。そのために、アラインメントキーを形成する処理が必要であり、そのキーを形成するためのマスクエッチングが必要である。

このような問題点を解決するために、最近、ハードマスク用物質として非晶質カーボンが使用されるようになった。非晶質カーボン膜をパターニングすることによりハードマスクを形成する場合には、非晶質カーボン膜をエッチングするためのハードマスクとして、通常ＳｉＯＮ膜が使用される。

非晶質カーボンには、膜を形成する際の温度が低いという長所があるだけではなく、ｋ値が低いため露光の際、アラインメントキーを形成する処理を必要としない。このような特長を有する非晶質カーボンをハードマスクとして使用することにより、デザインルール１００ｎｍ以下の半導体素子を製造する方法の研究開発が活発に進められている。

非晶質カーボンをハードマスクとして使用して、深さが５０００Åを超えるような深いコンタクトホールを形成する一般的な方法は、次のとおりである。はじめに、半導体基板上に層間絶縁膜を形成した後、層間絶縁膜上に非晶質カーボン膜、ＳｉＯＮ膜及び有機系物質の反射防止膜を順に形成する。さらに、反射防止膜上にフォトレジストパターンを形成した後、フォトレジストパターンをエッチングマスクとして、反射防止膜及びＳｉＯＮ膜をパターニングし、パターンニングされた反射防止膜及びＳｉＯＮ膜をエッチングマスクとして、非晶質カーボンをエッチングする。

続いて、エッチングにより形成された非晶質カーボンのハードマスクを利用して層間絶縁膜を選択的にエッチングすることにより、底部に半導体基板が露出したコンタクトホールを形成する。

上記方法の場合には、層間絶縁膜のエッチング中に、非晶質カーボンのハードマスク上のＳｉＯＮ膜及び有機系物質の反射防止膜を除去することができる。

これに対して、深さが５０００Å以下程度の浅い自己整合コンタクトホールをエッチングにより形成する場合には、均一なエッチングを行うとともにエッチングマージンを増加させるために、導電層上のハードマスク上面までをエッチングするタッチ化学的機械的研磨（Touch Chemical Mechanical Polishing；以下、タッチＣＭＰと記す）を行うことが必要となる。この場合、非晶質カーボンのハードマスクを形成し、自己整合コンタクトホールを形成するための一連のエッチング処理の過程でＳｉＯＮ膜が残留し、ＳｉＯＮ膜が素子の不良を発生させる原因になるという問題がある。以下、図１Ａ〜図１Ｄを参照し、この問題を説明する。

図１Ａ〜図１Ｄは、従来の技術に係る半導体素子のコンタクトホール形成方法を説明するための図であり、製造工程の各段階における素子の構造を示す断面図である。

図１Ａは、ゲートパターン、層間絶縁膜、非晶質カーボン膜、ＳｉＯＮ膜、反射防止膜及びフォトレジストパターンを順に形成した段階における素子の構造を示す断面図である。図１Ａに示したように、半導体基板１１上にゲート酸化膜（図示せず）、ゲート導電膜１２及びゲートハードマスク１３が積層された複数のゲートパターンを形成する。
次いで、形成されたゲートパターンの表面に沿って、ゲートスペーサ膜１４を形成する。

続いて、ゲートパターンを含む全面に層間絶縁膜１５を形成し、ゲートハードマスク１３上のゲートスペーサ膜１４が露出する時点をターゲットとして、平坦化エッチングを行う。次に、導電パターン部のゲートスペーサ膜１４及び層間絶縁膜１５上に非晶質カーボン膜１６を形成し、その上にパターニングされたＳｉＯＮ膜１７及びパターニングされた反射防止膜１８を順に形成する。

次いで、パターニングされた反射防止膜１８上に、フォトレジストパターン１９を形成する。パターニングされたＳｉＯＮ膜１７及びパターニングされた反射防止膜１８を形成する場合には、図示しないが、はじめにＳｉＯＮ膜及び反射防止膜を非晶質カーボン膜１６上に形成する。その後、フォトレジストパターン１９をエッチングマスクとして利用し、エッチングを行うことによりパターニングされた反射防止膜１８及びＳｉＯＮ膜１７を形成する。

図１Ｂは、非晶質カーボンのハードマスクを形成した段階における素子の構造を示す断面図である。図１Ｂに示すように、図１Ａに示したフォトレジストパターン１９を除去し、パターニングされた反射防止膜１８及びパターニングされたＳｉＯＮ膜１７をマスクとして、非晶質カーボン膜１６をエッチングする。以下、パターニングされた非晶質カーボン膜を、非晶質カーボンハードマスクと称し、符号「１６Ａ」で表示する。
なお、パターニングされた反射防止膜１８は、エッチング中に除去される。

図１Ｃは、層間絶縁膜内にコンタクトホールを形成した段階における素子の構造を示す断面図である。図１Ｃに示したように、パターニングされたＳｉＯＮ膜１７及び非晶質カーボンハードマスク１６Ａをマスクとして使用し、層間絶縁膜１５をエッチングする。ここで、図１Ｃに示した符号１５Ａは、パターニングされた層間絶縁膜を意味する。
このエッチングにより、層間絶縁膜１５Ａ内に、コンタクトホール２０が形成される。この層間絶縁膜１５をエッチングする過程で、コンタクトホール２０の内壁に、生成した多量のポリマーＰが付着する。

図１Ｄは、コンタクトホール底部のゲートスペーサ膜及びポリマーを除去した段階における素子の構造を示す断面図である。Ｏ_２プラズマを用いて処理することにより、図１Ｄに示したように、コンタクトホール２０内に付着した多量のポリマーＰを除去する。この処理では、Ｏ_２プラズマを用いることによって多量のポリマーＰを除去することができるが、非晶質カーボンハードマスク１６Ａが損傷を受けるという問題がある。

上述のように、非晶質カーボン膜及びＳｉＯＮ膜が積層されたマスクを使用して、層間絶縁膜をエッチングすることにより、コンタクトホールを形成する方法では、その過程で多量のポリマーが発生する。この発生したポリマーを除去するためにＯ_２ププラズマを用いた処理を行う必要がある。

上記従来の方法の場合、Ｏ_２ププラズマによりポリマーを除去する過程で、非晶質カーボン膜がＯ_２ププラズマによりエッチングされてその一部が消失するため、その上のハードマスクであるＳｉＯＮ膜の浮き上がり現象が生じ、後続の処理に支障をきたすという問題がある。

本発明は、上記従来の技術の問題を解決するためになされたものであって、その目的は、非晶質カーボン膜上のＳｉＯＮ膜に代えて、酸化物系のトップハードマスクを用いることによって、非晶質カーボン膜を含むボトムハードマスクが受ける損傷を効果的に防止することができる半導体素子のコンタクトホール形成方法を提供することにある。

上記目的を達成するための本発明に係る半導体素子のコンタクトホール形成方法は、半導体基板上に導電パターンを形成するステップと、該導電パターンを含む前記半導体基板の全面に、前記導電パターンを埋め込むように絶縁膜を形成するステップと、該絶縁膜上に、非晶質カーボン膜及び酸化物膜を積層した後、選択的エッチングによりマスクパターンを形成するステップと、該マスクパターンを使用して、コンタクトホール形成領域に位置する前記絶縁膜をエッチングすることにより、コンタクトホールを形成するステップとを含むことを特徴としている。

本発明に係る半導体素子のコンタクトホール形成方法によれば、非晶質カーボン膜上に、従来のＳｉＯＮハードマスクに代えて、酸化膜ハードマスクを用いるので、非晶質カーボン膜とＳｉＯＮハードマスクとを自己整合コンタクトマスクとして使用した時に生じるリフティング現象を防止できるという優れた効果を得ることができる。

以下、添付する図面を参照して、本発明の好ましい実施形態に係る半導体素子のコンタクトホール形成方法を詳細に説明する。

図２Ａ〜図２Ｆは、本発明の第１の実施形態に係る半導体素子のコンタクトホール形成方法を説明するための図であり、製造工程の各段階における素子の構造を示す断面図である。

図２Ａは、半導体基板上に、ゲート導電膜、ゲートハードマスク、ゲートスペーサ膜、層間絶縁膜及びバッファ用酸化膜を形成した段階における素子の構造を示す断面図である。図２Ａに示したように、半導体基板３１上に、熱酸化法によりゲート酸化膜（図示せず）を成長させ、ゲート導電膜３２及びゲートハードマスク３３が積層された複数のゲートパターン（導電パターン）を形成する。

次いで、ゲートパターン及び半導体基板３１上にゲートスペーサ膜３４を形成する。

続いて、ゲートパターン部を含むゲートスペーサ膜３４上に層間絶縁膜（単に、絶縁膜と記すことがある）３５を形成し、ゲートハードマスク３３上のゲートスペーサ膜３４が露出する時点をターゲットとしてタッチＣＭＰを行うことにより、表面を平坦化する。このタッチＣＭＰにより、層間絶縁膜３５の表面も平坦化される。

上記層間絶縁膜３５には、ＢＳＧ（Borosilicate Glass）膜、ＢＰＳＧ（Borophosphosilicate Glass）膜、ＰＳＧ（Phosphosilicate Glass）膜、ＴＥＯＳ（Tetraethylorthosilicate）膜、ＨＤＰ（High Density Plasma）酸化膜、ＳＯＧ（Spin-On-Glass）膜、またはＡＰＬ（Advanced Planarization Layer）膜など、酸化物系物質の膜の他に、無機または有機系物質の誘電率が低い膜を利用することができる。

次に、層間絶縁膜３５及びゲートパターン部のゲートスペーサ膜３４上に、バッファ用酸化膜３６を形成する。バッファ用酸化膜３６は、ゲートパターンのリフティング現象を防止するための膜であり、厚さ約１００Å〜約１０００ÅのＨＤＰ膜を、プラズマ強化化学気相成長（ＰＥＣＶＤ）法または原子層成長（ＡＬＤ）法によって形成する。

図２Ｂは、バッファ用酸化膜上に、非晶質カーボン膜、ハードマスク形成用酸化物膜、反射防止パターン形成用膜及びフォトレジストパターンを形成した段階における素子の構造を示す断面図である。図２Ｂに示したように、バッファ用酸化膜３６上に、非晶質カーボン膜３７、酸化物系のハードマスク形成用膜（ハードマスク形成用酸化物膜）３８及び反射防止膜３９を順に形成する。次いで、反射防止膜３９上に、所定の領域を露出させたフォトレジストパターン４０を形成する。上記非晶質カーボン膜３７は、約３００Å〜約２０００Åの範囲の厚さに形成する。ハードマスク形成用酸化物膜３８は、ＳｉＯＮで形成するのがよく、ＨＤＰ法、ＰＥＣＶＤ法またはＡＬＤ法により形成することができる。

図２Ｃは、ハードマスクパターン及び反射防止膜パターンを形成した段階における素子の構造を示す断面図である。図２Ｂに示したフォトレジストパターン４０をエッチングマスクとして、反射防止膜３９及びハードマスク形成用酸化物膜３８膜をエッチングすることにより、図２Ｃに示したように、反射防止膜パターン３９Ａ及び酸化物ハードマスクパターン３８Ａを形成する。その後、フォトレジストパターン４０を除去する。

図２Ｄは、非晶質カーボン膜パターン及びバッファ用酸化膜パターンを形成した段階における素子の構造を示す断面図である。図２Ｄに示したように、反射防止膜パターン３９Ａ及び酸化物ハードマスクパターン３８Ａをエッチングマスクとして、非晶質カーボン膜３７のうち、コンタクトホール形成領域部をエッチングにより除去し、非晶質カーボン膜パターン３７Ａを形成する。この時、非晶質カーボン膜３７の除去される部分の下（露出部）に位置するバッファ用酸化膜３６が所定の厚さだけ除去される。ここで、図２Ｄに符号「３６Ａ」で示された膜が、バッファ用酸化膜パターンである。

なお、エッチングにより非晶質カーボン膜パターン３７Ａを形成する際、反射防止膜パターン３９Ａは、酸化物ハードマスクパターン３８Ａとともに除去される。

ハードマスク形成用酸化物膜３８は、窒化珪素（Ｓｉ−Ｎ）膜を含んでもよく、その場合には、約１００Å〜約１０００Åの範囲の厚さに窒化珪素膜を形成する。

図２Ｅは、１次コンタクトホールを形成した段階における素子の構造を示す断面図である。図２Ｄに示した非晶質カーボン膜パターン３７Ａを主エッチングマスクとして使用し、ゲートパターン間に位置するバッファ用酸化膜３６及び層間絶縁膜３５をエッチングする。ここで、パターニングされた層間絶縁膜（層間絶縁膜パターン：ゲートパターン間のコンタクトホール部が除去された層間絶縁膜）を符号「３５Ａ」、パターニングされたバッファ用酸化膜（ゲートパターン部間が除去されたバッファ用酸化膜）を符号「３６Ｂ」で示す。

上記の処理により、バッファ用酸化膜３６Ｂのパターニングされた部分及びゲートパターン間のゲートスペーサ膜３４で囲まれた領域に、１次コンタクトホール４１が形成される。

なお、上記層間絶縁膜３５のエッチングの際ポリマーＰが生成し、図２Ｅに示したように、１次コンタクトホール４１の内壁面に付着する現象が生じる。

図２Ｆは、２次コンタクトホールを形成した段階における素子の構造を示す断面図である。図２Ｆに示したように、ゲートスペーサ膜３４のうちゲートパターン間の部分を選択的エッチングにより除去する。このエッチングにより、ゲートスペーサ３４Ａを形成するとともに、１次コンタクトホール４１内の底部のゲートスペーサ膜３４を除去することにより、半導体基板３１を露出させ、２次コンタクトホール４２を形成する。

上記選択的エッチングの際、１次コンタクトホール４１の内壁面に付着したポリマーＰを除去するために、Ｏ_２プラズマによる処理を行う場合でも、仮に酸化物系のハードマスクパターン３８Ａが残留していたとしても、その浮き上がり現象が生じないので、円滑に後続の処理を行うことができる。

また、非晶質カーボンの他に、ポリマーＰを生じる可能性がある有機系物質をハードマスクとして使用した場合にも、本実施の形態に係る方法を採用することができる。

上述のように、本発明の第１の実施形態に係る半導体素子のコンタクトホール形成方法は、非晶質カーボン膜及びハードマスク用ＳｉＯＮ膜をマスクとして使用し、非晶質カーボン膜の下部にバッファ用酸化膜を設け、エッチングによりコンタクトホールを形成する。このエッチングの際にポリマーが生じるが、第１の実施形態に係る半導体素子のコンタクトホール形成方法では、ポリマーを除去する場合でも非晶質カーボンの損傷を防止することができるため、自己整合コンタクトホール形成の際に生じるリフティング現象などを防止することができるという長所を有する。

図３Ａ〜図３Ｆは、本発明の第２の実施形態に係る半導体素子のコンタクトホール形成方法を説明するための図であり、製造工程の各段階における素子の構造を示す断面図である。

図３Ａは、半導体基板上にゲートパターン、ゲートスペーサ膜及び層間絶縁膜を順に形成した段階における素子の構造を示す断面図である。図３Ａに示したように、素子分離膜（図示省略）が形成された半導体基板５１上に、熱酸化法によりゲート酸化膜（図示省略）を成長させ、ゲート導電膜５２及びゲートハードマスク５３が積層された複数のゲートパターンを形成する。

次いで、ゲートパターンを含む半導体基板５１の全面にゲートスペーサ膜５４を形成する。

続いて、ゲートスペーサ膜５４上に層間絶縁膜５５を形成した後、ゲートパターン上のゲートスペーサ膜５４が露出する時点をターゲットとして、タッチＣＭＰを行うことにより層間絶縁膜５５を平坦化する。

図３Ｂは、非晶質カーボン膜、ハードマスク形成用酸化物膜、反射防止パターン形成用膜及びフォトレジストパターンを形成した段階における素子の構造を示す断面図である。図３Ｂに示したように、ゲートパターン部のゲートスペーサ膜５４及び層間絶縁膜５５上に、非晶質カーボン膜５６、ハードマスク形成用酸化物膜５７及び反射防止膜５８を順に形成し、反射防止膜５８上に、所定の領域を露出させたフォトレジストパターン５９を形成する。この時、ハードマスク形成用酸化物膜５７は、約１００Å〜約１０００Åの範囲の厚さとし、ＨＤＰ、ＰＥＣＶＤまたはＡＬＤ法のうちのいずれかで形成することができる。

上記非晶質カーボン膜５６は、約３００Å〜約２０００Åの範囲の厚さに形成することが好ましい。

図３Ｃは、酸化物ハードマスクパターン及び反射防止膜パターンを形成した段階における素子の構造を示す断面図である。図３Ｃに示したように、図３Ｂに示したフォトレジストパターン５９をエッチングマスクとして、反射防止膜５８及びハードマスク形成用酸化物膜５７をエッチングすることにより、ハードマスクパターン５７Ａ及び反射防止膜パターン５８Ａを形成する。その後、フォトレジストパターン５９を除去する。

図３Ｄは、非晶質カーボン膜パターンを形成した段階における素子の構造を示す断面図である。図３Ｄに示したように、酸化物ハードマスクパターン５７Ａ及び図３Ｃに示した反射防止膜パターン５８Ａを使用して、非晶質カーボン膜５６をエッチングすることにより、非晶質カーボン膜パターン５６Ａを形成する。このエッチングの際、反射防止膜パターン５８Ａは除去される。

図３Ｅは、１次コンタクトホールを形成した段階における素子の構造を示す断面図である。図３Ｅに示したように、酸化物ハードマスクパターン５７Ａ及び非晶質カーボン膜パターン５６Ａをエッチング用ハードマスクとして使用し、ゲートパターン間の層間絶縁膜５５に自己整合コンタクトエッチングを施し、１次コンタクトホール６０を形成する。この際、ゲートパターン間のゲートスペーサ膜５４が露出する時点をターゲットとしてエッチングを行う。ここで、図３Ｅに示した符号「５５Ａ」は、パターニングされた層間絶縁膜を示す。

次いで、フッ素系プラズマを使用して、酸化物ハードマスクパターン５７Ａを除去する。

なお、上記自己整合コンタクトエッチングの際、生成した多量のポリマーＰが、１次コンタクトホール６０の側壁に付着する。

図３Ｆは、２次コンタクトホールを形成した段階における素子の構造を示す断面図である。図３Ｆに示したように、自己整合コンタクトエッチング中に生じる多量のポリマーＰを除去するとともに、１次コンタクトホール底部のゲートスペーサ膜５４を選択的にエッチングすることにより、底部に半導体基板５１を露出させた２次コンタクトホール６１を形成する。ここで、図３Ｆに示した符号「５４Ａ」は、パターニングされたゲートスペーサ膜を示す。

次に、非晶質カーボン膜パターン５６Ａを除去する処理を行うことができる。この時、ポリマーＰの除去及びゲートスペーサ膜５４のエッチングには、ドライエッチングまたはウェットエッチングを用いることができる。

上記実施の形態では、非晶質カーボン膜５６を用いる例を示したが、非晶質カーボンに代えて、ポリマーＰを生じる有機系の物質を使用することができる。

また、本発明に係る別の実施の形態では、非晶質カーボンパターン５６Ａ及び酸化物ハードマスクパターン５７Ａ上に、さらにＳｉＯＮ膜のハードマスクパターンを形成することができる。この場合、ＳｉＯＮ膜の厚さは、約５０Å〜約３００Åの範囲が好ましい。

以上説明したように、本発明に係る半導体素子のコンタクトホール形成方法の場合には、ハードマスク形成用酸化物膜を非晶質カーボン膜上に形成した後、フッ素系原料ガスを用いてハードマスク形成用酸化物膜をエッチングする。次に、形成された酸化物ハードマスクパターンを用いて非晶質カーボン膜のエッチングを行い、その後、層間絶縁膜をエッチングするので、層間絶縁膜をエッチングする際に、非晶質カーボン膜上の酸化物ハードマスクパターンが除去される。そのため、従来問題となっていた素子のリフティング現象が防止され、後続の工程に支障を及ぼすことなく素子の製造を行うことができる。

本発明は、上記実施の形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。

従来の技術に係る半導体素子のコンタクトホール形成方法を説明するための図であり、ゲートパターン、層間絶縁膜、非晶質カーボン膜、ＳｉＯＮ膜、反射防止膜及びフォトレジストパターンを順に形成した段階における素子の構造を示す断面図である。従来の技術に係る半導体素子のコンタクトホール形成方法を説明するための図であり、非晶質カーボンのハードマスクを形成した段階における素子の構造を示す断面図である。従来の技術に係る半導体素子のコンタクトホール形成方法を説明するための図であり、層間絶縁膜内にコンタクトホールを形成した段階における素子の構造を示す断面図である。従来の技術に係る半導体素子のコンタクトホール形成方法を説明するための図であり、コンタクトホール底部のゲートスペーサ膜及びポリマーを除去した段階における素子の構造を示す断面図である。本発明の第１の実施形態に係る半導体素子のコンタクトホール形成方法を説明するための図であり、半導体基板上に、ゲート導電膜、ゲートハードマスク、ゲートスペーサ膜、層間絶縁膜及びバッファ用酸化膜を形成した段階における素子の構造を示す断面図である。本発明の第１の実施形態に係る半導体素子のコンタクトホール形成方法を説明するための図であり、バッファ用酸化膜上に、非晶質カーボン膜、ハードマスク形成用酸化物膜、反射防止パターン形成用膜及びフォトレジストパターンを形成した段階における素子の構造を示す断面図である。本発明の第１の実施形態に係る半導体素子のコンタクトホール形成方法を説明するための図であり、ハードマスクパターン及び反射防止膜パターンを形成した段階における素子の構造を示す断面図である。本発明の第１の実施形態に係る半導体素子のコンタクトホール形成方法を説明するための図であり、非晶質カーボン膜パターン及びバッファ用酸化膜パターンを形成した段階における素子の構造を示す断面図である。本発明の第１の実施形態に係る半導体素子のコンタクトホール形成方法を説明するための図であり、１次コンタクトホールを形成した段階における素子の構造を示す断面図である。本発明の第１の実施形態に係る半導体素子のコンタクトホール形成方法を説明するための図であり、２次コンタクトホールを形成した段階における素子の構造を示す断面図である。本発明の第２の実施形態に係る半導体素子のコンタクトホール形成方法を説明するための図であり、半導体基板上にゲートパターン、ゲートスペーサ膜及び層間絶縁膜を順に形成した段階における素子の構造を示す断面図である。本発明の第２の実施形態に係る半導体素子のコンタクトホール形成方法を説明するための図であり、非晶質カーボン膜、ハードマスク形成用酸化物膜、反射防止パターン形成用膜及びフォトレジストパターンを形成した段階における素子の構造を示す断面図である。本発明の第２の実施形態に係る半導体素子のコンタクトホール形成方法を説明するための図であり、ハードマスクパターン及び反射防止膜パターンを形成した段階における素子の構造を示す断面図である。本発明の第２の実施形態に係る半導体素子のコンタクトホール形成方法を説明するための図であり、非晶質カーボン膜パターンを形成した段階における素子の構造を示す断面図である。本発明の第２の実施形態に係る半導体素子のコンタクトホール形成方法を説明するための図であり、１次コンタクトホールを形成した段階における素子の構造を示す断面図である。本発明の第２の実施形態に係る半導体素子のコンタクトホール形成方法を説明するための図であり、２次コンタクトホールを形成した段階における素子の構造を示す断面図である。

符号の説明

３１、５１半導体基板
３２、５２ゲート導電膜
３３、５３ゲートハードマスク
３４、５４ゲートスペーサ膜
３４Ａゲートスペーサ
３５、５５層間絶縁膜
３５Ａ、５５Ａ層間絶縁膜パターン
３６バッファ用酸化膜
３６Ａ、３６Ｂバッファ用酸化膜パターン
３７、５６非晶質カーボン膜
３７Ａ、５６Ａ非晶質カーボン膜パターン
３８、５７ハードマスク形成用酸化物膜
３８Ａ、５７Ａ酸化物ハードマスクパターン
３９、５８反射防止膜
３９Ａ、５８Ａ反射防止膜パターン
４０、５９フォトレジストパターン
４１、６０１次コンタクトホール
４２、６１２次コンタクトホール

Claims

半導体基板上に導電パターンを形成するステップと、
該導電パターンを含む前記半導体基板の全面に、前記導電パターンを埋め込むように絶縁膜を形成するステップと、
該絶縁膜上に、非晶質カーボン膜及び酸化物膜を積層した後、選択的エッチングによりマスクパターンを形成するステップと、
該マスクパターンを使用して、コンタクトホール形成領域に位置する前記絶縁膜をエッチングすることにより、コンタクトホールを形成するステップと
を含むことを特徴とする半導体素子のコンタクトホール形成方法。
前記マスクパターンを形成するステップが、
前記絶縁膜及び前記導電パターン上に、非晶質カーボン膜を形成するステップと、
該非晶質カーボン膜上に、前記酸化物膜としてハードマスク形成用酸化物膜を形成するステップと、
該ハードマスク形成用酸化物膜上に、フォトレジストパターンを形成するステップと、
該フォトレジストパターンをエッチングマスクとして、前記ハードマスク形成用酸化物膜を選択的にエッチングすることにより、酸化物ハードマスクパターンを形成した後、前記フォトレジストパターンを除去するステップと、
前記酸化物ハードマスクパターンを使用して、前記非晶質カーボン膜をエッチングすることにより、非晶質カーボンハードマスクパターンを形成するステップと
を含むことを特徴とする請求項１に記載の半導体素子のコンタクトホール形成方法。
前記コンタクトホールを形成するステップが、
前記コンタクトホールを形成した後、前記非晶質カーボンハードマスクパターンを残し、前記酸化物ハードマスクパターンを除去するステップを含むことを特徴とする請求項２に記載の半導体素子のコンタクトホール形成方法。
前記コンタクトホールを形成するステップが、
前記コンタクトホールを形成した後、前記酸化物ハードマスクパターン及び前記非晶質カーボンハードマスクパターンを除去するステップを含むことを特徴とする請求項２に記載の半導体素子のコンタクトホール形成方法。
前記酸化物膜を、ＨＤＰ、ＰＥＣＶＤまたはＡＬＤ法で形成することを特徴とする請求項１に記載の半導体素子のコンタクトホール形成方法。
前記酸化物膜を、約１００Å〜約１０００Åの範囲の厚さに形成することを特徴とする請求項１に記載の半導体素子のコンタクトホール形成方法。
前記非晶質カーボン膜を、約３００Å〜約２０００Åの範囲の厚さに形成することを特徴とする請求項１に記載の半導体素子のコンタクトホール形成方法。
前記絶縁膜を形成するステップが、
前記絶縁膜を形成した後、前記導電パターンの上面が露出する時点をターゲットとして前記絶縁膜を平坦化する処理を、さらに含むことを特徴とする請求項１に記載の半導体素子のコンタクトホール形成方法。
前記平坦化する処理を、タッチＣＭＰ法により行うことを特徴とする請求項８に記載の半導体素子のコンタクトホール形成方法。
前記ハードマスク形成用酸化物膜を形成した後、該ハードマスク形成用酸化物膜上に反射防止膜を形成するステップを、さらに含むことを特徴とする請求項２に記載の半導体素子のコンタクトホール形成方法。
前記ハードマスク形成用酸化物膜上に、ハードマスク形成用ＳｉＯＮ膜を形成するステップを、さらに含むことを特徴とする請求項２に記載の半導体素子のコンタクトホール形成方法。
前記ハードマスク形成用ＳｉＯＮ膜を、約５０Å〜約３００Åの範囲の厚さに形成することを特徴とする請求項１１に記載の半導体素子のコンタクトホール形成方法。