JP2007150257A - 半導体素子のストレージノードコンタクトプラグの形成方法 - Google Patents
半導体素子のストレージノードコンタクトプラグの形成方法 Download PDFInfo
- Publication number
- JP2007150257A JP2007150257A JP2006244175A JP2006244175A JP2007150257A JP 2007150257 A JP2007150257 A JP 2007150257A JP 2006244175 A JP2006244175 A JP 2006244175A JP 2006244175 A JP2006244175 A JP 2006244175A JP 2007150257 A JP2007150257 A JP 2007150257A
- Authority
- JP
- Japan
- Prior art keywords
- storage node
- forming
- node contact
- interlayer insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title claims abstract description 170
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000011229 interlayer Substances 0.000 claims abstract description 74
- 238000005530 etching Methods 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims description 27
- 229910052721 tungsten Inorganic materials 0.000 claims description 24
- 238000001312 dry etching Methods 0.000 claims description 20
- 150000004767 nitrides Chemical class 0.000 claims description 19
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 18
- 239000010937 tungsten Substances 0.000 claims description 18
- 125000006850 spacer group Chemical group 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 9
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 2
- 230000002265 prevention Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 17
- 230000004888 barrier function Effects 0.000 description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 238000002955 isolation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000011049 filling Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】ストレージノードコンタクト（ＳＮＣ）プラグの開口面積を増大させ、ストレージノードとＳＮＣプラグとのＳＡＣフェイルの発生を防止し、低価格の装備を採用できる半導体素子のＳＮＣプラグの形成方法を提供すること。
【解決手段】ランディングプラグコンタクト３５が形成された半導体基板３１上に層間絶縁膜３６、４４を形成するステップと、層間絶縁膜３６、４４上にラインタイプのＳＮＣマスク４５を形成するステップと、ＳＮＣマスク４５をエッチングマスクとして、層間絶縁膜４４を部分エッチングして側壁が拡張された２次ホール４６Ｂを形成するステップと、ホール４６Ｂ下の層間絶縁膜４４、３６をエッチングして、コンタクト３５の表面を露出させる３次ホール４６Ｃを形成するステップと、ホール４６Ｂ、４６ＣからなるＳＮＣホール４６に埋め込まれるＳＮＣプラグ４８を形成するステップとを含む。
【選択図】図５Ｆ
【解決手段】ランディングプラグコンタクト３５が形成された半導体基板３１上に層間絶縁膜３６、４４を形成するステップと、層間絶縁膜３６、４４上にラインタイプのＳＮＣマスク４５を形成するステップと、ＳＮＣマスク４５をエッチングマスクとして、層間絶縁膜４４を部分エッチングして側壁が拡張された２次ホール４６Ｂを形成するステップと、ホール４６Ｂ下の層間絶縁膜４４、３６をエッチングして、コンタクト３５の表面を露出させる３次ホール４６Ｃを形成するステップと、ホール４６Ｂ、４６ＣからなるＳＮＣホール４６に埋め込まれるＳＮＣプラグ４８を形成するステップとを含む。
【選択図】図５Ｆ
Description
本発明は、半導体素子の製造技術に関し、特に、半導体素子のストレージノードコンタクトプラグの形成方法に関する。
半導体素子が高集積化されるにつれて、８０ｎｍ級以下のストレージノードコンタクトプラグの場合、ＡｒＦフォトレジストを用いたホールタイプ（Hole type）のコンタクトの形成技術が開発されている。
図１は、従来の技術に係る半導体素子の構造を示す平面図である。図１に示したように、活性領域１１Ａの上に複数のゲートライン１３が一方向に配置され、ゲートライン１３間の活性領域１１Ａ上にランディングプラグコンタクト１５が形成され、複数のランディングプラグコンタクト１５のいずれか１つと接続する複数のビットラインＢＬが、ゲートライン１３と直交する方向に配置されている。
そして、ビットラインＢＬとゲートライン１３とが交差する領域のランディングプラグコンタクト１５上にストレージノードコンタクトプラグＳＮＣＰが形成され、該ストレージノードコンタクトプラグＳＮＣＰ上にキャパシタのストレージノードＳＮが形成される。
図２及び図３はそれぞれ、従来の技術に係る半導体素子の構造を示す図１のI−I'線に沿った断面図、及びII−II'線に沿った断面図である。
図２及び図３に示したように、半導体基板１１の所定領域に素子分離膜（図示せず）を形成して活性領域１１Ａを画定し、そして半導体基板１１上に複数のゲートライン１３（図１を参照）を形成した後、ゲートライン１３の両側壁上にゲートラインスペーサを形成する。
次いで、ゲートライン１３を含む半導体基板１１上に第１の層間絶縁膜１４を形成して、第１の層間絶縁膜１４を平坦化する。次に、第１の層間絶縁膜１４をエッチングしてゲートライン１３間の活性領域１１Ａを露出させるコンタクトホール（図示せず）を形成した後、コンタクトホールを埋め込んで活性領域１１Ａ上にランディングプラグコンタクト１５を形成する。
続いて、ランディングプラグコンタクト１５及び第１の層間絶縁膜１４上に第２の層間絶縁膜１６を形成した後、第２の層間絶縁膜１６上にビットラインパターン１００を形成する。この時、ビットラインパターン１００は、バリアメタル膜１７、ビットラインタングステン膜１８、及びビットラインハードマスク窒化膜１９の順に積層されたものである。なお、バリアメタル膜１７は、ＴｉとＴｉＮを順に積層して形成された膜である。
次に、ビットラインパターン１００の両側壁にビットラインスペーサ２０を形成する。
次いで、ビットラインパターン１００間のスペースを充填して、ビットラインパターン１００を含む半導体基板全面に第３の層間絶縁膜２１を形成した後、第３の層間絶縁膜２１上にホールタイプのストレージノードコンタクトマスク２２を形成する。
続いて、ストレージノードコンタクトマスク２２をエッチングマスクとして、第３の層間絶縁膜２１、及び第２の層間絶縁膜１６をエッチングして、ランディングプラグコンタクト１５の表面を露出させるストレージノードコンタクトホール２３を形成する。この時、ストレージノードコンタクトホール２３の形成のためのエッチング処理には、セルフアラインメントコンタクト（Self Aligned Contact、以下「ＳＡＣ」とも記す）エッチング処理を利用する。
後続の処理は図示されていないが、ストレージノードコンタクトホール２３を充填するまでポリシリコンを蒸着した後、プラグ分離工程を行ってストレージノードコンタクトプラグＳＮＣＰを形成し、そしてストレージノードコンタクトプラグＳＮＣＰ上にストレージノードＳＮを形成する。
しかし、上述した従来の技術は、ホールタイプのストレージノードコンタクトホールにストレージノードコンタクトプラグを埋め込むので、ストレージノードコンタクトプラグのトップ部の開口面積が小さくて、後続の工程で形成されるストレージノードとのオーバーレイマージンが不足し、その結果、ＳＮＣＰとＳＮとの間にパッドポリシリコンを形成しなければならない問題がある。
また、ストレージノードコンタクトホールを形成するためのエッチングを行う時、ＡｒＦフォトレジストを適用するが、この場合、高価な装備を採用することによる維持費用の増大は、量産性を阻む問題となる。
なお、ストレージノードコンタクトホールの形成のためのエッチングの際、ビットラインハードマスク窒化膜１９の損失（図２において符号２４で示す）が発生しがちで、このため、後続の工程で形成されるストレージノードとストレージノードコンタクトプラグとの間にショートが生じる等のＳＡＣフェイルが発生する問題がある。
本発明は、上記した従来の技術の問題を解決するためになされたものであって、その目的は、ストレージノードコンタクトプラグのトップ部の開口面積を増大させ、ストレージノードとストレージノードコンタクトプラグとの間のＳＡＣフェイルの発生を防止し、費用効率が高い装置を採用して製造コストを低減できる半導体素子のストレージノードコンタクトプラグの形成方法を提供することにある。
そこで、上記の課題を解決するために、本発明に係る第１の半導体素子のストレージノードコンタクトプラグの形成方法は、ランディングプラグコンタクトが形成された半導体基板上に層間絶縁膜を形成するステップと、前記層間絶縁膜上にラインタイプのストレージノードコンタクトマスクを形成するステップと、前記ストレージノードコンタクトマスクをエッチングマスクとして、前記層間絶縁膜を部分エッチングして、傾斜する側壁を有する２次ホールを形成するステップと、前記２次ホール下に残留する前記層間絶縁膜をエッチングして、前記ランディングプラグコンタクトの表面を露出させる３次ホールを形成するステップと、前記２次ホール及び３次ホールからなるストレージノードコンタクトホールを埋め込んでストレージノードコンタクトプラグを形成するステップとを含むことを特徴とする。前記傾斜する側壁を有する前記２次ホールを形成する前記ステップは、前記ストレージノードコンタクトマスクをエッチングマスクとして、前記層間絶縁膜の一部をドライエッチングして１次ホールを形成するステップと、前記層間絶縁膜をさらにウェットエッチングして、前記ドライエッチングで形成された前記１次ホールの側壁を横方向に拡張させた前記２次ホールを形成するステップとを含むことを特徴とする。
また、本発明に係る第２の半導体素子のストレージノードコンタクトプラグの形成方法は、ランディングプラグコンタクトが形成された半導体基板上に第２の層間絶縁膜を形成するステップと、前記第２の層間絶縁膜上に、順に第１層、第２層及び第３層が形成された３層構造のビットラインハードマスクを有する複数のビットラインパターンを形成するステップと、前記ビットラインパターン間のスペースを充填するまで、前記ビットラインパターン上に第３の層間絶縁膜を形成するステップと、前記ビットラインハードマスクの３層構造のうち前記第２層の表面が露出するまで、前記第３の層間絶縁膜を平坦化するステップと、平坦化された前記第３の層間絶縁膜上にラインタイプのストレージノードコンタクトマスクを形成するステップと、前記ストレージノードコンタクトマスクをエッチングマスクとして、前記第３の層間絶縁膜及び前記第２の層間絶縁膜を順にエッチングして、前記ビットラインパターン間の前記ランディングプラグコンタクトの表面を露出させ、且つ、入口の幅が残りの領域の幅より広いストレージノードコンタクトホールを形成するステップと、前記ストレージノードコンタクトホールを埋め込んでストレージノードコンタクトプラグを形成するステップとを含むことを特徴とする。前記ストレージノードコンタクトホールを形成する前記ステップは、前記第３の層間絶縁膜を部分エッチングして側壁が拡張された前記２次ホールを形成するステップと、前記２次ホール下に残留する前記第３の層間絶縁膜及び前記第２の層間絶縁膜をエッチングして、前記ランディングプラグコンタクトの表面を露出させる前記３次ホールを形成するステップとを含むことを特徴とする。
本発明は、ラインタイプのストレージノードコンタクトマスクを用いて入口が広いストレージノードコンタクトホールを形成し、ここにストレージノードコンタクトプラグを形成することにより、後続の工程で形成されるストレージノードと接続するための開口面積を広くすることができる。その結果、ストレージノードコンタクトプラグとストレージノードとの間にパッドポリシリコンを形成しなくても両者間のオーバーレイマージンを増大させることができるという効果がある。
また、本発明は、ＫｒＦフォトレジストを用いてラインタイプのストレージノードコンタクトマスクを形成するので、従来の典型的なホールタイプのストレージノードコンタクトマスクと異なり、別のストレージノードコンタクトハードマスクを導入しなくとも、フォトレジストのみでストレージノードコンタクトマスクをライン形状に形成でき、これにより、製造原価を低減することができるという効果がある。
なお、本発明は、ビットラインパターンを形成する時、３層構造のビットラインハードマスクを採用するので、ストレージノードコンタクトのエッチングの際、ビットラインハードマスクの損失を最小限にして、ＳＡＣフェイルを防止することができるという効果がある。
以下、添付された図面を参照して本発明の好ましい実施の形態を詳細に説明する。
図４は、本発明の実施の形態に係る半導体素子の構造を示す平面図である。図４に示すように、活性領域３１Ａ上に複数のゲートライン３３が一方向に配置され、ゲートライン３３間の活性領域３１Ａ上にランディングプラグコンタクト３５が形成され、複数のランディングプラグコンタクト３５のいずれか１つと接続する複数のビットラインＢＬが、ゲートライン３３と直交する方向に配置されている。
そして、ビットラインＢＬとゲートライン３３とが交差する領域のランディングプラグコンタクト３５上にストレージノードコンタクト（以下、ＳＮＣとも記す）プラグ４８が形成され、ストレージノードコンタクトプラグ４８上にキャパシタのストレージノード（ＳＮ）が形成される。
図４において示されていないが、ストレージノードコンタクトプラグ４８が形成されるストレージノードコンタクトホールは、後述するように、ラインタイプのストレージノードコンタクトマスクを用いて、開口部が広い形状に形成される。ここで、ストレージノードコンタクトマスクは、ＫｒＦフォトレジストだけを使用して形成されたものである。
図５Ａ〜図５Ｆは、本発明の実施の形態に係る半導体素子のストレージノードコンタクトプラグの形成方法を説明するための図であり、各製造段階における素子の構造を示す、図４のII-II'線に沿った断面図である。同様に、図６Ａ〜図６Ｆは、本発明の実施の形態に係る半導体素子のストレージノードコンタクトプラグの形成方法を説明するための図であり、各製造段階における素子の構造を示す、図４のI-I'線に沿った断面図である。図４〜図６において、同じ符号は、同じ構成要素を示す。
図５Ａ及び図６Ａに示したように、半導体基板３１の所定領域に素子分離膜３２を形成して活性領域３１Ａを画定し、活性領域３１Ａ上に複数のゲートライン３３を形成した後、ゲートライン３３の両側壁上にゲートラインスペーサ３３Ａを形成する。
次いで、複数のゲートライン３３間のスペースを充填するまで、半導体基板３１の全面に第１の層間絶縁膜３４を形成し、そして第１の層間絶縁膜３４を平坦化する。この時、第１の層間絶縁膜３４の平坦化は、ＣＭＰ（Chemical Mechanical Polishing）処理によって、ゲートライン３３の上部表面が露出するまで行われる。
続いて、第１の層間絶縁膜３４をエッチングしてゲートライン３３間の活性領域３１Ａを露出させるコンタクトホール（図示せず）を形成した後、活性領域３１Ａ上にランディングプラグコンタクト３５を形成する。より詳細には、ランディングプラグコンタクト３５は、コンタクトホール（図示せず）を充填するまでポリシリコンを蒸着した後、ポリシリコン膜に対してエッチバックまたはＣＭＰ処理を行うことによって形成される。
次に、ランディングプラグコンタクト３５を含む半導体基板上に第２の層間絶縁膜３６を形成した後、第２の層間絶縁膜３６を選択的にエッチングして、複数のランディングプラグコンタクト３５の中から、後に形成されるビットラインと接続するランディングプラグコンタクト３５の表面を露出させるビットラインコンタクトホール３７を形成する。
次いで、ビットラインコンタクトホール３７を含む第２の層間絶縁膜３６上にビットラインバリア膜３８を形成する。ビットラインバリア膜３８は、ＴｉとＴｉＮが順に積層されたＴｉ／ＴｉＮの２層構造であり、約１００Å〜１０００Åの厚さを有する。特に、ビットラインバリア膜３８は、ＩＭＰ（Ionized Metal ion Plasma）法を用いて蒸着され、蒸着後に膜質の緻密化のために約８５０°Ｃの温度で２０秒間のアニーリングが行われ得る。アニーリング後には、さらにＩＭＰ法を用いて接着層としてＴｉＮを蒸着してもよい。
続いて、ビットラインバリア膜３８上にＣＶＤ法を利用して約３００Å〜１０００Åの範囲の厚さのビットラインタングステン膜３９を蒸着した後、該ビットラインタングステン膜３９上に３層構造のビットラインハードマスク（以下、ＢＬＨＭとも記す）４０を形成する。このとき、ビットラインハードマスク４０は、ビットラインハードマスク窒化膜４０Ａ、ビットラインハードマスクタングステン膜４０Ｂ、及びビットラインハードマスク非晶質カーボン膜４０Ｃの順に積層して形成する。また、ビットラインハードマスク４０全体の厚さは、従来の技術の単層ビットラインハードマスク、典型的には窒化膜と実質的に同じ厚さに形成されて、後続の第３の層間絶縁膜を蒸着する時、ギャップフィル特性を維持できるようにする。例えば、ビットラインハードマスク窒化膜４０Ａは、プラズマ窒化膜（Plasma Enhanced Nitride）を約１０００Å〜２５００Åの範囲の厚さに形成し、ビットラインハードマスクタングステン膜４０Ｂは、約３００Å〜８００Åの範囲の厚さに形成し、ビットラインハードマスク非晶質カーボン膜４０Ｃは、約１０００Å〜２０００Åの範囲の厚さに形成する。
次いで、ビットラインハードマスク４０上に反射防止層４１を形成する。この時、反射防止層４１は、酸窒化シリコン（ＳｉＯＮ）で、約３００Å〜１０００Åの範囲の厚さに形成される。
次に、フォトレジストを用いたビットラインマスク４２を形成し、ビットラインマスク４２をエッチングバリアにしてエッチングを行ってビットラインパターンを形成する。したがって、ビットラインパターンは、ビットラインバリア膜（Ｔｉ／ＴｉＮ）３８、ビットラインタングステン膜３９、及びビットラインハードマスク４０が順に積層された構造を有する。
ビットラインパターンの形成のためのエッチングの際、反射防止層４１及び３層構造のビットラインハードマスク４０のエッチングは、ＣＦ４／ＣＨＦ３／Ｏ２／Ａｒの混合ガスを使用し、約２．７〜９．３Ｐａ（２０ｍＴｏｒｒ〜７０ｍＴｏｒｒ）の圧力、及び約３００Ｗ〜１０００Ｗのパワーを適用して行う。そして、ビットライン金属膜３９及びビットラインバリア膜３８のエッチングは、ＳＦ６／ＢＣｌ３／Ｎ２／Ｃｌ２の混合ガスを使用し、約２．７〜９．３Ｐａ（２０ｍＴｏｒｒ〜７０ｍＴｏｒｒ）の圧力及び約３００Ｗ〜１０００Ｗのパワーを適用して行う。
図５Ｂ及び図６Ｂに示したように、ビットラインマスク４２を除去する。この時、反射防止層４１が同時に除去されてビットラインパターンの上部表面が露出する。
次いで、ビットラインパターン及び第２の層間絶縁膜３６を含む半導体基板全面に窒化膜を約５０Å〜１５０Åの厚さに蒸着した後、窒化膜をエッチングしてビットラインパターンの両側壁上にビットラインスペーサ４３を形成する。
続いて、ビットラインパターン間のスペースを充填するまで、半導体基板全面に第３の層間絶縁膜４４を蒸着する。この時、第３の層間絶縁膜４４は、高密度プラズマ（High Density Plasma）法を利用して蒸着された酸化膜であり、約４０００Å〜１００００Åの厚さを有する。したがって、第３の層間絶縁膜４４は、ビットラインパターン間のスペースを充填し、且つビットラインパターンの上で一定の厚さを有して形成される。
次に、図５Ｃ及び図６Ｃに示したように、ＣＭＰを行って第３の層間絶縁膜４４を平坦化させる。ここでは、このＣＭＰ処理を「ＩＬＤ−ＣＭＰ」と呼ぶ。この時、このＩＬＤ−ＣＭＰは、ビットラインハードマスク４０のビットラインハードマスクタングステン膜４０Ｂに達するまで行われる。
すなわち、ＩＬＤ−ＣＭＰ処理の際、第３の層間絶縁膜４４はもちろん、ビットラインハードマスク４０の最上層であるビットラインハードマスク非晶質カーボン膜４０Ｃも研磨して、ビットラインハードマスクタングステン膜４０Ｂの表面を露出させる。ここで、ビットラインハードマスク非晶質カーボン膜４０Ｃは、酸化物膜である第３の層間絶縁膜４４とほとんど同じ水準の研磨速度を有するので、第３の層間絶縁膜４４を均一に平坦化することができる。
このように、ビットラインハードマスク４０のうちのビットラインハードマスク非晶質カーボン膜４０ＣをＩＬＤ−ＣＭＰ処理時に除去することにより、３層構造のビットラインハードマスク４０の導入による後続のストレージノードコンタクト（ＳＮＣ）のエッチング時のエッチング負担を低減させることができる。
次に、図５Ｄ及び図６Ｄに示したように、ＩＬＤ−ＣＭＰが完了した構造物の全面にＫｒＦフォトレジストを塗布し、露光及び現像によりパターニングしてストレージノードコンタクトマスク４５を形成する。この時、ストレージノードコンタクトマスク４５は、第３の層間絶縁膜４４の、ストレージノードコンタクトホールが形成される部分をオープンさせるラインタイプのマスクであり、特に、ビットラインパターンと直交する方向に形成される。
次いで、ストレージノードコンタクトマスク４５を用いて、ストレージノードコンタクトを形成するためのエッチングを行う。より詳細には、このストレージノードコンタクトエッチングは、１次ストレージノードコンタクトエッチング及び２次ストレージノードコンタクトエッチングの２段階のエッチングからなる。１次エッチングでは、部分エッチングを行う。例えば、ビットラインパターン間のランディングプラグコンタクト３５の上部表面を開放させるために第３の層間絶縁膜４４をエッチングする時、ランディングプラグコンタクト３５が完全に露出するまでエッチングせずに、ビットラインタングステン膜３９上のビットラインハードマスク窒化膜４０Ａの側壁であるビットラインスペーサ４３の一部を露出させるように、第３の層間絶縁膜４４を所定の深さＤにエッチングする。
上記のように部分エッチングを行う１次ストレージノードコンタクトエッチングでは、ドライエッチングとウェットエッチングとを順次行う。
まず、ドライエッチングは、約２．０〜６．７Ｐａ（１５ｍＴｏｒｒ〜５０ｍＴｏｒｒ）の圧力、約１０００Ｗ〜２０００Ｗのパワー、並びにＣＦ４、Ｃ４Ｆ８、Ｃ５Ｆ８、Ｃ４Ｆ６、ＣＨＦ３、ＣＨ２Ｆ２、Ａｒ、Ｏ２、ＣＯ及びＮ２からなる群の中から選択される少なくとも２種以上のガスを含む混合ガスを使用することを条件とし、約１０００Å〜２０００Åのエッチング深さを目標にして行われる。図５Ｄにおいて、このドライエッチングによって形成された１次ホール４６Ａを破線で示す。
次いで、ウェットエッチングは、フッ酸（ＨＦ）溶液またはＢＯＥ（Buffered Oxide Etchant）溶液を用いて行われる。このようにフッ酸を含有した溶液を用いたウェットエッチングは、横方向のエッチングを引き起こすので、ドライエッチングによって形成された１次ホール４６Ａの側壁は横方向に拡張され、即ち、側壁は垂直から傾斜する。したがって、ウェットエッチングによって側壁が横方向に拡張された２次ホール４６Ｂが形成される。２次ホール４６Ｂの側壁は、上部の間隔が下部の間隔よりも広く形成される。
上述したように、部分エッチングを行う１次ストレージノードコンタクトエッチングの際、ドライエッチングとウェットエッチングとを順次行うことにより、特に、ドライエッチングの後にウェットエッチングを行うことにより、ドライエッチングによって形成された１次ホール４６Ａの側壁を横方向に拡張させて、２次ホール４６Ｂを形成することができる。
ここで、２次ホール４６Ｂは、ストレージノードコンタクトホール４６（図５Ｅ及び図６Ｅを参照）の入口部（あるいは開口部）を画定し、これにより、ストレージノードコンタクトホール４６に埋め込まれるストレージノードコンタクトプラグのトップ部（或いは上部開口部）の開口面積は大きく拡大されて、その結果、後続工程で形成されるストレージノードとの大きなオーバーレイマージンを確保することができる。
次に、図５Ｅ及び図６Ｅに示したように、ストレージノードコンタクトマスク４５を用いた２次ストレージノードコンタクトエッチングを行う。この時、１次ストレージノードコンタクトエッチングは、ドライエッチング及びウェットエッチングを順次行う部分エッチングであったが、２次ストレージノードコンタクトエッチングは、ドライエッチングを用いてランディングプラグコンタクト３５の上部表面を完全に露出させるまで２次ホール４６Ｂ下の第３及び第２の層間絶縁膜４４、３６をエッチングして３次ホール４６Ｃを形成する。ここで、３次ホール４６Ｃを形成するドライエッチングは、約２．０〜６．７Ｐａ（１５ｍＴｏｒｒ〜５０ｍＴｏｒｒ）の圧力、約１０００Ｗ〜２０００Ｗのパワー、並びにＣ４Ｆ８、Ｃ５Ｆ８、Ｃ４Ｆ６、ＣＨ２Ｆ２、Ａｒ、Ｏ２、ＣＯ及びＮ２からなる群の中から選択される少なくとも２種以上のガスを含む混合ガスを使用して行う。
上述した２次ホール４６Ｂ及び３次ホール４６Ｃは、ストレージノードコンタクトホール４６を構成する。ストレージノードコンタクトホール４６の入口部分は、１次ストレージノードコンタクトエッチングでのウェットエッチングによって１次ホール４６Ａの側壁が拡張された、すなわち、入口が拡張された２次ホール４６Ｂであり、ストレージノードコンタクトホール４６の入口部分以外の残りの領域は、２次ホール４６Ｂより線幅の狭い３次ホール４６Ｃである。即ち、ストレージノードコンタクトホール４６は、傾斜した側壁を有する上部と、垂直な側壁を有する下部とを備える。
次に、図５Ｆ及び図６Ｆに示したように、ストレージノードコンタクトマスク４５を除去した後に洗浄を行い、露出しているランディングプラグコンタクト３５、第２及び第３の層間絶縁膜３６、４４上に絶縁膜（例えば窒化膜）を蒸着した後、エッチバックを行ってストレージノードコンタクトホール４６の側壁に接するストレージノードコンタクトスペーサ４７を形成する。エッチバックの時に、ビットラインハードマスク４０の中間層であるビットラインハードマスクタングステン膜４０Ｂも同時に除去される。
次いで、図示されていないが、ストレージノードコンタクトホール４６を充填するまでポリシリコン膜を蒸着した後、ビットラインハードマスク窒化膜４０Ａの上面が露出するまでＣＭＰ（これを、「ＳＮＣ−ＣＭＰ」という)を行って分離されたストレージノードコンタクトプラグ４８の形成を完了する。
前述した実施の形態によれば、ラインタイプのストレージノードコンタクトマスク４５を用いて開口の広いストレージノードコンタクトホールホール４６を形成し、ここに、ストレージノードコンタクトプラグ４８を形成することにより、後続の工程で形成されるストレージノードと接続するための開口面積を増大させることができる。より具体的には、図５Ｆに示したように、ストレージノードコンタクトプラグプラグ４８の入口、すなわち２次ホール４６Ｂの入口は、「Ｗ２」の幅を有し、残りの部分、すなわち３次ホール４６Ｃは、「Ｗ２」の幅より狭い「Ｗ１」の幅を有し、これにより、ストレージノードコンタクトプラグ４８のストレージノードとの接触部が非常に広くなる。
また、ＫｒＦフォトレジストを用いてラインタイプのストレージノードコンタクトマスク４５を形成するので、別のストレージノードコンタクト形成用のハードマスクを採用しなくとも、フォトレジストだけでストレージノードコンタクトマスクをラインタイプに形成できる。すなわち、高価な装置を必要とするＡｒＦフォトレジストを使用しなくてもよく、また、ストレージノードコンタクトエッチングのための別のハードマスクを導入する必要もなく、ＫｒＦフォトレジストだけでストレージノードコンタクトエッチングを行うことができる。
なお、ビットラインパターンを形成する時、３層構造のビットラインハードマスク４０を採用することにより、ストレージノードコンタクトエッチングの際、ビットラインハードマスク４０の損失を最小限にすることができる。
図７は、本発明の実施の形態に係るＩＬＤ−ＣＭＰ処理後の基板を示すＳＥＭ写真である。図７に示されているように、ビットラインハードマスクタングステン膜４０Ｂ上でＩＬＤ−ＣＭＰ処理が停止されたことがわかる。この時、ビットラインハードマスクタングステン膜４０Ｂの損失は、約２００Å以下と小さく、ウェーハの位置による損失の変動はほとんどないことがわかる。
表１は、本発明の実施の形態に係るストレージノードコンタクトエッチングを行った結果を示す表である。図８は、本発明の実施の形態に係るストレージノードコンタクトエッチング後の基板を示すＳＥＭ写真である。
図９は、本発明の実施の形態に係るＳＮＣ−ＣＭＰ処理後の基板構造を示すＳＥＭ写真である。
参考までに、ストレージノードコンタクトプラグ間の分離ＣＤ（Critical Dimension)を約４０nm以上に確保することによって、平均約８００Åのセルフアラインメントコンタクトマージンを確保することができる。
以上では、本発明を特定の実施の形態に関連して説明したが、本発明は、上記で説明した実施の形態に限定されるものではなく、本発明の技術的思想及び分野から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属することは、当技術分野で通常の知識を有する者であれば容易に分かるであろう。
１１、３１ 半導体基板
１１Ａ、３１Ａ 活性領域
１３、３３ ゲートライン
１４、３４ 第１の層間絶縁膜
１５、３５ ランディングプラグコンタクト
１６、３６ 第２の層間絶縁膜
１７ バリアメタル膜（Ｔｉ／ＴｉＮ）
１８ ビットラインタングステン膜
１９ ビットラインハードマスク窒化膜
２０ ビットラインスペーサ
２１ 第３の層間絶縁膜
２２ ホールタイプのストレージノードコンタクトマスク
２３ ホールタイプのストレージノードコンタクトホール
２４ ビットラインハードマスク窒化膜１９の損失部分
３２ 素子分離膜
３３Ａ ゲートラインスペーサ
３７ ビットラインコンタクトホール
３８ ビットラインバリア膜（Ｔｉ／ＴｉＮ）
３９ ビットラインタングステン膜
４０ ビットラインハードマスク
４０Ａ ビットラインハードマスク窒化膜
４０Ｂ ビットラインハードマスクタングステン膜
４０Ｃ ビットラインハードマスク非晶質カーボン膜
４１ 反射防止層
４２ ビットラインマスク
４３ ビットラインスペーサ
４４ 第３の層間絶縁膜
４５ ラインタイプのストレージノードコンタクトマスク
４６ ラインタイプのストレージノードコンタクトホール
４６Ａ １次ホール
４６Ｂ ２次ホール
４６Ｃ ３次ホール
４７ ストレージノードコンタクトスペーサ
４８ ストレージノードコンタクトプラグ
１００ ビットラインパターン
１１Ａ、３１Ａ 活性領域
１３、３３ ゲートライン
１４、３４ 第１の層間絶縁膜
１５、３５ ランディングプラグコンタクト
１６、３６ 第２の層間絶縁膜
１７ バリアメタル膜（Ｔｉ／ＴｉＮ）
１８ ビットラインタングステン膜
１９ ビットラインハードマスク窒化膜
２０ ビットラインスペーサ
２１ 第３の層間絶縁膜
２２ ホールタイプのストレージノードコンタクトマスク
２３ ホールタイプのストレージノードコンタクトホール
２４ ビットラインハードマスク窒化膜１９の損失部分
３２ 素子分離膜
３３Ａ ゲートラインスペーサ
３７ ビットラインコンタクトホール
３８ ビットラインバリア膜（Ｔｉ／ＴｉＮ）
３９ ビットラインタングステン膜
４０ ビットラインハードマスク
４０Ａ ビットラインハードマスク窒化膜
４０Ｂ ビットラインハードマスクタングステン膜
４０Ｃ ビットラインハードマスク非晶質カーボン膜
４１ 反射防止層
４２ ビットラインマスク
４３ ビットラインスペーサ
４４ 第３の層間絶縁膜
４５ ラインタイプのストレージノードコンタクトマスク
４６ ラインタイプのストレージノードコンタクトホール
４６Ａ １次ホール
４６Ｂ ２次ホール
４６Ｃ ３次ホール
４７ ストレージノードコンタクトスペーサ
４８ ストレージノードコンタクトプラグ
１００ ビットラインパターン
Claims (21)
- ランディングプラグコンタクトが形成された半導体基板上に層間絶縁膜を形成するステップと、
前記層間絶縁膜上にラインタイプのストレージノードコンタクトマスクを形成するステップと、
前記ストレージノードコンタクトマスクをエッチングマスクとして、前記層間絶縁膜を部分エッチングして、傾斜する側壁を有する２次ホールを形成するステップと、
前記２次ホール下に残留する前記層間絶縁膜をエッチングして、前記ランディングプラグコンタクトの表面を露出させる３次ホールを形成するステップと、
前記２次ホール及び前記３次ホールからなるストレージノードコンタクトホールを埋め込んでストレージノードコンタクトプラグを形成するステップと、を含むことを特徴とする半導体素子のストレージノードコンタクトプラグの形成方法。 - 前記傾斜する側壁を有する前記２次ホールを形成する前記ステップが、
前記ストレージノードコンタクトマスクをエッチングマスクとして、前記層間絶縁膜の一部をドライエッチングして１次ホールを形成するステップと、
前記層間絶縁膜をさらにウェットエッチングして、前記ドライエッチングで形成された前記１次ホールの側壁を横方向に拡張させた前記２次ホールを形成するステップと、を含むことを特徴とする請求項１に記載の半導体素子のストレージノードコンタクトプラグの形成方法。 - 前記ドライエッチングが、
２．０〜６．７Ｐａ（１５〜５０ｍＴｏｒｒ）の圧力の下で、１０００Ｗ〜２０００Ｗのパワー、並びにＣＦ４、Ｃ４Ｆ８、Ｃ５Ｆ８、Ｃ４Ｆ６、ＣＨＦ３、ＣＨ２Ｆ２、Ａｒ、Ｏ２、ＣＯ及びＮ２からなる群の中から選択される少なくとも２種以上のガスを含む混合ガスを使用して、１０００Å〜２０００Åの深さにエッチングすることを特徴とする請求項２に記載の半導体素子のストレージノードコンタクトプラグの形成方法。 - 前記ウェットエッチングが、フッ酸を含有した溶液、又はＢＯＥ溶液を用いて行われることを特徴とする請求項２に記載の半導体素子のストレージノードコンタクトプラグの形成方法。
- 前記２次ホールが、前記３次ホールより幅が広いことを特徴とする請求項１〜４のいずれか１項に記載の半導体素子のストレージノードコンタクトプラグの形成方法。
- 前記３次ホールを形成する前記ステップが、ドライエッチングを行うステップであることを特徴とする請求項５に記載の半導体素子のストレージノードコンタクトプラグの形成方法。
- 前記ドライエッチングが、２．０〜６．７Ｐａ（１５〜５０ｍＴｏｒｒ）の圧力の下で、１０００Ｗ〜２０００Ｗのパワー、並びにＣ４Ｆ８、Ｃ５Ｆ８、Ｃ４Ｆ６、ＣＨ２Ｆ２、Ａｒ、Ｏ２、ＣＯ及びＮ２からなる群の中から選択される少なくとも２種以上のガスを含む混合ガスを使用して行われることを特徴とする請求項６に記載の半導体素子のストレージノードコンタクトプラグの形成方法。
- 前記ストレージノードコンタクトマスクが、ＫｒＦフォトレジストで形成されることを特徴とする請求項５に記載の半導体素子のストレージノードコンタクトプラグの形成方法。
- ランディングプラグコンタクトが形成された半導体基板上に第２の層間絶縁膜を形成するステップと、
前記第２の層間絶縁膜上に、順に第１層、第２層及び第３層が形成された３層構造のビットラインハードマスクを有する複数のビットラインパターンを形成するステップと、
前記ビットラインパターン間のスペースを充填するまで、前記ビットラインパターン上に第３の層間絶縁膜を形成するステップと、
前記ビットラインハードマスクの３層構造のうち前記第２層の表面が露出するまで、前記第３の層間絶縁膜を平坦化するステップと、
平坦化された前記第３の層間絶縁膜上にラインタイプのストレージノードコンタクトマスクを形成するステップと、
前記ストレージノードコンタクトマスクをエッチングマスクとして、前記第３の層間絶縁膜及び前記第２の層間絶縁膜を順にエッチングして、前記ビットラインパターン間の前記ランディングプラグコンタクトの表面を露出させ、且つ、前記入口の幅が残りの領域の幅より広いストレージノードコンタクトホールを形成するステップと、
前記ストレージノードコンタクトホールを埋め込んで、前記ランディングプラグコンタクトに接続するストレージノードコンタクトプラグを形成するステップと、を含むことを特徴とする半導体素子のストレージノードコンタクトプラグの形成方法。 - 前記ストレージノードコンタクトホールを形成する前記ステップが、
前記第３の層間絶縁膜を部分エッチングして側壁が拡張された２次ホールを形成するステップと、
前記２次ホール下に残留する前記第３の層間絶縁膜及び前記第２の層間絶縁膜をエッチングして、前記ランディングプラグコンタクトの表面を露出させる前記３次ホールを形成するステップと、を含むことを特徴とする請求項９に記載の半導体素子のストレージノードコンタクトプラグの形成方法。 - 前記側壁が拡張された前記２次コンタクトホールを形成する前記ステップが、
前記ストレージノードコンタクトマスクをエッチングマスクとして、前記第３の層間絶縁膜をドライエッチングして１次ホールを形成するステップと、
前記第３の層間絶縁膜をさらにウェットエッチングして、ドライエッチングで形成された前記１次ホールの側壁を拡張させた前記２次ホールを形成するステップと、を含むことを特徴とする請求項１０に記載の半導体素子のストレージノードコンタクトプラグの形成方法。 - 前記ドライエッチングが、
２．０〜６．７Ｐａ（１５〜５０ｍＴｏｒｒ）の圧力の下で、１０００Ｗ〜２０００Ｗのパワー、並びにＣＦ４、Ｃ４Ｆ８、Ｃ５Ｆ８、Ｃ４Ｆ６、ＣＨＦ３、ＣＨ２Ｆ２、Ａｒ、Ｏ２、ＣＯ及びＮ２からなる群の中から選択される少なくとも２種以上のガスを含む混合ガスを使用して、１０００Å〜２０００Åの深さにエッチングすることを特徴とする請求項１１に記載の半導体素子のストレージノードコンタクトプラグの形成方法。 - 前記ウェットエッチングが、フッ酸溶液又はＢＯＥ溶液を用いて行われることを特徴とする請求項１１に記載の半導体素子のストレージノードコンタクトプラグの形成方法。
- 前記３次ホールを形成する前記ステップが、
ドライエッチングを行うステップであることを特徴とする請求項１０に記載の半導体素子のストレージノードコンタクトプラグの形成方法。 - 前記ドライエッチングが、２．０〜６．７Ｐａ（１５〜５０ｍＴｏｒｒ）の圧力の下で、１０００Ｗ〜２０００Ｗのパワー、並びにＣ４Ｆ８、Ｃ５Ｆ８、Ｃ４Ｆ６、ＣＨ２Ｆ２、Ａｒ、Ｏ２、ＣＯ及びＮ２からなる群の中から選択される少なくとも２種以上のガスを含む混合ガスを使用して行われることを特徴とする請求項１４に記載の半導体素子のストレージノードコンタクトプラグの形成方法。
- 前記ビットラインハードマスクが、窒化膜、タングステン膜及び非晶質カーボン膜の順に積層されて形成され、
前記非晶質カーボン膜は、前記第３の層間絶縁膜の平坦化時に除去されることを特徴とする請求項９〜１５のいずれか１項に記載の半導体素子のストレージノードコンタクトプラグの形成方法。 - 前記窒化膜が、１０００Å〜２５００Åの厚さに形成され、前記タングステン膜が、３００Å〜８００Åの厚さに形成され、前記非晶質カーボン膜が、１０００Å〜２０００Åの厚さに形成されることを特徴とする請求項１６に記載の半導体素子のストレージノードコンタクトプラグの形成方法。
- 前記ストレージノードコンタクトプラグを形成する前記ステップが、
前記ストレージノードコンタクトホールの両側壁上にスペーサを形成するステップと、
前記ストレージノードコンタクトホールを充填するまで、前記第３の層間絶縁膜及び前記スペーサを含む半導体基板全面に前記ストレージノードコンタクトプラグ用の導電層を形成するステップと、
前記ビットラインハードマスクの前記窒化膜が露出するまで、前記導電層を平坦化するステップと、を含むことを特徴とする請求項１６に記載の半導体素子のストレージノードコンタクトプラグの形成方法。 - 前記スペーサを形成する前記ステップが、
前記ストレージノードコンタクトホールを含む前記半導体基板全面にスペーサ用絶縁膜を蒸着するステップと、
前記スペーサ用絶縁膜を、前記ビットラインハードマスクの前記タングステン膜まで除去されるようにスペーサエッチングするステップと、を含むことを特徴とする請求項１８に記載の半導体素子のストレージノードコンタクトプラグの形成方法。 - 前記ストレージノードコンタクトプラグ用の前記導電層が、ポリシリコンで形成されることを特徴とする請求項１８に記載の半導体素子のストレージノードコンタクトプラグの形成方法。
- 前記ストレージノードコンタクトマスクが、ＫｒＦフォトレジストで形成されることを特徴とする請求項９に記載の半導体素子のストレージノードコンタクトプラグの形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050114363A KR100753049B1 (ko) | 2005-11-28 | 2005-11-28 | 반도체소자의 스토리지노드콘택플러그 형성 방법 |
| KR10-2005-0114363 | 2005-11-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007150257A true JP2007150257A (ja) | 2007-06-14 |
| JP4953740B2 JP4953740B2 (ja) | 2012-06-13 |
Family
ID=38088085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006244175A Expired - Fee Related JP4953740B2 (ja) | 2005-11-28 | 2006-09-08 | 半導体素子のストレージノードコンタクトプラグの形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7427564B2 (ja) |
| JP (1) | JP4953740B2 (ja) |
| KR (1) | KR100753049B1 (ja) |
| CN (1) | CN100477159C (ja) |
| TW (1) | TWI310965B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009152361A (ja) * | 2007-12-20 | 2009-07-09 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2015511067A (ja) * | 2012-03-08 | 2015-04-13 | ディー−ウェイブ システムズ，インコーポレイテッド | 超伝導集積回路の製作のためのシステムおよび方法 |
| US11856871B2 (en) | 2018-11-13 | 2023-12-26 | D-Wave Systems Inc. | Quantum processors |
| US11957065B2 (en) | 2017-02-01 | 2024-04-09 | 1372934 B.C. Ltd. | Systems and methods for fabrication of superconducting integrated circuits |
| US12102017B2 (en) | 2019-02-15 | 2024-09-24 | D-Wave Systems Inc. | Kinetic inductance for couplers and compact qubits |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100724568B1 (ko) * | 2005-10-12 | 2007-06-04 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
| JP4543392B2 (ja) * | 2005-11-01 | 2010-09-15 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| JP4552835B2 (ja) * | 2005-11-14 | 2010-09-29 | エルピーダメモリ株式会社 | キャパシタの製造方法 |
| US7709367B2 (en) * | 2006-06-30 | 2010-05-04 | Hynix Semiconductor Inc. | Method for fabricating storage node contact in semiconductor device |
| KR100750943B1 (ko) * | 2006-07-03 | 2007-08-22 | 삼성전자주식회사 | 반도체 장치의 배선 구조물 및 그 형성 방법 |
| US20080240936A1 (en) * | 2007-04-02 | 2008-10-02 | Douglas Kent Ritterling | Portable air compressor |
| CN101355123B (zh) * | 2007-07-23 | 2010-12-01 | 广镓光电股份有限公司 | 具有低缺陷密度的半导体发光组件及其制造方法 |
| KR101248943B1 (ko) * | 2007-10-23 | 2013-03-29 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| KR100929643B1 (ko) * | 2008-03-07 | 2009-12-03 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| JP2010050311A (ja) | 2008-08-22 | 2010-03-04 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| EP2347164B1 (en) * | 2008-10-07 | 2013-11-06 | Techtronic Power Tools Technology Limited | Portable air compressor |
| KR101205173B1 (ko) * | 2009-07-28 | 2012-11-27 | 에스케이하이닉스 주식회사 | 반도체 소자의 형성 방법 |
| EP2320085A3 (en) * | 2009-11-05 | 2012-01-25 | Techtronic Power Tools Technology Limited | Portable air compressor |
| US8586470B2 (en) * | 2010-04-27 | 2013-11-19 | Stmicroelectronics S.R.L. | Multilevel interconnect structures and methods of fabricating same |
| KR101139461B1 (ko) * | 2010-10-04 | 2012-05-02 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성 방법 |
| KR101887144B1 (ko) * | 2012-03-15 | 2018-08-09 | 삼성전자주식회사 | 반도체 소자 및 이를 제조하는 방법 |
| CN103456680B (zh) * | 2012-06-05 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 低k介质层中形成孔槽的方法 |
| KR20140016663A (ko) * | 2012-07-30 | 2014-02-10 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| US9153483B2 (en) * | 2013-10-30 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of semiconductor integrated circuit fabrication |
| KR102468781B1 (ko) | 2015-07-01 | 2022-11-22 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| US20170162444A1 (en) * | 2015-12-02 | 2017-06-08 | International Business Machines Corporation | Contact resistance reduction for advanced technology nodes |
| US11158571B2 (en) * | 2018-12-20 | 2021-10-26 | Micron Technology, Inc. | Devices including conductive interconnect structures, related electronic systems, and related methods |
| US11164873B2 (en) * | 2019-05-23 | 2021-11-02 | Micron Technology, Inc. | Apparatuses including laminate spacer structures, and related memory devices, electronic systems, and methods |
| CN114121778B (zh) | 2020-08-26 | 2024-07-16 | 长鑫存储技术有限公司 | 存储器及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330542A (ja) * | 1995-05-31 | 1996-12-13 | Samsung Electron Co Ltd | ランディングパッドを有する半導体装置の製造方法 |
| JP2002031884A (ja) * | 2000-07-14 | 2002-01-31 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2003051584A (ja) * | 2001-06-26 | 2003-02-21 | Samsung Electronics Co Ltd | 拡張されたプレートラインを有する強誘電体メモリ素子及びその製造方法 |
| JP2004260166A (ja) * | 2003-02-24 | 2004-09-16 | Samsung Electronics Co Ltd | 半導体装置及びその製造方法 |
| JP2004282028A (ja) * | 2003-03-14 | 2004-10-07 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2005005669A (ja) * | 2003-06-10 | 2005-01-06 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003978B1 (ko) | 1994-11-30 | 1997-03-24 | 대우통신 주식회사 | 휴대용 단말기의 고정국 접속방법 |
| KR970003978A (ko) * | 1995-06-23 | 1997-01-29 | 김주용 | 디램(dram) 셀의 캐패시터의 형성 방법 |
| SG54456A1 (en) | 1996-01-12 | 1998-11-16 | Hitachi Ltd | Semconductor integrated circuit device and method for manufacturing the same |
| US6043119A (en) * | 1997-08-04 | 2000-03-28 | Micron Technology, Inc. | Method of making a capacitor |
| JP2000294640A (ja) | 1999-04-09 | 2000-10-20 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| DE10042235A1 (de) * | 2000-08-28 | 2002-04-18 | Infineon Technologies Ag | Verfahren zur Herstellung einer elektrisch leitenden Verbindung |
| KR100456312B1 (ko) | 2002-07-19 | 2004-11-10 | 주식회사 하이닉스반도체 | 반도체 소자의 초미세 콘택홀 형성방법 |
-
2005
- 2005-11-28 KR KR1020050114363A patent/KR100753049B1/ko active IP Right Grant
-
2006
- 2006-05-04 TW TW095115903A patent/TWI310965B/zh not_active IP Right Cessation
- 2006-05-05 US US11/418,720 patent/US7427564B2/en active Active
- 2006-07-03 CN CNB2006100901770A patent/CN100477159C/zh not_active Expired - Fee Related
- 2006-09-08 JP JP2006244175A patent/JP4953740B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330542A (ja) * | 1995-05-31 | 1996-12-13 | Samsung Electron Co Ltd | ランディングパッドを有する半導体装置の製造方法 |
| JP2002031884A (ja) * | 2000-07-14 | 2002-01-31 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2003051584A (ja) * | 2001-06-26 | 2003-02-21 | Samsung Electronics Co Ltd | 拡張されたプレートラインを有する強誘電体メモリ素子及びその製造方法 |
| JP2004260166A (ja) * | 2003-02-24 | 2004-09-16 | Samsung Electronics Co Ltd | 半導体装置及びその製造方法 |
| JP2004282028A (ja) * | 2003-03-14 | 2004-10-07 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2005005669A (ja) * | 2003-06-10 | 2005-01-06 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009152361A (ja) * | 2007-12-20 | 2009-07-09 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2015511067A (ja) * | 2012-03-08 | 2015-04-13 | ディー−ウェイブ システムズ，インコーポレイテッド | 超伝導集積回路の製作のためのシステムおよび方法 |
| US11930721B2 (en) | 2012-03-08 | 2024-03-12 | 1372934 B.C. Ltd. | Systems and methods for fabrication of superconducting integrated circuits |
| US11957065B2 (en) | 2017-02-01 | 2024-04-09 | 1372934 B.C. Ltd. | Systems and methods for fabrication of superconducting integrated circuits |
| US11856871B2 (en) | 2018-11-13 | 2023-12-26 | D-Wave Systems Inc. | Quantum processors |
| US12102017B2 (en) | 2019-02-15 | 2024-09-24 | D-Wave Systems Inc. | Kinetic inductance for couplers and compact qubits |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100477159C (zh) | 2009-04-08 |
| TW200735188A (en) | 2007-09-16 |
| KR20070055878A (ko) | 2007-05-31 |
| KR100753049B1 (ko) | 2007-08-30 |
| TWI310965B (en) | 2009-06-11 |
| JP4953740B2 (ja) | 2012-06-13 |
| CN1976001A (zh) | 2007-06-06 |
| US20070123040A1 (en) | 2007-05-31 |
| US7427564B2 (en) | 2008-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4953740B2 (ja) | 半導体素子のストレージノードコンタクトプラグの形成方法 | |
| JP2005005669A (ja) | 半導体素子の製造方法 | |
| JP2007318068A (ja) | 半導体素子のコンタクト形成方法 | |
| JP2002151689A (ja) | 半導体素子及びその形成方法 | |
| US7842593B2 (en) | Semiconductor device and method for fabricating the same | |
| US7122467B2 (en) | Method for fabricating semiconductor device | |
| US20070161183A1 (en) | Method for fabricating semiconductor device | |
| KR100685677B1 (ko) | 반도체 소자 제조 방법 | |
| JP4791768B2 (ja) | 半導体素子のストレージノードコンタクトの形成方法 | |
| KR100529391B1 (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
| JP2005191567A (ja) | 半導体素子のコンタクト形成方法 | |
| KR100668831B1 (ko) | 반도체 소자의 랜딩 플러그 폴리 형성방법 | |
| KR100859831B1 (ko) | 매립형 비트라인을 구비한 반도체 소자의 제조 방법 | |
| KR100681207B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR100799153B1 (ko) | 토폴로지가 완화된 스토리지노드콘택을 구비한반도체소자의 제조 방법 | |
| KR100910868B1 (ko) | 반도체소자 제조 방법 | |
| KR101073130B1 (ko) | 반도체소자의 자기정렬콘택 형성 방법 | |
| KR100609036B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20040057783A (ko) | 반도체소자의 비트라인 형성 방법 | |
| KR20010005303A (ko) | 자기정렬적인 콘택 형성방법 | |
| KR20060131144A (ko) | 반도체 소자의 컨택 플러그 형성방법 | |
| KR100548562B1 (ko) | 스토리지노드 플러그 형성 방법 | |
| KR20070063672A (ko) | 반도체소자의 스토리지노드콘택 형성 방법 | |
| KR20080001157A (ko) | 비정질카본층을 이용한 비트라인콘택홀 형성 방법 | |
| KR20050002479A (ko) | 랜딩플러그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120313 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |