[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007180538A - Ｃｍｏｓイメージセンサ及びその製造方法 - Google Patents

Ｃｍｏｓイメージセンサ及びその製造方法 Download PDF

Info

Publication number
JP2007180538A
JP2007180538A JP2006338088A JP2006338088A JP2007180538A JP 2007180538 A JP2007180538 A JP 2007180538A JP 2006338088 A JP2006338088 A JP 2006338088A JP 2006338088 A JP2006338088 A JP 2006338088A JP 2007180538 A JP2007180538 A JP 2007180538A
Authority
JP
Japan
Prior art keywords
region
image sensor
transistor
cmos image
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006338088A
Other languages
English (en)
Inventor
Chang Hun Han
ハン，チャン・フン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of JP2007180538A publication Critical patent/JP2007180538A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】本発明は、フォトダイオード領域に形成されるコンタクトの位置を変更して高濃度注入によるキャパシタ減少問題を解決することにより、イメージセンサの感度を向上させたＣＭＯＳイメージセンサ及びその製造方法を提供する。
【解決手段】本発明によるＣＭＯＳイメージセンサは、アクティブ領域と素子分離領域とが区画された半導体基板と、アクティブ領域に形成され、第１導電型の不純物イオンと第２導電型の不純物イオンが注入される第１領域および第１導電型の不純物イオンが注入される第２領域が含まれるフォトダイオード領域と、アクティブ領域に形成されてトランジスタ及び第１導電型の不純物拡散領域が形成されたトランジスタ領域とから構成されることを特徴とする。
【選択図】図５

Description

本発明はＣＭＯＳイメージセンサ及びその製造方法に関する。
イメージセンサは光学映像を電気信号に変換する半導体素子であり、このうち電荷結合素子（ＣＣＤ）は個々のＭＯＳキャパシタが非常に近接した位置にあると共に、電荷キャリアがキャパシタに保存されて移送される素子である。
一方、ＣＭＯＳイメージセンサは、制御回路と信号処理回路を周辺回路として使用するＣＭＯＳ技術を用いて画素数に応じたＭＯＳトランジスタを作成し、これを利用して順次出力を検出するスイッチング方式を採用する素子である。
ＣＣＤは、駆動方式が複雑であり、電力消費が多く、マスク工程のステップ数が多いため工程が複雑であり、信号処理回路をＣＣＤチップ内に実現することができないのでワンチップ化が困難であるという欠点があり、最近では、そのような欠点を克服するためにサブミクロンＣＭＯＳ製造技術を用いたＣＭＯＳイメージセンサの開発が盛んに研究されている。
ＣＭＯＳイメージセンサは単位画素（ピクセル）内にフォトダイオードとＭＯＳトランジスタを形成させてスイッチング方式で順に信号を検出することにより画像を実現する。
ＣＭＯＳイメージセンサは、ＣＭＯＳ製造技術を用いるので電力消費も少なく、マスク数も２０枚程度であり、３０〜４０枚のマスクが必要なＣＣＤ工程に比べて工程が非常に単純であり、複数の信号処理回路とワンチップ化が可能なので次世代イメージセンサとして脚光を浴びており、ディジタルスティールカメラ（ＤＳＣ）、ＰＣカメラ、モバイルカメラなどの多くの応用部分に使用されている。
ＣＭＯＳイメージセンサはトランジスタの個数によって３Ｔ型、４Ｔ型、５Ｔ型などに分けられる。３Ｔ型は１つのフォトダイオードと３つのトランジスタとから構成され、４Ｔ型は１つのフォトダイオードと４つのトランジスタとから構成される。以下、３Ｔ型ＣＭＯＳイメージセンサの単位画素のレイアウトを説明する。
図１は従来技術による３Ｔ型ＣＭＯＳイメージセンサの等価回路図である。
図１に示すように、３Ｔ型ＣＭＯＳイメージセンサの単位画素は１つのフォトダイオード（ＰＤ）と３つのｎＭＯＳトランジスタＴ１、Ｔ２、Ｔ３とから構成される。フォトダイオードＰＤのカソードは第１ｎＭＯＳトランジスタＴ１のドレインと第２ｎＭＯＳトランジスタＴ２のゲートに接続されている。
また、第１ｎＭＯＳトランジスタＴ１と第２ｎＭＯＳトランジスタＴ２のソースは全て基準電圧ＶＲが供給される電源線に接続されており、第１ｎＭＯＳトランジスタＴ１のゲートはリセット信号ＲＳＴが供給されるリセット線に接続されている。
また、第３ｎＭＯＳトランジスタＴ３のソースは第２ｎＭＯＳトランジスタのドレインに接続され、第３ｎＭＯＳトランジスタＴ３のドレインは信号ラインを介して読み出し回路に接続され、第３ｎＭＯＳトランジスタＴ３のゲートは選択信号ＳＬＣＴが供給される列選択線に接続されている。
従って、第１ｎＭＯＳトランジスタＴ１はリセットトランジスタＲｘといい、第２ｎＭＯＳトランジスタＴ２はドライブトランジスタＤｘといい、第３ｎＭＯＳトランジスタＴ３はセレクトトランジスタＳｘという。
以下、添付図面を参照して従来技術によるＣＭＯＳイメージセンサを説明する。
図２は従来技術による３Ｔ型ＣＭＯＳイメージセンサの単位画素を示すレイアウト図である。
図２に示すように、半導体基板に設けられアクティブ領域１０のうち、幅が広い部分に１つのフォトダイオード領域２０が形成され、アクティブ領域１０の残りの部分にそれぞれオーバーラップする３つのトランジスタのゲート電極３０、４０、５０が形成される。
第１ゲート電極３０によってリセットトランジスタＲｘが形成され、第２ゲート電極４０によってドライブトランジスタＤｘが形成され、第３ゲート電極５０によってセレクトトランジスタＳｘが形成される。
ここで、各トランジスタのアクティブ領域１０には各ゲート電極３０、４０、５０の下側部を除いた部分に不純物イオンが注入されて各トランジスタのソース／ドレイン領域が形成される。
従って、リセットトランジスタＲｘとドライブトランジスタＤｘとの間のソース／ドレイン領域には電源電圧Ｖｄｄが印加され、セレクトトランジスタＳｘの一方のソース／ドレイン領域は読み出し回路に接続される。
前述した各ゲート電極３０、４０、５０は、図示していないが、各信号ラインに接続され、各信号ラインは一端にパッドを備えて外部の駆動回路に接続される。
図３は従来技術によるＣＭＯＳイメージセンサにおける不純物注入領域を示す図である。
図３に示すように、フォトダイオード領域２０を除いた各ゲート電極３０、４０、５０、及びアクティブ領域１０に、Ｎ型の濃度を１Ｅ１５以上にイオン注入して高濃度ｎ＋型拡散領域７０が形成されている。
図３に示すように、フォトダイオード領域２０にコンタクトのためのオーミック抵抗を形成するために高濃度ｎ＋型不純物イオンが注入されるが、ゲート電極３０に高濃度ｎ＋型不純物イオンを注入する過程でマスクの誤差によって一部の不純物イオンが前記フォトダイオード領域２０に注入される。
しかし、３Ｔ構造のピクセルアレイにおいて、ドライブトランジスタＤｘとフォトダイオード領域２０を接続するコンタクトのためのオーミック抵抗を形成するためには十分な量のイオン注入が必要である一方、フォトダイオードのキャパシタを増加させるためにはフォトダイオードのイオン注入を最小にする必要があり、相反する要求条件を折衷させなければならなかった。
本発明は、フォトダイオード領域に形成されるコンタクトの位置を変更して高濃度注入によるキャパシタ減少問題を解決し、イメージセンサの感度を向上させたＣＭＯＳイメージセンサ及びその製造方法を提供することを目的とする。
本発明によるＣＭＯＳイメージセンサは、アクティブ領域と素子分離領域が区画された半導体基板と、前記アクティブ領域に形成されて第１導電型の不純物イオン及び第２導電型の不純物イオンが注入される第１領域、並びに第１導電型の不純物イオンが注入される第２領域が含まれるフォトダイオード領域と、前記アクティブ領域に形成されてトランジスタ及び第１導電型の不純物拡散領域が形成されたトランジスタ領域とから構成されることを特徴とする。
また、本発明によるＣＭＯＳイメージセンサの製造方法は、半導体基板に素子分離膜を形成して素子分離領域及びアクティブ領域を分ける段階と、前記半導体基板にゲート絶縁膜及びポリシリコン膜を形成する段階と、前記ポリシリコン膜及びゲート絶縁膜を選択的に除去してゲート電極を形成する段階と、前記アクティブ領域のフォトダイオード領域のうち第１領域に第１導電型の不純物イオンを注入する段階と、前記アクティブ領域のフォトダイオード領域のうち第２領域及び前記アクティブ領域のトランジスタ領域に第１導電型の不純物イオンを注入する段階と、前記フォトダイオード領域のうち第２領域に第２導電型の不純物イオンを注入する段階とから構成されることを特徴とする。
本発明によるＣＭＯＳイメージセンサには次のような効果がある。
すなわち、３Ｔ構造を有するイメージセンサにおいて、ドライブトランジスタとフォトダイオード領域を接続するコンタクト形成位置でフォトダイオードのＮ型導電物質の濃度を独立して調節できるので、フォトダイオード領域での高濃度不純物イオン注入によるキャパシタ減少問題を解決してイメージセンサの感度を向上させることができる。
図４は本発明の第１実施形態による３Ｔ型ＣＭＯＳイメージセンサの単位画素を示すレイアウト図である。
図４に示すように、半導体基板に定義されたアクティブ領域１００において、第１突出領域２１０と第２突出領域２２０に分けられたフォトダイオード領域２００が形成され、アクティブ領域１００の残りの部分にそれぞれがオーバーラップする３つのトランジスタのゲート電極１２０、１３０、１４０が形成される。
第１ゲート電極１２０によってリセットトランジスタＲｘが形成され、第２ゲート電極１３０によってドライブトランジスタＤｘが形成され、第３ゲート電極１４０によってセレクトトランジスタＳｘが形成される。
ここで、各トランジスタのアクティブ領域１００には、各ゲート電極１２０、１３０、１４０の下側部を除いた部分に不純物イオンが注入されて各トランジスタのソース／ドレイン領域が形成される。
また、フォトダイオード領域２００の第２突出領域２２０はセレクトトランジスタＳｘと近接するように形成され、第２突出領域２２０にドライブトランジスタＤｘと接続するコンタクトが形成されている。
また、フォトダイオード領域２００のうち第１突出領域２１０はリセットトランジスタＲｘのチャネル形成部位として使用される。
従って、リセットトランジスタＲｘとドライブトランジスタＤｘとの間のソース／ドレイン領域には電源電圧Ｖｄｄが印加され、セレクトトランジスタＳｘの一方のソース／ドレイン領域は読み出し回路に接続される。
前述した各ゲート電極１２０、１３０、１４０は、図示していないが、各信号ラインに接続され、各信号ラインは一端にパッドを備えて外部の駆動回路に接続される。
図５は本発明の第１実施形態によるＣＭＯＳイメージセンサにおいてフォトダイオード内に形成されるコンタクトをオーミック抵抗で作るために不純物領域が注入された状態を示す図である。
図５に示すように、各ゲート電極１２０、１３０、１４０の隣接したアクティブ領域１００と、フォトダイオード領域２００のうちの第２突出領域２２０とに、フォトダイオード領域２００内に形成されるコンタクトをオーミック抵抗で作るために、Ｎ型の濃度を１Ｅ１５以上にイオン注入して高濃度ｎ＋型拡散領域３００が形成されている。
すなわち、フォトダイオード領域２００のうち第２突出領域２２０に形成される高濃度ｎ＋型拡散領域３００はセレクトトランジスタＳｘと近接するように形成され、セレクトトランジスタＳｘのソース／ドレインイオン注入領域と一部が重なるように形成される。
すなわち、セレクトトランジスタＳｘに不純物イオンを注入するためのマスクの開口からフォトダイオード領域２００のうち第２突出領域２２０に不純物イオンが注入される。
図６は本発明の第２実施形態による３Ｔ型ＣＭＯＳイメージセンサの単位画素を示すレイアウト図である。
図６に示すように、半導体基板に形成されたアクティブ領域１００から突出して第１突出領域２１０と第２突出領域２２０に分けられた１つのフォトダイオード領域２００が形成され、アクティブ領域１００の残りの部分にそれぞれオーバーラップする３つのトランジスタのゲート電極１２０、１３０、１４０が形成される。
第１ゲート電極１２０によってリセットトランジスタＲｘが形成され、第２ゲート電極１３０によってドライブトランジスタＤｘが形成され、第３ゲート電極１４０によってセレクトトランジスタＳｘが形成される。
ここで、各トランジスタのアクティブ領域１００には各ゲート電極１２０、１３０、１４０の下側部を除いた部分に不純物イオンが注入されて各トランジスタのソース／ドレイン領域が形成される。
また、フォトダイオード領域２００の第２突出領域２２０はドライブトランジスタＤｘと近接するように形成され、第２突出領域２２０にドライブトランジスタＤｘと接続するコンタクトが形成されている。
また、フォトダイオード領域２００のうち第１突出領域２１０はリセットトランジスタＲｘのチャネル形成部位として使用される。
従って、リセットトランジスタＲｘとドライブトランジスタＤｘとの間のソース／ドレイン領域には電源電圧Ｖｄｄが印加され、セレクトトランジスタＳｘの一方のソース／ドレイン領域は読み出し回路に接続される。
前述した各ゲート電極１２０、１３０、１４０は、図示していないが、各信号ラインに接続され、各信号ラインは一端にパッドを備えて外部の駆動回路に接続される。
図７は本発明の第２実施形態によるＣＭＯＳイメージセンサにおいてフォトダイオード内に形成されるコンタクトをオーミック抵抗で作るために不純物領域が注入された状態を示す図である。
図７に示すように、各ゲート電極１２０、１３０、１４０の隣接したアクティブ領域１００と、ドライブトランジスタＤｘと近接するように形成された第２突出領域２２０とに、フォトダイオード領域２００内に形成されるコンタクトをオーミック抵抗で作るために、Ｎ型の濃度を１Ｅ１５以上にイオン注入して高濃度ｎ＋型拡散領域３００が形成されている。
すなわち、フォトダイオード領域２００のうち第２突出領域２２０に形成される高濃度ｎ＋型拡散領域３００はドライブトランジスタＤｘと近接するように形成され、ドライブトランジスタＤｘのソース／ドレインイオン注入領域と一部が重なるように形成される。
すなわち、ドライブトランジスタＤｘに不純物イオンを注入するためのマスクの開口からフォトダイオード領域２００のうち第２突出領域２２０に不純物イオンが注入される。
図８Ａ〜図８Ｅは本発明実施形態によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
図８Ａに示すように、高濃度Ｐ++型半導体基板３６１にエピタキシャル工程を行って低濃度Ｐ-型エピ層３６２を形成する。
次に、半導体基板３６１にアクティブ領域と素子分離領域を区画し、ＳＴＩ工程又はＬＯＣＯＳ工程により素子分離領域に素子隔離膜３６３を形成する。
次に、素子隔離膜３６３が形成されたエピ層３６２の全面にゲート絶縁膜３６４と導電層（例えば、高濃度多結晶シリコン層）を順に堆積させ、選択的に導電層とゲート絶縁膜を除去してゲート電極３６５を形成する。
図８Ｂに示すように、半導体基板３６１の全面に第１感光膜３６６を塗布し、露光と現像工程で青色、緑色、赤色の各フォトダイオード領域が露出するようにパターニングする。
次に、パターニングされた第１感光膜３６６をマスクとして利用してエピ層３６２に低濃度ｎ-型不純物イオンを注入して青色、緑色、赤色フォトダイオード領域３６７を形成する。
また、各フォトダイオード領域３６７はリセットトランジスタＲｘのソース領域である。
一方、各フォトダイオード領域３６７と低濃度Ｐ-型エピ層３６２の間に逆バイアスが印加されると空乏層が発生し、ここで光を受けて発生する電子がリセットトランジスタのターンオフ時にドライブトランジスタのポテンシャルを低減させる。よって、リセットトランジスタのターンオン後のターンオフ時から続けて前記ポテンシャルを低減させることにより電圧差が発生し、これを信号処理として利用してイメージセンサの動作を行う。
ここで、各フォトダイオード領域３６７の深さは、２〜３μｍの同一の深さに形成している。
すなわち、各フォトダイオード領域３６７に同一のイオン注入エネルギーで不純物イオンを注入して同一の深さを有するように形成している。
図８Ｃに示すように、第１感光膜３６６を完全に除去し、半導体基板３６１の全面に絶縁膜を堆積させた後、エッチバック工程を行ってゲート電極３６５の両側面に側壁絶縁膜３６８を形成する。
次に、半導体基板３６１の全面に第２感光膜３６９を塗布し、露光及び現像工程でフォトダイオード領域をカバーし、各トランジスタのソース／ドレイン領域とゲート電極３６５を露出するようにパターニングする。
ここで、フォトダイオード領域３６７の第１突出領域は第２感光膜３６９によってカバーされ、第２突出領域は露出するようにパターニングされる。
次に、パターニングされた第２感光膜３６９をマスクとして利用して露出したソース／ドレイン領域、フォトダイオード領域の第２突出領域、ゲート電極３６５に高濃度ｎ+型不純物イオンを注入してｎ+型拡散領域３７０を形成する。
図８Ｄに示すように、第２感光膜３６９を除去し、半導体基板３６１の全面に第３感光膜３７１を塗布した後、露光及び現像工程で各フォトダイオード領域３６７の第１突出領域が露出するようにパターニングする。
次に、パターニングされた第３感光膜３７１をマスクとして利用してｎ-型拡散領域３６７が形成されたフォトダイオード領域３６７の第１突出領域にｐ0型不純物イオンを注入して半導体基板の表面内にｐ0型拡散領域３７２を形成する。
ここで、ｐ0型拡散領域３７２は０．１μｍ以内の深さに形成する。
図８Ｅに示すように、第３感光膜３７１を除去し、半導体基板３６１に熱処理工程を行って各不純物拡散領域を拡散させる。
前述した本発明は、前述した実施形態及び添付図面に限定されるものではなく、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形、及び変更が可能であるということは、本発明の属する技術分野における通常の知識を有する者にとって明白であろう。
従来技術による３Ｔ型ＣＭＯＳイメージセンサの等価回路図である。 従来技術による３Ｔ型ＣＭＯＳイメージセンサの単位画素を示すレイアウト図である。 従来技術によるＣＭＯＳイメージセンサにおける不純物注入領域を示す図である。 本発明の第１実施形態による３Ｔ型ＣＭＯＳイメージセンサの単位画素を示すレイアウト図である。 本発明の第１実施形態によるＣＭＯＳイメージセンサにおいてフォトダイオード内に形成されるコンタクトをオーミック抵抗で作るために不純物注入領域を示す図である。 本発明の第２実施形態による３Ｔ型ＣＭＯＳイメージセンサの単位画素を示すレイアウト図である。 本発明の第２実施形態によるＣＭＯＳイメージセンサにおいてフォトダイオード内に形成されるコンタクトをオーミック抵抗で作るために不純物領域が注入された状態を示す図である。 本発明によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 本発明によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 本発明によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 本発明によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。 本発明によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。

Claims (10)

  1. アクティブ領域と素子分離領域が区画された半導体基板と、
    前記アクティブ領域に形成されて第１導電型の不純物イオン及び第２導電型の不純物イオンが注入される第１領域、並びに第１導電型の不純物イオンが注入される第２領域が含まれるフォトダイオード領域と、
    前記アクティブ領域に形成されてトランジスタ及び第１導電型の不純物拡散領域が形成されたトランジスタ領域と
    から構成されることを特徴とするＣＭＯＳイメージセンサ。
  2. 前記第２領域にはコンタクトが形成されることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
  3. 前記第１領域が前記第２領域及び前記トランジスタ領域と接続されることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
  4. 前記第１領域が第２領域より前記トランジスタのチャネル部位に隣接していることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
  5. 前記第２領域が前記第１領域と隣接して前記素子分離領域によって囲まれて形成されることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
  6. 半導体基板に素子分離膜を形成して素子分離領域とアクティブ領域を分ける段階と、
    前記半導体基板にゲート絶縁膜及びポリシリコン膜を形成する段階と、
    前記ポリシリコン膜とゲート絶縁膜を選択的に除去してゲート電極を形成する段階と、
    前記アクティブ領域のフォトダイオード領域のうち第１領域に第１導電型の不純物イオンを注入する段階と、
    前記アクティブ領域のフォトダイオード領域のうち第２領域及び前記アクティブ領域のトランジスタ領域に第１導電型の不純物イオンを注入する段階と、
    前記フォトダイオード領域のうち第２領域に第２導電型の不純物イオンを注入する段階と
    から構成されることを特徴とするＣＭＯＳイメージセンサの製造方法。
  7. 前記ゲート電極の両側面に絶縁膜側壁を形成する段階をさらに含むことを特徴とする請求項６に記載のＣＭＯＳイメージセンサの製造方法。
  8. 前記ゲート絶縁膜が熱酸化工程又はＣＶＤ方法により形成されることを特徴とする請求項６に記載のＣＭＯＳイメージセンサの製造方法。
  9. 前記第２領域は前記トランジスタ領域のセレクトトランジスタＳｘに不純物イオンを注入するためのマスクの開口から不純物イオンが注入されることを特徴とする請求項６に記載のＣＭＯＳイメージセンサの製造方法。
  10. 前記第２領域は前記トランジスタ領域のドライブトランジスタＤｘに不純物イオンを注入するためのマスクの開口から不純物イオンが注入されることを特徴とする請求項６に記載のＣＭＯＳイメージセンサの製造方法。
JP2006338088A 2005-12-28 2006-12-15 Ｃｍｏｓイメージセンサ及びその製造方法 Pending JP2007180538A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132339A KR100660336B1 (ko) 2005-12-28 2005-12-28 씨모스 이미지 센서

Publications (1)

Publication Number Publication Date
JP2007180538A true JP2007180538A (ja) 2007-07-12

Family

ID=37815232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006338088A Pending JP2007180538A (ja) 2005-12-28 2006-12-15 Ｃｍｏｓイメージセンサ及びその製造方法

Country Status (5)

Country Link
US (1) US20070145423A1 (ja)
JP (1) JP2007180538A (ja)
KR (1) KR100660336B1 (ja)
CN (1) CN1992309A (ja)
DE (1) DE102006061169A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010092929A1 (ja) * 2009-02-13 2010-08-19 浜松ホトニクス株式会社 イメージセンサ
US8013369B2 (en) 2008-02-27 2011-09-06 Canon Kabushiki Kaisha Photoelectric conversion apparatus and imaging system using photoelectric conversion apparatus
US8907386B2 (en) 2009-02-13 2014-12-09 Hamamatsu Photonics K.K. Linear image sensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098175A (ja) * 1996-09-19 1998-04-14 Toshiba Corp Ｍｏｓ型固体撮像装置及びその駆動方法
JP2007096101A (ja) * 2005-09-29 2007-04-12 Omron Corp 撮像半導体デバイス及び固体撮像装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100381026B1 (ko) * 2001-05-22 2003-04-23 주식회사 하이닉스반도체 펀치전압과 포토다이오드의 집전양을 증가시킬 수 있는씨모스 이미지 센서 및 그 제조 방법
KR100541320B1 (ko) * 2002-07-19 2006-01-10 동부아남반도체 주식회사 씨모스 이미지 센서의 핀 포토다이오드 및 그 형성 방법
KR100535924B1 (ko) * 2003-09-22 2005-12-09 동부아남반도체 주식회사 시모스 이미지 센서 및 그 제조방법
KR100561971B1 (ko) * 2003-09-24 2006-03-22 동부아남반도체 주식회사 씨모스 이미지 센서의 제조방법
KR100508864B1 (ko) * 2003-10-23 2005-08-17 동부아남반도체 주식회사 씨모스 이미지 센서 및 이의 제조 방법
KR100619396B1 (ko) * 2003-12-31 2006-09-11 동부일렉트로닉스 주식회사 시모스 이미지 센서 및 그 제조방법
KR100595899B1 (ko) * 2003-12-31 2006-06-30 동부일렉트로닉스 주식회사 이미지 센서 및 그 제조방법
KR100539253B1 (ko) * 2004-03-10 2005-12-27 삼성전자주식회사 폴리실리콘 콘택 스터드를 갖는 ｃｍｏｓ 이미지 디바이스

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098175A (ja) * 1996-09-19 1998-04-14 Toshiba Corp Ｍｏｓ型固体撮像装置及びその駆動方法
JP2007096101A (ja) * 2005-09-29 2007-04-12 Omron Corp 撮像半導体デバイス及び固体撮像装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013369B2 (en) 2008-02-27 2011-09-06 Canon Kabushiki Kaisha Photoelectric conversion apparatus and imaging system using photoelectric conversion apparatus
US8415724B2 (en) 2008-02-27 2013-04-09 Canon Kabushiki Kaisha Photoelectric conversion apparatus and imaging system using photoelectric conversion apparatus
WO2010092929A1 (ja) * 2009-02-13 2010-08-19 浜松ホトニクス株式会社 イメージセンサ
JP2010186934A (ja) * 2009-02-13 2010-08-26 Hamamatsu Photonics Kk イメージセンサ
US8901628B2 (en) 2009-02-13 2014-12-02 Hamamatsu Photonics K.K. Image sensor in which embedded photodiodes are arrayed
US8907386B2 (en) 2009-02-13 2014-12-09 Hamamatsu Photonics K.K. Linear image sensor

Also Published As

Publication number Publication date
CN1992309A (zh) 2007-07-04
DE102006061169A1 (de) 2007-08-09
US20070145423A1 (en) 2007-06-28
KR100660336B1 (ko) 2006-12-22

Similar Documents

Publication Publication Date Title
JP5487798B2 (ja) 固体撮像装置、電子機器および固体撮像装置の製造方法
CN100466279C (zh) Cmos图像传感器及其制造方法
JP2007110133A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
US6518115B2 (en) CMOS image sensor and method for fabricating the same
JP4049218B2 (ja) Ｃｍｏｓイメージセンサーの製造方法
JP5713956B2 (ja) Ｃｍｏｓイメージ・センサー及びその製造方法
KR100760913B1 (ko) 씨모스 이미지 센서 및 이의 제조 방법
KR100603247B1 (ko) 시모스 이미지 센서 및 그 제조방법
KR100907884B1 (ko) 반도체 포토 다이오드 및 이의 제조 방법
US20070069259A1 (en) CMOS image sensor and method of manufacturing the same
JP4423257B2 (ja) Ｃｍｏｓイメージセンサとその製造方法
KR100606934B1 (ko) 씨모스 이미지 센서의 제조 방법
JP2007180538A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
KR100345669B1 (ko) 트랜스퍼 트랜지스터 게이트 측벽에 비대칭 절연막스페이서를 구비하는 이미지 센서 및 그 제조 방법
US7361542B2 (en) Method of fabricating CMOS image sensor
JP2006148118A (ja) Ｃｍｏｓイメージセンサーの製造方法
KR20060004064A (ko) 씨모스 이미지 센서의 포토다이오드 제조방법
KR100535911B1 (ko) 시모스 이미지 센서 및 그 제조방법
JP4115446B2 (ja) Ｃｍｏｓイメージセンサの製造方法
KR20070071040A (ko) 씨모스 이미지 센서 및 이의 제조 방법
CN100559601C (zh) Cmos图像传感器及其制造方法
US20070148847A1 (en) Method of Fabricating CMOS Image Sensor
KR100649001B1 (ko) 씨모스 이미지 센서의 제조방법
KR100788483B1 (ko) 이미지 센서의 픽셀 구조 및 그 제조 방법
KR100672700B1 (ko) Ｃｍｏｓ 이미지 센서의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110712