JP2007171413A - 画像表示装置、多階調表示方法及びコンピュータプログラム - Google Patents
画像表示装置、多階調表示方法及びコンピュータプログラム Download PDFInfo
- Publication number
- JP2007171413A JP2007171413A JP2005367057A JP2005367057A JP2007171413A JP 2007171413 A JP2007171413 A JP 2007171413A JP 2005367057 A JP2005367057 A JP 2005367057A JP 2005367057 A JP2005367057 A JP 2005367057A JP 2007171413 A JP2007171413 A JP 2007171413A
- Authority
- JP
- Japan
- Prior art keywords
- gradation
- frame
- frames
- modulation
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】フリッカーを招くことなく、従来のフレーム変調に比べて多階調表示が可能な画像表示装置、該画像表示装置の多階調表示方法、及び前記画像表示装置の多階調表示方法をコンピュータで実現するためのコンピュータプログラムを提供する。
【解決手段】デコード部92は、LUTから出力される映像信号の下位4ビットを受け取り、フレーム変調の変調周期(例えば、8フレーム、7フレーム、6フレーム、5フレームなど)を特定し、各フレームのいずれのフレームを基本階調より+1だけ階調を高くするかを示すフレーム変調パターンを特定する。フレーム変調回路93は、フレーム変調の変調周期を計数するフレームカウンタなどを備え、デコード部92から入力された変調周期及びフレーム変調パターンに基づいて、液晶パネルの表示をフレーム毎に書き換えるための駆動信号をゲートドライバ94、ソースドライバ95へ出力する。
【選択図】図2
【解決手段】デコード部92は、LUTから出力される映像信号の下位4ビットを受け取り、フレーム変調の変調周期(例えば、8フレーム、7フレーム、6フレーム、5フレームなど)を特定し、各フレームのいずれのフレームを基本階調より+1だけ階調を高くするかを示すフレーム変調パターンを特定する。フレーム変調回路93は、フレーム変調の変調周期を計数するフレームカウンタなどを備え、デコード部92から入力された変調周期及びフレーム変調パターンに基づいて、液晶パネルの表示をフレーム毎に書き換えるための駆動信号をゲートドライバ94、ソースドライバ95へ出力する。
【選択図】図2
Description
本発明は、表示パネルの階調表示能力以上の多階調表示をすることができる画像表示装置、該画像表示装置の多階調表示方法、及び前記画像表示装置の多階調表示方法をコンピュータで実現するためのコンピュータプログラムに関する。
液晶表示装置に代表される画像表示装置は、一対のガラス基板の間に液晶物質を封入した液晶パネルと液晶パネルの背面に配置されたバックライトとを備え、該液晶表示装置に接続された外部のパーソナルコンピュータ(以下、PCという)から映像信号が入力される。液晶表示装置に内蔵されたゲートドライバ及びソースドライバは、液晶パネルの各画素を駆動するTFTのゲート及びソースに接続され、液晶表示装置に入力された映像信号に基づいて、TFTのオン・オフを制御するとともに、オンに制御されたTFTに、映像信号に応じた電圧(液晶パネルへの入力レベル)を印加して、液晶物質の電気光学特性により決定される光透過率を変える。これにより、液晶表示装置は、液晶パネルを透過する光の量を画素毎に制御して画像を階調表示する。
このような液晶表示装置は、様々なビジネスシーンで活用されつつあり、特に、医療分野、グラフィクス分野などでは、画像を多階調表示することが液晶表示装置の性能基準の重要な要素となっている。このため、画像を多階調表示する方法が提案されている。
例えば、1画面であるフレームを書き込む1フレーム周期の間において、任意の1画素を書き込む単位時間を階調表示に必要な数で時分割し、この時間に画素の液晶に加わる電界の平均値を分割の割合に応じて変化させることにより、階調表示することができる電気光学装置が提案されている(特許文献1参照)。
また、異なる周期に設定したN個の連続するフレームを1周期とし、N個のフレーム毎に点灯と非点灯の組み合わせからなる2N種類の点灯パターンとNビットの階調データとを1対1に対応させて、所定ドットの階調データに応じて点灯パターンを選択して点灯と非点灯を制御して多階調表示を行う液晶表示装置が提案されている(特許文献2参照)。
また、いわゆる面積変調とフレーム変調とを組み合わせて表示階調を増やすようにした画像表示装置が提案されている。より具体的には、面積変調は、1画素を3個のセルで構成し、各セルを個別にオン・オフして、1画素の階調度を変調するものである。また、フレーム変調は、1フレームを4分割し、分割された各期間単位で入力された信号をオン・オフすることにより、1フレームの間で4つの階調レベルを表現するようにしたものである(特許文献3参照)。
図21は従来のフレーム変調方式による多階調表示の例を示す説明図である。図において、a〜h夫々は時系列に連続するフレームを示し、8フレーム毎に各フレームの階調を変更することにより、多階調を表示する。各フレームにおいて、「0」は基本階調を示し、「1」は基本階調よりも+1だけ階調が高い。FRC(Frame Rate Control)ビットは、3ビットで構成され、3ビットの組み合わせにより8つのパターンを表現する。例えば、FRCビットが「000」である場合、a〜hの各フレームの階調は基本階調となる。また、FRCビットが「001」である場合、a〜gの各フレームの階調は基本階調となり、hのフレームは基本階調よりも+1だけ階調が高い。また、同様に、FRCビットが「100」である場合、a〜dの各フレームの階調は基本階調となり、e〜hのフレームは基本階調よりも+1だけ階調が高い。このように、8フレームを1周期として、1周期内の各フレームの階調を1だけ階調差を持たせるように変更することにより、a〜hの各フレームが全て基本階調である場合と、a〜hの各フレームが全て基本階調より+1だけ階調が高い場合との間で8段階の中間階調を表現することができる。図中の中間階調は、フレームa〜hの階調の和をフレーム数である「8」で除算して算出している。
カラー表示用の液晶パネルは、R(赤)、G(緑)、B(青)それぞれが8ビットで階調表示(255階調)され、映像信号として入力された8ビットデータを、例えば、LUT(Look Up Table)により11ビットに変換する場合、LUTから出力される上位8ビットで基本階調(0〜255)を表し、下位3ビットをFRCビットとして、フレーム変調パターンを選択する。例えば、LUTの出力が「10000000010」の場合、上位8ビット(基本階調)は、「10000000」=128となり、下位3ビットは、「010」であり、フレームa〜fは、基本階調である「128」で表示され、フレームg、hは、基本階調よりも+1だけ階調が高い「129」で表示される。これにより、128+0.250の中間階調を表示することができる。なお、表示可能な階調数は、255階調×フレーム周期+1で表され、8フレームをフレーム周期とする場合、255×8+1より2041階調の表示が可能となる。
図22は従来のフレーム変調方式に面積変調方式を組み合わせた場合の多階調表示の例を示す説明図である。カラー表示用の液晶パネルは、RGBのカラーフィルタが1画素を構成する3つのセル(サブピクセル)上に形成されて1画素を表示するようになっており、カラー表示用の液晶パネルからRGBのカラーフィルタを取り除けば、1画素を3つのセルで表示することができるモノクロ用の液晶パネルになる。面積変調方式は、この1画素を構成する3つのセルを個別に駆動することにより、1画素の階調を多階調表示するものである。
モノクロ表示用の液晶パネルは、映像信号として入力された8ビットデータを、例えば、LUT(Look Up Table)により13ビットに変換する場合、LUTから出力される上位10ビットにより、基本階調及びセルの階調値を決定する。より具体的には、LUTから出力された上位10ビットを「3」で除算し、除算による解を各セルの基本階調とし、余りを基本階調に加算する数とする。すなわち、余りが「1」の場合、1つのセル(第1セル)だけ基本階調より+1だけ階調を高くし、余りが「2」の場合、2つのセル(例えば、第1セル及び第2セル)を基本階調より+1だけ階調を高くし、3つ目のセル(第3セル)は基本階調とする。LUTから出力される下位3ビットをFRCビットとして、フレーム変調パターンを選択する。
例えば、LUTの出力が「1011111100111」の場合、上位10ビットは、「1011111100」=764となり、764/3は、解が254で余りが2となる。すなわち、第3セルの基本階調は「254」であり、第1セル及び第2セルの階調は、基本階調である254より+1だけ階調が高い255となる。下位3ビットは、「111」であり、第3セルについては、フレームaは、基本階調である「254」で表示され、フレームb〜hは、基本階調よりも+1だけ階調が高い「255」で表示される。これにより、254+0.958の中間階調を表示することができる。なお、表示可能な階調数は、255階調×3×フレーム周期+1で表され、8フレームをフレーム周期とする場合、255×3×8+1より6121階調の表示が可能となる。
特開平6−59276号公報
特開2001−166742号公報
特開平11−352954号公報
しかしながら、特許文献1〜3の多階調方式、従来のフレーム変調方式、及び面積変調方式などは、中間階調を擬似的に作り出すものであり、画面の書き換えにより生ずる人間の網膜の残存効果を利用している。このため、例えば、フレーム変調方式の多階調表示において、さらに多階調表示を行うとする場合、時系列に連続する8個のフレームをさらに、10個、12個と増加させ、いわゆるフレーム変調の変調周期を長くする必要がある。しかし、変調周期を長くした場合、フレームの書き換えが人間の目に認識されるようになり、ちらつき(フリッカー)の原因となるという問題があった。
本発明は、斯かる事情に鑑みてなされたものであり、画像データにより表現される階調値に基づいて、時系列に構成された複数のフレームからなるフレーム群に含まれるフレーム数を変更する変更手段を備えることにより、フリッカーを招くことなく、従来のフレーム変調に比べて多階調表示が可能な画像表示装置、該画像表示装置の多階調表示方法、及び前記画像表示装置の多階調表示方法をコンピュータで実現するためのコンピュータプログラムを提供することを目的とする。
また、本発明の他の目的は、1画素を構成する多階調表示可能な複数のセル、及び画像データにより表現される階調値に基づいて、前記フレーム群毎に各画素のセルを個別に駆動する駆動手段を備えることにより、従来の面積変調に比べて多階調表示が可能な画像表示装置を提供することにある。
また、本発明の他の目的は、画像データにより表現される階調値に対応する信号を出力する出力手段を備え、該出力手段で出力された信号に基づいて、前記フレーム数を変更するとともに、前記セルを駆動することにより、出力された信号により面積変調を含むフレーム変調を行い、従来よりも簡単な構成で多階調表示が可能な画像表示装置を提供することにある。
また、本発明の他の目的は、同一フレーム数で変調する場合、同画素同士の階調順序を画素毎に変更する手段を備えることにより、フリッカーを一層低減することができる画像表示装置を提供することにある。
第1発明に係る画像表示装置は、画像を表示する表示手段と、画像データに基づいて、時系列に構成された複数のフレームからなるフレーム群毎に画像の各画素の階調を変調する階調変調手段とを備える画像表示装置において、画像データにより表現される階調値に基づいて、フレーム群に含まれるフレーム数を変更する変更手段を備えることを特徴とする。
第2発明に係る画像表示装置は、第1発明において、前記表示手段は、1画素を構成する多階調表示可能な複数のセルと、画像データにより表現される階調値に基づいて、フレーム群毎に各画素のセルを個別に駆動する駆動手段とを備えることを特徴とする。
第3発明に係る画像表示装置は、第2発明において、画像データにより表現される階調値に対応する信号を出力する出力手段を備え、前記変更手段及び駆動手段夫々は、前記出力手段で出力された信号に基づいて、フレーム数を変更するとともに、前記セルを駆動すべくなしてあることを特徴とする。
第4発明に係る画像表示装置は、第1発明乃至第3発明のいずれかひとつにおいて、同一フレーム数で変調する画素同士の時系列の階調順序を画素毎に変更する手段を備えることを特徴とする。
第5発明に係る多階調表示方法は、画像を表示する表示手段と、画像データに基づいて、時系列に構成された複数のフレームからなるフレーム群毎に画像の各画素の階調を変調する階調変調手段とを備える画像表示装置の多階調表示方法において、画像データにより表現される階調値に基づいて、フレーム群に含まれるフレーム数を変更することを特徴とする。
第6発明に係るコンピュータプログラムは、コンピュータに、画像データに基づいて、時系列に構成された複数のフレームからなるフレーム群毎に画像の各画素の階調を変調して多階調表示を実行させるためのコンピュータプログラムにおいて、コンピュータを、画像データにより表現される階調値に対応する信号を抽出する手段と、抽出された信号に基づいて、フレーム群に含まれるフレーム数を特定する手段と、特定されたフレーム毎に階調値を設定する手段として機能させることを特徴とする。
第1発明、第5発明、及び第6発明にあっては、変更手段は、画像データにより表現される階調値に基づいて、時系列に構成された複数のフレームからなるフレーム群に含まれるフレーム数を変更する。例えば、前記変更手段は、画像データにより表現される階調値に基づいて、前記フレーム数を8フレームに変更する(すなわち、フレーム変調の変調周期を8フレームに変更する)。この場合、8フレームを1周期として、いわゆるフレーム変調による画素の階調変調を行う。また、前記変更手段は、画像データにより表現される階調値に基づいて、前記フレーム数を7フレームに変更する。この場合、7フレームを1周期として、いわゆるフレーム変調による画素の階調変調を行う。同様に、前記変更手段は、画像データにより表現される階調値に基づいて、前記フレーム数を6フレームに変更する。この場合、6フレームを1周期として、いわゆるフレーム変調による画素の階調変調を行う。このように、フレーム変調の変調周期を、画像データにより表現される階調値に基づいて変更することにより、変調周期が一定である場合の階調差を補間して、より多階調表示をする。
第2発明にあっては、駆動手段は、画像データにより表現される階調値に基づいて、1画素を構成する多階調表示可能な複数のセルを、前記フレーム群毎に個別に駆動して、いわゆる面積変調を行う。例えば、1画素が3つのセル(サブピクセル)で構成される場合、前記駆動手段は、画像データにより表現される階調値に基づいて、3つのセルのうち、いずれも駆動しない、1つのみ駆動する、2つを駆動する、又は3つ全て駆動する。これにより、1画素の階調を多階調表示する。
第3発明にあっては、出力手段は、画像データにより表現される階調値に対応する信号(例えば、ビットシリアルなビット列信号)を出力する。出力された信号により、前記変更手段は、前記フレーム数を変更し、前記駆動手段は、前記セルを駆動する。例えば、8ビットの入力信号を13ビットに変換するLUTで、入力信号を13ビットに変換する。上位8ビットを基本階調に割り当て、下位5ビットのビット信号に応じて、フレーム群に含まれるフレーム数、すなわち、フレーム変調の変調周期を変更するとともに、1画素の各セルを駆動して面積変調を行う。これにより、従来、面積変調を行う際に必要であった除算演算を不要にする。
第4発明にあっては、同一フレーム数で変調する場合、同画素同士の時系列の階調順序を画素毎に変更する。これにより、同一階調で表示される隣接領域が大きくなることを防止してフリッカーの発生を抑制する。
第1発明、第5発明、及び第6発明にあっては、画像データにより表現される階調値に基づいて、時系列に構成された複数のフレームからなるフレーム群に含まれるフレーム数を変更する変更手段を備えることにより、フリッカーを招くことなく、従来のフレーム変調に比べて多階調で表示することができる。
第2発明にあっては、1画素を構成する多階調表示可能な複数のセル、及び画像データにより表現される階調値に基づいて、前記フレーム群毎に各画素のセルを個別に駆動する駆動手段を備えることにより、従来の面積変調に比べて多階調で表示することができる。
第3発明にあっては、画像データにより表現される階調値に基づいて、信号を出力する出力手段を備え、該出力手段で出力された信号に基づいて、前記フレーム数を変更するとともに、前記セルを駆動することにより、出力された信号により面積変調を含むフレーム変調を行うことができ、従来必要であった除算処理が不要になり、従来よりも回路を簡素化することができる。
第4発明にあっては、隣接する複数の画素からなる画素ブロック内の各画素の階調が同一であっても、画素同士の階調順序を変更することにより、画素間のフレーム毎の階調の組み合わせが変更されるため、フリッカーを一層低減することができる。
実施の形態1
以下、本発明を実施の形態を示す図面に基づいて説明する。図1は本発明に係る画像表示装置の例である液晶表示装置100の構成を示す概略図である。液晶表示装置100は、CPU1、ROM2、RAM3、記憶部4、信号入力部5、操作部6、ビデオメモリ7、バックライト電源回路8、液晶駆動回路9、バックライト10、液晶パネル11などを備えている。
以下、本発明を実施の形態を示す図面に基づいて説明する。図1は本発明に係る画像表示装置の例である液晶表示装置100の構成を示す概略図である。液晶表示装置100は、CPU1、ROM2、RAM3、記憶部4、信号入力部5、操作部6、ビデオメモリ7、バックライト電源回路8、液晶駆動回路9、バックライト10、液晶パネル11などを備えている。
液晶表示装置100は、信号入力部5に入力された映像信号に基づいて、液晶パネル11の表示面に映像を表示する機能を有する。映像信号としては、アナログ信号形式又はデジタル信号形式のいずれであってもよい。
CPU1は、バス12を介して上述のハードウエア各部と接続されてあり、それらを制御するとともに、ROM2に記憶された制御プログラムを、例えばSRAMで構成されるRAM3にロードすることにより、多階調表示などの処理を実行する。例えば、ROM2は、上述したように液晶表示装置100の動作に必要な各種プログラムを予め記憶している。
操作部6は、液晶表示装置100を操作するための各種のファンクションキーを備えている。ファンクションキーとしては、例えば、液晶パネル11を点灯させるための電源投入キー、バックライト10の光量を調整して表示面のブライトネスを設定するブライトネス設定キー、キャリブレーションを行うためのキャリブレーション実行キー、液晶パネル11での画像の表示処理を終了させる終了キーなどがある。
記憶部4は、LUT(Look Up Table)41a、41b、…を記憶している。LUT41a、41b、…は、入力された映像信号により表現される階調レベルと、その階調レベルに対応する液晶パネルへの入力レベルとが関連付けられたテーブルである。例えば、LUT41aは、映像信号として入力されるR(赤)、G(緑)、B(青)それぞれの8ビットを12ビットに変換する。変換された上位8ビットは、液晶パネルへの入力レベルとしての基本階調を表す。また、変換された下位4ビットは、FRC(Frame Rate Control)ビットとして、フレーム変調の変調周期(フレーム群に含まれるフレーム数)、及びフレーム変調パターン(フレーム群に含まれる各フレームの階調値を示すパターン)を決定する。また、LUT41a、41b、…には、変調周期(フレーム数)の上限値(例えば、8フレーム)を超えない変調周期が設定され、フリッカーの発生を防止する。なお、記憶されたLUT41a、41b、…は、CPU1の制御のもと、処理に応じて選択される。
信号入力部5は、映像信号線Lを介して外部のPC200に接続されており、PC200から出力された映像信号を受け取り、CPU1の制御のもと、受け取った映像信号をビデオメモリ7に記憶する。CPU1は、ビデオメモリ7に記憶された映像信号を、選択したLUT41a、41b、41c、…のいずれかで変換し、変換したビット信号(ビット列)を液晶駆動回路9へ出力する。
図2は液晶駆動回路9の構成を示すブロック図である。液晶駆動回路9は、インタフェース部91、デコード部92、フレーム変調回路93、ゲートドライバ94、ソースドライバ95などを備える。インタフェース部91は、例えば、LUT41aから出力される映像信号の上位8ビットを受け取り、受け取った映像信号をゲートドライバ94、ソースドライバ95へ出力する。
デコード部92は、LUT41aから出力される映像信号の下位4ビットを受け取り、受け取った4ビットのビット信号の組み合わせに応じて、フレーム変調の変調周期(例えば、8フレーム、7フレーム、6フレーム、5フレームなど)を特定するとともに、特定した変調周期における各フレームのいずれのフレームにおいて画素の階調(LUT41aから出力される映像信号の上位8ビットで表現される基本階調)を+1だけ階調を高くするかを示すフレーム変調パターンを特定する。これにより、デコード部92は、映像信号に基づいて、フレーム変調の変調周期を変更するとともに、フレーム変調パターンを変更することができる。デコード部92は、特定したフレーム変調の変調周期及びフレーム変調パターンをフレーム変調回路93へ出力する。
フレーム変調回路93は、フレーム変調の変調周期を計数するフレームカウンタなどを備え、デコード部92から入力された変調周期及びフレーム変調パターンに基づいて、液晶パネル11の表示をフレーム毎に書き換えるための駆動信号をゲートドライバ94、ソースドライバ95へ出力する。
ゲートドライバ94、ソースドライバ95は、CPU1の制御のもと、インタフェース部91から入力された映像信号(LUT41aの出力の上位8ビット)に基づいて、1フレームを構成する各画素の階調を基本階調として液晶パネル11を駆動する。また、ゲートドライバ94、ソースドライバ95は、CPU1の制御のもと、フレーム変調回路93から出力された駆動信号に基づいて、特定された変調周期内の各フレームをフレーム変調パターンに応じて、基本階調より+1だけ階調を高くするように液晶パネル11を駆動する。これにより、CPU1は、PC200から出力された映像信号の入力レベルに関連付けられた階調レベルで液晶パネル11の透過率を調整して映像の多階調表示をすることができる。
液晶パネル11は、一対のガラス基板が対向配置され、その間隙内に液晶物質である液晶層が形成された構造を有し、一方のガラス基板には複数の画素電極と、画素電極の夫々にドレインを接続したTFTとが、他方のガラス基板には共通電極が設けてある。TFTのゲート及びソースは、夫々ゲートドライバ94及びソースドライバ95の各出力段に順次接続されている。
液晶パネル11は、ゲートドライバ94から入力されたゲート信号によって各画素のTFTのオン/オフが制御され、ソースドライバ95から入力される出力電圧(液晶パネル11への入力レベル)をオン期間に各画素のTFTに印加することにより、液晶物質の電気光学特性によって決定される光透過率を制御して映像を階調表示する。液晶パネル11は一対の偏光板で挟まれ、さらにその背面に光源としてのバックライト10を配置してある。
バックライト電源回路8は、その出力電圧を調整する機能を有し、調整された電圧をバックライト10へ出力することにより、バックライト10から出射する光の輝度を調整する。これにより、液晶パネル11の表示面のブライトネスを調整することができる。
図3は液晶表示装置100の多階調表示方法の概念を示す概念図である。図において、四角形の枠は、1フレームを示す。1フレーム中には、所定数の画素が含まれ、各画素は、例えば、8ビットのビット信号により255階調の階調表示がなされる。模様入りのフレームと白ぬきのフレームとは、8ビットで表される階調レベルにおいて、1階調だけの差があるものとする。
フレーム変調による階調表現では、フレーム周期(図において、8フレーム、7フレーム、6フレーム、5フレーム)におけるいくつかのフレームの階調を+1だけ高い階調で表す。人間の目には、フレームが所定の垂直同期の周期で書き換えられる場合、複数のフレームの階調が合成されて認識されるため、結果として8ビットで表される階調(255階調)しか表示できない液晶パネルであっても、多階調を表示することができる。
図4は液晶表示装置100の多階調表示方法の多階調化を示す説明図である。図において、四角形の枠は、1フレームを示し、各フレームを表示画面での書き換え順に時系列に30フレーム並べたものである。1フレーム中には、所定数の画素が含まれ、各画素は、例えば、8ビットのビット信号により255階調の階調表示がなされる。模様入りのフレームと白ぬきのフレームとは、8ビットで表される階調レベルにおいて、1階調だけの差があるものとする。
従来、フレーム変調の変調周期が、例えば、8フレームの如く固定かつ単一な値を用いていたのに対し、本発明の多階調表示は、入力される映像信号に基づいて、フレーム変調の変調周期を変更したことに特徴がある。変調周期が、8フレームである場合、基本階調に対して階調を+1だけ高く表示させるフレームを1つから2つにすることにより、30フレーム当り8フレーム中の4フレーム分の階調差を生ずる。さらに変調周期を変更することにより、4フレーム分の階調差を補間することができる。例えば、変調周期を7フレーム、6フレーム、5フレームと変更した場合、基本階調に対して階調を+1だけ高く表示させるフレームを1つから2つにすることにより、30フレーム当り、5フレーム、5フレーム、6フレーム分の階調差を生ずることができ、多階調表示が可能になる。
図5はフレーム変調パターンの例を示す説明図である。図において、a〜h夫々は時系列に連続するフレームを示し、各フレームにおいて、「0」は基本階調を示し、「1」は基本階調よりも+1だけ階調が高いことを示す。例えば、最上段のフレーム変調パターンは、変調周期が8フレームであり、8フレーム中のすべてのフレームは、基本階調で表現されるものである。この場合、中間階調は、フレームa〜hの階調の和をフレーム数である「8」で除算した値「0.000」、すなわち、基本階調に等しくなる。
上から2段目のフレーム変調パターンは、変調周期が7フレームであり、7フレーム中のすべてのフレームは、基本階調で表現されるものである。この場合、中間階調は、フレームa〜gの階調の和をフレーム数である「7」で除算した値「0.000」、すなわち、基本階調に等しくなる。また、上から5段目のフレーム変調パターンは、変調周期が8フレームであり、8フレーム中、フレームa〜gは、基本階調で表現され、フレームhは、基本階調より+1だけ階調が高い。この場合、中間階調は、フレームa〜hの階調の和をフレーム数である「8」で除算した値「0.125」、すなわち、基本階調より、0.125だけ階調が高くなる。また、同様に、上から8段目のフレーム変調パターンは、変調周期が5フレームであり、5フレーム中、フレームa〜dは、基本階調で表現され、フレームeは、基本階調より+1だけ階調が高い。この場合、中間階調は、フレームa〜eの階調の和をフレーム数である「5」で除算した値「0.200」、すなわち、基本階調より、0.200だけ階調が高くなる。
図6はフレーム変調パターンとFRCビットとの関係を示す説明図である。図6で示されるフレーム変調パターンは、図5で示されたフレーム変調パターンの中から中間階調が理想中間階調に近い16通りのフレーム変調パターンを抽出したものであり、夫々のフレーム変調パターンを特定するためのFRCビットを対応付けて示している。図中の理想中間階調は、1階調を変調パターン数である「16」で等分した値を、FRCビットに対応した変調パターンの順番に対応させることにより求めている。なお、図において、16通りのフレーム変調パターンを示しているが、FRCビットが「0001」、「1111」である場合、フレーム変調パターンにより表される中間階調が理想中間階調に近いものがないため、夫々「0000」、「1110」と同じフレーム変調パターンを用いている。このため、図6では、実質的に14通りの中間階調の表示をすることができる。これにより、フレーム変調の変調周期が、8フレーム単一である場合には、2041階調の表示をすることができたのに対し、5フレーム〜8フレームの変調周期を可変することにより、3571階調(255階調×14+1)の多階調表示が可能になる。
上述のフレーム変調方式は、カラー表示用の液晶パネルであっても、モノクロ表示用の液晶パネルであっても用いることができる。モノクロ表示用の液晶パネルの場合、本発明のフレーム変調パターンにいわゆる面積変調を含めることができる。カラー表示用の液晶パネルは、RGBのカラーフィルタが1画素を構成する3つのセル(サブピクセル)上に形成されて1画素を表示するようになっており、カラー表示用の液晶パネルからRGBのカラーフィルタを取り除けば、1画素を3つのセルで表示することができるモノクロ用の液晶パネルになる。面積変調方式は、この1画素を構成する3つのセルを個別に駆動することにより、1画素の階調を多階調表示するものである。
図7は面積変調を含めたフレーム変調パターンの例を示す説明図である。図において、第1列目は、1画素を構成する第1セルの階調を示し、第2列目は、1画素を構成する第2セルの階調を示し、第3列目は、1画素を構成する第3セルの階調を示す。第3セルの階調は、時系列に連続するフレームa〜hで表される。図中、「0」は基本階調を示し、「1」は基本階調よりも+1だけ階調が高いことを示す。例えば、最上段のフレーム変調パターンは、画素を構成するすべてのセルは、基本階調で表示されるものである。この場合、中間階調は、「0.000」、すなわち、基本階調に等しくなる。
上から3段目のフレーム変調パターンは、変調周期が7フレームであり、第1セル及び第2セルは、基本階調で表示され、第3セルについては、フレームa〜fは、基本階調で表示され、フレームgは、基本階調より+1だけ階調が高い。この場合、中間階調は、「0.048」、すなわち、基本階調より、0.048だけ階調が高くなる。また、同様に、上から10段目のフレーム変調パターンは、変調周期が5フレームであり、第1セル及び第2セルは、基本階調で表示され、第3セルについては、5フレーム中、フレームa〜cは、基本階調で表現され、フレームd、eは、基本階調より+1だけ階調が高い。この場合、中間階調は、「0.133」、すなわち、基本階調より、0.133だけ階調が高くなる。
図8は面積変調を含めたフレーム変調パターンとFRCビットとの関係の例を示す説明図である。図8で示されるフレーム変調パターンは、図7で示されたフレーム変調パターンの中から中間階調が理想中間階調に近い32通りのフレーム変調パターンを抽出したものであり、夫々のフレーム変調パターンを特定するためのFRCビット(下位5ビット値)を対応付けて示している。この場合、LUTは、8ビットの入力データを13ビットに変換するものが用いられ、LUTの出力の上位8ビットにより基本階調を表現し、下位5ビットにより面積変調を含めたフレーム変調パターンを表現するようにしている。
これにより、フレーム変調の変調周期が、8フレーム単一である場合には、面積変調により6121階調の表示をすることができたのに対し、5フレーム〜8フレームの変調周期を可変することにより、8161階調(255階調×32+1)の多階調表示が可能になる。また、従来の面積変調による基本階調の算出には、除算(「3」で除算)処理が必要であったが、FRCビット(下位5ビットの組み合わせ)を用いることにより、除算回路が不要になり、回路を簡素化することができる。
図9は面積変調を含めたフレーム変調パターンとFRCビットとの関係の他の例を示す説明図である。図9で示されるフレーム変調パターンは、図7で示されたフレーム変調パターンの中から中間階調が理想中間階調に近い64通りのフレーム変調パターンを抽出したものであり、夫々のフレーム変調パターンを特定するためのFRCビット(下位6ビット値)を対応付けて示している。この場合、LUTは、8ビットの入力データを14ビットに変換するものが用いられ、LUTの出力の上位8ビットにより基本階調を表現し、下位6ビットにより面積変調を含めたフレーム変調パターンを表現するようにしている。なお、64通りのフレーム変調パターンのうち、10通りのフレーム変調パターンは、理想階調パターンに近似するため、実質的には、54通りのフレーム変調パターンが用いられることになる。
これにより、フレーム変調の変調周期が、8フレーム単一である場合には、面積変調により6121階調の表示をすることができたのに対し、5フレーム〜8フレームの変調周期を可変することにより、13771階調(255階調×54+1)の多階調表示が可能になる。また、従来の面積変調による基本階調の算出には、除算(「3」で除算)処理が必要であったが、FRCビット(下位6ビットの組み合わせ)を用いることにより、除算回路が不要になり、回路を簡素化することができる。
次に、本発明に係る液晶表示装置100の多階調表示方法をフローチャートを用いて説明する。図10は本発明の液晶表示装置100の多階調表示方法の処理の手順を示すフローチャートである。CPU1は、入力信号の有無を判定し(S11)、入力信号がない場合(S11でNO)、ステップS11の処理を続け、入力信号があるまで待機する。
入力信号がある場合(S11でYES)、CPU1は、入力信号を取得し(S12)、取得した入力信号をLUTで変換処理させる(S13)。CPU1は、LUTで変換されて出力された所定の上位ビットに基づいて、基本階調を特定し(S14)、所定の下位ビットに基づいて、フレーム変調の変調周期、フレーム変調パターンを特定する(S15)。なお、モノクロ表示用の場合には、フレーム変調パターンに面積変調も含まれる。
CPU1は、特定された変調周期、フレーム変調パターンに基づき、各フレームを順次書き換える(S16)。CPU1は、処理終了の要求の有無を判定し(S17)、処理終了要求がない場合(S17でNO)、ステップS12以降の処理を続ける。処理終了の要求がある場合(S17でYES)、CPU1は、処理を終了する。
以上説明したように、従来、フレーム変調の変調周期が、例えば、8フレームの如く固定かつ単一な値を用いていたのに対し、本発明にあっては、入力される映像信号に基づいて、フレーム変調の変調周期を変更することにより、階調差を補間して、従来よりも多階調で表示することができる。また、LUTから出力される所要の下位ビットに基づいて、面積変調を含めたフレーム変調パターンを設定することにより、除算回路が不要になり、回路構成を簡素化することができる。このように、本発明にあっては、医療分野、グラフィクス分野などのキャリブレーションを行う分野では特に有用であり、輝度・色ムラ補正を行う場合は、多階調処理による滑らかな階調表示が必須であり、多階調化できる本発明は、これらの分野で重要な役割を果たすものである。
上述の実施の形態においては、液晶表示装置100は、制御用のCPU1を内蔵する構成であったが、これに限定されるものではなく、例えば、CPU1、ROM2、RAM3、記憶部4などを別個のPCに組み込み、バックライト10、液晶パネル11などを備えたモニタ本体と分離して構成することも可能である。
上述の実施の形態において、フレーム変調パターンをいくつか例示したが、フレーム変調パターンは、これに限定されるものではなく、所望のフレーム変調パターンを用いることができる。
上述の実施の形態においては、入力信号が8ビットで表される255階調の例について説明したが、階調数は、これに限定されるものではなく、他の階調数を用いることもできる。
上述の実施の形態においては、基本階調に対して、+1だけ階調を高くして階調差を付ける構成であったが、これに限定されるものではなく、基本階調に対して、−1だけ階調を低くして階調差を付ける構成であってもよい。また、ある中間階調を表示するため、単一変調周期、単一パターンで表示するばかりでなく、異なる変調周期、異なるパターンを組み合わせて中間階調を表示してもよい。
実施の形態2
実施の形態1では、入力される映像信号に基づいて、フレーム変調の変調周期を変更する構成であったが、例えば、フレーム変調の変調周期が、フリッカーの発生を抑止する上限値以下であっても、フリッカーが僅かながら発生する場合がある。
実施の形態1では、入力される映像信号に基づいて、フレーム変調の変調周期を変更する構成であったが、例えば、フレーム変調の変調周期が、フリッカーの発生を抑止する上限値以下であっても、フリッカーが僅かながら発生する場合がある。
図11はフレーム群の各フレーム内の画素ブロックの階調例を示す説明図である。図において、画素ブロックは、例えば、隣接する9画素(3×3画素)で構成されているものとし、模様入りの画素と白ぬきの画素とは、8ビットで表される階調レベルにおいて、1階調だけの差があるものとする(例えば、白ぬきの画素が1階調高い)。フレーム変調の変調周期は、5フレームとする。図に示すように、5フレームの内、第1〜第4フレームにおいて、画素ブロック内の各画素の階調が同一であり、第5フレーム目で、1階調高く変調されている。この場合、9画素から構成される画素ブロック全体が同一階調で表示されるため、同一階調、同一周期で変化する領域が広がり、フリッカーが現われ易くなる。
このような問題点に対処するため、フレーム変調の変調周期内で、画素毎に階調順序を変更することにより、僅かなフリッカーの発生も抑止することが可能になる。
図12は各フレームにおける各画素の階調状態を示す説明図である。図12は図11に示す画素ブロックの階調例において、各画素の階調状態をA〜Eで示したものである。図に示すように、A〜E夫々は同一階調を表し、各フレームにおいて、画素ブロック内の各画素は同一階調である。
図13は変調周期内で各画素の階調順序の遷移ルールの例を示す説明図である。図において、A〜Eは、各画素の階調状態を示す。この場合、フレーム変調の変調周期は5フレームであるが、これに限定されるものではない。図13(a)に示すように、画素ブロック内の同一ライン内及び各フレーム間においては、A、B、C、D、E、A、…のように、階調状態を1ずつ変化させる。また、図13(b)に示すように、画素ブロック内のライン間においては、A、C、E、B、D、…のように階調状態を2ずつ変化させる。なお、ライン間において、階調状態を2ずつ変化させるのは、例えば、画素ブロック内で斜め方向に階調状態が重なる場合、斜め方向に流れる模様が発生する可能性があり、これを防止するためである。階調順序の遷移ルールとして、この両者のルールを用いて、各画素の階調順序(階調状態)を変化させる。
図14は図12の階調状態に遷移ルールを適用した場合の各画素の階調状態を示す説明図である。図12において、第1フレームの第1ラインの画素は、A、A、Aであり、これに上述の遷移ルールを適用すると、同一ライン内は、階調状態を1ずつ変化させるため、A、B、Cとなる。同様に、第1フレームの第2ラインの画素は、A、A、Aであり、これに上述の遷移ルールを適用すると、ライン間は、階調状態を2ずつ変化させ、ライン内は、階調状態を1ずつ変化させるため、A、A、AはC、D、Eとなる。同様に、第1フレームの第3ラインの画素は、A、A、Aであり、これに上述の遷移ルールを適用すると、ライン間は、階調状態を2ずつ変化させ、ライン内は、階調状態を1ずつ変化させるため、A、A、AはE、A、Bとなる。
また、第2フレームの第1ラインの画素は、B、B、Bであり、これに上述の遷移ルールを適用すると、同一ライン内は、階調状態を1ずつ変化させるため、B、C、Dとなる。同様に、第2フレームの第2ラインの画素は、B、B、Bであり、これに上述の遷移ルールを適用すると、ライン間は、階調状態を2ずつ変化させ、ライン内は、階調状態を1ずつ変化させるため、B、B、BはD、E、Aとなる。同様に、第2フレームの第3ラインの画素は、B、B、Bであり、これに上述の遷移ルールを適用すると、ライン間は、階調状態を2ずつ変化させ、ライン内は、階調状態を1ずつ変化させるため、B、B、BはA、B、Cとなる。以下同様に変化させることにより、図14の階調状態が得られる。
図15は階調順序を変更した後のフレーム群の各フレーム内の画素ブロックの階調例を示す説明図である。図15は図14の例を図11に適用した後の画素ブロックの階調例を示す。図に示すように、階調状態A〜Dに対して、階調状態Eは、+1だけ階調が高い。すなわち、模様入りの画素と白ぬきの画素とは、8ビットで表される階調レベルにおいて、1階調だけの差がある(例えば、白ぬきの画素が1階調高い)。第1フレームから第5フレームに至るまで、フレーム毎に、模様入りの画素と白ぬきの画素との組み合わせ、すなわち、画素毎に階調順序を変更することにより、同一階調、同一周期で変化する領域が広がることを防止する。
図11では、隣接する画素すべてが同一階調である場合を示したが、これに限定されるものではなく、隣接する画素すべてが同一階調でない場合であっても、本発明を適用することが可能である。
図16は隣接する画素が同一階調でない場合の各フレーム内の画素ブロックの階調例を示す説明図である。図において、画素ブロックは、例えば、隣接する9画素(3×3画素)で構成されているものとし、模様入りの画素と白ぬきの画素とは、8ビットで表される階調レベルにおいて、1階調だけの差があるものとする(例えば、白ぬきの画素が1階調高い)。フレーム変調の変調周期は、5フレームとする。図に示すように、左上の画素は、5フレーム中3フレームで、中央の画素は5フレーム中2フレームで、その他の画素は5フレーム中1フレームで、夫々+1だけ階調が高い。
図17は図16の階調順序を変更した後の各フレーム内の画素ブロックの階調例を示す説明図である。図において、画素ブロック内の模様入りの画素と白ぬきの画素とは、8ビットで表される階調レベルにおいて、1階調だけの差があるものとする(例えば、白ぬきの画素が1階調高い)。上述の図13で示した遷移ルールを適用することにより、同一階調の画素がフレーム毎に分散するため、フリッカーの発生が軽減されることになる。
図11及び図16では、同一の変調周期の場合について説明したが、これに限定されるものではなく、変調周期が異なる画素が画素ブロック内に含まれる場合であっても、本発明を適用することが可能である。
図18は変調周期が異なる画素が含まれる場合の各フレーム内の画素ブロックの階調例を示す説明図である。図において、画素ブロックは、例えば、隣接する9画素(3×3画素)で構成されているものとし、模様入りの画素と白ぬきの画素とは、8ビットで表される階調レベルにおいて、1階調だけの差があるものとする(例えば、白ぬきの画素が1階調高い)。また、網掛けの画素(図において、第2ラインの3つの画素、第3ラインの1、2番目の画素)が、異なる変調周期(5フレーム以外)の画素とする。
図19は図18の階調順序を変更した後の各フレーム内の画素ブロックの階調例を示す説明図である。図において、画素ブロック内の模様入りの画素と白ぬきの画素とは、8ビットで表される階調レベルにおいて、1階調だけの差があり、網掛けの画素(図において、第2ラインの3つの画素、第3ラインの1、2番目の画素)が、異なる変調周期(5フレーム以外)の画素である。上述の図13で示した遷移ルールを適用することにより、異なる変調周期の画素を除いて、同一変調周期(5フレーム)の画素同士で遷移ルールが適用され、同一階調の画素がフレーム毎に分散するため、フリッカーの発生が軽減されることになる。
図20は実施の形態2の液晶表示装置100の多階調表示方法の処理の手順を示すフローチャートである。CPU1は、入力信号の有無を判定し(S21)、入力信号がない場合(S21でNO)、ステップS21の処理を続け、入力信号があるまで待機する。
入力信号がある場合(S21でYES)、CPU1は、入力信号を取得し(S22)、取得した入力信号をLUTで変換処理させる(S23)。CPU1は、LUTで変換されて出力された所定の上位ビットに基づいて、基本階調を特定し(S24)、所定の下位ビットに基づいて、フレーム変調の変調周期、フレーム変調パターンを特定する(S25)。なお、モノクロ表示用の場合には、フレーム変調パターンに面積変調も含まれる。
CPU1は、特定された変調周期、フレーム変調パターンに基づき、対象の(特定された)変調周期での各画素の遷移状態を特定し(S26)、特定した遷移状態に応じて画素データの処理を行う(S27)。これにより、遷移ルールに従って、同一フレーム数で変調する画素同士の時系列の階調順序を画素毎に変更する。CPU1は、処理終了の要求の有無を判定し(S28)、処理終了要求がない場合(S28でNO)、ステップS22以降の処理を続ける。処理終了の要求がある場合(S28でYES)、CPU1は、処理を終了する。
上述の実施の形態では、画素ブロックとして、3×3画素の場合について説明したが、画素ブロックのサイズは、これに限定されるものではなく、製品に要求される機能、仕様などに応じて、サイズを変更することができる。また、ユーザの要求に応じて、画素ブロックのサイズを設定するように構成してもよい。
上述の実施の形態では、画素ブロック内で、階調を+1階調上げる画素を2つ設けるものであったが、前記画素の数は、2つに限定されるものではなく、1つでも、3つ以上であってもよい。また、1階調だけ階調差がある画素の配置(組み合わせ)は、一例であって、これに限定されるものではない。また、フレーム変調の変調周期が5フレームの場合で、説明したが、変調周期も5フレームに限定されるものではない。
1 CPU
2 ROM
3 RAM
4 記憶部
5 信号入力部
6 操作部
7 ビデオメモリ
8 バックライト電源回路
9 液晶駆動回路
10 バックライト
11 液晶パネル
41a、41b、41c LUT
91 インタフェース部
92 デコード部
93 フレーム変調回路
94 ゲートドライバ
95 ソースドライバ
2 ROM
3 RAM
4 記憶部
5 信号入力部
6 操作部
7 ビデオメモリ
8 バックライト電源回路
9 液晶駆動回路
10 バックライト
11 液晶パネル
41a、41b、41c LUT
91 インタフェース部
92 デコード部
93 フレーム変調回路
94 ゲートドライバ
95 ソースドライバ
Claims (6)
- 画像を表示する表示手段と、画像データに基づいて、時系列に構成された複数のフレームからなるフレーム群毎に画像の各画素の階調を変調する階調変調手段とを備える画像表示装置において、
画像データにより表現される階調値に基づいて、フレーム群に含まれるフレーム数を変更する変更手段を備えることを特徴とする画像表示装置。 - 前記表示手段は、
1画素を構成する多階調表示可能な複数のセルと、
画像データにより表現される階調値に基づいて、フレーム群毎に各画素のセルを個別に駆動する駆動手段と
を備えることを特徴とする請求項1に記載の画像表示装置。 - 画像データにより表現される階調値に対応する信号を出力する出力手段を備え、
前記変更手段及び駆動手段夫々は、
前記出力手段で出力された信号に基づいて、フレーム数を変更するとともに、前記セルを駆動すべくなしてあることを特徴とする請求項2に記載の画像表示装置。 - 同一フレーム数で変調する画素同士の時系列の階調順序を画素毎に変更する手段を備えることを特徴とする請求項1乃至請求項3のいずれかひとつに記載の画像表示装置。
- 画像を表示する表示手段と、画像データに基づいて、時系列に構成された複数のフレームからなるフレーム群毎に画像の各画素の階調を変調する階調変調手段とを備える画像表示装置の多階調表示方法において、
画像データにより表現される階調値に基づいて、フレーム群に含まれるフレーム数を変更することを特徴とする多階調表示方法。 - コンピュータに、画像データに基づいて、時系列に構成された複数のフレームからなるフレーム群毎に画像の各画素の階調を変調して多階調表示を実行させるためのコンピュータプログラムにおいて、
コンピュータを、
画像データにより表現される階調値に対応する信号を抽出する手段と、
抽出された信号に基づいて、フレーム群に含まれるフレーム数を特定する手段と、
特定されたフレーム毎に階調値を設定する手段と
して機能させることを特徴とするコンピュータプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005367057A JP2007171413A (ja) | 2005-12-20 | 2005-12-20 | 画像表示装置、多階調表示方法及びコンピュータプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005367057A JP2007171413A (ja) | 2005-12-20 | 2005-12-20 | 画像表示装置、多階調表示方法及びコンピュータプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007171413A true JP2007171413A (ja) | 2007-07-05 |
Family
ID=38298085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005367057A Pending JP2007171413A (ja) | 2005-12-20 | 2005-12-20 | 画像表示装置、多階調表示方法及びコンピュータプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007171413A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009139651A (ja) * | 2007-12-06 | 2009-06-25 | Casio Comput Co Ltd | 表示制御回路及びそれを備えた表示装置 |
WO2011065092A1 (ja) * | 2009-11-27 | 2011-06-03 | シャープ株式会社 | 液晶表示装置、テレビジョン受像機、液晶表示装置の表示方法 |
JP2020012912A (ja) * | 2018-07-13 | 2020-01-23 | パナソニックIpマネジメント株式会社 | 映像表示装置、および映像表示方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0659279A (ja) * | 1992-08-10 | 1994-03-04 | Fujitsu Ltd | 薄膜トランジスタの製造方法及び液晶表示装置の製造方法 |
JPH11352954A (ja) * | 1998-04-10 | 1999-12-24 | Fuji Photo Film Co Ltd | モノクロ画像表示装置 |
JP2000242239A (ja) * | 1999-02-23 | 2000-09-08 | Nec Corp | 液晶階調表示制御装置 |
JP2000276113A (ja) * | 1999-03-24 | 2000-10-06 | Casio Comput Co Ltd | 表示制御装置およびそのプログラム記録媒体 |
JP2001166742A (ja) * | 1999-12-07 | 2001-06-22 | Citizen Watch Co Ltd | 液晶表示装置 |
JP2003084732A (ja) * | 2000-12-27 | 2003-03-19 | Matsushita Electric Ind Co Ltd | マトリクス型表示装置とその駆動方法 |
JP2005010520A (ja) * | 2003-06-19 | 2005-01-13 | Sharp Corp | 液晶中間調表示方法及びその方法を用いた液晶表示装置 |
-
2005
- 2005-12-20 JP JP2005367057A patent/JP2007171413A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0659279A (ja) * | 1992-08-10 | 1994-03-04 | Fujitsu Ltd | 薄膜トランジスタの製造方法及び液晶表示装置の製造方法 |
JPH11352954A (ja) * | 1998-04-10 | 1999-12-24 | Fuji Photo Film Co Ltd | モノクロ画像表示装置 |
JP2000242239A (ja) * | 1999-02-23 | 2000-09-08 | Nec Corp | 液晶階調表示制御装置 |
JP2000276113A (ja) * | 1999-03-24 | 2000-10-06 | Casio Comput Co Ltd | 表示制御装置およびそのプログラム記録媒体 |
JP2001166742A (ja) * | 1999-12-07 | 2001-06-22 | Citizen Watch Co Ltd | 液晶表示装置 |
JP2003084732A (ja) * | 2000-12-27 | 2003-03-19 | Matsushita Electric Ind Co Ltd | マトリクス型表示装置とその駆動方法 |
JP2005010520A (ja) * | 2003-06-19 | 2005-01-13 | Sharp Corp | 液晶中間調表示方法及びその方法を用いた液晶表示装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009139651A (ja) * | 2007-12-06 | 2009-06-25 | Casio Comput Co Ltd | 表示制御回路及びそれを備えた表示装置 |
WO2011065092A1 (ja) * | 2009-11-27 | 2011-06-03 | シャープ株式会社 | 液晶表示装置、テレビジョン受像機、液晶表示装置の表示方法 |
US8976096B2 (en) | 2009-11-27 | 2015-03-10 | Sharp Kabushiki Kaisha | Liquid crystal display device, television receiver, and display method for liquid crystal display device |
US9318041B2 (en) | 2009-11-27 | 2016-04-19 | Sharp Kabushiki Kaisha | Liquid crystal display device, television receiver, and display method for liquid crystal display device |
JP2020012912A (ja) * | 2018-07-13 | 2020-01-23 | パナソニックIpマネジメント株式会社 | 映像表示装置、および映像表示方法 |
JP7065458B2 (ja) | 2018-07-13 | 2022-05-12 | パナソニックIpマネジメント株式会社 | 映像表示装置、および映像表示方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4143323B2 (ja) | 液晶表示装置 | |
JP4980508B2 (ja) | 液晶表示装置、モノクローム液晶表示装置、コントローラ、および画像変換方法 | |
JP5036694B2 (ja) | バックライト駆動回路及びその駆動方法 | |
JP4758491B2 (ja) | 色順次表示方式液晶表示装置 | |
KR101115046B1 (ko) | 화상표시장치 및 화상표시방법 | |
US20030184508A1 (en) | Liquid crystal display and driving method thereof | |
JP5593921B2 (ja) | 液晶表示装置 | |
JP2007183545A (ja) | フィールドシーケンシャルカラー型液晶表示装置及びその駆動方法 | |
KR101386266B1 (ko) | 프레임 레이트 제어부. 그 제어 방법 및 이를 구비한 액정표시장치 | |
JP2009086054A (ja) | 透過型液晶表示装置 | |
JP5308540B2 (ja) | 表示装置、及び表示装置の駆動方法 | |
JP2001242828A (ja) | 多階調表現のための画像表示装置、液晶表示装置、および画像表示方法 | |
JP2003050566A (ja) | 液晶表示装置 | |
JP2019008019A (ja) | 信号処理装置及びそれを備える表示装置 | |
JP2014112180A (ja) | 表示装置、電子機器及び表示装置の駆動方法 | |
JP4874931B2 (ja) | 表示装置 | |
US7911431B2 (en) | Liquid crystal display device and method of driving the same | |
JP2006171761A (ja) | 表示装置及びその駆動方法 | |
JP5906631B2 (ja) | 表示装置、表示方法および電子機器 | |
JP4515021B2 (ja) | 表示装置 | |
JP2005331942A (ja) | 液晶表示装置及びその駆動方法 | |
TW202201381A (zh) | 可應用於在顯示模組中進行亮度增強的設備 | |
JP5358918B2 (ja) | 液晶表示素子の駆動方法 | |
JP2009511995A (ja) | カラー画素データを記憶してディスプレイを駆動する方法及びその実行手段、及びこの方法を用いた表示装置 | |
JP2007171413A (ja) | 画像表示装置、多階調表示方法及びコンピュータプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Effective date: 20091117 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20100316 Free format text: JAPANESE INTERMEDIATE CODE: A02 |