JP2007043444A - 半導体集積回路 - Google Patents

Abstract

【課題】本発明は、電流ばらつきによる特性ばらつきを削減し、低消費電力化の可能な受信機用半導体集積回路を提供することを目的とする。
【解決手段】本発明の半導体集積回路は、バイアス電流検出回路および電流制御回路を設け、バイアス電流が多い場合には高周波回路の電流を削減し、バイアス電流が少ない場合には高周波回路の電流を多くすることにより、高周波回路の特性劣化を防ぐとともに電流の削減を図り低消費電力化が可能となる。
【選択図】図１

Description

本発明は、低消費電力化が可能な半導体集積回路に関し、特に、半導体集積回路内の電流ばらつきによる特性ばらつきを補正する回路に関する。

近年、携帯電話に代表される携帯機器にさまざまな受信機が搭載されてきており、受信機で消費される消費電力の大幅削減が要求されるようになってきている。例えばアナログテレビジョン受信機に使用される受信機は従来数百ｍＷから１Ｗを越すものもあり電池で駆動される携帯機器には不向きであった。しかしながら、今後登場する携帯向けデジタルテレビジョン受信機では、従来にない大幅な低消費電力が要求されるようになってきており受信機部は１００ｍＷ以下が要求される。

この要求に応えるべく受信機を構成する回路の大半は半導体集積回路内に取り込まれるようになってきており半導体集積回路（以下ＩＣと略記）で消費される電力が受信機の消費電力を決めることになる。

ところが、ＩＣの製造プロセスはばらつきが大きく、場合によっては消費電力で±２０％以上のばらつきが出ることがあり電流の最小・最大値が１．５倍以上ばらつくことになる。受信機の回路性能は高周波回路部分の性能が影響するが、高周波回路の電流値は他のバイアス回路、低周波回路に比較して多く、トランジスタ１個で数ｍＡ以上の電流を必要とする場合もあり高周波回路の電流を減らすことがより低消費電力化に効果的である。さらに高周波回路では特性が回路内の電流値に依存する場合が多く、特に局部発振器等の発振回路では電流削減による発振ストップという致命的な問題が発生する。このため、電流の削減は電流ばらつきの最小値によって制限され低消費電力化の課題のひとつとなっている。したがって、低消費電力化には電流ばらつきを抑えることが重要な手段のひとつとなる。

従来、高周波回路の電流値については、特性優先から十分なマージンをもって設定されており、多すぎる場合には温度上昇を防ぐための目的で低消費化が実施されてきた。たとえば特許文献１では受信電界によって消費電流の切り替え温度の上昇を抑える対策を実施している。しかしながら、ＩＣ製造上のばらつきによる電流ばらつきが原因の特性劣化を対策する手段はとられていないのが現状である。
特開平９−１０７２９９号公報

この課題を解決するため、従来は高周波回路自体の電流削減をする方法がとられているが、前述の如く電流のばらつきにより下限での特性劣化の問題があり電流ばらつきのマージンを確保する必要性から電流ばらつきがＩＣの低消費電力化の障害となっている。

また、製造工程でのばらつきの削減または選別によりばらつきを削減しているが、コストアップにつながり、生産性も悪くなるという問題があった。

上記課題を解決するために、本発明は、所望の周波数の放送信号を受けるアンテナ回路に接続され、前記放送信号を所定の中間周波信号またはベースバンド信号に変換する受信部と、前記受信部内部に流れるバイアス電流を検出する電流検出部と、前記電流検出部の出力に応じて前記受信部内の高周波回路のバイアス電流を制御する電流制御回路とを備える半導体集積回路であることを第１の特徴とする。

本発明の第１の特徴によれば、ＩＣ内のバイアス電流値の大小を検出し、電流がセンター値よりも少なく、高周波回路の特性が劣化する場合にはこの高周波回路の電流を増加し特性劣化を防ぐことが可能となる。また、センター値よりも多い場合にはその高周波回路の電流を削減でき低消費電力化が可能な半導体集積回路が得られる。

本発明の第２の特徴は、所望の周波数の放送信号を受けるアンテナ回路に接続され、前記放送信号を所定の中間周波信号またはベースバンド信号に変換する混合器と、前記放送信号に応じた周波数の信号を発生する局部発振器と、前記局部発振器の出力を受けて前記混合器に局部発振信号を供給するバッファ回路と、前記局部発振器の出力を分周する分周器と、前記局部発振器出力が所定の周波数となるように前記分周器の出力を受けて動作するＰＬＬ回路と、前記混合器の出力を受けて中間周波またはベースバンド信号処理をする中間周波信号処理部と、前記混合器、局部発振器、分周器、ＰＬＬ回路及び中間周波信号処理部へ定電流を供給する基準電流源と、前記基準電流源の電流値を検出するバイアス電流検出部と、前記バイアス電流検出部の出力に応じて前記混合器、局部発振器、分周器、ＰＬＬ回路及び中間周波信号処理部の電流値を制御する電流制御回路とを備える半導体集積回路であることである。

本発明の第２の特徴によれば、ＩＣ内のバイアス電流値の大小を検出し、電流がセンター値よりも少なく、前記混合器、局部発振器、バッファ回路、分周器、ＰＬＬ回路等の高周波回路の特性が劣化する場合にはこれらブロックの電流を増加し特性劣化を防ぐことが可能となる。また、設計値よりも多い場合にはこれらブロックの電流を削減でき低消費電力化が可能な半導体集積回路が得られる。

本発明の第３の特徴は、本発明の第１又は第２の特徴の半導体集積回路において、基準電圧源と第１の抵抗により生成される第１及び第２の電流源と、前記第１の電流源に接続され、前記第１の抵抗と同等の構造を持つ第２の抵抗と、前記第２の電流源に接続された第３の抵抗とを備え、前記第２及び第３の抵抗に発生する電圧差を検出して前記半導体集積回路内のバイアス電流値を検出するものである。

本発明の第３の特徴によれば、第３の抵抗に絶対精度の高い抵抗、たとえばＩＣ外の高精度抵抗を用いることにより内部の抵抗および外部の抵抗に発生する電圧を検出してＩＣ内の電流値が検出でき、高周波回路の電流調節が可能となり低消費電力化が可能な半導体集積回路が得られる。

本発明の第４の特徴は、本発明の第１又は第２の特徴の半導体集積回路において、第１の基準電圧源と第２の基準電圧源との間に配置された第１の抵抗と、前記第１の抵抗に流れる電流と同等の電流が流れ、一方の電極が前記第２の基準電圧源に接続される第２の抵抗とを備え、前記第１及び第２の抵抗の両端に発生する電圧差を検出して前記半導体集積回路内のバイアス電流値を検出するものである。

本発明の第４の特徴によれば、第２の抵抗に絶対精度の高い抵抗、たとえばＩＣ外の高精度抵抗を用いることにより内部の抵抗および外部の抵抗に発生する電圧を検出してＩＣ内の電流値が検出でき、高周波回路の電流調節が可能となり低消費電力化が可能な半導体集積回路が得られる。

本発明の第５の特徴は、本発明の第１又は第２の特徴の半導体集積回路において、前記電流制御回路による電流制御は、バイアス電流値が少ない場合にエミッタフォロワの電流を増加させ、バイアス電流値が多い場合にはエミッタフォロワの電流を減少させるように制御するものである。

本発明の第５の特徴によれば、エミッタフォロワの電流値が少ない場合には電流を増加し、バッファ回路としての周波数特性を向上させ他の回路の電流が少ないときでも高周波特性を確保し、電流が多い場合には周波数特性を大きく劣化させることなく電流を減らすことが可能で低消費電力化が可能な半導体集積回路が得られる。

本発明の第６の特徴は、本発明の第１又は第２の特徴の半導体集積回路において、前記電流制御回路による電流制御は、バイアス電流値が少ない場合にソースフォロワの電流を増加させ、バイアス電流値が多い場合にはソースフォロワの電流を減少させるように制御するものである。

本発明の第６の特徴によれば、ソースフォロワの電流値が少ない場合には電流を増加し、バッファ回路としての周波数特性を向上させ他の回路の電流が少なくなっても高周波特性を確保し、電流が多い場合には周波数特性を大きく劣化させることなく電流を減らすことが可能で低消費電力化が可能な半導体集積回路が得られる。

本発明の第７の特徴は、本発明の第１又は第２の特徴の半導体集積回路において、前記電流制御回路による電流制御は、バイアス電流値が少ない場合に前記局部発振器の電流を増加させ、バイアス電流値が多い場合には前記局部発振器の電流を減少させるように制御するものである。

本発明の第７の特徴によれば、局部発振器の電流値が少ない場合には電流を増加し他の回路の電流が少なくても局部発振器が停止することがないよう電流を流すことができ、電流が多い場合には特性を大きく劣化させることなく電流を減らすことが可能で低消費電力化が可能な半導体集積回路が得られる。

本発明の第８の特徴は、本発明の第２の特徴の半導体集積回路において、前記電流制御回路による電流制御は、バイアス電流値が少ない場合に前記混合器の電流を増加させ、バイアス電流値が多い場合には前記混合器の電流を減少させるように制御するものである。

本発明の第８の特徴によれば、混合器の電流値が少なくなって入力ダイナミックレンジが狭くなった場合には電流を増加させ、入力ダイナミックレンジを拡大し、電流が多い場合には入力ダイナミックレンジが許容される範囲で電流を削減できて低消費電力化が可能な半導体集積回路が得られる。

本発明の第９の特徴は、本発明の第１又は第２の特徴の半導体集積回路において、前記電流制御回路による電流制御は、バイアス電流値が少ない場合に差動増幅器の電流を増加させ、バイアス電流値が多い場合には差動増幅器の電流を減少させるように制御するものである。

本発明の第９の特徴によれば、差動増幅器の電流値が少なくなってゲインが下がった場合には電流を増加させ、ゲインをあげ、電流が多い場合にはゲインが許容される範囲で電流を削減できて低消費電力化およびゲインばらつきの削減が可能な半導体集積回路が得られる。

本発明の第１０の特徴は、本発明の第２の特徴の半導体集積回路において、前記電流制御回路の出力に切り替え回路を設け、前記電流制御回路の出力に応じて前記切り替え回路により前記混合器、局部発振器、分周器、ＰＬＬ回路及び中間周波信号処理部の電流を切り替えて電流の制御をするものである。

本発明の第１０の特徴によれば、高周波ブロックの電流値が少なくなって特性が下がった場合、電流値を容易に変更できない場合でも切り替えスイッチを設けることによって抵抗値または回路を切り替えることが可能となり低消費電力化が可能な半導体集積回路が得られる。

本発明によれば、従来の集積回路にバイアス電流検出部および電流制御回路を設け、ＩＣの生産上避けられない電流ばらつきを検出し、高周波回路の電流値が少ない場合には高周波回路の電流を増加し、電流が多い場合には高周波回路の電流を減らすことにより電流ばらつきを抑え、消費電力の低減が図れる半導体集積回路が構成できる。

本発明によれば、従来の集積回路にバイアス電流検出部および電流制御回路を設け、ＩＣの生産上避けられない電流ばらつきを検出し、高周波回路の電流値が少ない場合には高周波回路の電流を増加し、電流が多い場合には高周波回路の電流を減らすことにより電流ばらつきを抑え、消費電力の低減が図れる半導体集積回路が構成できる。

本発明によれば、ＩＣ内部のバイアス電流をＩＣ内部に構成する抵抗と外部の高精度抵抗に流すことによって生じる電圧差でバイアス電流のばらつきを検出し、電流制御回路によって各高周波回路の電流値が多い場合には電流を減らし、少ない場合には電流を増加させて高周波特性を改善することによって電流ばらつきを改善し低消費電力化が可能な半導体集積回路を構成できる。

本発明によれば、ＩＣ内部のバイアス電流をＩＣ内部に構成する抵抗と外部の高精度抵抗に流すことによって生じる電圧差でバイアス電流のばらつきを検出し、電流制御回路によって各高周波回路の電流値が多い場合には電流を減らし、少ない場合には電流を増加させて高周波特性を改善することによって電流ばらつきを改善し低消費電力化が可能な半導体集積回路を構成できる。

本発明によれば、従来の集積回路にバイアス電流検出部および電流制御回路を設け、高周波回路内のエミッタフォロワの電流を制御することにより電力の低減が図れる半導体集積回路が構成できる。

本発明によれば、従来の集積回路にバイアス電流検出部および電流制御回路を設け、高周波回路内のソースフォロワの電流を制御することにより電力の低減が図れる半導体集積回路が構成できる。

本発明によれば、従来の集積回路にバイアス電流検出部および電流制御回路を設け、局部発振回路の電流を制御することにより電力の低減が図れる半導体集積回路が構成できる。

本発明によれば、従来の集積回路にバイアス電流検出部および電流制御回路を設け、混合器の電流を制御することにより電力の低減が図れる半導体集積回路が構成できる。

本発明によれば、従来の集積回路にバイアス電流検出部および電流制御回路を設け、差動増幅器の電流を制御することにより電力の低減が図れる半導体集積回路が構成できる。

本発明によれば、従来の集積回路にバイアス電流検出部および電流切り替え回路を設け、高周波回路の電流値が少ない場合には電流の大きな回路に切り替えて高周波回路の電流を増加し、電流が多い場合には電流の少ない回路に切り替えて高周波回路の電流を減らすことにより電流ばらつきを抑え、消費電力の低減が図れる半導体集積回路が構成できる。

以下、本発明の実施の形態について図面を参照しながら説明する。

（第１の実施の形態）
図１は、本発明の第１の実施形態における半導体集積回路のブロック図である。図１において、本実施形態の半導体集積回路１００は、アンテナ回路１と、受信部２と、バイアス電流検出部３と、電流制御回路４とから構成される。

アンテナ回路１は、通常、同調回路、ＡＧＣ及びＲＦ増幅器を含む。但し、ＲＦ増幅器については半導体集積回路１００内に取り込まれる場合もある。受信部２の出力端子５からは低周波のベースバンド信号あるいは中間周波信号が出力される。

以上のように構成された本実施形態の半導体集積回路１００の動作を説明する。

図１において、アンテナ１４から入力された放送信号はアンテナ回路１で所望のチャンネルが選択され、アンテナ回路１内のＲＦ増幅器で増幅し、受信部２へ入力される。ＲＦ増幅器は通常ＡＧＣ機能も合わせてもっており、半導体集積回路１００へ過大入力が入らないように動作する。受信部２では入力された信号を後段の信号処理部へ送るため適当な周波数変換、レベル設定を行う。図１では後段の信号処理部は省略してある。

バイアス電流検出部３では半導体集積回路１００内の高周波回路に流れるバイアス電流の絶対値を検出する。その検出信号は、電流制御回路４を通じて受信部２内の高周波回路の電流値を、電流が少なく特性が不十分な場合には電流を増加させるよう動作し、電流値が少ない場合には特性の劣化が許容できる範囲で電流値を減少させる様動作する。

（第２の実施の形態）
次に、本発明の第２の実施形態について説明する。

図２は、本発明の第２の実施形態における半導体集積回路のブロック図である。図２において図１と同じ部分には同じ番号をつけてある。

図２の半導体集積回路１００では、ＲＦ増幅器６を回路１００内に配置するが、回路１００の外部に配置される場合もある。更に、回路１００は、混合器７と、中間周波信号処理部８と、局部発振器出力を混合器に入力するためのレベル調整等を行うバッファ回路１０と、局部発振器１１と、局部発振器出力を分周する分周器１２と、局部発振器を所定の周波数で発振させるＰＬＬ回路１３と、基準電源回路９と、バイアス電流検出部３と、電流制御回路４を備える。

以上のように構成された本実施形態の半導体集積回路１００の動作を説明する。

図２において、アンテナ１４から入力された放送信号はアンテナ回路１で所望のチャンネルが選択され、半導体集積回路１００へ入力される。入力された受信信号はＲＦ増幅器６で増幅され、通常ＡＧＣ機能により次段以降に過大入力が入らないように動作する。混合器（ＭＩＸ）７では入力された信号を後段の中間周波信号処理部（ＩＦ）８へ送るため適当な周波数変換、レベル設定を行う。中間周波信号処理部８の出力は後段の映像・音声信号処理部へ入力される。図２では、後段の映像・音声信号処理部は省略してある。

一方、局部発振器(ＯＳＣ)１１、分周器（ＤＩＶ）１２、ＰＬＬ回路１３では受信チャンネルに応じた局部発振周波数を発振させるように動作し、局部発振器１１からは受信信号と中間周波数との差の周波数の信号が出力され、バッファ回路(ＯＳＣＢＵＦ)１０によって混合器７に最適な発振信号レベルに変換されて混合器７に入力され受信信号と掛け算され、中間周波信号またはベースバンド信号が端子５から出力される。

基準電源(ＶＲＥＦ)９は半導体集積回路１００内の各ブロックへ定電流を供給する電源回路であり、バイアス電流検出部３でバイアス電流が検出される。このバイアス電流が大きい場合には電流制御回路４で各ブロックへの電流を減少させるように動作し、バイアス電流が小さい場合には電流制御回路４で各ブロックへの電流を増加させるように動作する。

この半導体集積回路１００内でＲＦ増幅器６、混合器７、局部発振器１１、分周器１２、局部発振バッファ回路１０、更に場合によっては中間周波信号処理部８は、一般に、扱う周波数が高く使用される回路であり、バイアス電流値が周波数に依存して多くなり特性に関しても電流に大きく依存している。これは高周波回路が半導体集積回路１００内部の寄生容量による影響を下げるため内部で使用される抵抗値を下げ、電流を増やす傾向があり、受信機で重要なゲイン、ＮＦ、ダイナミックレンジ等の特性は一般に電流が大きいほうがよくなるためである。

したがって半導体集積回路１００内で消費される電力はこの高周波回路での消費電力が支配的となり高周波回路の電流を下げることが低消費電力化の有効な手段のひとつとなる。ここで、電源電圧を下げることによっても低消費電力化は図れるが、携帯機器では電源に電池を使用する場合が多く、電池の電圧から降圧する効率を考慮すると必ずしも低消費化が効率的に実施されることはなく、消費電流値自体を下げることが低消費電力化にははるかに有効である。

この電流を削減する際に障害となるのが半導体集積回路１００の生産上生じる電流値のばらつきである。抵抗値、トランジスタのＨｆｅ等のばらつきにより通常１５％から２０％程度の電流ばらつきを生じる。受信機の性能を考慮した場合に、ばらつきセンターではもちろん電流最小値に近い場合に特性確保がされる必要があるため、バイアス電流値の設定は電流ばらつきの最小値を基準に設計マージンをみて設定することになりセンター値から２０％以上の電力増加を考慮しなければならない。したがって、低消費電力化についてはセンター値を抑えることに加えて電流ばらつきに対する対策が必要となる。電流が下がった場合は消費電力としては下がるため対策が不要にも思われるが前述のように電流値が下がった場合の対策も必要となる。

本発明の第２の実施形態の半導体集積回路１００ではバイアス電流を検出してバイアス電流値が大きい場合にはバイアス電流値を下げ、小さい場合にはバイアス電流値を上げることが可能で電流ばらつきを抑えることに加えて高周波回路の特性確保も可能となる。

（第３の実施の形態）
次に、本発明の第３の実施形態について説明する。

図３は、本発明の半導体集積回路に用いるバイアス電流検出部および電流制御回路の具体的な回路構成を示す図である。

図３において、Ｑ１，Ｑ２，Ｑ３およびＱ４はカレントミラーを構成するトランジスタ、Ｑ５およびＱ６は差動増幅器を構成するトランジスタ、Ｑ７，Ｑ８およびＱ９はカレントミラーを構成するトランジスタ、Ｑ１２およびＱ１３ならびにＱ１４およびＱ１５は同じくカレントミラーを構成するトランジスタ、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５およびＲ６は抵抗、Ｒ７はＩＣ外の絶対精度の高い抵抗、２４，２５は定電流源、２６はＩＣの端子、２１は電源端子、２２は接地端子、２８は高周波回路、２３は電流出力端子、２０は定電圧端子でＩＣ内またはＩＣ外部から供給される。１０１はバイアス電流検出部、１０２は電流制御回路を表す。

図３において、Ｑ１６のエミッタ電圧Ｖ０は定電圧２０からＱ１６のベース・エミッタ間電圧下がった電圧になりほぼ一定電圧となる。このＱ１６のエミッタ電圧を抵抗Ｒ１で割った電流がＱ１のコレクタ電流として流れる。Ｑ２，Ｑ３およびＱ４はＱ１とカレントミラーを構成するためそれぞれのコレクタ電流は等しくなる。したがってＱ５のベース電圧Ｖ１はＲ２・Ｉ１となり、Ｑ６のベース電圧Ｖ２はＲ７・Ｉ１となる。Ｑ５，Ｑ６で構成される差動増幅器の入力電圧は次式で与えられる。

Ｖ１−Ｖ２＝Ｒ２・Ｉ１−Ｒ７・Ｉ１
一方、Ｉ１＝Ｖ０／Ｒ１で与えられるからＶ１−Ｖ２は次式となる。

Ｖ１−Ｖ２＝（Ｒ２／Ｒ１）・Ｖ０−（Ｒ７／Ｒ１）・Ｖ０
ここで、半導体集積回路内の抵抗値がばらついた場合を考えると、上式右辺第一項のＲ２／Ｒ１は同じ回路内に構成されるため相対ばらつきは低くこの比はほぼ一定となる。また、右辺第二項のＲ７／Ｒ１は異なる種類の抵抗の比となり、Ｒ７は絶対精度が高い抵抗を用いることによって１／Ｒ１に比例する値となりＶ１−Ｖ２は回路内の電流のばらつきに応じた電圧差が生じることになる。回路内部のバイアス電流ばらつきは複数要因があるが内部に構成される抵抗値のばらつきが最も大きな要因となるため本発明のような方法がバイアス電流検出には有効である。

ここでＲ２のセンター値をＲ７に等しくすることによってばらつきがない場合にはＶ１−Ｖ２＝０となる。

次に、Ｒ１がセンター値に比べて大きい場合にはＩ１はセンター値に比べて小さくなり、このとき上式よりＶ１−Ｖ２＞０となる。また、Ｒ１がセンター値より小さい場合にはＩ１はセンター値よりも大きくなるためＶ１−Ｖ２＜０となる。このＶ１−Ｖ２をＱ５およびＱ６で構成される差動増幅器で電圧・電流変換してＱ１０およびＱ１１のカレントミラー回路を通じてバイアス電流値のばらつき検出出力がＱ１１のコレクタ電流として出力される。

次に、Ｑ１１のコレクタ電流はＱ７，Ｑ８，Ｑ９で構成されるカレントミラー回路によってＱ８，Ｑ９のコレクタ電流は電流値のばらつきに応じた電流が流れることになる。上記説明より、電流値がセンター値に比べて大きい場合にはＶ１−Ｖ２＜０となるためＱ１１のコレクタ電流はセンター値よりも小さくなり、電流値がセンター値よりも小さい場合にはＶ１−Ｖ２＞０となりＱ１１のコレクタ電流はセンター値よりも大きくなる。

Ｑ４のコレクタ電流はＱ１４，Ｑ１５で構成されるカレントミラー回路によって高周波回路２８に電流が供給される。また、Ｑ９のコレクタ電流はＱ１２，Ｑ１３で構成されるカレントミラー回路によって高周波回路２８に供給されるが、Ｑ１３のコレクタ電流は上記の説明によりＱ１４の電流がセンター値よりも大きい場合には少なくなり、Ｑ１４の電流がセンター値よりも小さい場合にはＱ１３のコレクタ電流は大きくなる。したがって高周波回路２８の電流はもとのバイアス電流やＱ１４のコレクタ電流が増減してもＱ１３のコレクタ電流によって補正されることになる。補正量については、差動増幅器のエミッタ抵抗またはＲ４，Ｒ５，Ｒ６の比を変えることにより決定される。

高周波回路２８以外に補正する回路がある場合にはＱ８のようにカレントミラー回路により補正電流を供給することにより補正が可能である。ここで、高周波回路２８のバイアス回路はバイアス電流検出部１０１と同じカレントミラー回路から取っているが、基本的に半導体集積回路内の抵抗値は相対ばらつきが低いため高周波回路のバイアス源として別の電流源のものを使用しても同等の効果が得られる。

（第４の実施の形態）
次に、本発明の第４の実施形態について説明する。

図４において図３と同じ機能のものには同じ符号を付けてある。１５は定電圧端子、Ｑ１７はＮＰＮトランジスタ、Ｒ１０は抵抗でＱ１７にバイアス電流を供給する。

図４において、定電圧１５からＶＢＥ上がったＱ１７のコレクタ・ベースの電圧は定電圧であるためＱ１６のエミッタもＱ１６，Ｑ１７のＶＢＥの差を無視すれば定電圧となる。したがってＲ２を流れる電流は定電圧をＲ２で割った電流が流れ、この電流はＱ１６のコレクタを通してＱ１，Ｑ３およびＱ４で構成されるカレントミラー回路によりＲ７にも同じ電流が流れることになる。ここで、Ｒ２の両端の電圧すなわちＱ１６のエミッタの電圧とＲ２の両端の電圧の差は図３で説明した場合と同様にバイアス電流のばらつきに応じた電圧が発生するためこの電圧差をＱ５，Ｑ６で構成される差動増幅器でおよびＱ１０，Ｑ１１で構成されるカレントミラー回路で電流に変換すればＱ１１からバイアス電流のばらつきに応じた電流出力が得られる。

次に、Ｑ４のコレクタ電流はＱ１４，Ｑ１５で構成されるカレントミラー回路によって高周波回路２８に電流が供給される。また、Ｑ９のコレクタ電流はＱ１２，Ｑ１３で構成されるカレントミラー回路によって高周波回路２８に供給されるが、Ｑ１３のコレクタ電流は図３の説明と同様にしてＱ１４の電流がセンター値よりも大きい場合には少なくなり、Ｑ１４の電流がセンター値よりも小さい場合にはＱ１３のコレクタ電流は大きくなる。したがって、高周波回路２８の電流はもとのバイアス電流やＱ１４のコレクタ電流が増減してもＱ１３のコレクタ電流によって補正されることになる。補正量については、差動増幅器のエミッタ抵抗またはＲ４，Ｒ５，Ｒ６の比を変えることにより決定される。

（第５の実施の形態）
次に、本発明の第５の実施形態について説明する。

本実施形態の半導体集積回路では、高周波信号の通過するエミッタフォロワの電流が少ない場合には電流制御回路でエミッタフォロワの電流を増加する補正を加え特性の維持を図り、エミッタフォロワの電流が多い場合には電流を減少させる補正を加え電流ばらつきを抑えることによって消費電力を下げるようにしている。

図５はエミッタフォロワ回路を示したもので、図３と同じ機能のものは同じ番号を付けてある。図５では、３３はバイアス電流入力端子、３５はＩＣの端子、３４は出力端子、Ｑ２０はエミッタフォロワトランジスタ、３２は入力端子、Ｃ１は出力端子３４に付く寄生容量である。エミッタフォロワは高周波回路の段間によく用いられるバッファ回路であり、出力側につく寄生容量分によって信号波形が歪み、ゲインが低下する。周波数、寄生容量値に比例して歪みは大きくなる。そして、電流を増加させることによりこれは改善される。特に半導体集積回路の端子から出力される場合には大きな寄生容量（Ｃ１）がつくため大きな電流値を必要とし、ばらつきによって電流値が低下すればゲインが低下するため十分に大きな電流を流しておく必要がある。本実施形態ではバイアス電流の低下を検出して電流が少ない場合には電流制御回路により、Ｑ１３によってエミッタフォロワの電流を増加させ、電流が少ない場合にはＱ１３によって電流を減少させエミッタフォロワの電流を補正し特性の変動を抑えかつ電流のばらつきを抑えることが可能である。

（第６の実施の形態）
次に、本発明の第６の実施形態について説明する。

本実施形態の半導体集積回路では、高周波信号の通過するソースフォロワの電流が少ない場合には電流制御回路でソースフォロワの電流を増加する補正を加え特性の維持を図り、ソースフォロワの電流が多い場合には電流を減少させる補正を加え電流ばらつきを抑えることによって消費電力を下げるようにしている。

図６はソースフォロワ回路を示したもので、図３および図５と同じ機能のものは同じ番号を付けてある。図６において、Ｍ１はソースフォロワＦＥＴ、Ｍ２およびＭ３はカレントミラー回路を構成するＦＥＴである。ソースフォロワはエミッタフォロワと同様、高周波回路の段間によく用いられるバッファ回路であり、出力側につく寄生容量分によって信号波形の歪みゲインが低下し、周波数、寄生容量値に比例して歪みは大きくなる。そして、電流を増加させることによってこの現象は改善される。特に半導体集積回路の端子から出力される場合には大きな寄生容量（Ｃ１）がつくため大きな電流値を必要とし、ばらつきによって電流値が低下すればゲインが低下するため十分に大きな電流を流しておく必要がある。本発明ではバイアス電流の低下を検出して電流が少ない場合には電流制御回路により、Ｍ１によってソースフォロワの電流を増加させ、電流が多い場合にはＭ１によって電流を減少させソースフォロワの電流を補正し特性の変動を抑えかつ電流のばらつきを抑えることが可能である。

（第７の実施の形態）
次に、本発明の第７の実施形態について説明する。

本実施形態の半導体集積回路では、局部発振器の電流が少ない場合には電流制御回路で局部発振器の電流を増加する補正を加え特性の維持を図り、局部発振器の電流が多い場合には電流を減少させる補正を加え電流ばらつきを抑えることによって消費電力を下げるようにしている。

図７は局部発振器の例を示したもので、図３と同じ機能のものは同じ番号を付けてある。図７で１８はバイアス電流入力端子、Ｌ１，Ｌ２およびＣ２は共振回路を構成するインダクタンスおよびコンデンサ、Ｑ１８，Ｑ１９は発振器を構成するトランジスタ、１６，１７は発振出力端子である。

受信機に用いられる発振器は発振周波数が高く、良い位相ノイズ特性が要求されるためＬＣ共振回路を用いたＬＣ発振器が用いられる。この種の発振器の場合、特性が電流に依存することはもちろんであるが、電流が低下すると発振停止という致命的な問題が発生する。したがって発振が停止しないように電流値は十分にマージンを持って設定されるため低消費電力化が難しいブロックとなっている。

本実施形態の発振器ではバイアス電流の大小を検出してＱ１３によりバイアス電流が少ない場合には電流が増加するよう補正電流を流し、バイアス電流が多い場合には補正回路により電流を減少させ、発振器の特性の維持を図るとともに電流のばらつきを抑え、低消費電力化を図ることが可能である。

（第８の実施の形態）
次に、本発明の第８の実施形態について説明する。

本実施形態の半導体集積回路では混合器の電流が少ない場合には電流制御回路で混合器の電流を増加する補正を加え特性の維持を図り、混合器の電流が多い場合には電流を減少させる補正を加え消費電力を下げることによって電流ばらつきを抑えるようにしている。

図８は混合器の例を示したもので、図３と同じ機能のものは同じ番号を付けてある。図８で１８はバイアス電流入力端子、Ｑ２４，Ｑ２５，Ｑ２６，Ｑ２７，Ｑ２８，Ｑ２９は掛け算器を構成するトランジスタ、Ｒ１３はエミッタ抵抗、４３，４４は受信信号入力端子、４１，４２は局部発振信号入力端子、３９，４０は混合器出力端子である。

図８において受信信号入力端子４３，４４から入力された受信信号は、局部発振信号入力端子４１，４２から入力された局部発振信号と掛け算され、混合器出力端子３９，４０から出力される。このとき受信信号の周波数ｆｄと局部発振信号の周波数ｆｌからｆｄ＋ｆｌ、ｆｄ−ｆｌの周波数成分の信号が出力されるが通常ｆｄ＋ｆｌの周波数の成分はフィルタで除かれｆｄ−ｆｌの成分のみが後段へ出力される。図８ではフィルタは省略してある。

この混合器の特性としては変換利得の他にＮＦ、ダイナミックレンジ等があるが、いずれも電流値に依存し一般に電流値が少ないほど特性が劣化する。例えば、ＮＦについてはＱ２４，Ｑ２５で発生するノイズとＲ１３で発生する熱雑音の影響が大きく、Ｑ２４，Ｑ２５で発生するノイズについては電流に依存する。したがって製造ばらつきにより電流が低下した場合には特性が劣化する。

本実施形態の混合器ではバイアス電流を検出してＱ１３により混合器の電流が少ない場合には電流が増加するよう補正電流を流し、混合器の電流が多い場合には補正回路により電流を減少させ、混合器に流れる電流を一定に保ち特性の維持を図るとともに電流のばらつきを抑えることで低消費電力化が可能となる。

（第９の実施の形態）
次に、本発明の第９の実施形態について説明する。

本実施形態の半導体集積回路では差動増幅器の電流が少ない場合には電流制御回路で差動増幅器の電流を増加する補正を加え特性の維持を図り、差動増幅器の電流が多い場合には電流を減少させる補正を加え電流ばらつきを抑えることにより消費電力を下げるようにしている。

図９は差動増幅器の例を示したもので、図３と同じ機能のものは同じ番号を付けてある。図９で１８はバイアス電流入力端子、Ｑ２２，Ｑ２３は差動増幅器を構成するトランジスタ、Ｒ１１，Ｒ１２はコレクタ抵抗、３７，３８は入力端子、４５，４６は出力端子である。差動増幅器は局部発振器と混合器の間に入る局部発振バッファ回路に使用したり、局部発振信号を分周してＰＬＬ回路へ入力するための分周回路などに使用される。差動増幅器の場合、電流値はゲインと出力振幅に影響し、電流の低下はゲイン低下、出力振幅低下につながり特性の劣化となる。

本実施形態の差動増幅器では流れるバイアス電流値を検出してＱ１３によりバイアス電流が少ない場合には差動増幅器の電流が増加するよう補正電流を流し、バイアス電流が多い場合には補正回路により差動増幅器の電流を減少させ特性の維持を図るとともに電流のばらつきを抑えることによって低消費電力化が可能となる。

（第１０の実施の形態）
次に、本発明の第１０の実施形態について説明する。

本実施形態の半導体集積回路では高周波回路に電流切り替え回路を設け、電流が少ない場合には電流が多くなるように切り替え、多い場合には電流が少なくなるように切り替えて電流ばらつきを抑え、低消費電力化を図るようにしている。

図１０はエミッタフォロワ回路の例を示したもので、図３と同じ機能のものは同じ符号を付けてある。Ｑ２０はエミッタフォロワトランジスタ、Ｒ９はエミッタ抵抗、Ｒ８はエミッタ抵抗であり、スイッチングトランジスタＱ２１のコレクタに接続される。３６は電流制御回路出力でバイアス電流値が小さい場合にはＨ電圧を出力しＱ２１をＯＮさせ、Ｒ８がＲ９と並列にＱ２０のエミッタに入りＱ２０の電流が増加する。また、電流値が大きい場合には電流制御回路出力３６はＬ電圧が出力され、Ｑ２１はＯＦＦしＱ２０のエミッタにはＲ９のみが入る。Ｒ９，Ｒ８の大きさを制御する電流値に合わせて設定すればＱ２０の電流のばらつきを削減することができる。

高周波回路の中にはバイアス電流を定電流源で与えることが難しい場合、抵抗によって電流を決めている場合があり、本発明の構成が有効である。また、マッチング等の影響で電流制御の難しいような場合には電流値が大小複数の回路を用意しておき電流検出回路の出力により電流値が大小の回路を切り替えて使用することが可能である。

以上説明したように、本発明は、受信機等高周波回路を内蔵する半導体集積回路の低消費電力を図るのに有用である。

本発明の第１の実施形態の半導体集積回路のブロック図 本発明の第２の実施形態の半導体集積回路のブロック図 本発明の半導体集積回路の電流検出回路及び電流制御回路の構成を示す図 本発明の半導体集積回路の電流検出回路及び電流制御回路の構成を示す図 本発明の半導体集積回路のエミッタフォロワ回路の構成を示す図 本発明の半導体集積回路のソースフォロワ回路の構成を示す図 本発明の半導体集積回路の局部発振器の構成を示す図 本発明の半導体集積回路の混合器の構成を示す図 本発明の半導体集積回路の差動増幅器の構成を示す図 本発明の半導体集積回路の電流制御回路の構成を示す図

符号の説明

１ アンテナ回路
２ 受信部
３ バイアス電流検出部
４ 電流制御回路
５ 受信部出力端子
６ ＲＦ増幅器
７ 混合器
８ 中間周波信号処理部
９ 基準電源
１０ 局部発振バッファ回路
１１ 局部発振器
１２ 分周器
１３ ＰＬＬ回路
１４ アンテナ
１５ 定電圧端子
１６，１７ 出力端子
１８ バイアス電流入力端子
２０ 定電圧端子
２１ 電源端子
２２ 接地端子
２３ 電流出力端子
２４，２５ 電流源
２６，３５ ＩＣの端子
２７ ＩＣ外部の接地端子
２８ 高周波回路
３２，３７，３８，４１，４２，４３，４４ 信号入力端子
３３ バイアス電流入力端子
３４，３９，４０，４５，４６ 信号出力端子
３６ 電流制御信号入力端子
１００ 半導体集積回路
１０１ バイアス電流検出部
１０２ 電流制御回路
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８，Ｑ９ ＰＮＰトランジスタ
Ｑ１０，Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４，Ｑ１５，Ｑ１６，Ｑ１７，Ｑ１８，Ｑ１９，Ｑ２０，Ｑ２２，Ｑ２３，Ｑ２４，Ｑ２５，Ｑ２６，Ｑ２７，Ｑ２８，Ｑ２９，Ｑ１５１ ＮＰＮトランジスタ
Ｍ１，Ｍ２，Ｍ３，Ｍ４ ＦＥＴ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ８，Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３ ＩＣ内部の抵抗
Ｒ７ ＩＣ外部の高精度抵抗
Ｌ１，Ｌ２ インダクタンス
Ｃ１，Ｃ２ 容量

Claims (10)

1. 所望の周波数の放送信号を受けるアンテナ回路に接続され、前記放送信号を所定の中間周波信号またはベースバンド信号に変換する受信部と、
   前記受信部内部に流れるバイアス電流を検出する電流検出部と、
   前記電流検出部の出力に応じて前記受信部内の高周波回路のバイアス電流を制御する電流制御回路と
   を備えることを特徴とする半導体集積回路。
2. 所望の周波数の放送信号を受けるアンテナ回路に接続され、前記放送信号を所定の中間周波信号またはベースバンド信号に変換する混合器と、
   前記放送信号に応じた周波数の信号を発生する局部発振器と、
   前記局部発振器の出力を受けて前記混合器に局部発振信号を供給するバッファ回路と、
   前記局部発振器の出力を分周する分周器と、
   前記局部発振器出力が所定の周波数となるように前記分周器の出力を受けて動作するＰＬＬ回路と、
   前記混合器の出力を受けて中間周波またはベースバンド信号処理をする中間周波信号処理部と、
   前記混合器、局部発振器、分周器、ＰＬＬ回路及び中間周波信号処理部へ定電流を供給する基準電流源と、
   前記基準電流源の電流値を検出するバイアス電流検出部と、
   前記バイアス電流検出部の出力に応じて前記混合器、局部発振器、分周器、ＰＬＬ回路及び中間周波信号処理部の電流値を制御する電流制御回路と
   を備えることを特徴とする半導体集積回路。
3. 基準電圧源と第１の抵抗により生成される第１及び第２の電流源と、
   前記第１の電流源に接続され、前記第１の抵抗と同等の構造を持つ第２の抵抗と、
   前記第２の電流源に接続された第３の抵抗と
   を備え、前記第２及び第３の抵抗に発生する電圧差を検出して前記半導体集積回路内のバイアス電流値を検出することを特徴とする請求項１又は２記載の半導体集積回路。
4. 第１の基準電圧源と第２の基準電圧源との間に配置された第１の抵抗と、
   前記第１の抵抗に流れる電流と同等の電流が流れ、一方の電極が前記第２の基準電圧源に接続される第２の抵抗と
   を備え、前記第１及び第２の抵抗の両端に発生する電圧差を検出して前記半導体集積回路内のバイアス電流値を検出することを特徴とする請求項１又は２記載の半導体集積回路。
5. 前記電流制御回路による電流制御は、バイアス電流値が少ない場合にエミッタフォロワの電流を増加させ、バイアス電流値が多い場合にはエミッタフォロワの電流を減少させるように制御することを特徴とする請求項１又は２記載の半導体集積回路。
6. 前記電流制御回路による電流制御は、バイアス電流値が少ない場合にソースフォロワの電流を増加させ、バイアス電流値が多い場合にはソースフォロワの電流を減少させるように制御することを特徴とする請求項１又は２記載の半導体集積回路。
7. 前記電流制御回路による電流制御は、バイアス電流値が少ない場合に前記局部発振器の電流を増加させ、バイアス電流値が多い場合には前記局部発振器の電流を減少させるように制御することを特徴とする請求項１又は２記載の半導体集積回路。
8. 前記電流制御回路による電流制御は、バイアス電流値が少ない場合に前記混合器の電流を増加させ、バイアス電流値が多い場合には前記混合器の電流を減少させるように制御することを特徴とする請求項２記載の半導体集積回路。
9. 前記電流制御回路による電流制御は、バイアス電流値が少ない場合に差動増幅器の電流を増加させ、バイアス電流値が多い場合には差動増幅器の電流を減少させるように制御することを特徴とする請求項１又は２記載の半導体集積回路。
10. 前記電流制御回路の出力に切り替え回路を設け、前記電流制御回路の出力に応じて前記切り替え回路により前記混合器、局部発振器、分周器、ＰＬＬ回路及び中間周波信号処理部の電流を切り替えて電流の制御をすることを特徴とする請求項２記載の半導体集積回路。

Images