JP2006324477A - 受動素子内蔵配線板およびその製造方法 - Google Patents

Abstract

【課題】絶縁層と、該絶縁層上に設けられた導体回路パターンと、該導体回路パターンの一部である抵抗素子電極および抵抗体からなる抵抗素子を有する受動素子内蔵配線板において、抵抗体の形状の設計が容易で、かつ形成後の抵抗値ばらつきが小さい抵抗の受動素子内蔵配線板及びその製造方法を提供すること。
【解決手段】抵抗素子は、少なくとも一つの抵抗体と、抵抗素子電極とが、それぞれの端面でのみ接続していることを特徴とする受動素子内蔵配線板であって、その抵抗素子の製造方法が、抵抗体を設ける部分として前記導体回路パターンの一部である抵抗素子電極の端面のみが露出するようにレジスト層を開口させる工程と、レジスト層開口部に抵抗ペーストを充填する工程と、レジスト層の厚みを超えてはみ出した抵抗ペーストを除去する工程とを少なくとも含む受動素子内蔵配線板の製造方法である。
【選択図】図１

Description

本発明は多層配線板に係り、抵抗素子、キャパシタなど受動素子を内蔵した受動素子内蔵配線板及びその製造方法に関する。

電子機器の小型化、高密度実装化とともに、それに用いる配線板の小型化、軽量化、高密度配線化が進んでいる。これに伴い、従来表面実装されていた抵抗素子を印刷抵抗体として、配線板の内層に形成する、抵抗内蔵配線板が開発されつつある。これによって、抵抗素子の実装面積が減り、高密度配線化が可能となる。特許文献１には積層プレス方式（ラミネ−ト方式）により多層化し、内層配線層に印刷抵抗体を設けて多層の配線板を形成することが記載されている。配線板は、導体回路パターンからなる配線層と、絶縁層とを、その順に積層し、絶縁層を貫通する導体層を介して通電された、配線回路を形成したものである。複数の導体層による層構成の場合は、多層配線板であり、導体回路パターンおよび抵抗素子、キャパシタ等受動素子をそれぞれ有する配線層を層構成に用いた場合を受動素子内蔵配線板とした。

従来技術について図を用いて説明する。図４は従来の抵抗内蔵配線板の側断面図を示したものである。この図において、ベースとなる配線板２上には、導体回路パターン１が形成され、抵抗用銀電極１０を介して、両端の導体回路パターン１が抵抗体３により配線され回路を形成した部分図である。なお、前記回路部分の表面に絶縁層９で保護されている。

図４からわかるように、抵抗体３と導体回路パターン１の接続点は、導体回路パターン端面だけでなく、抵抗用銀電極１０および導体回路パターン上に覆うように存在する。このため、抵抗体の内部の電場が予想し難く、あらかじめ設定した抵抗値に合致する抵抗体の形状を設計することが困難であり、かつ抵抗素子形成後に抵抗値ばらつきが生じやすいという問題点がある。また、印刷後の抵抗ペーストの断面形状は四角ではなく、丸みを帯びた形状であるため厚さの制御が困難である。このため、抵抗体形状を設計することが困難であり、また形成後の抵抗値ばらつきが生じやすいという問題点もある。

また、誘電体ペーストをスクリーン印刷によって形成する内蔵キャパシタの誘電体層においても、印刷後の誘電体ペーストの断面形状は四角ではなく、丸みを帯びた形状であるため、厚さの制御が困難で、あらかじめ設定した容量に誘電体形状を設計することが困難である。それとともに、形成後の容量ばらつきが生じやすいという問題点がある（特許文献２参照）。

以下に公知文献を記す。
特開昭６１−７６９６号公報 特開平７―３０７５４２号公報

本発明の目的は、上記従来の問題点を解消することにあり、設定した抵抗値に合わせて、抵抗体の形状の設計が容易で、かつ形成後の抵抗値ばらつきが小さい抵抗素子と、設定した容量値に合わせて、誘電体の形状の設計が容易で、かつ形成後の容量値ばらつきが小
さいキャパシタを有する受動素子内蔵配線板及びその製造方法を提供することを目的とする。

本発明の請求項１に係る発明は、絶縁層と、該絶縁層上に設けられた導体回路パターンと、該導体回路パターンの一部である抵抗素子電極および抵抗素子電極間を接続する抵抗体からなる抵抗素子を有する受動素子内蔵配線板において、前記抵抗体と抵抗素子電極はそれぞれの端面でのみ接続していることを特徴とする受動素子内蔵配線板である。

本発明の請求項２に係る発明は、前記導体回路パターンはその一部としてさらにキャパシタ第一電極を有し、該キャパシタ第一電極上に形成された誘電体と、該誘電体上にキャパシタ第二電極を有することを特徴とする請求項１記載の受動素子内蔵配線板である。

本発明の請求項３に係る発明は、絶縁層と、該絶縁層上に設けられた導体回路パターンと、該導体回路パターンの一部である抵抗素子電極および抵抗素子電極間を接続する抵抗体からなる抵抗素子を有する受動素子内蔵配線板の製造方法において、抵抗素子の形成は少なくとも以下の工程により行われることを特徴とする受動素子内蔵配線板の製造方法である。
（ａ）前記絶縁層および導体回路パターン上にレジスト層を形成する工程。
（ｂ）抵抗体を設ける部分として前記導体回路パターンの一部である抵抗素子電極の端面のみが露出するように、レジスト層を開口させる工程。
（ｃ）レジスト層開口部に抵抗ペーストを充填する工程。
（ｄ）レジスト層の厚みを超えてはみ出した抵抗ペーストを除去する工程。
（ｅ）抵抗ペーストを硬化させて抵抗体とする工程。
（ｆ）レジスト層を除去する工程。

本発明の請求項４に係る発明は、前記（ａ）前記絶縁層および導体回路パターン上に前記レジスト層を形成する工程が、レジスト層の厚さを抵抗体の厚さと等しい厚さに制御するために予め膜厚が調整された材料を用いることを特徴とする請求項３記載の受動素子内蔵配線板の製造方法である。

本発明の請求項５に係る発明は、前記（ｃ）レジスト層開口部に抵抗ペーストを充填する工程の前に、抵抗体と接することになる抵抗素子電極端面に予め金属めっきを行う工程を追加することを特徴とする請求項３、又は４記載の受動素子内蔵配線板の製造方法である。

本発明の請求項６に係る発明は、前記（ｄ）レジスト層の厚みを超えてはみ出した抵抗ペーストを除去する工程が、レジスト層の厚みを超えてはみ出した抵抗ペーストを除去しつつ、抵抗ペースト上面を平坦化する工程であることを特徴とする請求項３乃至５のいずれか１項記載の受動素子内蔵配線板の製造方法である。

本発明の請求項７に係る発明は、絶縁層と、該絶縁層上に設けられた導体回路パターンと、該導体回路パターンの一部であるキャパシタ第一電極、誘電体およびキャパシタ第二電極からなるキャパシタを有する受動素子内蔵配線板の製造方法において、キャパシタの形成は少なくとも以下の工程により行われることを特徴とする受動素子内蔵配線板の製造方法である。
（ａ）前記絶縁層および導体回路パターン上にレジスト層を形成する工程。
（ｂ）誘電体を設ける部分として前記導体回路パターンの一部であるキャパシタ第一電極の端面のみが露出するように、レジスト層を開口させる工程。
（ｃ）レジスト層開口部に誘電体ペーストを充填する工程。
（ｄ）レジスト層の厚みを超えてはみ出した誘電体ペーストを除去する工程。
（ｅ）誘電体ペーストを硬化させて誘電体とする工程。
（ｆ）レジスト層を除去する工程。
（ｇ）前記誘電体上にキャパシタ第二電極を形成する工程。

本発明の請求項８に係る発明は、前記（ａ）前記絶縁層および導体回路パターン上にレジスト層を形成する工程が、レジスト層の厚さを誘電体の厚さと等しい厚さに制御するために予め膜厚が調整された材料を用いることを特徴とする請求項７記載の受動素子内蔵配線板の製造方法である。

本発明の請求項９に係る発明は、前記（ｄ）レジスト層の厚みを超えてはみ出した誘電体ペーストを除去する工程が、厚みを超えてはみ出した誘電体ペースト部分を除去しつつ、誘電体ペースト上面を平坦化する工程であることを特徴とする請求項７、又は８記載の受動素子内蔵配線板の製造方法である。

本発明の製造方法によれば、導体回路パターンの電極の端面のみが抵抗材料に接することにより、設計値どおりに正確な抵抗値の抵抗体が作れる。なお、抵抗体と抵抗素子電極は配線板にほぼ平行な上面と、自体が載置されている支持体（すなわち絶縁層）に接する底面と、上面と底面をつないで配線板或いは支持体に対してほぼ垂直となる側面とを有する。ここではこの側面を端面と呼ぶ。

本発明の製造方法によれば、抵抗ペーストからなる抵抗体及び誘電体ペーストからなる誘電体は、その膜厚を所定厚の制御が安易となり、且つ表面を平滑にするために、形成後の抵抗値及び容量値のばらつきが小さい受動素子内蔵配線板が製造できる。

本発明の製造方法によれば、抵抗値及び容量値は、設定した合わせて、その形状の設計が容易で、かつ形成後のばらつきが小さい製造方法である。

本発明によれば、各抵抗ペーストの種類だけ異なるマスクを用いてレジストをパターニングし、抵抗ペーストを充填、レジスト剥離の工程を繰り返すことにより、異なる抵抗ペーストにより抵抗体が形成された抵抗素子を同一面に形成できる。あるいは、複数の抵抗素子に対応する開口部に対し、ディスペンサー等で抵抗ペーストを充填することで、同一面上に、種類の異なる抵抗ペーストから形成された抵抗体を有する抵抗素子を一回のマスキングで形成することができる。また、薄い厚みの抵抗体を有する抵抗素子を先に、より厚い抵抗体を有する抵抗素子を後に形成することで、抵抗体の厚みの異なる抵抗素子を同一面上に形成することができる。同様にして、同一面上に、それぞれ誘電体を形成する誘電体ペーストの異なるキャパシタを複数形成することができる。また、誘電体の厚みの異なるキャパシタを複数形成することができる。さらに、あらかじめ設ける素子電極の構造と、開口部に充填するペーストを選択することによって、同一面上に、抵抗素子とキャパシタ素子を一回、あるいは複数回のマスキングで形成することができる。

以下に本発明の実施の形態を詳細に説明する。

まず抵抗素子を内蔵したときの製造の工程について、図１に用いて説明する。

図１（ａ）は、ガラスエポキシ基板などの支持体上にパターニングした金属の導体回路パターン１及び導体回路パターンの一部である抵抗素子電極２１を有する配線板２である。

図１（ｂ）は、配線板２に、ラミネートなどの方法で感光性樹脂からなるレジスト層８を形成する。ここで、レジスト層８の厚さは、所望の抵抗体の厚さと等しい厚さに形成する。また、前記レジスト層は、あらかじめ膜厚を調整するため、所定の厚さの感光性のドライフィルムをレジストとして用いることが好ましい。

次に、図１（ｃ）は、形成したレジスト層へマスクを用いて露光し、硬化する工程、および現像する工程により、レジスト層の抵抗体設置部の開口部１１を形成する。

このときに、抵抗体と接する導体回路パターンの端面に、無電解めっき法などで、銀、金などの金属の電極を形成することで抵抗体と導体回路パターン界面の電気接続信頼性を向上することが望ましい。

図１（ｄ）は、レジスト開口部に、例えばファーネスブラックなどのカーボンブラックとエポキシなどの樹脂からなるカーボンペーストなどの抵抗ペーストを充填する。又は、開口部を含むレジスト全面に塗布する場合もある。抵抗ペースト３は、レジスト層８厚さ以上の厚さに充填することが望ましい。

図１（ｅ）は、レジスト層厚さ以上にはみ出た抵抗ペースト３、もしくは開口部からあらわれたレジスト層上の抵抗ペースト３をドクターバーなどで除去する。この時、単にはみ出した抵抗ペーストを除去するだけでなく抵抗ペーストの上面をレジスト上面の高さにあわせ、さらに抵抗ペースト上面を平坦化するようにすると精度良く抵抗体が形成できるため好ましい。ドクターバーを用いて、抵抗ペーストの充填および除去を同時に行うことも可能である。

次に、レジストの耐熱温度以下の温度で抵抗ペーストをオーブンなどで熱硬化する。抵抗ペーストの硬化温度がレジストの耐熱温度以上である場合には、レジストの耐熱温度以下の温度で仮硬化し、抵抗ペーストの形状を安定化させる。

次に、図１（ｆ）は、レジスト層８を配線板２から剥離する。その後、抵抗ペーストが仮硬化状態である場合には、所定温度で硬化する。このようにして抵抗体３を形成する。必要に応じてレーザートリミングなどを行い、抵抗値を調整し、抵抗ペーストからなる抵抗体３を形成した配線板２が形成する。なお、さらに、絶縁層などの上層を積層し、以上のような工程を繰り返し抵抗素子を内蔵する多層の配線板を形成する（図上省略）。

図１（ｆ）で示すように、本発明の抵抗素子２０は、導体回路パターン１の一部である抵抗素子電極２１と、その抵抗素子電極２１の間に抵抗体３が配置され、抵抗体３とそれぞれの抵抗素子電極２１では端面でのみ接続している。

前記抵抗体の形成において、異なる種類の抵抗ペーストを同一面に形成するときには、各抵抗ペースト種にあわせたマスクを用いて、レジストを開口し、レジスト剥離後に工程を繰り返して、同一面に形成することも可能である。あるいは、複数の抵抗素子に対応する開口部に対し、ディスペンサー等で抵抗ペーストを充填することで、同一面上に、種類の異なる抵抗ペーストから形成された抵抗体を有する抵抗素子を一回のマスキングで形成することができる。また、薄い厚みの抵抗体を有する抵抗素子を先に、より厚い抵抗体を有する抵抗素子を後に形成することで、抵抗体の厚みの異なる抵抗素子を同一面上に形成することができる。

次にキャパシタを内蔵したときの実施の工程について、図２に用いて説明する。

図２（ａ）は、ガラスエポキシ基板などの支持体上にパターニングした金属の導体回路パターン１及び導体回路パターンの一部であるキャパシタ第一電極３１を有する配線板２である。

図２（ｂ）は、配線板２に、ラミネートなどの方法で感光性樹脂からなるレジスト層８を形成する。ここで、レジスト層厚から導体回路パターン厚を引いた厚さは、誘電体の厚さと等しい厚さに形成する。

次に、図２（ｃ）は、形成したレジスト層へマスクを用いて露光し、硬化する工程、および現像する工程により、レジスト層の誘電体設置部の開口部１１を形成する。

図２（ｄ）は、レジスト開口部１１に、例えばチタン酸バリウムなどの誘電体フィラーとエポキシなどの樹脂からなる誘電体ペーストを充填する。又は開口部を含むレジスト全面に塗布する場合もある。誘電体ペーストは、レジスト層厚さ以上の厚さに充填することが望ましい。

図２（ｅ）は、レジスト層厚さ以上にはみ出た誘電体ペースト、もしくはレジスト層状の誘電体ペーストをドクターバーなどで除去し、誘電体５上面とレジスト層８との段差をなくすようにする。ドクターバーを用いることで、誘電体ペーストの充填および除去を同時に行うことも可能である。

レジストの耐熱温度以下の温度で誘電体ペーストをオーブンなどで熱硬化する。誘電体ペーストの硬化温度がレジストの耐熱温度以上である場合には、レジストの耐熱温度以下の温度で仮硬化し、誘電体ペーストの形状を安定化させる。

図２（ｆ）は、レジスト層８を配線板２から剥離する。その後、誘電体ペーストが仮硬化状態である場合には、所定温度で硬化する。誘電体ペーストからなる誘電体５を形成した後、キャパシタの第二電極をスクリーン印刷、無電解めっきなど公知の方法で形成し、導体回路パターンの所定部と接続後、絶縁層などの上層を積層する。多層基板においては、以上のような工程を繰り返す。このようにしてキャパシタを内蔵した配線板を形成する。

前記誘電体の形成において、異なる種類の誘電体ペーストを同一面に形成するときには、各誘電体ペースト種にあわせたマスクを用いて、レジストを開口し、レジスト剥離後に工程を繰り返して、誘電体を同一面に形成することも可能である。あるいは、複数のキャパシタに対応する開口部に対し、ディスペンサー等で誘電体ペーストを充填することで、同一面上に、種類の異なる誘電体ペーストから形成された誘電体を有するキャパシタを一回のマスキングで形成することができる。また、薄い厚みの誘電体を有するキャパシタを先に、より厚い誘電体を有するキャパシタを後に形成することで、誘電体の厚みの異なるキャパシタを同一面上に形成することができる。

図３は、抵抗素子及びキャパシタを内蔵する本発明の受動素子内蔵配線板の構造を示す側断面図である。

図３は、抵抗素子と、キャパシタを内蔵する受動素子内蔵配線板である。導体回路パターン１の抵抗体設置部に抵抗素子電極２１間を接続するように抵抗体３が形成、導体回路パターン１の誘電体設置部であるキャパシタ第一電極３１上に誘電体５が形成されている。配線板２の上には、導体回路パターンが形成され、図右側にキャパシタ３０が形成され、左側に抵抗素子２０が形成されている。前記キャパシタは、キャパシタ第一電極３１の表面上に誘電体５が形成され、該誘電体５の表面上と他方の導体回路パターン上とはキャ
パシタ第二電極７が形成され、キャパシタの回路を形成する。前記抵抗素子は、一方の抵抗素子電極の側端と他方の抵抗素子電極の側端に接するように抵抗体３が形成され、抵抗素子の回路を形成する。なお、図３は、配線板２の上に３層の配線層が形成されており、２層目は、キャパシタの回路のみ、３層目は抵抗素子のみを内蔵する受動素子内蔵配線板４０である。

図１（ｆ）で示すように、本発明のキャパシタ３０は、一方の導体回路パターン１の一部であるキャパシタ第一電極３１と、そのキャパシタ第一電極上面３１に形成した誘電体５と、誘電体５の上面から他方の導体回路パターン１の一部を接続し、キャパシタ第二電極７として機能する導体から形成されている。

図３の構造の受動素子内蔵配線板の製造方法は、図１及び図２の製造方法により形成される。

本発明の内蔵抵抗素子の製造工程図。 本発明の内蔵キャパシタの製造工程図。 本発明の受動素子内蔵配線板の構造を示す断面図。 従来の抵抗内蔵配線板の構造を示す断面図。

符号の説明

１…導体回路パターン
２…（支持体である）配線板
３…（抵抗ペーストからなる）抵抗体
３ａ…（抵抗ペーストからなる）抵抗体
５…（誘電体ペーストからなる）誘電体
５ａ…（誘電体ペーストからなる）誘電体
７…キャパシタ第二電極
８…レジスト層
９…絶縁層
１０…抵抗用銀電極
１１…開口部
２０…抵抗素子
２１…抵抗素子電極
３０…キャパシタ
３１…キャパシタ第一電極
４０…素子内蔵配線板

Claims (9)

1. 絶縁層と、該絶縁層上に設けられた導体回路パターンと、該導体回路パターンの一部である抵抗素子電極および抵抗素子電極間を接続する抵抗体からなる抵抗素子を有する受動素子内蔵配線板において、前記抵抗体と抵抗素子電極はそれぞれの端面でのみ接続していることを特徴とする受動素子内蔵配線板。
2. 前記導体回路パターンはその一部としてさらにキャパシタ第一電極を有し、該キャパシタ第一電極上に形成された誘電体と、該誘電体上にキャパシタ第二電極を有することを特徴とする請求項１記載の受動素子内蔵配線板。
3. 絶縁層と、該絶縁層上に設けられた導体回路パターンと、該導体回路パターンの一部である抵抗素子電極および抵抗素子電極間を接続する抵抗体からなる抵抗素子を有する受動素子内蔵配線板の製造方法において、抵抗素子の形成は少なくとも以下の工程により行われることを特徴とする受動素子内蔵配線板の製造方法。
   （ａ）前記絶縁層および導体回路パターン上にレジスト層を形成する工程。
   （ｂ）抵抗体を設ける部分として前記導体回路パターンの一部である抵抗素子電極の端面のみが露出するように、レジスト層を開口させる工程。
   （ｃ）レジスト層開口部に抵抗ペーストを充填する工程。
   （ｄ）レジスト層の厚みを超えてはみ出した抵抗ペーストを除去する工程。
   （ｅ）抵抗ペーストを硬化させて抵抗体とする工程。
   （ｆ）レジスト層を除去する工程。
4. 前記（ａ）前記絶縁層および導体回路パターン上に前記レジスト層を形成する工程が、レジスト層の厚さを抵抗体の厚さと等しい厚さに制御するために予め膜厚が調整された材料を用いることを特徴とする請求項３記載の受動素子内蔵配線板の製造方法。
5. 前記（ｃ）レジスト層開口部に抵抗ペーストを充填する工程の前に、抵抗体と接することになる抵抗素子電極端面に予め金属めっきを行う工程を追加することを特徴とする請求項３、又は４記載の受動素子内蔵配線板の製造方法。
6. 前記（ｄ）レジスト層の厚みを超えてはみ出した抵抗ペーストを除去する工程が、レジスト層の厚みを超えてはみ出した抵抗ペーストを除去しつつ、抵抗ペースト上面を平坦化する工程であることを特徴とする請求項３乃至５のいずれか１項記載の受動素子内蔵配線板の製造方法。
7. 絶縁層と、該絶縁層上に設けられた導体回路パターンと、該導体回路パターンの一部であるキャパシタ第一電極、誘電体およびキャパシタ第二電極からなるキャパシタを有する受動素子内蔵配線板の製造方法において、キャパシタの形成は少なくとも以下の工程により行われることを特徴とする受動素子内蔵配線板の製造方法。
   （ａ）前記絶縁層および導体回路パターン上にレジスト層を形成する工程。
   （ｂ）誘電体を設ける部分として前記導体回路パターンの一部であるキャパシタ第一電極の端面のみが露出するように、レジスト層を開口させる工程。
   （ｃ）レジスト層開口部に誘電体ペーストを充填する工程。
   （ｄ）レジスト層の厚みを超えてはみ出した誘電体ペーストを除去する工程。
   （ｅ）誘電体ペーストを硬化させて誘電体とする工程。
   （ｆ）レジスト層を除去する工程。
   （ｇ）前記誘電体上にキャパシタ第二電極を形成する工程。
8. 前記（ａ）前記絶縁層および導体回路パターン上にレジスト層を形成する工程が、レジ
   スト層の厚さを誘電体の厚さと等しい厚さに制御するために予め膜厚が調整された材料を用いることを特徴とする請求項７記載の受動素子内蔵配線板の製造方法。
9. 前記（ｄ）レジスト層の厚みを超えてはみ出した誘電体ペーストを除去する工程が、厚みを超えてはみ出した誘電体ペースト部分を除去しつつ、誘電体ペースト上面を平坦化する工程であることを特徴とする請求項７、又は８記載の受動素子内蔵配線板の製造方法。

Images